JP5844439B2 - 電子部品実装モジュールの製造方法 - Google Patents

電子部品実装モジュールの製造方法 Download PDF

Info

Publication number
JP5844439B2
JP5844439B2 JP2014156811A JP2014156811A JP5844439B2 JP 5844439 B2 JP5844439 B2 JP 5844439B2 JP 2014156811 A JP2014156811 A JP 2014156811A JP 2014156811 A JP2014156811 A JP 2014156811A JP 5844439 B2 JP5844439 B2 JP 5844439B2
Authority
JP
Japan
Prior art keywords
tape
predetermined region
sealing body
manufacturing
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014156811A
Other languages
English (en)
Other versions
JP2015032834A (ja
Inventor
仁君 陳
仁君 陳
宗▲栄▼ 鄭
宗▲栄▼ 鄭
家政 劉
家政 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Scientific Industrial Shanghai Co Ltd
Original Assignee
Universal Scientific Industrial Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scientific Industrial Shanghai Co Ltd filed Critical Universal Scientific Industrial Shanghai Co Ltd
Publication of JP2015032834A publication Critical patent/JP2015032834A/ja
Application granted granted Critical
Publication of JP5844439B2 publication Critical patent/JP5844439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、電子部品実装モジュールの製造方法に関し、特に電子素子を選択的に封止することができる電子部品実装モジュールの製造方法に関する。
現在、電子部品実装モジュールは、通常、回路基板と回路基板にマウントされた複数の電子素子とを含む。これら電子素子は、例えばチップパッケージ（ｃｈｉｐ ｐａｃｋａｇｅ）又は受動素子等である。また、大多数の電子部品実装モジュールは、通常、上述した電子素子を保護するように被覆するための封止体（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）を更に含む。
しかしながら、電子素子、特に、例えば相補型金属酸化膜半導体イメージセンサ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ、ＣＩＳ）、電荷結合素子等のイメージセンサ素子や発光ダイオードなどの発光素子といった光電素子は、封止体に被覆されることで光電素子の動作に影響が生じることを回避するために、封止体によって被覆されないほうが好ましい。そこで、封止体の形成と光電素子の動作に対する需要を満たすために、「部分封止」技術が提供されている。
従来の「部分封止」技術は、金型を利用して実現するものが一般的である。例えば、先ずマスクのような金型を光電素子に被せた上で、モールド樹脂を注入して封止体を完成させる。しかしながら、流体の粘性の影響を受け、充填されたモールド樹脂は金型キャビティや回路基板の素子同士の間隙において気泡やボイド（Ｖｏｉｄ）が生じやすく、気泡やボイド内に蓄積された水分によって、後続の熱工程においてポップコーン（ｐｏｐｃｏｒｎ）現象が引き起こされ、製品の歩留まりが低下する問題があった。また、金型を使用して封止を完了した後は、金型を取り外す必要があるが、通常、金型を取り外せるように、金型には予め抜き勾配（ｄｒａｆｔ ａｎｇｌｅ）が設けられなければならず、封止体と回路基板との挟角を通常約７０度とする必要がある。これにより、ＰＣＢの使用面積が低下し、また封止形状が異なるたびに金型を作製し直さなければならないのみならず、所要の形状が不規則である場合には、金型開発の難易度とコストが更に大幅に増大する問題があった。
従って、業界において、簡便且つ異なる形状に対する需要に対応可能なモジュール実装方法であると同時に局部又は選択的モールド（ｐａｒｔｉａｌ ｏｒ ｓｅｌｅｃｔｉｖｅ ｍｏｌｄｉｎｇ）に適用可能な新たな技術が求められている。
本発明は、電子素子を選択的に封止することができる電子部品実装モジュールの製造方法を提供することを課題とする。
本発明に係る電子部品実装モジュールの製造方法は、実装平面と、接地パッドと、実装平面に位置すると共に接地パッドが隣接して設けられる所定領域とを含む配線基板を提供する工程と、所定領域内にテープを貼着する工程と、非光電タイプの電子素子を配線基板の所定領域以外の箇所に設ける工程と、実装平面にテープと電子素子とを覆う封止体を形成する工程と、所定領域及び接地パッドの上方のテープと封止体とを除去する工程とを含む。
上述した配置により、本発明に係る電子部品実装モジュールの製造方法では、複雑な金型を作製したり煩雑な工程を経たりすることなく、選択的に封止することが可能であり、封止を要する領域にのみ封止体及び金属被膜（ｍｅｔａｌ ｃｏａｔｉｎｇ）を形成することにより、電磁干渉（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｄｉｓｔｕｒｂａｎｃｅ、ＥＭＩ）に対する保護と、封止体に被覆されることで生じる光電素子の動作への影響の回避とを同時に両立することができる。
本発明の１つの実施例に係る電子部品実装モジュールの製造方法の詳細な工程分解図である。 本発明の１つの実施例に係る電子部品実装モジュールの製造方法の詳細な工程分解図である。 本発明の１つの実施例に係る電子部品実装モジュールの製造方法の詳細な工程分解図である。 本発明の１つの実施例に係る電子部品実装モジュールの製造方法の詳細な工程分解図である。 本発明の１つの実施例に係る電子部品実装モジュールの製造方法の詳細な工程分解図である。 本発明の１つの実施例に係る電子部品実装モジュールの製造方法の不規則所定領域への適用を示した図である。 所定領域内に光電素子を形成する１つの実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する１つの実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する１つの実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する１つの実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する１つの実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する他の実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する他の実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する他の実施例の詳細な工程断面図である。 所定領域内に光電素子を形成する他の実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法において側部接地パッドを含む実施例の断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。 本発明に係る電子部品実装モジュールの製造方法を両面基板実装に適用した実施例の詳細な工程断面図である。
図１Ａ乃至図１Ｅを用いて説明する。図１Ａ、図１Ｃ及び図１Ｅは、本実施例に係る電子部品実装モジュールの製造プロセスを示す構造断面図である。図１Ｂ及び図１Ｄは、本実施例に係る電子部品実装モジュールの製造プロセスを示す構造上面図である。
図１Ａ及び図１Ｂに示すように、本実施例において、本発明に係る電子部品実装モジュールの製造方法では、先ず配線基板１１を準備する。配線基板１１は、実装平面１２と、実装平面１２に位置する所定領域１０１と、接地パッド１１１とを有する。本実施例では、接地パッド１１１が所定領域１０１の周囲を囲繞することを例に説明する。好ましい実施例において、接地パッド１１１の幅は２００μｍであるが、これに限定されず、接地パッド１１１の位置及び形状、寸法は必要に応じて異なる構成としてもよい。
先ず、所定領域内にテープを貼着するにあたっては、所定領域１０１内に適切なサイズのテープを直接貼着してもよく、或いは、先ず大きな完全なテープ全面を配線基板１１に貼着した上で、レーザーで所定領域の縁にあたるテープに溝を形成し、その後、所定領域１０１以外のテープを除去することで、所定領域１０１内にテープ１３を貼着する目的を達成してもよい。
電子素子２１を実装平面１２における所定領域１０１以外の領域にマウントする。その実装方法としては表面実装技術（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ、ＳＭＴ）を採用してもよい。また、電子素子２１としては例えば各種能動素子、受動素子といった光電素子以外の素子であってもよいが、これらに限定されない。本発明において、光電素子とは、例えばＣＭＯＳイメージセンサ及びＣＣＤ等のイメージセンサ素子並びに発光ダイオード等の発光素子といった封止体によって完全に被覆されるのに適していない素子を指す。また、例えばコネクタ、ジャック、プラグといった封止体によって完全に被覆されるのに適していないその他のエレメントを所定領域に設けることも本発明の概念に含まれる。また、本発明においては、封止体によって被覆されるのに適しているものを電子素子と称する。
また、図２に示すように、本発明に係る電子部品実装モジュールの製造方法の１つの実施例において、所定領域１０２は不規則所定領域である。即ち、この所定領域１０２は、不規則形状である。従って、所定領域は、数、面積の大きさ及び形状において制限はなく、図面に示す形状は本発明の説明の便宜上用いるものに過ぎない。所定領域は、主として後続の製造工程において封止体１５によって覆われるのに適していない光電素子の位置に基づいて構成される。従って、以下に述べる詳細な実施内容は、所定領域１０１、１０２のいずれにも適用されることができる。
図１Ａ及び図１Ｂに示すように、前述した工程が完了した後、配線基板１１全体に封止体１５を形成する。封止体１５は、テープ１３と配線基板１１を覆うと共に、所定領域１０１以外に位置する電子素子２１及び接地パッド１１１を更に覆う。封止体１５の形成にあたっては、一般的なトランスファー成形又は圧縮成形を採用してもよい。テープ１３の貼付範囲は、接地パッド１１１の一部を覆ってもよく、又は、接地パッド１１１に隣接して覆わないようにしてもよいが、これらに限定されない。
次いで図１Ｃ及び図１Ｄに示すように、封止体１５を形成した後、レーザーで所定領域１０１の周囲の封止体１５に溝を形成する。即ち、接地パッド１１１の範囲に沿って溝を切り出す。好ましい実施例において、溝の幅は約１００μｍである。接地パッド１１１は金属層である。封止体１５は通常、主として樹脂である。従って、接地パッド１１１と封止体１５のレーザー吸収率の違いを利用することで、接地パッド１１１をレーザー切断の終端とすることができる。但し、本発明はこの概念に限定されず、封止体１５のみを切断して配線基板１１を残すことを達成することができる手段でありさえすればよい。例えば、外形切断を利用することで封止体１５に溝を形成してもよい。本発明では、レーザー切断を採用し、封止体に予め抜き角（例えば約２０度）を設ける必要はない。従って、溝を形成した後、封止体１５の所定領域１０１に面する側の側壁と実装平面１２とで形成される挟角αは、８５度〜９０度とすることができ、従来の封止体と回路基板との挟角に比べて、挟角αはより９０度に近くなる。
選択使用したテープが薄膜であり、その厚さが例えば２０〜５０μｍである場合、テープ１３を除去しさえすれば、封止体１５のみを配線基板１１の所定領域以外の位置に残すことを達成することができる。テープ１３は、熱剥離テープ又はＵＶテープ（ＵＶ ｔａｐｅ）であってもよい。熱剥離テープは、熱を利用することで除去することができる。好ましい実施例において、環境温度を約１７５℃にまで加熱させた上で、任意の吸引装置を利用すればテープを除去することができる。ＵＶテープは、紫外光を照射することで除去することができる。但し、本発明は、この２種類のテープに限定されない。
本発明の他の実施例において、選択使用したテープが厚い膜であり、その厚さが例えば０．２ｍｍである場合、レーザーで所定領域の上方の封止体１５に溝を形成した後、レーザーで所定領域１０１上の封止体１５（即ち、テープ１３上の封止体１５）を更に修正することができる。即ち、所定領域１０１上の封止体１５を除去することができる。その後、再度テープ１３を除去することで、封止体１５のみを配線基板１１の所定領域１０１以外の位置に残すことを達成することができる。
本発明の他の実施例において、所定領域１０１以外の封止体１５を電磁遮蔽層１９で覆うと共に電磁遮蔽層１９を接地パッド１１１と電気的に接続させる工程と、所定領域１０１内に光電素子２２を設ける工程とを更に含む。
図３Ａ乃至図３Ｅは、本発明の所定領域１０１内に光電素子２２を形成する実施例のフローを示す図及び断面図である。本実施例において、前述した実施例に続いてテープ１３を除去した後（図３Ａに示す）、所定領域１０１内の実装平面１２にマスク層１８を設ける（図３Ｂに示す）。マスク層１８の材質は特に限定されず、後続の除去を行うのに便利であればよい。次いで、全面的に電磁遮蔽層１９を形成する（図３Ｃに示す）。電磁遮蔽層１９の形成には、スプレーコーティング（ｓｐｒａｙ ｃｏａｔｉｎｇ）、無電解めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）又はスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）等の方式を採用してもよいが、これらに限定されず、電磁遮蔽層１９と接地パッド１１１との電気的接続を保持できるものであればよい。このように、マスク層１８を除去しさえすれば、所定領域１０１以外の封止体１５を電磁遮蔽層１９で覆うと共に電磁遮蔽層１９を接地パッド１１１と電気的に接続させる目的を達成することができ（図３Ｄに示す）、ひいては電子素子２１に対して金属遮蔽効果を奏することができる。その後、光電素子２２を所定領域１０１内に設ける（図３Ｅに示す）。光電素子２２は、表面実装技術（ＳＭＴ）によって設けてもよいが、それに限定されない。これにより、光電素子２２は封止体によって被覆されることがなく、電子素子２１は電磁干渉（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｄｉｓｔｕｒｂａｎｃｅ、ＥＭＩ）を回避することができる。
本発明の他の実施例において、図４Ａ乃至図４Ｄは、本発明の所定領域１０１内に光電素子２２を形成する他の実施例のフローを示す図及び断面図である。本実施例において、前述した実施例におけるレーザーで所定領域１０１の周囲の封止体１５に溝を形成する工程の後（図４Ａに示す）、直接全面的に電磁遮蔽層１９を形成する（図４Ｂに示す）。電磁遮蔽層１９の形成方法については、前述と同様であるためここでは省略するが、電磁遮蔽層１９と接地パッド１１１との電気的接続を保持できるものであればよい。次いで、テープ１３を除去すれば、所定領域１０１以外の封止体１５を電磁遮蔽層１９で覆うと共に電磁遮蔽層１９を接地パッド１１１と電気的に接続させる目的を達成することができ（図４Ｃに示す）、ひいては電子素子２１に対して金属遮蔽効果を奏することができる。その後、光電素子２２を所定領域１０１内に設ける（図４Ｄに示す）。光電素子２２の設置方法については、前述と同様である。これにより、前述した実施例と比べて、本実施例では、製造工程において更に多くの工程を省略し、時間及び原料等のコストを節約することができる。但し、図４Ａ乃至図４Ｂの実施例では直接電磁遮蔽層１９を形成しているが、実際の適用において、各封止体１５同士の距離及び封止体１５自体の高さの影響により、電磁遮蔽層１９が接地パッド１１１と電気的に接続されない場合は、図３Ａ乃至図３Ｅに示すように、テープ１３を除去した後に光電素子２２の設置と電子素子２１の電磁干渉に対する保護を行うことができる。
また、図５は、本発明に係る電子部品実装モジュールの製造方法が側部接地パッド１１２を含む実施例の断面図である。図５に示すように、電磁干渉に対する保護効果を更に高めるために、本発明の前述したすべての実施例は、配線基板１１の側辺に位置する側部接地パッド１１２を更に含んでもよい。側部接地パッド１１２が形成されるタイミングや数は特に限定されず、電磁遮蔽層１９が側部接地パッド１１２とも電気的に接続されればよい。
図６Ａ乃至図６Ｉに示すように、以上の製造工程を応用することで、本発明は、両面の電子部品実装モジュールの製造方法に係る実施例を提供することができる。図６Ａに示すように、電子素子４１が配線基板３１の第１の表面の所定領域外に設けられており、テープ３３が所定領域内に貼着されており、接地パッド３１１が所定領域を囲繞しており、基板３１の側辺に側部接地パッド３１２が形成されている。電子素子４１の高さが低いため、配線基板３１の第１の表面に貼着されるテープ３３として厚いテープを採用してもよく、その厚さは電子素子４１よりも若干高い。
次いで、図６Ｂに示すように、配線基板３１の第１の表面に封止体３５を形成する。テープ３３が厚いため、封止体３５の高さはちょうどテープ３３と面一となる。これにより、封止体３５は完全に電子素子４１を覆うことができる。また、封止体３５の高さがちょうどテープ３３と面一となるため、後続の工程において電磁遮蔽層３９を形成しようとする場合、テープ上の封止体を除去する工程を省略して直接スパッタリングを行うことができる。
次いで、図６Ｃに示すように、配線基板３１の第１の表面に形成された封止体３５に溝を形成する。後続の工程において電磁遮蔽層３９を形成するのに便利となるように、形成する溝の幅を広くして、スパッタリングが容易となるようにしてもよい。
次いで、図６Ｄに示すように、配線基板３１の第１の表面における溝が形成されている封止体３５にスパッタリングを行い、次いでインク（ｉｎｋ）３７で覆う。インク３７は、製造工程において主として覆う箇所を清潔に保ち、粉塵等の不純物による汚染を回避するのに用いられる。インク３７は、インク表面に付着した物質を洗い流すように、化学溶媒で洗浄してもよい。
図６Ｅに示すように、配線基板３１を裏返しにして、配線基板３１の第２の表面に対する実装を開始する。先ずテープ５３を所定領域内に貼着する。第２の表面側では、第１の表面とは反対に、外周が所定領域であり、中心部分は非所定領域である。従って、接地パッド５１１は所定領域によって囲繞される内側である。また、第２の表面側の電子素子６１は高さが高いため、薄いテープ５３を採用すればよい。本実施例は、配線基板３１の両側の異なる箇所を従来十分に説明されてきたすべての好ましい適用可能面としており、電子素子の高さと所定領域の内外位置とには従属関係はなく、電子素子の高さとテープの厚さとの組み合わせもまた製造工程の便宜上構成されたものであって、状況に応じて変更することができる。
図６Ｆに示すように、配線基板の第２の表面の所定範囲外に電子素子６１を設けた後、封止体５５を形成することができる。次いで、図６Ｇに示すように、テープ５３をテープ５３の上の封止体５５と共に除去すると共に、第２の表面の所定領域にインク５７を別途形成する。更に、図６Ｈに示すように、配線基板全体をスパッタリングするか、又は、切断して個別の単一モジュールを形成した上で個別モジュールの頂部外表面に電磁遮蔽層５９が形成されるようにスパッタリングするかを選択的に行う。
次いで、図６Ｉに示すように、インク３７、５７を洗い流してから、テープ３３を除去する。これにより、基板両面がいずれも選択的に封止されると共に両面のそれぞれが完全な電磁遮蔽層３９、５９を有する配線基板３１を得ることができる。その後、光電素子６２を所定領域に設ければ、実装が完了する。
両面の所定領域がいずれも中心部位にある場合でも、両面に完全な電磁遮蔽層を直接形成すればよい。即ち、インク３７及び電磁遮蔽層５９を別途形成する必要はなく、基板両面のそれぞれに直接図６Ｃまでの工程を行うことができ、直接全面的に電磁遮蔽層３９を形成することができるため、製造工程を省略することができる。
このように、本発明に係る電子部品実装モジュールの製造方法では、後でその上に形成される封止体を除去することができるように、予めテープを配線基板及び線路に貼着することによって、配線基板に局部的に封止体を形成する目的を達成することができる。本発明に係る製造方法によって形成された局部的な封止体は、基板との間の挟角がより直角に近くなる。その後、封止体によって被覆されるのに適していない光電素子を封止体のない所定領域に設け、この封止体に電磁遮蔽層を形成する。これにより、電磁干渉に対する保護と、封止体に被覆されることで生じる光電素子の動作への影響の回避とを同時に両立することができる。ひいては、本発明を両面電子モジュールへの選択的実装に応用することで、低コストで簡便な製造工程による両面電子モジュールの選択的実装を完了することができる。
１０１、１０２ 所定領域
１１、３１ 配線基板
１１１、３１１、５１１ 接地パッド
１１２、３１２ 側部接地パッド
１２ 実装平面
１３、３３、５３ テープ
１５、３５、５５ 封止体
１８ マスク層
１９、３９、５９ 電磁遮蔽層
２１、４１、６１ 電子素子
２２、６２ 光電素子
３７、５７ インク
α 挟角

Claims (5)

  1. 第１の実装平面と、前記第１の実装平面に位置する少なくとも１つの第１の接地パッドと、前記第１の実装平面に位置する第１の所定領域とを含む配線基板を提供する工程と、
    前記第１の所定領域内に第１のテープを貼着する工程と、
    前記第１の所定領域以外の前記第１の実装平面に少なくとも１つの電子素子を設ける工程と、
    前記第１の実装平面に、前記第１のテープと各前記電子素子とを覆う第１の封止体を形成する工程と、
    前記第１の所定領域に位置する前記第１の封止体を除去する工程と、
    前記第１のテープを除去する工程と、
    前記第１の所定領域内に第１のマスク層を形成する工程と、
    各前記第１の接地パッドと電気的に接続させる第１の電磁遮蔽層を形成する工程と、
    前記第１のマスク層を除去する工程と、
    前記第１の所定領域内に少なくとも１つの光電素子を設ける工程と
    を含むことを特徴とする電子部品実装モジュールの製造方法。
  2. 第２の実装平面と、前記第２の実装平面に位置する少なくとも１つの第２の接地パッドと、前記第２の実装平面に位置する第２の所定領域とを含む前記配線基板を提供する工程と、
    前記第２の所定領域内に第２のテープを貼着する工程と、
    前記第２の所定領域以外の前記第２の実装平面に各前記電子素子を設ける工程と、
    前記第２の実装平面に、前記第２のテープと各前記電子素子とを覆う第２の封止体を形成する工程と、
    前記第２の所定領域に位置する前記第２の封止体を除去する工程と、
    前記第２のテープを除去する工程と
    を更に含むことを特徴とする請求項１に記載の電子部品実装モジュールの製造方法。
  3. 前記第１の所定領域内に前記第１のテープを貼着する前に、
    前記配線基板の全面に完全な第１のテープを貼着する工程と、
    各前記第１の接地パッドの上方に位置する前記完全な第１のテープにレーザーで溝を形成する工程と、
    前記第１の所定領域以外に位置する前記完全な第１のテープを除去する工程と
    を更に含むことを特徴とする請求項１に記載の電子部品実装モジュールの製造方法。
  4. 前記第１のテープを除去する工程において、前記第１のテープを加熱することで脱落させることを特徴とする請求項１に記載の電子部品実装モジュールの製造方法。
  5. 前記第１のテープはＵＶテープであり、
    前記第１のテープを除去する工程において、前記第１のテープに紫外線を照射することを特徴とする請求項１に記載の電子部品実装モジュールの製造方法。
JP2014156811A 2013-07-31 2014-07-31 電子部品実装モジュールの製造方法 Active JP5844439B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW102127507 2013-07-31
TW102127507 2013-07-31
TW103105827A TW201505137A (zh) 2013-07-31 2014-02-21 電子封裝模組及其製造方法
TW103105827 2014-02-21

Publications (2)

Publication Number Publication Date
JP2015032834A JP2015032834A (ja) 2015-02-16
JP5844439B2 true JP5844439B2 (ja) 2016-01-20

Family

ID=52342062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014156811A Active JP5844439B2 (ja) 2013-07-31 2014-07-31 電子部品実装モジュールの製造方法

Country Status (4)

Country Link
JP (1) JP5844439B2 (ja)
DE (1) DE102014110301A1 (ja)
FR (1) FR3009476B1 (ja)
TW (1) TW201505137A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251135B2 (en) 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101670894B1 (ko) 2015-05-27 2016-10-31 (주)파트론 반도체 패키지의 제조 방법
KR101661919B1 (ko) * 2015-06-23 2016-10-04 (주)파트론 반도체 패키지의 제조 방법
US10236260B2 (en) * 2016-06-30 2019-03-19 Nxp Usa, Inc. Shielded package with integrated antenna
WO2018030152A1 (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
KR102505198B1 (ko) * 2018-04-02 2023-03-02 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN112654129B (zh) * 2019-10-10 2021-11-16 庆鼎精密电子（淮安）有限公司 抗电磁干扰电路板及其制作方法
WO2023119884A1 (ja) * 2021-12-24 2023-06-29 富士フイルム株式会社 プリント基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
WO2012023332A1 (ja) * 2010-08-18 2012-02-23 株式会社 村田製作所 電子部品及びその製造方法
JP2012159935A (ja) * 2011-01-31 2012-08-23 Murata Mfg Co Ltd 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
TWI502733B (zh) * 2012-11-02 2015-10-01 環旭電子股份有限公司 電子封裝模組及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251135B2 (en) 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US11430742B2 (en) 2018-04-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Also Published As

Publication number Publication date
DE102014110301A1 (de) 2015-02-05
FR3009476B1 (fr) 2018-02-16
FR3009476A1 (fr) 2015-02-06
TW201505137A (zh) 2015-02-01
JP2015032834A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
JP5844439B2 (ja) 電子部品実装モジュールの製造方法
US9881875B2 (en) Electronic module and method of making the same
US9401463B2 (en) Optoelectronic package and method of manufacturing the same
TWI502733B (zh) 電子封裝模組及其製造方法
US8017436B1 (en) Thin substrate fabrication method and structure
JP5670571B2 (ja) 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
US9991222B2 (en) Package substrate and manufacturing method thereof and package
US9105613B1 (en) Method of manufacturing electronic package module and electronic package module manufactured by the same
TW201843807A (zh) 半導體封裝裝置及製造半導體封裝裝置之方法
US8987060B2 (en) Method for making circuit board
US20070164386A1 (en) Semiconductor device and fabrication method thereof
TW201605001A (zh) 電子封裝模組之製造方法及其結構
CN104347535B (zh) 电子封装模块及其制造方法
TWI553818B (zh) 電子封裝模組之製造方法以及電子封裝模組結構
US9814166B2 (en) Method of manufacturing electronic package module
US8304288B2 (en) Methods of packaging semiconductor devices including bridge patterns
TWI585957B (zh) 半導體結構的製造方法
KR101613114B1 (ko) 반도체 패키지 및 그 제조방법
WO2020045173A1 (ja) 固体撮像装置及び固体撮像装置の製造方法
JP2010114382A (ja) 半導体装置及びその実装方法
JP2012186388A (ja) Ｌｅｄ素子用リードフレーム基板およびその製造方法
KR20140002834A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151118

R150 Certificate of patent or registration of utility model

Ref document number: 5844439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250