JP5841683B1 - ショットキーバリヤダイオード及びその製造方法 - Google Patents

ショットキーバリヤダイオード及びその製造方法 Download PDF

Info

Publication number
JP5841683B1
JP5841683B1 JP2015047095A JP2015047095A JP5841683B1 JP 5841683 B1 JP5841683 B1 JP 5841683B1 JP 2015047095 A JP2015047095 A JP 2015047095A JP 2015047095 A JP2015047095 A JP 2015047095A JP 5841683 B1 JP5841683 B1 JP 5841683B1
Authority
JP
Japan
Prior art keywords
layer
bhc
schottky
semiconductor layer
main semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015047095A
Other languages
English (en)
Other versions
JP2016167547A (ja
Inventor
木村 親夫
親夫 木村
本間 孝治
孝治 本間
康之 本間
康之 本間
勝利 齊藤
勝利 齊藤
久行 宮川
久行 宮川
Original Assignee
株式会社ケミトロニクス
木村 親夫
親夫 木村
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ケミトロニクス, 木村 親夫, 親夫 木村 filed Critical 株式会社ケミトロニクス
Priority to JP2015047095A priority Critical patent/JP5841683B1/ja
Application granted granted Critical
Publication of JP5841683B1 publication Critical patent/JP5841683B1/ja
Publication of JP2016167547A publication Critical patent/JP2016167547A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ショットキーバリヤダイオードのバリヤハイトを制御・低減することにより、低い順方向立ち上がり電圧を提供する。【解決手段】ショットキーバリヤダイオードを構成するショットキー金属層20とn型主半導体層10との間にバリヤハイト調整層30を設ける。バリヤハイト調整層30はn型であり、そのキャリヤ濃度をn型主半導体層10よりも高くする。バリヤハイト調整層30の電子親和力の絶対値は主半導体層10の電子親和力の絶対値よりも大きいか又は等しい関係で、さらに、バリヤハイト調整層30の電子親和力の絶対値はショットキー金属層20の仕事関数の絶対値よりも小さい。バリヤハイト調整層30は電子の量子力学的トンネル効果が生じる厚さを有し、バリヤハイト調整層30のキャリヤ濃度又は厚さ、あるいは双方を調節することによりショットキーバリヤダイオードの実効的なバリヤハイトを制御し、低減する。【選択図】図1

Description

本発明は、ショットキーバリヤダイオード、及びその製造方法に関する。
近年、各方面でエネルギー消費の低減や太陽光発電など環境改善への要求は高まっている。その中で、意外な盲点は、最も基本的な半導体素子であるダイオードの性能に関しては、近年、余り研究されることがなくなってきているように思われる。余りに古く、その性能改善の余地は少ないと見なされて来たためであろう。
半導体ダイオードを用いた整流器や検波器における理想形は、順方向の立ち上がり電圧Vfoが小さい程良く、また、逆方向電流が少ない程良い。これらを改良できれば得るところは非常に大きい。ショットキーバリヤダイオードは、pn接合型ダイオードに比べて順方向の立ち上がり電圧が低いことや、伝導キャリヤの蓄積効果が少ないので、各種の整流ダイオードや高周波帯における検波用ダイオードとして幅広く用いられている。
十分に順方向電圧を低下させることが出来れば、無線による電力伝送にも利用することが可能である。宇宙太陽光発電の送電に対応する、地上受信装置のキーデバイスとしての検波器に利用可能である。また、ノーバイアス・ミキサーは周辺回路部品の低減にも役立つ。検波効率が高いので、弱電界強度の測定にも利用が可能である。さらにはまた、各種のエネルギーハーベスティングに利用可能なことも言うまでもない。周辺回路部品の節約にも資することが出来る。
周知のように、ショットキーバリヤダイオードの電流Iとバイアス電圧Vとの関係は、下記の数式1のようになる。
I=A**ST〔exp(−Φb/(kT))〕exp〔qV/(kT)〕・・・・・数式1
上式は、qV>kTのときに成立する近似式であり、A**は実効リチャードソン定数、Sは接合面積、Tは絶対温度、Φbはショットキーバリヤの高さ(以下、単に「バリヤハイト」と呼称する)、qは電子の素電荷、kはボルツマン定数を表す。
上式において、バイアス電圧Vに正負の符号を付して、順方向時には電圧Vを正に、また、逆方向時には電圧Vを負とすることにより、数式1は順方向、逆方向のいずれにおいても電流−電圧の関係式になる。このとき、逆方向バイアス電圧が充分大きいと、逆方向電流は下記の数式2に示すように一定値(飽和電流)Isとなる。
Is = A**ST〔exp(−Φb/(kT))〕・・・・・数式2
ここで、A**は実効リチャードソン定数、Sは接合面積、Tは周囲温度、Φbはショットキーバリヤのバリヤハイトを表す。
数式2を用いて数式1を書き直すと、I=Is・exp〔qV/(kT)〕となる。順方向の立ち上がり電圧とは、順方向におけるある一定電流値Ifoで定義される順方向電圧Vfoであるから、飽和電流Isが大きいほど順方向の立ち上がり電圧Vfoが小さくなる。
飽和電流Isは上記の数式2で表されるので、Isの値を調整するにはA**(実効リチャードソン定数)、S(接合面積)、T(周囲温度)、Φb(バリヤハイト)の一つ以上のパラメータを調整すれば良い。しかしながら、A**やΦbの値は、ショットキーバリヤを構成する金属と半導体の材質により決定される材料物性定数である。また、周囲温度Tも実用的には室温付近の値を採るので、飽和電流Isを調整するためのパラメータにはなり難い。
バリヤハイトΦbについては、前述のようにショットキーバリヤを構成する金属(以下、ショットキー金属と呼ぶ。)と、これと接合する半導体の材質によって決定される数値であり、下記の数式3で求められる。
Φb=Φm−Ea・・・・・数式3
ここで、Φmはショットキー金属の仕事関数の絶対値、Eaは半導体の電子親和力の絶対値である。
上述のように、バリヤハイトΦbの値はショットキー金属と半導体との組み合わせで決定されるので、構成材料に依存しており、バリヤハイトΦbの数値は離散的な値になる。一方、複数のショットキー金属を用いてバリヤハイトを所定の範囲内で調整することが提案されている(引用特許文献1参照)。
特開平5−75101
以上述べたように、ショットキーバリヤダイオードの順方向の立ち上がり電圧Vfoを低くするには、飽和電流Isを大きくすればよい。このため、従来から広く行われている常套手段は、許容できる飽和電流(逆方向リーク電流)の範囲内において可能な限り接合面積を大きくすることにより飽和電流Isを大きくし、これにより低い立ち上がり電圧を得ようとするものである。
一方、高周波帯で使用するショットキーバリヤダイオードにおいては、高い遮断周波数を得るためにはショットキー接合部の静電容量(以下、単に「接合容量」と呼ぶ)を可能な限り低くすることが必須となる。このためには接合面積を可能な限り小さくする必要がある。
しかしながら、接合容量を低く抑えるために接合面積を小さくすると飽和電流Isが減少し、その結果、順方向の立ち上がり電圧が上昇することになる。すなわち、低い接合容量を得ることと、低い立ち上がり電圧を得ることとはトレードオフの関係にあり、双方を同時には満足させることが出来ないという問題があった。
さらにまた、ワイドギャップ半導体であるSiCは、高温・高電圧動作が可能であり、近年、これを用いたショットキーバリヤダイオードの実用化が進んでいる。その一例である電力用整流器や車載用の整流器の更なる効率向上を図ることができれば、電力損失の低減を通じて、燃料消費を低減し、環境改善にも資することが出来る。しかし、SiCは電子親和力Ea(絶対値)が小さいので、常用されるショットキー金属との間に生じるバリヤハイトが高くなり、必然的に順方向の立ち上がり電圧が高くなるので、SiC整流器の更なる効率向上は、大きな課題であった。
上記のSiCショットキーバリヤダイオードでは、バリヤハイトが高いために逆方向のリーク電流は十分小さい。このため、立ち上がり電圧を低減させる一方策としては、接合面積を増加することが考えられる。しかしながら、接合面積の大幅な増加は、高価な半導体材料を扱う製造工程での材料収率を低下させる。また、接合容量も大幅に増加するのでダイオードの高速動作の観点からも問題であった。
本発明は上記の課題を解決するためになされたものであり、低い接合容量を得るために接合面積を小さくした場合に生じる順方向の「立ち上がり電圧の上昇」を抑制・低減することを目的としている。換言すれば、本発明の目的は、接合面積を増加することなく「立ち上がり電圧」を低減することにある。さらに、これにより、ダイオード製造時の半導体材料の収率を改善することにある。
本発明の基本概念は、接合面積を増加させるのではなく、バリヤハイトΦbを制御・低減することにより立ち上がり電圧Vfoを低減・改善することにある。前述のように、バリヤハイトΦbはショットキーバリヤを構成するショットキー金属層とこれに接合する半導体層の材質とで決定されるが、発明者は、前記のショットキー金属層と半導体層との間に極薄の第2の半導体層を設けることにより、後述する所定の範囲内でバリヤハイトΦbの制御が可能であることを見出した。これによりΦbの低減が可能になり、その結果、立ち上がり電圧Vfoの低減・改善が達成される。
請求項1に示す本発明の基本概念の詳細を以下に説明する。図1は本発明のショットキーバリヤダイオードにおけるショットキー接合部分の模式断面図である。また、図1に示す接合部分のバンドダイヤグラムの一例を図2示す。
本発明の大きな特徴は、図1に示すようにショットキー接合を構成するショットキー金属層20とn型の主半導体層10との間に、バリヤハイト調整層30を設けたことにある。このバリヤハイト調整層30は、前記の主半導体層10に生じるショットキーバリヤのバリヤハイトを調整する機能を有する。以下では、前記のバリヤハイト調整層30をBHC層と略記する。
BHC層30は、前述した極薄の第2の半導体層であり、主半導体層10と同一の伝導型(本例ではn型)である。また、電子の量子力学的トンネル効果が生じる厚さになるようにBHC層の厚さを設定し、そのキャリヤ濃度を主半導体層10のそれよりも高くなるように設定している。さらに、BHC層のキャリヤ濃度は「BHC層が金属化遷移に至らない範囲での最高キャリヤ濃度」を上限とする。
後述するように、BHC層の厚さとキャリヤ濃度の条件は実効的なバリヤハイトの低減効果に大きく関係しており、量子力学的トンネル効果が生じる厚さでなければ低減効果が生じない。また、そのキャリヤ濃度が「BHC層が金属化するキャリヤ濃度」まで高くなってしまうと、ショットキーバリヤダイオードとして機能するための有効なポテンシャルバリヤが発生しなくなる。
以上述べたBHC層30の存在により、ショットキーバリヤダイオードの実効的なバリヤハイトの制御が可能になる。すなわち、BHC層の厚さ又はそのキャリヤ濃度を増加させるか、あるいは両者双方を増加すると主半導体層10が示す実効的なバリヤハイトが低下し、これにより順方向の立ち上がり電圧Vfoを低減できることを見出した。この事実を基に更に検討を重ねた結果、本発明の基本原理も明らかにすることができた。
なお、本願でいう「主半導体層」とは、「BHC層」と接する能動層となる半導体層を指し、基板半導体上に一種類以上のエピタキシャル層を設けた場合には、基板と反対側の最上層の半導体層を指す。また、エピタキシャル層がなく基板半導体のみの場合には基板半導体そのものが主半導体層に該当する。基板半導体あるいは主半導体層の裏面にはオーミック電極を設け、ショットキーバリヤダイオードのカソード電極としている。
また、通常は主半導体層のエピタキシャル成長に引き続き、連続してBHC層をエピタキシャル成長により設けるが、主半導体層上に上記とは別の手法を用いてBHC層を設けることも可能である。たとえば、SnO2などの酸化物半導体をスパッタリング法などの手法で後付積層してBHC層を構成することも可能である。
さらに、本願でいう「ショットキー金属層」とはBHC層と接触してBHC層内に空乏層を生じさせ、ショットキーバリヤを形成する金属層を指す。ショットキー金属層そのものをアノード電極とする以外に、外部のリード線やリード端子などとの接続性を容易にするために、上記ショットキー金属層上に「接続電極層」を設けてもよく、これも含めてショットキーバリヤダイオードのアノード電極とする。
主半導体層とBHC層とは、各々異なる材質、又は同一の材質で構成される。このため、BHC層30と主半導体層10との接合面(S−S接合面)40は、「ヘテロ接合」または「ホモ接合」になる。以下では、両者の場合について本発明の基本原理を説明する。
〔BHC層/主半導体層がヘテロ接合を成す場合〕
図2は、本発明の基本原理を説明するためのバンドダイヤグラムである。図中の各記号の意味は下記のとおりである。
Ea1:主半導体層10の電子親和力
Ea2:BHC層30の電子親和力
Φm:ショットキー金属層20の仕事関数
Φb1、Φb2:バリヤハイト
Φbx:主半導体層10が示す「実効バリヤハイト」
ΔEc:S-S接合面における伝導帯下端のバンド不連続量
Ec1:接合部から遠く離れた箇所での主半導体層10の伝導帯下端のエネルギー準位
Ev1:接合部から遠く離れた箇所での主半導体層10の価電子帯上端のエネルギー準位
F:フェルミ準位(フェルミレベル)
G1:主半導体層10のバンドギャップエネルギー
G2:BHC層30のバンドギャップエネルギー
BHC層30の材質はBHC層の電子親和力 (Ea2)の絶対値が主半導体層10の電子親和力 (Ea1) の絶対値よりも大きな値をもつ材質である。図2では、便宜上、BHC層の厚さを他の部分に比べて相対的に拡大して描いている。
以下では、図2を用いて上記のBHC層30の機能を更に詳しく説明する。本例でのBHC層は主半導体層の材質とは異なる半導体層であり、BHC層と主半導体層との界面(S−S接合面)40は、バンド不連続量ΔEcをもつヘテロ接合になっている。図示のようにEa1、Ea2、Φmの各々を絶対値で大小関係を比較すると、Φm>Ea2>Ea1 の関係にある。このときのバンド不連続量ΔEcは、ΔEc=Ea2−Ea1 となる。
図2は、ショットキー金属層20に対して高エネルギー側にあるBHC層30及び主半導体層10の伝導帯電子が金属層20に移動したのちの室温・平衡状態におけるバンドダイヤグラムである。M−S接合面50にはバリヤハイトΦb2なるバリヤが、また、S-S接合面40にはバリヤハイトΦbxなるバリヤが出現している。もともとBHC層の厚さはトンネル伝導が可能な厚さ(概ね100Å以下)であるので、BHC層側に生じた高さΦb2なるバリヤについては、電子はポテンシャルバリヤとして感じることはないので、図2に示す系内において実効的にポテンシャルバリヤとして機能するのは、高さΦbxなるバリヤ(主半導体層10側に生じるバリヤ)だけとなる。
上記のS−S接合面40における主半導体層10側に生じる高さΦbxなるバリヤを、以下ではショットキー接合の「実効バリヤハイト」と呼ぶ。前述のように、BHC層を設けたことによって実効バリヤハイトΦbxが低下することを見出したが、図2に示すバンドダイヤグラムによる解析結果からも、BHC層を設けたことによる実効バリヤハイトの低下を確認することができる。BHC層が存在しない場合のバリヤハイトはΦb1であるが、BHC層が存在する場合には実効バリヤハイトはΦbxとなり、BHC層が存在しないときのΦb1に比べて低下していることがわかる。
次に、上記の実効バリヤハイトΦbxの制御に関して、図3を用いて以下に説明する。図3が示している内容は基本的には図2と同じである。ここでは、BHC層30と主半導体層10の価電子帯の表示を省略している。また、BHC層の伝導帯下端のエネルギー準位を示すライン35と参照カーブ〔2〕33については、図2と同様に便宜上、横軸を拡大した尺度で描いている。なお、図中の13は主半導体層の空間電荷分布に由来する参照カーブ〔1〕であり、15,16は主半導体層の伝導帯下端のエネルギー準位を示すラインである。
図3に示すバンドダイヤグラムは、BHC層および主半導体層の空乏層内の空間電荷分布をもとにしてポアッソンの方程式を解いて得られた電位分布の結果に基づくものであり、図中の参照カーブ〔1〕13と参照カーブ〔2〕33とは、ともに2次曲線である。BHC層の参照カーブ〔2〕33のB点が示す厚さDcは、BHC層が十分厚いと仮定したときのBHC層の想定空乏層厚であり、以下では「BHC層の臨界層厚」と呼ぶ。
BHC層の伝導帯下端のエネルギー準位を示すQ点からPx点に至るライン35は参照カーブ〔2〕33に完全にフィッティングしている。図示のBHC層30の厚さDxが厚くなっていくほど、Px点は参照カーブ〔2〕33に沿って大きく下降するので、これに連動するΔExが減少し、実効バリヤハイトΦbxが低下していくことがわかる。
また、図示のBHC層30のキャリヤ濃度をNxとし、これを増加していった場合には、前述した図中のDcで示す「BHC層の臨界層厚」が減少してゆくので、B点は図面の左方向のB’点に移動し、このときの参照カーブ〔2〕(2次曲線)は34になる。このため、BHC層30の厚さDxに対応するPx点が低下して、連動するΔExが減少する。その結果、実効バリヤハイトΦbxが低下することがわかる。なお、厳密にいえば、キャリヤ濃度Nxが増加してゆくと、伝導帯下端のエネルギー準位とフェルミ準位との差が小さくなるので、僅かではあるがB点のエネルギー準位が低下するので、B’点のエネルギー準位はB点に比べてフェルミ準位EFに、より近い値となる。
次に、実効バリヤハイトΦbxの値を定量的に解析した結果を述べる。図3に示すように、実効バリヤハイトΦbxはΔEcとΔExに依存している。参照カーブ〔2〕33が示す2次方程式を用いれば、Px点のエネルギー準位に対応するΔExの値を求めることができる。ここでいうΔExとは、フェルミレベルEFを基準としたときのPx点のエネルギー準位(絶対値)である。
前述の「BHC層の臨界膜厚」Dcの値とB点のエネルギー準位は、BHC層のキャリヤ濃度Nxに依存する。ここでは便宜上、BHC層のキャリヤ濃度がB点のエネルギー準位をフェルミ準位EFに一致せしめるようなキャリヤ濃度(No)である場合を例にとり、ΔExを以下に求める。
図示参照カーブ〔2〕33が示す2次曲線方程式と、後述の数式5から求められるDcを用いれば、下記の数式4からΔExが求められる。
ΔEx=〔(Dx/Dc)−1 〕Φb・・・・・数式4
ただし、Nx=No
ここで、Dx、Dc、Φbは、以下のとおりである(図3参照)。
Dx : BHC層厚
Dc : BHC層の臨界層厚
Φb=Φ−Ea(絶対値表記、図3参照)
Dc=〔2εVb/(qNo)〕1/2・・・・・数式5
ここで、Vb、No、ε、qは、以下のとおりである。
Vb : バリヤハイトΦb〔eV〕に対応する〔V〕単位の内蔵電位
Nx : BHC層のキャリヤ濃度
No : BHC層の伝導帯の底部準位をフェルミ準位EFと一致せしめるようなBHC層のキャリヤ濃度
ε : BHC層の誘電率
q : 電子の素電荷
最終的には実効バリヤハイトΦbxは、下記の数式6により決定できる。
Φbx=ΔEc+ΔEx・・・・・数式6
ここで、ΔEcは|Ea2−Ea1|であり、ΔExは数式4、5から求めた値である(図3参照)。
数式4にみるように、BHC層の厚さDxとBHC層の臨界層厚Dcとの比率(Dx/Dc)によってΔExが変化する。例えば、BHC層厚Dxが臨界層厚Dcの50%とするならば、数式4におけるΦbの係数項の値は0.25となる。したがって、バリヤハイト低下後の実効バリヤハイトΦbxの値は〔0.25Φb+ΔEc〕となる。一方、BHC層が存在しない場合のバリヤハイトは、Φb=Φb+ΔEcであるから、BHC層が存在することにより、実効バリヤハイトが〔0.75Φb〕だけ低下することがわかる。
BHC層のキャリヤ濃度を増減すると実効バリヤハイトΦbxが変化するので、BHC層のキャリヤ濃度を増加すれば、順方向の立ち上がり電圧Vfoが低減できることを見出したことを冒頭でも述べたが、本解析で求めた上記の数式4、数式5、数式6により、BHC層の厚さDxまたはそのキャリヤ濃度Nx、あるいはその双方を変化させることにより、上記の実効バリヤハイトΦbxを定量的に制御できること見出した。
なお、以上で述べた「ヘテロ接合を有する場合」の本発明では、各層の電子親和力の相互の大小関係、及びBHC層の電子親和力とショットキー金属層の仕事関数との大小関係が請求項1に示す規定を満足すれば、以上で述べたBHC層と主半導体層は特定の材質に限定されるものではない。Siをはじめとする各種単体半導体、GaAsをはじめとする各種化合物半導体、各種酸化物半導体を使用材料として用いることができる。
〔BHC層と主半導体層とを同一の材料で構成した場合〕
以上では、BHC層と主半導体層とがヘテロ接合を成す場合の本発明の基本概念・原理の詳細を説明したが、以下では、BHC層と主半導体層とを同一の半導体材料で構成した場合の本発明の基本概念・原理を詳細に説明する。
図4は、BHC層130と主半導体層10とを同一の半導体材料で構成した場合のバンドダイヤグラムである。BHC層と主半導体層とを同一の半導体材料で構成しているので、両者の界面(ホモ接合界面)140には、前出の図3に見るようなバンドオフセットによるバンド不連続量ΔEcは発生しない―――厳密にいえば、両者のキャリヤ濃度差によるわずかなバンド不連続があるが、僅少であるのでこれを省略する。
図4に示すバンドダイヤグラムは、BHC層および主半導体層の空乏層内の空間電荷分布をもとにしてポアッソンの方程式を解いて得られた電位分布の結果に基づくものであり、図中の参照カーブ〔1〕13と参照カーブ〔2〕133とは、ともに2次曲線である。BHC層の参照カーブ〔2〕133のB点が示す厚さDcは、BHC層が十分厚いと仮定したときのBHC層の想定空乏層厚であり、以下ではヘテロ接合の場合と同様に「BHC層の臨界層厚」と呼ぶ。
上述のように、BHC層と主半導体層とを同一の半導体材料で構成した場合のBHC層によるバリヤハイト調整機能及び定量解析結果は、ヘテロ接合におけるΔEcをゼロと置いた場合に相当するので、図4の説明については、図3を用いて説明した結果を援用し、以下では両者に重複する部分の詳細説明を省略する。なお、図中の135は、BHC層130の伝導帯下端のエネルギー準位を示すラインである。
BHC層130の厚さはトンネル伝導が可能な厚さ(概ね100Å以下)であるので、BHC層側に生じた高さΦb1なるバリヤについては、電子はポテンシャルバリヤとして感じることはないので、図4に示す系内において実効的にポテンシャルバリヤとして機能するのは、高さΦbxなるバリヤ(主半導体層10側に生じるバリヤ)だけとなる。
実効バリヤハイトΦbxは、Px点におけるポテンシャルに相当しΔExであるので、下記の数式7、数式8から求めることができる。
Φbx=ΔEx=〔(Dx/Dc)−1 〕Φb・・・・・数式7
ただし、Nx=No
ここで、Dx、Dc、Φbは、以下のとおりである(図4参照)。
Dx : BHC層厚
Dc : BHC層の臨界層厚
Φb=Φ−Ea(絶対値表記、図4参照)
Dc=〔2εVb/(qNo)〕1/2・・・・・数式8
ここで、Vb、No、ε、qは、以下のとおりである、
Vb : バリヤハイトΦb〔eV〕に対応する〔V〕単位の内蔵電位
Nx : BHC層のキャリヤ濃度
No : BHC層の伝導帯の底部準位をフェルミ準位EFと一致せしめるようなBHC層のキャリヤ濃度
ε : BHC層の誘電率
q : 電子の素電荷
数式7にみるように、BHC層の厚さDxとBHC層の臨界層厚Dcとの比率(Dx/Dc)によってΔExが変化する。例えば、BHC層厚Dxが臨界層厚Dcの50%とするならば、数式7におけるΦbの係数項の値は0.25となる。したがって、バリヤハイト低下後の実効バリヤハイトΦbxの値は〔0.25Φb〕となる。一方、BHC層が存在しない場合のバリヤハイトは、Φbであるから、BHC層が存在することにより実効バリヤハイトが〔0.75Φb〕だけ低下することがわかる。
BHC層のキャリヤ濃度を増減すると実効バリヤハイトΦbxが変化するので、BHC層のキャリヤ濃度を増加すれば、順方向の立ち上がり電圧Vfoが低減できることを見出したことを冒頭でも述べたが、上記の数式7、数式8からわかるようにBHC層の厚さDxとそのキャリヤ濃度Nxとを変化させることにより、上記の実効バリヤハイトΦbxを定量的に制御できることが本解析からも明らかになった。
上述のように、BHC層の厚さDxとそのキャリヤ濃度Nxとが決まれば実効バリヤハイトΦbxの値を確定できる。図3、図4にみるように、Dxが増加するとΦbxは減少する。また、Nxが増加してもΦbxは減少する。したがって、Dx又はNx、あるいはDxとNxの双方を変化させることにより、上記の実効バリヤハイトΦbxを定量的に制御できる。
なお、以上で述べた「ホモ接合を有する場合」の本発明では、BHC層の電子親和力とショットキー金属層の仕事関数との大小関係が請求項2に示す規定を満足すれば、以上で述べたBHC層と主半導体層は特定の材質に限定されるものではない。Siをはじめとする各種単体半導体、GaAsをはじめとする各種化合物半導体、各種酸化物半導体を使用材料とすることができる。
請求項2に示す発明は、BHC層と主半導体層とを同一の材質で構成したことを特徴とする請求項1に記載のショットキーバリヤダイオードである。したがって、BHC層/主半導体層の接合は「ホモ接合」となる
請求項3に示す発明は、BHC層及び主半導体層の材質がSi又はSiCであり、ショットキー金属層には遷移金属を含むシリサイド金属を用いたことを特徴とする請求項2に記載のショットキーバリヤダイオードである。シリサイド金属は高温でも安定性に優れており、かつ、本構成とすることにより、シリサイド金属層が直接接触している半導体層(Si又はSiC−BHC層)との間の合金化反応を抑制できるので、信頼性が向上する。
請求項4に示す発明は、ショットキー金属層に遷移金属を含む導電性ナイトライド金属又は導電性ボライド金属を用いたことを特徴とする請求項1又は2に記載のショットキーバリヤダイオードである。ナイトライド金属又はボライド金属は高温においても安定性に優れており、これと接する半導体層(BHC層)との合金化も抑制できるので、優れた信頼性が得られる。
請求項5に示す発明は、BHC層の材質をGe、主半導体層の材質をGaAsで構成したことを特徴とする請求項1に記載のショットキーバリヤダイオードであり、Ge(BHC層)とGaAs(主半導体層)とはヘテロ接合を形成する。本構造においても、GaAsで構成したホモ接合形式のダイオードと同等の「バリヤハイト調整機能」が得られる。
請求項6に示す発明は、請求項5に示したショットキーバリヤダイオードの製造方法である。すなわち、n型のGaAs主半導体層の表面に高キャリヤ濃度のn型Ge半導体層(以下、Ge−BHC層と呼ぶ。)を形成し、更に前記Ge−BHC層の上にショットキー金属層を形成して成るショットキーバリヤダイオードの製造方法である。前記のショットキー金属層の仕事関数の絶対値は、前記Ge−BHC層の電子親和力の絶対値よりも大きな値を持っている。
前記のGe−BHC層を電子の量子力学的トンネル効果が生じる厚さに前記GaAs主半導体層上に形成したのち、Ge−BHC層とGaAs主半導体層とをGeの融点未満の温度で急速加熱・冷却処理を行う。これにより、GaAs主半導体層を構成するAsがドーパントとしてGe−BHC層に拡散し、GaAs主半導体層の不純物濃度よりも高濃度なAsドープn型Ge−BHC層に変換される。
次いで、前記高濃度n型Ge−BHC層上に前記ショットキー金属を被着し、また,前記GaAs主半導体層側にはオーミック電極層を形成し、高濃度AsドープGe−BHC層のキャリヤ濃度又は厚さ、あるいはキャリヤ濃度と厚さの双方を調節することにより、実効的なバリヤハイトの制御が可能であるショットキーバリヤダイオードの製造方法である。
本発明によれば、高価なエピタキシャル成長装置を用いることなく、簡便に高濃度AsドープGe−BHC層を後付積層することができ、すべてをGaAsで構成したホモ接合形式のダイオードと同等の「バリヤハイト調整機能」が得られる。
本発明によれば、ショットキー接合における実効的なバリヤハイトを所定の範囲内において任意の値に制御・低減することが可能となった。これにより、微小接合面積(低接合容量)をもつショットキーバリヤダイオードの順方向立ち上がり電圧Vfoを大幅に低減することが可能になった。
また、本発明によれば、SiCなどの高価な半導体材料を用いたショットキーバリヤダイオードの製作においても、接合面積を増加することなく順方向の立ち上がり電圧を低減できるので、製造工程における高価な半導体材料の材料収率を改善できる。さらには、SiCダイオードの周波数特性や、低周波大電力SiC整流器の効率改善にも寄与する。
本発明によるショットキーバリヤダイオードの模式構造断面図 本発明によるショットキー接合部のバンドダイヤグラム 本発明の基本原理を説明するためのバンドダイヤグラム 本発明の基本原理を説明するためのバンドダイヤグラム 本発明の実施例1を示す模式構造断面図 本発明の実施例2を示す模式構造断面図 本発明の実施例3における製造工程を示す模式構造断面図 本発明の実施例4を示す模式構造断面図 本発明の実施例5を示す模式構造断面図 本発明の実施例6を示す模式構造断面図
以下、本発明の実施の形態を実施例により説明する。
主半導体層及びBHC層の半導体材料として、単体半導体であるシリコン(Si)を用いて製作した本発明のショットキーバリヤダイオードの模式構造断面図を図5に示す。n型Si基板205上には、気相エピタキシャル成長法により主半導体層210、BHC層230が設けられている。n型Si基板のキャリヤ濃度は約3×1018/cmである。また、Si基板205については、その厚みを約200μmに研磨・調整した後に、裏面にオーミック電極層207を設け、カソード電極とした。
また、主半導体層210のキャリヤ濃度を約3×1016/cm、その厚さを約1.3μmとし、さらに、BHC層230のキャリヤ濃度を約2×1019/cm、その厚さを約30Åに設定した。本例では、主半導体層210とBHC層230とを同一の半導体材料であるSiで構成しており、両者の接合面は「ホモ接合」になっている
ついで、BHC層230上にはショットキー金属層(Mo:モリブデン、大略厚さ:0.1μm)220、接続電極層(Ti/Au:チタン/金〔最上層〕、大略厚さ:0.1/0.5μm)225を高真空下で連続蒸着してアノード電極とした。
さらに、フォトリソグラフィー技術と選択エッチング技術を用いて、ショットキー金属層220と接続電極層225をパタニングし、ショットキー接合径(DJ)を約16μmに仕上げた。なお、上記の接続電極層225は、ショットキー金属層(本例ではMo)220と接続リード線(図示せず)などとの固着接続を容易にする機能をもつ。
以上のようにして製作したショットキーバリヤダイオードの順方向立ち上がり電圧Vfoは、約0.14V(ただし、順方向電流If=0.1mA時)、逆方向電流Irは約0.6μA(ただし、逆方向電圧Vr=5V時)であった。また、ゼロバイアス時の接合容量CJは、約0.2pFであった。以上のように、許容できる逆方向電流の範囲内において、非常に低い立ち上がり電圧Vfoが得られている。なお、このときの実効バリヤハイトΦbxは大略0.45eVであった。
〔比較例1〕
上述した実施例1におけるBHC層の存在効果を確認するために、比較例として、BHC層を設けない構造のショットキーバリヤダイオードを製作し、その特性を比較した。前出の図5中のBHC層を取り除いたものが比較例1の構造である。
比較例1として製作したショットキーバリヤダイオードの立ち上がり電圧Vfoは、約0.35V(ただし、順方向電流If=0.1mA時)、逆方向電流Irは約0.3nA(ただし、逆方向電圧Vr=5V時)であった。また、ゼロバイアス時の接合容量CJは、約0.15pFであった。さらに上記における実効バリヤハイトΦbxは大略0.65eVであった。このように、BHC層が存在しないとバリヤハイトが高くなるので、立ち上がり電圧Vfoは約0.14V(BHC層あり)から約0.35V(BHC層なし)にまで上昇してしまう。
更なる比較のために、比較例1(BHC層なし)において、接合面積(接合径DJ)を増加させることにより、上昇してしまう立ち上がり電圧VfoをBHC層ありの場合の約0.14Vにまで回復させることを試みた。
その結果、接合径DJを大略750μmにまで増加させれば、上昇しているVfo(約0.35V)がBHC層ありの場合のVfo(約0.14V)にまで回復することがわかった。しかしながら、接合面積が大幅に増加したために、ゼロバイアス接合容量CJは大略350pFになった。このため、実施例1(BHC層あり)に比べてダイオードの遮断周波数は著しく低下する。
以上のように、BHC層を設けることにより実効バリヤハイトが低減するので、許容できる逆方向電流の範囲内において、接合面積を増加させることなくVfoを低減・改善できることがわかる。さらには、BHC層を設けなければ、低い立ち上がり電圧Vfoを維持しながら、かつ、同時に高い遮断周波数も確保することは不可能なことがわかる。
主半導体層及びBHC層の半導体材料として、化合物半導体であるGaAsを用いて製作した本発明のショットキーバリヤダイオードの模式断面図を図6に示す。n型GaAs基板305の上には、MO-CVD法によるn型GaAs主半導体層310とn型GaAs−BHC層330を設けている。n型GaAs基板のキャリヤ濃度は約3×1018/cmである。また、GaAs基板を含むウェーハ全体の厚さを、基板裏側を研磨することにより、その厚さを約200μmに調整した後に、裏面にオーミック電極層307を設け、カソード電極としている。
また、主半導体層310のキャリヤ濃度を約3×1016/cm、その厚さを大略1μmとし、さらに、BHC層330のキャリヤ濃度を約3×1018/cm、その厚さを約50Åに設定した。本例では、主半導体層310とBHC層330を同一の半導体材料であるGaAsで構成しており、両者の接合面は「ホモ接合」になっている。
また、CVD法を用いて、膜厚約3μmの低誘電率絶縁膜370をBHC層330の表面に被着後、フォトリソグラフィー技術と選択エッチング技術を用いて、絶縁膜370に直径約5μmのスルーホール375を設けた。さらに、スルーホール375を含むウェーハ全面にショットキー金属層(Mo、厚さ:約0.1μm)320、及び多層の接続電極層(Ti/Au〔最上層〕、厚さ:約0.1/約0.7μm)325を高真空下で連続蒸着により成膜した。
さらに、フォトリソグラフィー技術と選択エッチング技術を用いて、多層の接続電極層325とショットキー金属層320とをパタニングし、ショットキー接合部(DJ:大略5μm)と配線用の接続電極層325を形成した。なお、上記の接続電極層は、ショットキー金属層(本例ではMo)320と外部からの接続リード線(図示せず)などとの固着接続を容易にする機能をもつ。
以上のようにして製作したショットキーバリヤダイオードの立ち上がり電圧Vfoは、約0.16V(ただし、順方向電流If=0.1mA時)、逆方向電流Irは約0.3μA(ただし、逆方向電圧Vr=5V時)であった。また、ゼロバイアス時の接合容量CJは、約25fFであった。以上のように、許容できる逆方向電流の範囲内において、非常に低い立ち上がり電圧Vfoが得られた。なお、このときの実効バリヤハイトΦbxは大略0.35eVであった。
〔比較例2〕
上述した実施例2におけるBHC層の存在効果を確認するために、比較例として、BHC層を設けない構造のショットキーバリヤダイオードを製作し、その特性を比較した。前出の図6中のBHC層を取り除いたものが比較例2の構造である。
比較例2として製作したショットキーバリヤダイオードの立ち上がり電圧Vfoは、約0.46V(ただし、順方向電流If=0.1mA時)、逆方向電流Irは約3pA(ただし、逆方向電圧Vr=5V時)であった。また、ゼロバイアス時の接合容量CJは、約17fFであった。さらに上記における実効バリヤハイトΦbxは大略0.65eVであった。このように、BHC層が存在しないとバリヤハイトが高くなるので、立ち上がり電圧Vfoは約0.16V(BHC層あり)から約0.46V(BHC層なし)にまで上昇してしまう。
更なる比較のために、比較例2(BHC層なし)において、接合面積(接合径DJ)を増加させることにより、上昇してしまう立ち上がり電圧VfoをBHC層ありの場合の約0.16Vにまで回復させることを試みた。
その結果、接合径DJを約1.6mmと大幅に増加させなければ、上昇したVfoを元に回復することができなかった。接合面積の著しい増加により、実施例1で述べたと同様に、本例においてもダイオードの遮断周波数は著しく低下する。すなわち、BHC層を設けなければ、低い立ち上がり電圧Vfoを維持しながら、かつ、同時に高い遮断周波数も確保することは不可能なことがわかる。
本実施例は、実施例2におけるGaAs−BHC層を高キャリヤ濃度のGe薄層で形成したことを特徴としている。図7は、n−GaAs主半導体層(エピタキシャル層)の上に高キャリヤ濃度のn型Ge薄層を形成する工程の説明図である。まず、図7(A)(模式断面図)に示すn−GaAsエピタキシャルウェーハを準備する。n−GaAs基板405とn−GaAs主半導体層410の仕様は実施例2の場合と全く同一であるので、詳細条件の記述を省略する。
以下では、図7(A)に示す主半導体層410上に高キャリヤ濃度のn型Ge薄層を設ける工程を説明する。まず、図7(B)に示すように、主半導体層410の上に高真空下(約1×10−5Pa)でGeを厚さ約30Å、真空蒸着する。
次に、上記ウェーハを高速加熱・冷却炉を用いて、温度約700℃で約10秒間の急速加熱を行い、その後に急冷処理をする。これにより、主半導体層中のAsがGe薄層430中に高速拡散し、図7(C)に示すように、n−Ge薄層は高キャリヤ濃度のn−Ge薄層435になる。なお、上記のキャリヤ濃度については、上記の高温処理における加熱温度と加熱時間を調整することにより、これを制御することができる。本例の場合のn−Ge薄層435のキャリヤ濃度は、大略7×1018/cmであった。
本実施例では、高キャリヤ濃度をもつn+−Ge(電子親和力:4.13eV)からなる薄層をBHC層として用いるので、n−GaAs(電子親和力:4.07eV)からなる主半導体層410とBHC層435の接合面は「ヘテロ接合面」になる。この点が実施例2の場合と異なるが、本実施例に示した構造によっても、前述の実施例2と同様の効果が得られた。ショットキー金属にタングステン(W)を用いた場合の実効バリヤハイトΦbxは大略0.3eVであり、n−Ge薄層(BHC層)435がない場合の実効バリヤハイト(大略0.5eV)に比べて実効バリヤハイトを大幅に低減できる。これにより、許容できる逆方向電流の範囲内において、実施例2と同様に非常に低い立ち上がり電圧Vfoが得られた。
なお、高キャリヤ濃度をもつn−Ge薄層を形成する方法として、「MBE法」などを採用することも勿論可能である。しかし、本実施例で述べた方法は、高価なMBE装置を用いることなくn型GaAsエピタキシャル層上にn−Ge薄層を形成できるので、製造コスト面で有利な製造方法である。
更にまた、本例ではBHC層として、高キャリヤ濃度をもつ単層のn−Ge薄層を用いているが、このn−Ge薄層上に更に別種半導体薄層(たとえばn−Si薄層など)を設けた多層膜でBHC層を構成することも可能である。この場合、当然ながら上記の多層BHC層の膜厚は量子力学的トンネル効果が生じる厚さであることが必要である。
本実施例は、ワイドギャップ半導体であるSiCに対する本発明の適用例である。図8は本例のショットキーバリヤダイオードの模式構造断面図である。n型4H−SiC基板505の上に、n−SiC主半導体層510、n+−SiC−BHC層530をエピタキシャル結晶成長させている。n型SiC基板のキャリヤ濃度は約3×1018/cmである。また、n型SiC基板505の裏面にはオーミック電極層507を設け、カソード電極としている。
また、主半導体層510のキャリヤ濃度を約5×1016/cm、その厚さを約1.5μmとし、さらに、BHC層530のキャリヤ濃度を約5×1018/cm、その厚さを約30Åに設定した。本例では、主半導体層510とBHC層530を同一の半導体材料であるn型4H−SiCで構成しており、両者の接合面は「ホモ接合」になっている。
また、真空蒸着法によりショットキー金属層(W:タングステン)520と多層の接続電極層525とをBHC層上に設け、ついでフォトリソグラフィー技術と選択エッチング技術を用いて、接続電極層525とショットキー金属層520とをパタニングし、ショットキー接合径(DJ)を約10mmに仕上げた。なお、上記の接続電極層525は、ショットキー金属層と接続端子(図示せず)などとの固着接続を容易にする機能を持っている。
以上のようにして製作したショットキーバリヤダイオードの順方向立ち上がり電圧Vfoは、大略0.37V(ただし、順方向電流If=1A時)、逆方向電流Irは大略1μA(ただし、逆方向電圧Vr=5V時)であった。なお、このときの実効バリヤハイトΦbxは、大略0.75eVであった。
一方、比較のために、BHC層530を設けずに製作したショットキーバリヤダイオードの立ち上がり電圧Vfoは、大略0.79V(ただし、順方向電流If=1A時)、逆方向電流Irは大略1pA(ただし、逆方向電圧Vr=5V時)であった。なお、このときの実効バリヤハイトΦbxは、大略1.1eVであった。
以上のように、ワイドギャップ半導体であるSiCを用いた大電流ショットキーダイオードにおいても、許容できる逆方向電流の範囲内で非常に低い立ち上がり電圧Vfoが得られている。
次に、ショットキー金属層にシリサイド金属を用いた実施例を、図9により説明する。本例のBHC層630を含む各半導体層と裏面のオーミック電極層の構成は、実施例1(図5)または実施例4(図8)と同じである。すなわち、本例でのBHC層/主半導体層はホモ接合であり、その材質はn型Si、又はn型SiCである。
本例では、図9に示すショットキー金属層620に遷移金属を含むシリサイド金属を用いている。Si又はSiCから成るn+−BHC層630上に、本例ではスパッタリング法を用いて厚さ約15 nmのシリサイド金属層620を被着し、さらにその上に接続電極層625を被着した。本例ではシリサイド金属としては、Si−BHC層に対してはPtシリサイドを、また、SiC−BHC層に対してはTiシリサイドを用いた。接続電極層625の材質・構成は、例えばTi(下層)/Al(上層)や、Ti(下層)/Cu(上層)からなる2層電極である。
本例ではシリサイド金属としてTiシリサイド、Ptシリサイドを用いているが、これに限定されるものではない。BHC層との間でショットキーバリヤ(ただし、BHC層はトンネル伝導が可能な厚さであり、トンネルバリヤになる)が形成できる仕事関数をもっていればよく、Niシリサイド、Moシリサイド、Wシリサイド、Nbシリサイド、Pdシリサイドなど、遷移金属を含むシリサイド金属を広く用いることができる。所望する実効バリヤハイトを実現できる仕事関数を持っており、また、シリサイド金属層の電気伝導度ができる限り高いことを目安として、シリサイド金属の材質を選択すればよい。
本例のショットキーバリヤダイオードでは、ショットキー金属にシリサイド金属を用いている。シリサイド金属は高温でも安定性に優れており、シリサイド金属層と直接接合している半導体層(Si−BHC層又はSiC−BHC層)との間の合金化反応が抑制されるので、ダイオードの信頼性が向上する。
次に、ショットキー金属層として導電性ナイトライド金属を用いた実施例を図10により説明する。本例のBHC層730を含む各半導体層と裏面のオーミック電極層の構成は、実施例1(図5)と同様であり、各半導体層の材質はn型Siである。
本例では、図10に示すショットキー金属層720に遷移金属を含む導電性ナイトライド金属を用いている。SiのBHC層730上に、本例ではスパッタリング法を用いて導電性ナイトライド金属として厚さ約15nmのTiN層720を被着し、さらにその上にTi(下層)/Al(上層)からなる2層の接続電極層725を形成した。
本例ではBHC層と主半導体層の材質をSiとしており、また、ナイトライド金属としてTiNを用いているが、これに限定されるものではない。すなわち、BHC層/主半導体層の材質には、上記のSiの他にGeなどの単体半導体、あるいはGaAsを始めとする化合物半導体や各種酸化物半導体を用いることができる。また、ナイトライド金属としては、上記の各種半導体からなるBHC層とナイトライド金属層との間でショットキーバリヤ(ただし、BHC層はトンネル伝導が可能な厚さであり、トンネルバリヤになる)を形成し、かつ、所望の実効バリヤハイトを実現し得る仕事関数をもつ導電性ナイトライド金属であればよく、HfN、NbN、MoN、TaN、WN、ZrN、などから選択できる。
さらには、本例で用いているナイトライド金属の代わりに、遷移金属を含む導電性ボライド金属を使用することも可能である。上記ボライド金属には、WB、MoB、TaBなどがあり、所望の実効バリヤハイトを実現し得る仕事関数をもつ導電性ボライド金属を選択すればよい。
本例のショットキーバリヤダイオードでは、ショットキー金属としてナイトライド金属またはボライド金属を用いている。ナイトライド金属とボライド金属は高温でも安定性に優れており、これらの材料をショットキー金属として使用することによって、直接接合する各種材料のBHC半導体層との合金化反応を抑制できるので、ダイオードの信頼性が向上する。
10、210、310・・・・・主半導体層
20、220、320・・・・・ショットキー金属層
30、230、330・・・・・バリヤハイト調整層(BHC層)
40・・・・・S−S接合面
50・・・・・M−S接合面
225、325・・・・・接続電極層
620・・・・・シリサイド金属から成るショットキー金属層
720・・・・・ナイトライド金属などから成るショットキー金属層

Claims (6)

  1. n型主半導体層の表面にバリヤハイト調整層(以下、BHC層と呼ぶ。)を設け、更に前記BHC層の上にショットキー金属層を設け、更に前記主半導体層の裏面にはオーミック電極を備えたショットキーバリヤダイオードであって、
    前記BHC層はn型半導体薄層であり前記主半導体層よりも高いキャリヤ濃度を有し、かつ、前記BHC層のキャリヤ濃度の上限値は、前記BHC層が「金属化遷移」に至ることがない最大の濃度であり、また、前記BHC層の電子親和力の絶対値は前記主半導体層の電子親和力の絶対値よりも大きいか又は等しい関係にあり、
    また、前記BHC層の電子親和力の絶対値は前記ショットキー金属の仕事関数の絶対値よりも小さく、
    また、前記BHC層は電子の量子力学的トンネル効果が生じる厚さを有し、前記BHC層のキャリヤ濃度又はその厚さ、あるいはキャリヤ濃度と厚さの双方を調節することにより、ショットキーバリヤダイオードとしての実効的なバリヤハイトの制御が可能であることを特徴とするショットキーバリヤダイオード。
  2. 前記BHC層と前記主半導体層とを同一の材質で構成したことを特徴とする請求項1に記載のショットキーバリヤダイオード。
  3. 前記BHC層及び前記主半導体層の材質がSi又はSiCであり、前記のショットキー金属層には遷移金属を含むシリサイド金属を用いたことを特徴とする請求項2に記載のショットキーバリヤダイオード。
  4. 前記のショットキー金属層に遷移金属を含む導電性ナイトライド金属又は導電性ボライド金属を用いたことを特徴とする請求項1又は2に記載のショットキーバリヤダイオード。
  5. 前記BHC層の材質をGe、前記主半導体層の材質をGaAsで構成したことを特徴とする請求項1に記載のショットキーバリヤダイオード。
  6. n型GaAs主半導体層の表面に高キャリヤ濃度のn型Ge半導体層(以下、Ge−BHC層と呼ぶ。)を形成し、更に前記Ge−BHC層の上にショットキー金属層を形成して成るショットキーバリヤダイオードの製造方法であって、
    前記ショットキー金属層の仕事関数の絶対値は、前記Ge−BHC層の電子親和力の絶対値よりも大きな値を有し、
    前記Ge−BHC層を電子の量子力学的トンネル効果が生じる厚さに前記GaAs主半導体層上に形成したのち、
    前記Ge−BHC層と前記GaAs主半導体層とをGeの融点未満の温度での急速加熱・冷却処理により、前記GaAs主半導体層を構成するAsをドーパントとして、前記Ge−BHC層を前記GaAs主半導体層のキャリヤ濃度よりも高濃度なAsドープn型Ge−BHC層に変換し、
    次いで、前記高濃度n型Ge−BHC層上に前記ショットキー金属を被着し、また、前記GaAs主半導体層の裏面にはオーミック電極を形成し、
    前記Asドープ高濃度n型Ge−BHC層のキャリヤ濃度又は厚さ、あるいはキャリヤ濃度と厚さの双方を調節することにより、ショットキーバリヤダイオードとしての実効的なバリヤハイトの制御が可能であるショットキーバリヤダイオードの製造方法。
JP2015047095A 2015-03-10 2015-03-10 ショットキーバリヤダイオード及びその製造方法 Expired - Fee Related JP5841683B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015047095A JP5841683B1 (ja) 2015-03-10 2015-03-10 ショットキーバリヤダイオード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015047095A JP5841683B1 (ja) 2015-03-10 2015-03-10 ショットキーバリヤダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
JP5841683B1 true JP5841683B1 (ja) 2016-01-13
JP2016167547A JP2016167547A (ja) 2016-09-15

Family

ID=55073265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015047095A Expired - Fee Related JP5841683B1 (ja) 2015-03-10 2015-03-10 ショットキーバリヤダイオード及びその製造方法

Country Status (1)

Country Link
JP (1) JP5841683B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222565A (ja) * 1982-06-21 1983-12-24 Toshiba Corp 半導体装置
JPS633460A (ja) * 1986-06-19 1988-01-08 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体装置
JPH06177366A (ja) * 1992-12-04 1994-06-24 Nikon Corp ショットキーダイオードの製造方法
JPH0918024A (ja) * 1995-06-28 1997-01-17 Murata Mfg Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222565A (ja) * 1982-06-21 1983-12-24 Toshiba Corp 半導体装置
JPS633460A (ja) * 1986-06-19 1988-01-08 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体装置
JPH06177366A (ja) * 1992-12-04 1994-06-24 Nikon Corp ショットキーダイオードの製造方法
JPH0918024A (ja) * 1995-06-28 1997-01-17 Murata Mfg Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2016167547A (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP2730271B2 (ja) 半導体装置
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
US11631765B2 (en) Method of manufacturing insulated gate semiconductor device with injection suppression structure
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
WO2010134415A9 (ja) 半導体装置およびその製造方法
US9236434B2 (en) Semiconductor device and manufacturing method thereof
US11081564B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4327114B2 (ja) 窒化物半導体装置
EP4084064A1 (en) Semiconductor device
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP5841683B1 (ja) ショットキーバリヤダイオード及びその製造方法
JP6584976B2 (ja) 半導体装置およびその製造方法
US11728393B2 (en) Semiconductor device
US20110012171A1 (en) Semiconductor device
JP6727928B2 (ja) 半導体装置
JP2015029099A (ja) 窒化ガリウム系ダイオード及びその製造方法
JP6646171B2 (ja) 半導体装置
US20220293762A1 (en) Semiconductor device
US11955543B2 (en) Semiconductor device
TW201340335A (zh) 蕭特基位障二極體及其製造方法
US20220190118A1 (en) Semiconductor device
US20230092391A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2023093294A1 (zh) 一种氧化镓器件及制备方法
JP4840798B2 (ja) 電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151113

R150 Certificate of patent or registration of utility model

Ref document number: 5841683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees