JPS633460A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS633460A
JPS633460A JP11090587A JP11090587A JPS633460A JP S633460 A JPS633460 A JP S633460A JP 11090587 A JP11090587 A JP 11090587A JP 11090587 A JP11090587 A JP 11090587A JP S633460 A JPS633460 A JP S633460A
Authority
JP
Japan
Prior art keywords
semiconductor
barrier
bandgap
narrow
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11090587A
Other languages
English (en)
Inventor
トーマス・ネルソン・ジャクソン
マサノリ・ムラカミ
ウイリアム・ヘンリー・プライス
サンディップ・テイワリ
ジェリー・マックファーソン・ウッドール
スチーブン・ロレンツ・ライト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS633460A publication Critical patent/JPS633460A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明の産業上の利用分野は、化合物半導体材料に対す
る接点の分野である。
B、背景技術 禁止帯幅の広い化合物半導体に対する単純な金属製外部
接点は、そのデバイスの物理特性に固有な電流に対する
障壁を示す、障壁問題の一つの解決策は、金属と広い禁
止帯幅の化合物半導体との間に、禁止帯幅がより狭い中
間的半導体装置することであろうと、当技術分野では認
識されてきた。
その早期の例は、米国特許第3984261号に記載さ
れている。この特許では、砒化インジウムガリウムの層
が合金化を伴いなから砒化ガリウム(G a A s 
)への接点として使用された。
さらに、エレクトロニクス・レターズ (Electronics Letters)士互、2
4.1979年、P、800には、禁止帯幅の狭い材料
GeをG a A s上に成長した、G a A sへ
の接点が記載されている。Ge−GaAs格子は、厳密
に整合している。大きなドーピング濃度と、GeがGa
Asのドーパントであることによって、低インピーダン
スが実現される。しかし、Geは低障壁半導体として伝
導帯での状態密度が比較的大きい。
InAsを禁止帯幅の狭い中間的材料として使うことの
主な利点は、I nAsと外部金属の間に大きな障壁が
できないことであるが、技術がさらに発展してくるにつ
れて、禁止帯幅のより狭い中間的半導体を介して禁止帯
幅のより広い半導体に対して金属接点を設けるとき、複
数の直列な障壁を考慮しなければならず、またI n 
A sの場合には禁止帯幅の狭い材料と禁止帯幅の広い
材料の界面の障壁が問題となるだろうことが明らかにな
った。障壁の説明および段階的禁止布幅領域を用いる解
決策の提案が、真空科学技術雑誌 (J、Vac、Sci、Technol、) 、 19
.3.1981年9/10月、P、626に報告されて
いる。禁止帯域の狭い中間的半導体領域を使用する場合
の金属接点とインターフェースに関する諸問題の調査が
、真空科学技術雑誌、1且、3.1981年9/1o月
、P、794に報告されテイル。
フィジカル・レビュー・レターズ (Physical Review Letters)
、 V o 1 、51、No、19.1983年11
月7日、P、1783に、GaInAsとG a A 
sの間の内部界面の平面状配列中の不整合転位が、禁止
帯幅の広い半導体界面の障壁の原因であるとの、内部障
壁に関するより詳しい実験的研究が報告されている。
金属と禁止帯幅の広い半導体との間に禁止布幅の狭い半
導体中間領域を用いる場合、複数の障壁が関係しており
、そのそれぞれが接点の全体的性能に影響に与え、また
それぞれ別々に考慮する必要があることが、当技術で明
らかになってきている。
C6開示の概要 本発明は、金属と禁止帯幅の広い化合物半導体材料との
間に禁止帯幅の狭い中間的半導体材料を挿入し、金属と
禁止帯幅の狭い半導体の間の障壁および禁止帯幅の狭い
半導体と禁止帯幅の広い半導体の間の障壁が全体として
デバイスの性能に対して有害な作用を増加しないように
材料とドーピング濃度を選択するという、禁止帯幅の広
い化合物半導体材料に対する外部金属接点を有するタイ
プの改良である。
本発明によれば、小さな障壁については、デバイスの性
能に対して余り有害でない点で余裕があり(要求される
厳密さの度合いが低い)、接点には、キャリアの流れに
対して直列な複数の厳密さの点で余裕のある低い障壁が
設けられる。
金属と禁止帯幅の狭い半導体材料との界面の障壁は、前
述の余裕ある障壁レベルを超えないように、材料とドー
ピング濃度を考慮して選ばれる。
禁止IF@の狭い半導体と禁止帯幅の広い半導体の界面
の障壁は、禁止帯幅の狭い半導体の特性とその界面の特
性の組合せによって、十分に下げられる。
InSb、InAs、I n G a A sなど禁止
帯幅が0.5v以下の禁止帯幅の狭い材料は、伝導帯の
状態密度が低く、したがってドーピング濃度の小さな変
化によって、フェルミ準位がその伝導帯内の広い範囲に
わたって移動できる。
本発明によれば、禁止帯幅の狭い半導体は禁止帯幅の広
い半導体との格子不整合が1.5%以上でなければなら
ず、また禁止帯幅の狭い半導体はドーピング濃度が高く
、これらの特性が低い界面の状態密度とあいまって、禁
止帯幅の狭い半導体と禁止帯幅の広い半導体の界面に、
より低い有効障壁、すなわちデバイスの性能に対して余
裕ある範囲内のより低い有効障壁を作り出す。
さらに、本発明によれば、キャリアの流れの確率が分散
したところの一連の複数のFIi壁が、前記複数の障壁
のうちの最も高い障壁と同じ大きさを有するただ1つの
障壁として働き、その接点に対する全有効障壁がより低
くなる。
さらに、禁止帯幅の狭い半導体領域の高いドーピング濃
度も、金属と禁止布幅の狭い半導体の間の障壁の少なく
とも一部分でトンネル状態を発生させ、それによってそ
の障壁を有効に下げる働きをする。
第1図には、キャリアの流れに対する一連の分散した低
い障壁の説明図が示されている。
第1図において、金属1は外部接点用金属である。禁止
帯幅の狭い半導体2が、金R1と禁止帯幅のより広い半
導体3との間に配置されている。
多くの禁止帯幅の狭い半導体材料2と金属1では、障壁
4が存在する。半導体材料2と金属1の材料は、この障
壁4がデバイスの性能に適したものとなるように選択さ
れる。
禁止帯幅の狭い半導体2と禁止帯幅の広い半導体3の界
面に、第2の障壁であるところの内部障壁5が存在する
本発明によれば、禁止帯幅の狭い半導体には、全体とし
て有効障壁4と5を下げる働きをするような幾つかの制
限条件が課され、また半導体のキャリアの流れの確率が
考慮されているためにより低くなった合成有効障壁は、
そのキャリアの流れに関して最も高い単一の障壁よりも
大きくない。
その結果、金属と禁止帯幅の狭い半導体と禁止帯幅の広
い半導体の接点が改善され、材料および加工の融通性(
フレキシビリティ)が増大する。
次に第2図には、本発明の接点の状態を示すエネルギー
帯図が示されている。禁止帯幅の狭い半導体は、禁止帯
幅の広い半導体の結晶格子と1.5%以上の不整合があ
る。さらに、禁止帯幅の狭い半導体は、フェルミ準位が
伝導帯内にくるようにドープされ、内部界面障壁を有効
に減少させる。このドーピング濃度は、通常1cc当り
の不純物原子が1017個程度である。
これらの制限条件が相互に作用して、金属と禁止帯幅の
狭い半導体および禁止帯幅の狭い半導体と禁止帯幅の広
い半導体の界面で有効障壁を下げる効果を生じる。
まず、禁止帯幅の狭い半導体と禁止帯幅の広い半導体の
間の格子不整合が1.5%以上でなければならないとい
う要件について考える。
本発明によれば、格子不整合が、1.5%以上だと、相
互に関係するいくつかの有効な効果が生しることがわか
っている。
その第一は、大きな不整合の結果、不飽和結合によるキ
ャリアの捕捉が、界面で3次元に広がり、そのために格
子が整合により近くなり、その結果、すべての不整合転
位が狭い界面の格子内にある場合に見られるような特定
の原子界面でのキャリアの捕捉が10’減少することで
ある。
その第二には、不整合が1.5%以上だと禁止帯幅の狭
い領域と禁止帯幅の広い領域の間の伝導帯の差を減らす
働きをし、また内部障壁を下げるのに役立つある種の結
晶ひずみが導入されることである。
第三は、禁止帯幅の狭い領域でドーピングを用いること
である。ドーピングは、禁止帯幅の狭い領域と禁止帯幅
の広い領域の界面での有効内部障壁をさげるのにも貢献
し、金属と禁止帯幅の低い半導体の界面で障壁の少なく
とも一部分にトンネル状態をもたらすこともある。
さらに、禁止帯幅の広い材料と禁止帯幅の狭い材料の間
の伝導帯のオフセットを減少させるアニール温度サイク
ルによっても内部障壁が下がる。
本発明の構造は、金属と禁止帯幅の狭い半導体と禁止帯
幅の広い半導体の3つの層中で実現され、金属と禁止帯
幅の狭い半導体の間の障壁が禁止帯幅の狭い半導体中で
のドーピングによって本来の状態よりも有効に下げられ
、また禁止帯幅の狭い半導体と禁止帯幅の広い半導体の
間の内部界面の障壁が禁止帯幅の狭い半導体中でのドー
ピングの効果によって有効に下げられる。内部界面の有
効障壁は、次の事実により低下させられる。即ち、禁止
帯幅の狭い半導体と禁止帯幅のより広い半導体の間の1
.5%以上の格子不整合が三次元成長を確保するに足る
大きさであるということである。
この事実により、キャリアの捕捉が減少し、その結果生
じる結晶ひずみが禁止帯幅の狭い半導体と禁止帯幅のよ
り広い半導体の間の障壁を低下させるのに貢献し、かつ
禁止帯幅の狭い半導体中のドーピングも内部障壁を低下
させるのに貢献する。
アニール温度サイクルを使って、有効内部障壁をさらに
下げることができる。
これらの条件下で、金属と禁止帯幅の広い半導体の間の
キャリアの流れは、より低い一連の有効障壁にぶつかる
が、そのうち最高の障壁だけが性能に影響を及ぼす。
本発明の改良された接点の効果を、式1に示した金属接
点と半導体との界面に対する標準的ショットキー関係と
比較して説明することができる。
式1:φbn”Ec  ”f ただし、φbnはたとえばn導電型の材料上の障壁、 E は伝導帯のエネルギー、 Efは界面でのフェルミ・エネルギーである。
広範に研究されているG a A sなどの材料では、
式1の障壁φbnは0.8電子ボルト(e V)である
が、この値はデバイスの性能に重大な影響を与えるのに
充分な大きさである。
実際には、どの障壁も理想的ではないものの、最高0.
5eVまでの障壁が許容されると考えられる。
式1の状況とは違って、本発明によれば、第1図の障壁
4と障壁5のうちの大きい方が、キャリアの流れに対す
る障壁となる。
第2図で、半導体2は、金属1との界面の障壁が低いま
たは障壁がないような材料である。あるいは半導体2の
ドーピング濃度が、当技術では周知の条件でトンネル状
態を示すのに充分な障壁4の幅をもたらすのに充分であ
り、したがって障壁4が許容される値の範囲内にあり、
2つの障壁4と5のうちの低い方となると仮定すると、
これらの条件下では、障壁5が接点の性能に影響を与え
る障壁となり、式2として表わすことができる。
式2; %式%) ただし、φ5nはn導電型の材料の障壁、ΔE は、第
2図にAと記した全伝導帯オフセット、Efはフェルミ
・エネルギー準位、Eo、は内部界面の禁止帯幅の狭い
側の伝導帯端部のエネルギーである。
式2では、伝導帯オフセットΔE からエネルギー量(
Ef−Eol)が差し引かれ、このエネルギー量は有効
障壁5を低くする働きをすることがわかる。
第2図において、ΔE はAで表わされ、全仏導帯オフ
セットは量(E、−Eo、)はBで表ねされこの量(E
f  ”cl)はフェルミ準位とドーピング濃度によっ
て決まる禁止帯幅の狭い材料の伝導帯の位置との間の差
である。また、有効障壁5はCで表わされている。
本発明によれば、半導体2中のドーピング濃度が高くな
ければならないという要件は、半導体2の伝導帯端部を
フェルミ準位から引き離し、したかってBを増加させる
働きをし、Bは有効障壁Cを減らす働きをする。
さらに、本発明によれば、1.5%以上の格子不整合に
よるひずみも、Aを減少させて有効障壁を低下させるの
に貢献し、アニール温度サイクルはこの障壁をさらに減
少させる働きをする。
したがって、本発明によれば、禁止帯幅の広い半導体3
に対する格子不整合が1.5%より太きくなければなら
ないという禁止帯幅の狭い半導体2に対する要件が、禁
止帯幅の狭い半導体2のドーピング濃度を1017にす
るという要件とあいまって、直列の有効障壁を低下させ
る働きをし、そのうちの高い方がデバイスの性能に影響
を与える。
以上に示した原則に照らせば、材料、ドーピング濃度お
よび格子不整合の選択によって、材料と加工を考慮した
ものならどれだけのまたどんな高さの障壁も使用できる
が、最高の障壁だけが接点の全体的電気性能を決定する
ことは明らかなはずである。
D、実施例 実施例1 金属1 −Au 半導体2−I no、 、G a、、 、A s−禁止
帯幅0.75eV 格子間隔5.87人 半導体3−ギャップ−禁止帯幅2.26eV格子間隔5
.45人 ドーピング−1cc当りSi原子I X 1017個格
子不整合=5.87−5.4515.87=7% 障壁4=0.3eV 障壁5=0.5eV 実施例2 金属1−AQ 半導体2−In5b−禁止帯幅0.18eV格子間隔6
.48人 半導体3−GaSb−禁止帯幅0.72eV格子間隔6
.10人 ドーピング−1cc当りSeM子I X 1017個格
子不整合=6% 障壁4=OeV 障壁5=0.4eV 実施例3 金属1 −WSi 半導体2− I n A s−禁止帯幅0.35eV格
子間隔6.06人 半導体3−GaAs−禁止帯幅1.44eV格子間隔5
.65人 ドーピング−1cc当りSi原子I X I O”個格
子不整合=7% 障壁4=OeV 障壁5=0.30eV 本発明の最良の実施例は次のようである。
I n A sは、本発明に有利な性質を2つ備えてい
る。その第1は、金属界面の伝導帯がフェルミ準位より
も低く、したがって障壁4が存在しないことであり、第
2は、多結晶性InAsでは結晶粒界で伝導帯がフェル
ミ準位よりも低く、したがって禁止帯幅の狭い半導体2
が単結晶でなくともよいことである。
本発明を実施するための好ましい方式は、禁止帯幅の狭
い半導体2としてInAs材料を使用し、禁止帯幅のよ
り広い半導体3としてよく研究されているn型G a 
A sを使うことであろう。
第3図を参照すると、この構造は、シリコンまたはセレ
ン(Ss)をドーパントとして使って、高濃度でドープ
された厚さ200〜300人のI n A sのn+層
2を有する。シリコンを使う場合、ドーピング濃度は、
lcc当り原子6×1018個を越えることが好ましく
、セレンを使う場合は、ドーパント濃度は1cc当り原
子8×1020個以上である。
GaAs層3は、典型的な場合、1cc当り原子i X
 1017 〜5 X 1017IC71度テトーフサ
レ、半絶縁性GaAsなどの適当な基板上で厚さ100
0〜3000人である。
金属接点1はケイ化タングステンであるが、金属の種類
は重要ではなくどの金属でも良い接点になる。
この構造は、GaAs上に多結晶または単結晶の形のド
ープされたI nAsを付着または成長させることによ
って形成される。
この構造を温度850〜1o00°Cで通常20秒から
1分の間アニールする。アニール温度をさらに高くする
と、半導体1のドーピングにより、内部界面の有効障壁
5が低い状態がさらに改善される。
得られる接点構造は、比抵抗が7X10−t″オーム/
cm以下の接点である。
以上、−連の有効障壁をより低くする働きをするが、そ
れらの障壁のうちの最高のものだけがキャリアの流れに
とって重要である。禁止帯幅のより広い半導体に対する
格子不整合が1.5%以上のドーピングされた禁止帯幅
のより狭い半導体を使って、金属と禁止帯幅のより広い
半導体との間でキャリアの流れに対する有効障壁を制御
するための原理について説明した。
【図面の簡単な説明】
第1図は、禁止帯幅の狭い半導体を金属と禁止布幅の広
い半導体との間に単に配置しただけの場合のエネルギー
帯図、 第2図および第3図は各々、本発明の互いに異なる実施
例のエネルギー帯図である。

Claims (4)

    【特許請求の範囲】
  1. (1)禁止帯幅の広い化合物半導体と金属との間に前記
    化合物半導体上にエピタキシャル成長された禁止帯幅の
    狭い化合物半導体が配置され、この禁止帯幅の狭い化合
    物半導体の禁止帯幅は0.5eV以下である半導体装置
  2. (2)特許請求の範囲第(1)項記載の半導体装置にお
    いて、前記禁止帯幅の狭い化合物半導体と禁止帯幅の広
    い化合物半導体との界面には1.5%以上の格子不整合
    が生じている半導体装置。
  3. (3)特許請求の範囲第(1)項または第(2)項記載
    の半導体装置において、前記禁止帯幅の狭い化合物半導
    体には原子数10^1^7/cc以上の濃度の不純物が
    ドープされている半導体装置。
  4. (4)特許請求の範囲第(1)項乃至第(3)項のいず
    れかに記載の半導体装置において、前記禁止帯幅の狭い
    化合物半導体はInAsであり、前記禁止帯幅の広い化
    合物半導体はGaAsである半導体装置。
JP11090587A 1986-06-19 1987-05-08 半導体装置 Pending JPS633460A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87606386A 1986-06-19 1986-06-19
US876063 1986-06-19

Publications (1)

Publication Number Publication Date
JPS633460A true JPS633460A (ja) 1988-01-08

Family

ID=25366923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11090587A Pending JPS633460A (ja) 1986-06-19 1987-05-08 半導体装置

Country Status (3)

Country Link
EP (1) EP0249777B1 (ja)
JP (1) JPS633460A (ja)
DE (1) DE3783162T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841683B1 (ja) * 2015-03-10 2016-01-13 株式会社ケミトロニクス ショットキーバリヤダイオード及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9600199D0 (sv) * 1996-01-19 1996-01-19 Abb Research Ltd A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5263067A (en) * 1976-10-29 1977-05-25 Nippon Telegr & Teleph Corp <Ntt> Production of semiconductor device
JPS5713757A (en) * 1980-06-12 1982-01-23 Ibm Semiconductor ohmic contact

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984261A (en) * 1974-06-10 1976-10-05 Rca Corporation Ohmic contact
US4366493A (en) * 1980-06-20 1982-12-28 International Business Machines Corporation Semiconductor ballistic transport device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5263067A (en) * 1976-10-29 1977-05-25 Nippon Telegr & Teleph Corp <Ntt> Production of semiconductor device
JPS5713757A (en) * 1980-06-12 1982-01-23 Ibm Semiconductor ohmic contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841683B1 (ja) * 2015-03-10 2016-01-13 株式会社ケミトロニクス ショットキーバリヤダイオード及びその製造方法

Also Published As

Publication number Publication date
DE3783162D1 (de) 1993-02-04
EP0249777B1 (en) 1992-12-23
EP0249777A2 (en) 1987-12-23
DE3783162T2 (de) 1993-07-01
EP0249777A3 (en) 1988-06-22

Similar Documents

Publication Publication Date Title
US5281543A (en) Fabrication method for quantum devices in compound semiconductor layers
EP0042489B1 (en) Semiconductor devices and use of said devices
EP0165798A1 (en) Semiconductor device comprising N-channel and P-channel transistors and production method
EP0207968B1 (en) Hot electron unipolar transistor
EP0151309B1 (en) High electron mobility field-effect transistor
US5604356A (en) Superlattice ohmic contact on a compound semiconductor layer
EP0249371B1 (en) Semiconductor device including two compound semiconductors, and method of manufacturing such a device
JPH0810763B2 (ja) 半導体装置
JPH0324782B2 (ja)
US5098859A (en) Method for forming distributed barrier compound semiconductor contacts
JPS633460A (ja) 半導体装置
EP0246700B1 (en) Hot charge-carrier transistors
EP0250886B1 (en) Semiconductor heterostructure adapted for low temperature operation
EP0247667B1 (en) Hot charge-carrier transistors
EP0251352B1 (en) Hot charge-carrier transistors
JPH0260225B2 (ja)
EP0237029A2 (en) A heterojunction field effect device operable at a high output current with a high withstand voltage
JP2606405B2 (ja) ヘテロ接合型電界効果トランジスタ
JPH0687509B2 (ja) ヘテロ接合磁気センサ
Gupta et al. Specific resistivity of a metal-n GaAs OHMIC contact with an intermediate N+ layer
JP2712252B2 (ja) 高抵抗AlInAs結晶膜及びトランジスタ
JPS62276882A (ja) 半導体装置
JPH0770706B2 (ja) 高速半導体装置
JPH0661245A (ja) 半導体装置
JPH025439A (ja) 半導体基板