JP5840741B2 - 複数のコード・タイプをプログラマブル復号する方法および装置 - Google Patents
複数のコード・タイプをプログラマブル復号する方法および装置 Download PDFInfo
- Publication number
- JP5840741B2 JP5840741B2 JP2014140362A JP2014140362A JP5840741B2 JP 5840741 B2 JP5840741 B2 JP 5840741B2 JP 2014140362 A JP2014140362 A JP 2014140362A JP 2014140362 A JP2014140362 A JP 2014140362A JP 5840741 B2 JP5840741 B2 JP 5840741B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- decoder
- programmable parallel
- interleaver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2725—Turbo interleaver for 3rd generation partnership project 2 [3GPP2] mobile telecommunication systems, e.g. as defined in the 3GPP2 technical specifications C.S0002
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6519—Support of multiple transmission or communication standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6525—3GPP LTE including E-UTRA
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
http://standards.ieee.org/getieee802/download/802.16−2004.pdf、または
http://standards.ieee.org/getieee802/download/802.16e−2005.pdf(WiMAX)に記載されたIEEE 802.16 Wireless Broadband Standard、あるいは、
http://www.3gpp.org/ftp/Specs/archive/36_series/36.212/36212−810.zip(LTE)、または
http://www.3gpp2.org/Public_html/specs/C.S0084−001−0_v2.0_070904.pdf(UMB)に記載された3rd Generation Partnership Project Technical Specificationを参照されたい。
図1のデコーダ160などのデコーダは、フレーム単位にコードワードを処理することができる。それぞれのフレームは、同じコード操作タイプを必要とする複数のコードワードからなる。コードワードは、それらが受信される順序でフレームに追加され、結果が同じ順序で返される。
畳込み符号の復号のための複数のアルゴリズムが存在する。(kを、コードの拘束長として)kの比較的小さい値では、ビタビ・アルゴリズムが最尤性能をもたらし、並列実装を可能にするので、ビタビ・アルゴリズムが頻繁に使用される。一般に、より長いコードワードでは、コードワードは、当業者にはよく知られているように、複数の部分に分割して、並列に復号することができる。並列復号は一般に、復号レートの向上のために行われる。一般に、オーバーラッピング・ウィンドウが使用され、コードワードは複数の部分に分割され、複数の復号装置によって並列に復号される。したがって、デコーダは、複数の構成復号装置間で復号タスクを分散する。デコーダは、いくつかのコード・ブロックを受け取り、コード・ブロックを復号装置に割り当てる。復号装置は、復号タスクを並列に実施し、次いで、デコーダは、復号結果を取り出す。
順方向メトリックαl(s)は、次式のように計算できる。
逆方向メトリックβl(s’)は、次式のように計算できる。
出力L値、L(ul)は、次式のように計算できる。
図3は、ターボ符号を復号するための例示的な従来型反復従来型アルゴリズム300のブロック図である。上記に示されたように、ターボ符号は、3G、4GおよびIEEE 802.16など、複数のデータ通信規格で使用される。図3に示された例示的な実施形態では、受信されたコード・ブロックは、3つの部分(y0,y1,y2)に分割される。ベクトル(y0,y1)は、第1のMAPデコーダ310に送られる。MAPデコーダ310は、ベクトルL1 outを生成し、ただし、Li outは、第iのデコーダの出力L値(事後L値)である。
図4は、本発明の特徴を組み込むデコーダ400の概略ブロック図である。図4に示されるように、デコーダ400は、軟復号エンジン(SDE:soft decoding engine)410と、入力先入れ先出し(FIFO)バッファ420と、ロード・エンジン430と、インタリーバ計算装置440と、スレッドプロセッサ450と、アップロード・エンジン460と、出力FIFOバッファ470とを備える。さらに、図4に示されるように、軟復号エンジン410は、下記に論じられるようにインタリーブするために使用される通信ネットワーク480と、図5に関して下記にさらに論じられる複数の計算クラスタ500−1から500−N(本明細書では、まとめて計算クラスタ500と呼ばれる)とを備える。
図3に関連して上記に論じられたように、復号プロセスは一般に、反復プロセスである。本発明の例示的な実施形態では、並列に動作する4つの計算クラスタ500があり、計算クラスタ500は、各反復中に2組の操作を実施する。前半の反復(図3のデコーダ1)の間、計算クラスタ500は、データのそれ自体のローカル・ポート(たとえば、たとえばデータ・メモリ520からの受信ベクトル)およびL1 in(図3参照)を読み出し、次節で下記にさらに論じられるように、インタリーバ・テーブル700(テーブル3)からデータ・クラスタのターゲット・アドレスを取得する。その後、計算クラスタ500は、示されたターゲット・アドレスを使用して通信ネットワーク480にデータを書き込むことによって、本発明に従ってデータをインタリーブする。このようにして、データは、計算クラスタ500によって復号され、通信ネットワーク480に送られるが、計算クラスタ500によってローカルには格納されない。データは、ターゲット・アドレスに送られ、後半の反復まで必要とされない。
図6Aから6Dは、4つのインタリービング・テーブル例600を示している。図6Aおよび図6Bは、コードワード・サイズ、K=248を有するLTEターボ符号用の従来型インタリーバおよびデインタリーバ・テーブルを示している。図6Aおよび図6Bのテーブルは、対応する規格文書に基づいて生成される。例示的なテーブルは、「http://www.3gpp.org/ftp/Specs/archive/36_series/36.212/36212−810.zip」の節5.1.3.2.3に指定されたアルゴリズムを使用して生成された。パラメータf1およびf2は、ブロック・サイズKに依存し、LTE規格文書のテーブル5.1.3−3に要約されている。
i=(33*j+62*j2)mod 248
0 0
1 171
デコーダ400(図4)は一般に、機能モードに入る前に初期化しなければならない。初期化手順の間、デコーダ400は、知られているやり方で、その規則的な操作を行うようにプログラムされる。一般に、初期化手順の間、スレッドプロセッサ510(図5)には、通信規格に適したプログラム、ならびに機能モードの間に復号されるデータがロードされる。ブート・データが入力FIFO 420への到着を開始し継続する間、デコーダ初期化部は、データを読み出し、選択されたスレッドプロセッサ510にロードする。ブート・プロセスが終了されるとき、デコーダは、そのステータス・レジスタを事前定義された値に設定し、次いで、受信されたフレームの処理を開始する準備を整える。
本発明の例示的な実施形態についてデジタル論理ブロックに関して述べられたが、当業者には明らかなように、様々な機能が、ソフトウェア・プログラム内で、回路素子またはステート・マシンによりハードウェア内で、あるいはソフトウェアとハードウェアの両方の組合せで、デジタル領域内で処理ステップとして実装され得る。こうしたソフトウェアは、たとえばデジタル信号プロセッサ、マイクロコントローラ、または汎用コンピュータで使用されてよい。こうしたハードウェアおよびソフトウェアは、集積回路内で実装された回路内で実施することができる。
Claims (8)
- 複数のコード・タイプのうちの1つのコード・タイプを使用して符号化されたデータを復号する方法であって、前記複数のコード・タイプの各々は1つの通信規格に対応し、前記方法が、
前記データと、前記データの符号化に使用された前記1つのコード・タイプを含む制御情報とを受信するステップと、
前記制御情報に基づき前記データに関連する前記1つのコード・タイプを識別するステップと、
前記識別された1つのコード・タイプに関連するプログラムコードを取得するステップと、
前記取得したプログラム・コードを複数のプログラマブルな並列デコーダにロードして、前記1つのコード・タイプを使用して符号化された前記データを復号するよう前記複数のプログラマブルな並列デコーダを再構成するステップと、
前記複数のプログラマブルな並列デコーダに前記データを割り当てるステップと、
前記割り当てられたデータを前記複数のプログラマブルな並列デコーダに提供するステップを含む、方法。 - プログラム・コードを取得する前記ステップが、前記複数のプログラマブルな並列デコーダの各々に含まれるメモリ装置からプログラム・コードを取得するステップからなり、前記メモリ装置が、前記複数のコード・タイプに関連する複数のプログラム・コードを格納している、請求項1に記載の方法。
- 前記通信規格に基づいて第1のインタリーバ・テーブルを生成するステップと、
前記第1のインタリーバ・テーブルをMで割って、M個のクラスタを有する第2のインタリーバ・テーブルを作成するステップと、を含み、前記第2のインタリーバ・テーブルの各エントリが、インタリーブされたデータのターゲット・デコーダおよびターゲット・アドレスとして前記プログラマブルな並列デコーダのうちの1つを示す、請求項1又は請求項2に記載の方法。 - 復号すべきデータを読み出すステップと、
インタリーバ・テーブルにアクセスするステップと、を含み、前記インタリーバ・テーブルの各エントリが、インタリーブされたデータのターゲット・デコーダおよび通信ネットワークのターゲット・アドレスとして前記プログラマブルな並列デコーダのうちの1つを識別し、さらに、
前記通信ネットワークの前記ターゲット・アドレスに前記データを書き込むステップを含む、請求項1又は請求項2に記載の方法。 - 複数のコード・タイプのうちの1つのコード・タイプを使用して符号化されたデータを復号する装置であって、前記複数のコード・タイプの各々が1つの通信規格に対応し、前記装置が、
メモリと、
前記メモリに結合された少なくとも1つのプロセッサとを備え、前記プロセッサが、
前記データと、前記データの符号化に使用された前記1つのコード・タイプを含む制御情報とを受信し、
前記制御情報に基づき前記データに関連する前記1つのコード・タイプを識別し、
前記識別された1つのコード・タイプに関連するプログラムコードを取得し、
前記取得したプログラム・コードを複数のプログラマブルな並列デコーダにロードして、前記1つのコード・タイプを使用して符号化された前記データを復号するよう前記複数のプログラマブルな並列デコーダを再構成し、
前記複数のプログラマブルな並列デコーダに前記データを割り当て、
前記割り当てられたデータを前記複数のプログラマブルな並列デコーダに提供するように動作可能である、装置。 - プログラム・コードを取得する前記ステップが、前記メモリからプログラム・コードを取得するステップからなり、前記メモリが、前記複数のコード・タイプに関連する複数のプログラム・コードを格納している、請求項5に記載の装置。
- 前記少なくとも1つのコード・タイプの前記通信規格に基づいて第1のインタリーバ・テーブルを生成し、
前記第1のインタリーバ・テーブルをMで割って、M個のクラスタを有する第2のインタリーバ・テーブルを作成するように動作可能であり、前記第2のインタリーバ・テーブルの各エントリが、インタリーブされたデータのターゲット・デコーダおよびターゲット・アドレスとして前記プログラマブルな並列デコーダのうちの1つを示すように更に動作可能である、請求項5又は請求項6に記載の装置。 - 復号すべきデータを読み出し、
インタリーバ・テーブルにアクセスするように動作可能であり、前記インタリーバ・テーブルの各エントリが、インタリーブされたデータのターゲット・デコーダおよび通信ネットワークのターゲット・アドレスとして前記プログラマブルな並列デコーダのうちの1つを識別し、
前記通信ネットワークの前記ターゲット・アドレスに前記データを書き込むように更に動作可能である、請求項5又は請求項6に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/138,920 US8035537B2 (en) | 2008-06-13 | 2008-06-13 | Methods and apparatus for programmable decoding of a plurality of code types |
US12/138,920 | 2008-06-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011513475A Division JP2011523325A (ja) | 2008-06-13 | 2008-12-23 | 複数のコード・タイプをプログラマブル復号する方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014209785A JP2014209785A (ja) | 2014-11-06 |
JP5840741B2 true JP5840741B2 (ja) | 2016-01-06 |
Family
ID=40456316
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011513475A Pending JP2011523325A (ja) | 2008-06-13 | 2008-12-23 | 複数のコード・タイプをプログラマブル復号する方法および装置 |
JP2014140362A Expired - Fee Related JP5840741B2 (ja) | 2008-06-13 | 2014-07-08 | 複数のコード・タイプをプログラマブル復号する方法および装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011513475A Pending JP2011523325A (ja) | 2008-06-13 | 2008-12-23 | 複数のコード・タイプをプログラマブル復号する方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8035537B2 (ja) |
EP (2) | EP2313979B1 (ja) |
JP (2) | JP2011523325A (ja) |
KR (1) | KR101611631B1 (ja) |
CN (1) | CN101971504A (ja) |
TW (1) | TWI487293B (ja) |
WO (1) | WO2009151481A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8811452B2 (en) * | 2009-12-08 | 2014-08-19 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel processing turbo decoder |
US20110202819A1 (en) * | 2010-02-12 | 2011-08-18 | Yuan Lin | Configurable Error Correction Encoding and Decoding |
JP5692780B2 (ja) * | 2010-10-05 | 2015-04-01 | 日本電気株式会社 | マルチコア型誤り訂正処理システムおよび誤り訂正処理装置 |
RU2011118108A (ru) * | 2011-05-06 | 2012-11-20 | ЭлЭсАй Корпорейшн (US) | Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи |
US8879671B2 (en) * | 2012-08-30 | 2014-11-04 | Intel Mobile Communications GmbH | Worker and iteration control for parallel turbo decoder |
US9256491B1 (en) * | 2013-09-23 | 2016-02-09 | Qlogic, Corporation | Method and system for data integrity |
CN112913146B (zh) * | 2018-11-07 | 2024-03-15 | 瑞典爱立信有限公司 | 用于3gpp新空口的(解)交织和速率(去)匹配的优化实现方案 |
US12007881B2 (en) * | 2021-12-20 | 2024-06-11 | Google Llc | Method for populating spanner databases in test environments |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0884162A (ja) * | 1994-09-14 | 1996-03-26 | Hitachi Ltd | ディジタルケーブルサービスの送受信方法および送信装置並びに受信装置 |
US5734962A (en) * | 1996-07-17 | 1998-03-31 | General Electric Company | Satellite communications system utilizing parallel concatenated coding |
US6205187B1 (en) * | 1997-12-12 | 2001-03-20 | General Dynamics Government Systems Corporation | Programmable signal decoder |
JP2000316033A (ja) * | 1999-04-30 | 2000-11-14 | Toshiba Corp | 送信装置、受信装置、データ伝送システム、及びデータ伝送方法 |
US6674971B1 (en) * | 1999-09-03 | 2004-01-06 | Teraconnect, Inc. | Optical communication network with receiver reserved channel |
AU2284301A (en) * | 2000-01-03 | 2001-07-16 | Icoding Technology, Inc. | System and method for high speed processing of turbo codes |
WO2002054601A1 (en) * | 2000-12-29 | 2002-07-11 | Morphics Technology, Inc. | Channel codec processor configurable for multiple wireless communications standards |
US7346135B1 (en) * | 2002-02-13 | 2008-03-18 | Marvell International, Ltd. | Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks |
DE60316151T2 (de) * | 2002-05-24 | 2009-10-22 | Nxp B.V. | Zugriff zum breiten speicher |
JP4815228B2 (ja) * | 2006-02-09 | 2011-11-16 | 富士通株式会社 | ビタビ復号回路および無線機 |
US8218518B2 (en) * | 2006-06-09 | 2012-07-10 | Samsung Electronics Co., Ltd. | Interleaver interface for a software-defined radio system |
JP4837645B2 (ja) * | 2006-10-12 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 誤り訂正符号復号回路 |
-
2008
- 2008-06-13 US US12/138,920 patent/US8035537B2/en not_active Expired - Fee Related
- 2008-12-23 JP JP2011513475A patent/JP2011523325A/ja active Pending
- 2008-12-23 KR KR1020107027877A patent/KR101611631B1/ko not_active IP Right Cessation
- 2008-12-23 EP EP08874658.1A patent/EP2313979B1/en active Active
- 2008-12-23 CN CN2008801276098A patent/CN101971504A/zh active Pending
- 2008-12-23 WO PCT/US2008/088221 patent/WO2009151481A2/en active Application Filing
- 2008-12-23 EP EP22185617.2A patent/EP4096101A1/en not_active Withdrawn
-
2009
- 2009-01-13 TW TW098101082A patent/TWI487293B/zh not_active IP Right Cessation
-
2014
- 2014-07-08 JP JP2014140362A patent/JP5840741B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR101611631B1 (ko) | 2016-04-11 |
TW201014203A (en) | 2010-04-01 |
EP2313979A2 (en) | 2011-04-27 |
WO2009151481A2 (en) | 2009-12-17 |
CN101971504A (zh) | 2011-02-09 |
US8035537B2 (en) | 2011-10-11 |
JP2014209785A (ja) | 2014-11-06 |
KR20110037953A (ko) | 2011-04-13 |
WO2009151481A3 (en) | 2010-12-02 |
US20090309770A1 (en) | 2009-12-17 |
JP2011523325A (ja) | 2011-08-04 |
TWI487293B (zh) | 2015-06-01 |
EP4096101A1 (en) | 2022-11-30 |
EP2313979B1 (en) | 2022-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5840741B2 (ja) | 複数のコード・タイプをプログラマブル復号する方法および装置 | |
JP4723089B2 (ja) | 線形合同シーケンスを使用するターボコードインタリーバ | |
US7127664B2 (en) | Reconfigurable architecture for decoding telecommunications signals | |
JP4478668B2 (ja) | 並列のターボ復号機中でのインターリーブの方法およびシステム。 | |
JP4907802B2 (ja) | 通信の復号化の際に用いられるバタフライプロセッサ装置 | |
JP2004531116A (ja) | ターボデコーダ用インタリーバ | |
KR20080098391A (ko) | 양방향 슬라이딩 윈도우 아키텍처를 갖는 map 디코더 | |
JP2008219892A (ja) | データを符号化および復号化する方法および装置 | |
US8196006B2 (en) | Modified branch metric calculator to reduce interleaver memory and improve performance in a fixed-point turbo decoder | |
JP4874312B2 (ja) | ターボ符号復号装置、ターボ符号復号方法及び通信システム | |
JP4054221B2 (ja) | ターボ復号方法及びターボ復号装置 | |
JP5700035B2 (ja) | 誤り訂正符号復号装置、誤り訂正符号復号方法および誤り訂正符号復号プログラム | |
US20020162074A1 (en) | Method and apparatus for path metric processing in telecommunications systems | |
JP4837645B2 (ja) | 誤り訂正符号復号回路 | |
JP2004343716A (ja) | 畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 | |
US20110087949A1 (en) | Reconfigurable turbo interleavers for multiple standards | |
Raymond et al. | Design and VLSI implementation of a high throughput turbo decoder | |
WO2011048997A1 (ja) | 軟出力復号器 | |
KR20140128605A (ko) | 병렬 연산 터보코드 복호 방법 및 그 장치 | |
JP2007006541A (ja) | 誤り訂正符号復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5840741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |