JP5839863B2 - STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME - Google Patents
STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME Download PDFInfo
- Publication number
- JP5839863B2 JP5839863B2 JP2011153242A JP2011153242A JP5839863B2 JP 5839863 B2 JP5839863 B2 JP 5839863B2 JP 2011153242 A JP2011153242 A JP 2011153242A JP 2011153242 A JP2011153242 A JP 2011153242A JP 5839863 B2 JP5839863 B2 JP 5839863B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching transistor
- current
- synchronous rectification
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、降圧スイッチングレギュレータに関し、特に同期整流型のスイッチングレギュレータの制御技術に関する。 The present invention relates to a step-down switching regulator, and more particularly to a control technology for a synchronous rectification type switching regulator.
近年の携帯電話、PDA(Personal Digital Assistant)、ノート型パーソナルコンピュータなどのさまざまな電子機器に、デジタル信号処理を行うマイコンが搭載されている。こうしたマイコンの駆動に必要とされる電源電圧は、半導体製造プロセスの微細化に伴って低下しており、1.5V以下の低電圧で動作するものがある。一方、こうした電子機器にはリチウムイオン電池などの電池が電源として搭載される。リチウムイオン電池から出力される電圧は、3V〜4V程度であり、この電圧をそのままマイコンに供給したのでは、無駄な電力消費が発生するため、降圧型のスイッチングレギュレータを用いて電池電圧を降圧し、定電圧化してマイコンに供給するのが一般的である。 Various electronic devices such as mobile phones, PDAs (Personal Digital Assistants), and notebook personal computers in recent years are equipped with microcomputers that perform digital signal processing. The power supply voltage required for driving such a microcomputer has been reduced with the miniaturization of the semiconductor manufacturing process, and there is one that operates at a low voltage of 1.5 V or less. On the other hand, a battery such as a lithium ion battery is mounted on such an electronic device as a power source. The voltage output from the lithium ion battery is about 3V to 4V. If this voltage is supplied to the microcomputer as it is, wasteful power consumption occurs. Therefore, the battery voltage is reduced using a step-down switching regulator. Generally, the voltage is made constant and supplied to the microcomputer.
降圧型のスイッチングレギュレータは、整流用のダイオードを用いる方式(以下、ダイオード整流方式という)と、ダイオードの代わりに、整流用トランジスタを用いる方式(以下、同期整流型という)が存在する。前者の場合、負荷に流れる負荷電流が低いときに高効率が得られるという利点を有するが、制御回路の外部に、インダクタ、出力キャパシタに加えてダイオードが必要となるため、回路面積が大きくなる。後者の場合、負荷に供給する電流が小さいときの効率は、前者に比べて劣るが、ダイオードの代わりにトランジスタを用いるため、LSIの内部に集積化することができ、周辺部品を含めた回路面積としては小型化が可能となる。携帯電話などの電子機器において、小型化が要求される場合には、整流用トランジスタを用いたスイッチングレギュレータ(以下、同期整流型スイッチングレギュレータという)が用いられることが多い。 There are two types of step-down switching regulators: a method using a rectifying diode (hereinafter referred to as a diode rectifying method) and a method using a rectifying transistor instead of a diode (hereinafter referred to as a synchronous rectifying type). In the former case, there is an advantage that high efficiency can be obtained when the load current flowing through the load is low. However, since a diode in addition to the inductor and the output capacitor is required outside the control circuit, the circuit area becomes large. In the latter case, the efficiency when the current supplied to the load is small is inferior to the former, but since a transistor is used instead of a diode, it can be integrated inside the LSI, and the circuit area including peripheral components As a result, downsizing is possible. When an electronic device such as a cellular phone is required to be downsized, a switching regulator using a rectifying transistor (hereinafter referred to as a synchronous rectification switching regulator) is often used.
図1(a)、(b)はそれぞれ、同期整流型スイッチングレギュレータの重負荷および軽負荷時の電流の時間波形を示す図である。同図において、ILは、インダクタに流れる電流を、IOUTは負荷電流を表しており、インダクタに流れる電流ILの時間平均値が負荷電流IOUTとなる。図1(a)に示すように、重負荷時においては、負荷電流IOUTが大きいため、インダクタに流れる電流ILは正の値をとり続ける。ところが、図1(b)に示すように、軽負荷時において負荷電流IOUTが減少すると、インダクタに流れる電流ILが斜線部のように負となり、インダクタに流れる電流ILの向きが反転する。その結果、同期整流型では、軽負荷時において、インダクタから同期整流トランジスタを介して接地に対して電流が流れることになる。この電流は、負荷に供給されないため、電力を無駄に消費していることになる。 FIGS. 1A and 1B are diagrams showing time waveforms of current at the time of heavy load and light load of the synchronous rectification switching regulator, respectively. In the figure, I L is the current flowing through the inductor, I OUT represents the load current, the time average value of the current I L flowing through the inductor becomes a load current I OUT. As shown in FIG. 1 (a), at the time of heavy load, since the load current I OUT increases, the current I L flowing through the inductor continues to take a positive value. However, as shown in FIG. 1 (b), the load current I OUT decreases at light load, the current I L flowing through the inductor is negative as the hatched portion, the direction of the current I L flowing through the inductor reverses . As a result, in the synchronous rectification type, a current flows from the inductor to the ground through the synchronous rectification transistor at light load. Since this current is not supplied to the load, power is wasted.
この問題を解決するために、重負荷時と軽負荷時で、スイッチングレギュレータの制御方式を切りかえる回路が提案されている。具体的には、インダクタ電流ILが正であるときは重負荷と判定し、インダクタ電流ILが負となったことを検出すると軽負荷と判定して動作モードを切りかえる。 In order to solve this problem, a circuit that switches the control method of the switching regulator between a heavy load and a light load has been proposed. Specifically, when the inductor current I L is positive, it is determined that the heavy load, determines when it is detected that the inductor current I L becomes negative and light loads switch the operation mode.
図2は、本発明者らが検討した比較技術に係るスイッチングレギュレータの構成を示す回路図である。降圧スイッチングレギュレータ2rは、制御回路100rおよび出力回路102を備える。出力回路102は、スイッチングトランジスタM1、同期整流トランジスタM2、インダクタL1、出力キャパシタC1を含む。
FIG. 2 is a circuit diagram showing a configuration of a switching regulator according to a comparative technique examined by the present inventors. The step-
制御回路100rは、スイッチングトランジスタM1および同期整流トランジスタM2のオン、オフ状態を制御することにより、負荷6に供給される出力電圧VOUTを目標値付近に安定化させる。
The
制御回路100は、第1コントローラ10と、第2コントローラ20、ドライバ30、軽負荷検出コンパレータ40rを備える。抵抗R1、R2によって、降圧スイッチングレギュレータ2rの出力電圧VOUTが分圧され、フィードバック電圧VFBが生成される。制御回路100は、負荷6に流れる負荷電流IOUTがある程度大きな重負荷状態において、第1のモード(通常モード)で動作し、負荷電流IOUTがゼロに近くなる軽負荷状態において、第2のモード(軽負荷モード)で動作する。
The control circuit 100 includes a
通常モードにおいて、第1コントローラ10がアクティブとなり、フィードバック電圧VFBが所定の基準電圧VREFと一致するようにデューティ比が調節されるパルス幅変調(PWM)信号SPWMを生成する。ドライバ30は、PWM信号SPWMにもとづいて、スイッチングトランジスタM1および同期整流トランジスタM2を相補的にスイッチングする。
In the normal mode, the
軽負荷モードにおいては第2コントローラ20がアクティブとなる。第2コントローラ20は、スイッチングトランジスタM1をある期間オンし、続いて同期整流トランジスタM2をある期間オンし、その後、スイッチングトランジスタM1および同期整流トランジスタM2を両方オフしてLX端子をハイインピーダンスとする。これにより、出力電圧VOUTがわずかに上昇する。軽負荷モードでは、スイッチングトランジスタM1および同期整流トランジスタM2のスイッチングが停止するため、回路の消費電力が低減される。
In the light load mode, the
軽負荷検出コンパレータ40rは、重負荷状態から軽負荷状態への遷移を検出するために設けられる。重負荷状態においてインダクタ電流ILが正のとき、電流IM2は同期整流トランジスタM2をソースからドレインに向かって流れる。軽負荷状態となると、インダクタ電流ILが負となり、電流IM2は、同期整流トランジスタM2をドレインからソースに向かって流れる。
The light
軽負荷検出コンパレータ40rは、重負荷状態において、同期整流トランジスタM2のオン期間に、同期整流トランジスタM2に流れる電流IM2を監視し、電流IM2に応じた検出信号を所定のしきい値と比較することにより、軽負荷状態を検出する。
The light
降圧スイッチングレギュレータ2rの通常モードにおけるスイッチングトランジスタM1と同期整流トランジスタM2のデューティ比は、入力電圧VINと出力電圧VOUTに応じて制御される。具体的には、デューティ比TON/TPは、VOUT/VINで与えられる。TONはスイッチングトランジスタM1のオン時間、TPはスイッチングの周期である。
The duty ratio of the switching transistor M1 and the synchronous rectification transistor M2 in the normal mode of the step-
したがって入力電圧VINが低下して出力電圧VOUTに近づくにしたがい、デューティ比が100%に近づいていき、同期整流トランジスタM2のオン時間が短くなる。上述のように軽負荷検出コンパレータ40rは、同期整流トランジスタM2のオン時間における電流IM2をしきい値と比較する。ここで軽負荷検出コンパレータ40rの応答速度は有限であり、同期整流トランジスタM2のオン時間が軽負荷検出コンパレータ40rの応答時間より短くなると、軽負荷を検出できなくなる。これは、出力電流IOUTが非常に小さいにもかかわらず通常モードで動作し続け、消費電力が大きくなることを意味する。
Therefore, as the input voltage VIN decreases and approaches the output voltage VOUT , the duty ratio approaches 100%, and the on-time of the synchronous rectification transistor M2 is shortened. As described above, the light
なお、以上の考察を、本発明の分野における共通の一般知識の範囲として捉えてはならない。さらに言えば上記考察自体が、本出願人がはじめて想到したものである。 It should be noted that the above consideration should not be taken as a range of common general knowledge in the field of the present invention. Furthermore, the above-mentioned consideration itself is the first time the applicant has conceived.
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、同期整流型の降圧スイッチングレギュレータにおいて、軽負荷状態を確実に検出可能な制御回路の提供にある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and one of exemplary objects of an embodiment thereof is to provide a control circuit capable of reliably detecting a light load state in a synchronous rectification step-down switching regulator. .
本発明のある態様は、同期整流型の降圧スイッチングレギュレータの制御回路に関する。この制御回路は、通常モードにおいてアクティブとなり、スイッチングレギュレータの出力電圧に応じたフィードバック電圧が目標値に近づくようにデューティ比が調節される第1パルス信号を生成する第1コントローラと、軽負荷モードにおいてアクティブとなり、スイッチングレギュレータのスイッチングトランジスタおよび同期整流トランジスタを間欠的にスイッチングさせる第2パルス信号を生成する第2コントローラと、通常モードにおいて第1パルス信号にもとづいて、軽負荷モードにおいて第2パルス信号にもとづいて、スイッチングトランジスタおよび同期整流トランジスタを駆動するドライバと、スイッチングトランジスタのオン期間においてスイッチングトランジスタに流れる検出電流を所定の第1しきい値電流と比較し、検出電流が第1しきい値電流を超えるとアサートされる比較信号を生成する軽負荷検出コンパレータと、を備える。制御回路は、比較信号がアサートされると通常モードに、比較信号がアサートされないとき、軽負荷モードに設定される。 One embodiment of the present invention relates to a control circuit for a synchronous rectification step-down switching regulator. The control circuit is active in the normal mode, and generates a first pulse signal whose duty ratio is adjusted so that the feedback voltage according to the output voltage of the switching regulator approaches the target value, and in the light load mode. A second controller that generates a second pulse signal that becomes active and intermittently switches the switching transistor and the synchronous rectification transistor of the switching regulator, and converts the second pulse signal in the light load mode based on the first pulse signal in the normal mode. First, a driver for driving the switching transistor and the synchronous rectification transistor, and a detection current flowing through the switching transistor during the ON period of the switching transistor are compared with a predetermined first threshold current. Comprises a light-load detection comparator for generating a comparison signal detection current is asserted exceeds the first threshold current, the. The control circuit is set to the normal mode when the comparison signal is asserted and to the light load mode when the comparison signal is not asserted.
入力電圧が低下して出力電圧に近づくと、スイッチングトランジスタのオン時間が長くなる。この態様によると、スイッチングトランジスタのオン期間にスイッチングトランジスタに流れる電流に応じて、軽負荷状態を検出するため、入力電圧が低くても、十分な検出期間が確保できるため、軽負荷状態を確実に検出できる。 When the input voltage decreases and approaches the output voltage, the on-time of the switching transistor becomes longer. According to this aspect, since the light load state is detected according to the current flowing through the switching transistor during the ON period of the switching transistor, a sufficient detection period can be ensured even if the input voltage is low, so that the light load state can be ensured. It can be detected.
軽負荷検出コンパレータは、スイッチングトランジスタのオン期間におけるスイッチングトランジスタの電圧降下を、第1しきい値電流に応じたしきい値電圧と比較してもよい。 The light load detection comparator may compare the voltage drop of the switching transistor during the ON period of the switching transistor with a threshold voltage corresponding to the first threshold current.
制御回路は、降圧スイッチングレギュレータの入力電圧よりも第1しきい値電流に応じた電位差低いしきい値電圧を生成するしきい値電圧生成回路をさらに備えてもよい。軽負荷検出コンパレータは、スイッチングトランジスタのオン期間におけるスイッチングトランジスタと同期整流トランジスタの接続点の電位を、しきい値電圧と比較してもよい。 The control circuit may further include a threshold voltage generation circuit that generates a threshold voltage having a potential difference lower than the input voltage of the step-down switching regulator according to the first threshold current. The light load detection comparator may compare the potential of the connection point between the switching transistor and the synchronous rectification transistor during the ON period of the switching transistor with a threshold voltage.
しきい値電圧生成回路は、スイッチングトランジスタと同型の第1トランジスタであって、その第1端子が降圧スイッチングレギュレータの入力端子と接続され、その制御端子に、スイッチングトランジスタのオン状態におけるスイッチングトランジスタの制御端子の電位が印加された第1トランジスタと、第1トランジスタの第2端子に接続され、第1しきい値電流に対応する基準電流を生成する電流源と、を含み、スイッチングトランジスタの第2端子の電位を、しきい値電圧として出力してもよい。 The threshold voltage generation circuit is a first transistor of the same type as the switching transistor, the first terminal of which is connected to the input terminal of the step-down switching regulator, and the control terminal controls the switching transistor in the ON state of the switching transistor. A first transistor to which a potential of the terminal is applied, and a current source connected to the second terminal of the first transistor and generating a reference current corresponding to the first threshold current, the second terminal of the switching transistor May be output as a threshold voltage.
通常モードと軽負荷モードに応じて、しきい値電流にはヒステリシスが設定されてもよい。
この場合、スイッチングトランジスタに流れる電流がしきい値電流付近で変動する場合に、通常モードと軽負荷モードを交互に行き来する発振を抑制できる。
Depending on the normal mode and the light load mode, hysteresis may be set for the threshold current.
In this case, when the current flowing through the switching transistor fluctuates in the vicinity of the threshold current, oscillation that alternates between the normal mode and the light load mode can be suppressed.
軽負荷モードにおいて、第2コントローラは、(1)スイッチングトランジスタをオンし、その後スイッチングトランジスタに流れる電流が所定の第2しきい値電流に達するとスイッチングトランジスタをオフし、(2)続いて同期整流トランジスタをオンし、同期整流トランジスタに流れる電流がゼロとなると同期整流トランジスタをオフし、(3)その後、スイッチングトランジスタおよび同期整流トランジスタを両方オフするように第2パルス信号を生成してもよい。 In the light load mode, the second controller (1) turns on the switching transistor, and then turns off the switching transistor when the current flowing through the switching transistor reaches a predetermined second threshold current, and (2) continues synchronous rectification. When the transistor is turned on and the current flowing through the synchronous rectification transistor becomes zero, the synchronous rectification transistor is turned off. (3) Thereafter, the second pulse signal may be generated so that both the switching transistor and the synchronous rectification transistor are turned off.
制御回路は、1つの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
The control circuit may be integrated on a single semiconductor substrate.
“Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate.
本発明の別の態様は、降圧スイッチングレギュレータに関する。降圧スイッチングレギュレータは、入力端子と接地端子の間に順に直列に設けられたスイッチングトランジスタおよび同期整流トランジスタと、スイッチングトランジスタと同期整流トランジスタの接続点と出力端子の間に設けられたインダクタと、出力端子と接地端子の間に設けられた出力キャパシタと、スイッチングトランジスタおよび同期整流トランジスタを駆動する上述のいずれかの制御回路と、を備える。 Another aspect of the present invention relates to a step-down switching regulator. The step-down switching regulator includes a switching transistor and a synchronous rectification transistor provided in series between an input terminal and a ground terminal, an inductor provided between a connection point of the switching transistor and the synchronous rectification transistor, and an output terminal, and an output terminal And an output capacitor provided between the control terminal and the ground terminal, and any one of the above-described control circuits for driving the switching transistor and the synchronous rectification transistor.
本発明の別の態様は、電子機器に関する。電子機器は、電池電圧を出力する電池と、電池電圧を降圧して負荷に供給する上述の降圧スイッチングレギュレータと、を備える。 Another embodiment of the present invention relates to an electronic device. The electronic device includes a battery that outputs a battery voltage, and the above-described step-down switching regulator that steps down the battery voltage and supplies the voltage to a load.
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.
本発明に係る降圧スイッチングレギュレータによれば、軽負荷状態を確実に検出できる。 The step-down switching regulator according to the present invention can reliably detect a light load state.
図3は、実施の形態に係る同期整流型の降圧スイッチングレギュレータ2を搭載した電子機器1の構成を示すブロック図である。電子機器1は、たとえば携帯電話端末やデジタルカメラ、ポータブルオーディオプレイヤであって、降圧型スイッチングレギュレータ2、電池4および負荷6を備える。
FIG. 3 is a block diagram illustrating a configuration of the
電池4は、たとえばリチウムイオン電池であり、3〜4V程度の電池電圧VBATを出力する。降圧型スイッチングレギュレータ2の入力端子P1には、電池電圧VBAT(入力電圧VINともいう)が入力される。降圧型スイッチングレギュレータ2は、入力電圧VINを所定の電圧レベルに降圧し、出力端子P2に接続される負荷6に供給する。負荷6は、たとえば1.5V程度の電源電圧で動作するマイクロプロセッサなどを含む。
降圧スイッチングレギュレータ2は、制御回路100および出力回路102を備える。出力回路102は、スイッチングトランジスタM1、同期整流トランジスタM2、インダクタL1、出力キャパシタC1を含む。スイッチングトランジスタM1および同期整流トランジスタM2は、入力端子INと接地端子GNDの間に順に接続される。スイッチングトランジスタM1と同期整流トランジスタM2の接続点は、スイッチング端子LXと接続される。本実施の形態においてスイッチングトランジスタM1はPチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、同期整流トランジスタM2はNチャンネルMOSFETであるが、別のトランジスタで構成してもよい。
The step-down
制御回路100は、ひとつの半導体基板に集積化された機能IC(Integrated Circuit)であり、スイッチングトランジスタM1、同期整流トランジスタM2は、この制御回路100に内蔵される。 The control circuit 100 is a functional IC (Integrated Circuit) integrated on one semiconductor substrate, and the switching transistor M1 and the synchronous rectification transistor M2 are built in the control circuit 100.
出力キャパシタC1は、出力端子P2と接地の間に設けられる。インダクタL1は、出力キャパシタC1の一端と制御回路100のスイッチング端子LXの間に設けられる。制御回路100は、インダクタL1の一端には、スイッチング端子LXに生ずるスイッチング電圧VLXが印加される。 The output capacitor C1 is provided between the output terminal P2 and the ground. The inductor L1 is provided between one end of the output capacitor C1 and the switching terminal LX of the control circuit 100. In the control circuit 100, the switching voltage V LX generated at the switching terminal LX is applied to one end of the inductor L1.
制御回路100は、第1コントローラ10、第2コントローラ20、ドライバ30、軽負荷検出コンパレータ40を備える。制御回路100は、通常モードと軽負荷モードが切りかえ可能に構成される。負荷電流IOUTがある程度大きな状態では、制御回路100は通常モードに設定され、負荷電流IOUTが小さい軽負荷状態では、軽負荷モードに設定される。
The control circuit 100 includes a
第1コントローラ10は、通常モードにおいてアクティブとなり、スイッチングレギュレータ2の出力電圧VOUTに応じたフィードバック電圧VFBが目標値VREFに近づくようにデューティ比が調節される第1パルス信号SPWMを生成する。第1コントローラ10の構成は特に限定されず、ヒステリシス制御、オン時間固定方式、オフ時間固定式、電圧モード、ピーク電流モード、平均電流モードをはじめとする公知の変調器を用いて構成できる。
The
第2コントローラ20は、軽負荷モードにおいてアクティブとなり、フィードバック電圧VFBが目標値VREFに近づくように、スイッチングレギュレータ2のスイッチングトランジスタM1および同期整流トランジスタM2を間欠的にスイッチングさせるための第2パルス信号SPFMを生成する。第2コントローラ20の構成も特に限定されるものではなく、同期整流型の降圧スイッチングレギュレータにおいて、軽負荷時においてスイッチング周波数を低下させることが可能な変調器を用いて構成できる。
The
ドライバ30は、(1)通常モードにおいて第1パルス信号SPWMにもとづいて、(2)軽負荷モードにおいて第2パルス信号SPFMにもとづいて、スイッチングトランジスタM1および同期整流トランジスタM2を駆動する。
The
軽負荷検出コンパレータ40は、スイッチングトランジスタM1のオン期間TONにおいてスイッチングトランジスタM1に流れる検出電流IM1を所定の第1しきい値電流ITH1と比較し、検出電流IM1が第1しきい値電流ITH1を超えるとアサート(たとえばハイレベル)される比較信号S1を生成する。
Light-
制御回路100は、比較信号S1がアサート(ハイレベル)されるとき、言い換えれば検出電流IM1がしきい値電流ITH1を超えるとき、通常モードに設定される。反対に比較信号S1がアサートされないネゲートの状態において、言い換えれば検出電流IM1がしきい値電流ITH1を超えないときに、軽負荷モードに設定される。 The control circuit 100 is set to the normal mode when the comparison signal S1 is asserted (high level), in other words, when the detection current I M1 exceeds the threshold current I TH1 . Conversely, in the negated state where the comparison signal S1 is not asserted, in other words, when the detection current I M1 does not exceed the threshold current I TH1 , the light load mode is set.
以上が制御回路100の構成である。続いてその動作を説明する。図4(a)〜(h)は、図3の降圧型スイッチングレギュレータ2の動作を示す波形図である。
図4(a)は、通常モードにおける第1パルス信号SPWMを示す。図4(b)は、異なる3つの負荷電流に対応するインダクタ電流IL1〜IL3を示す。インダクタ電流ILiの平均値が負荷電流IOUTとなる。図4(c)、(d)は、インダクタ電流IL1に対応する検出電流IM1および比較信号S11を、図4(e)、(f)は、インダクタ電流IL2に対応する検出電流IM2および比較信号S12を、図4(g)、(h)は、インダクタ電流IL3に対応する検出電流IM3および比較信号S13を示す。
The above is the configuration of the control circuit 100. Next, the operation will be described. 4A to 4H are waveform diagrams showing the operation of the step-down
FIG. 4A shows the first pulse signal S PWM in the normal mode. FIG. 4B shows inductor currents I L1 to I L3 corresponding to three different load currents. The average value of the inductor current ILi is the load current IOUT . 4C and 4D show the detection current I M1 and the comparison signal S1 1 corresponding to the inductor current I L1 , and FIGS. 4E and 4F show the detection current I corresponding to the inductor current I L2. the M2 and the comparison signal S1 2, FIG. 4 (g), (h) shows the detected current I M3 and the comparison signal S1 3 corresponds to the inductor current I L3.
図4(c)、(e)に示すように、負荷電流IOUTがある程度大きい場合、第1パルス信号SPWMの各周期において、検出電流IM1はしきい値電流ITH1を超える。したがって図4(d)、(f)に示すように、毎サイクル、比較信号S1はアサートされ、制御回路100は通常モードに設定される。 As shown in FIGS. 4C and 4E, when the load current I OUT is large to some extent, the detection current I M1 exceeds the threshold current I TH1 in each cycle of the first pulse signal S PWM . Therefore, as shown in FIGS. 4D and 4F, the comparison signal S1 is asserted every cycle, and the control circuit 100 is set to the normal mode.
図4(g)に示すように、負荷電流IOUTが小さくなると、すなわち軽負荷状態となると、検出電流IM1はしきい値電流ITH1より低くなる。その結果、各サイクルにおいて比較信号S1がアサートされなくなり、制御回路100は、軽負荷モードに移行する。 As shown in FIG. 4G, when the load current I OUT becomes small, that is, when the light load state is entered, the detection current I M1 becomes lower than the threshold current I TH1 . As a result, the comparison signal S1 is not asserted in each cycle, and the control circuit 100 shifts to the light load mode.
軽負荷モードに移行すると、第2パルス信号SPFMによりスイッチングトランジスタM1、同期整流トランジスタM2が駆動される。その結果、軽負荷モードでは、通常モードに比べてスイッチングトランジスタM1、同期整流トランジスタM2のスイッチングの周波数が低下し、効率が改善される。 When shifting to the light load mode, the switching transistor M1 and the synchronous rectification transistor M2 are driven by the second pulse signal SPFM . As a result, in the light load mode, the switching frequency of the switching transistor M1 and the synchronous rectification transistor M2 is reduced as compared with the normal mode, and the efficiency is improved.
軽負荷モードにおいても軽負荷検出コンパレータ40による検出電流IM1の監視は継続される。そして、検出電流IM1がしきい値電流ITH1を超えると、比較信号S1がアサートされ、通常モードに移行する。
Even in the light load mode, the monitoring of the detection current I M1 by the light
以上が制御回路100の基本動作である。
この制御回路100によれば、同期整流トランジスタM2に流れる電流ではなく、スイッチングトランジスタM1に流れる電流に応じて、軽負荷の判定を行うことができる。これには、以下の利点がある。
The above is the basic operation of the control circuit 100.
According to the control circuit 100, it is possible to determine a light load according to the current flowing through the switching transistor M1, not the current flowing through the synchronous rectification transistor M2. This has the following advantages.
(第1の利点)
比較技術に関連して説明したように、降圧スイッチングレギュレータ2の通常モードにおけるスイッチングトランジスタM1と同期整流トランジスタM2のデューティ比は、入力電圧VINと出力電圧VOUTに応じて制御される。具体的には、デューティ比TON/TPは、VOUT/VINで与えられる。
(First advantage)
As described in relation to the comparative technique, the duty ratio of the switching transistor M1 and the synchronous rectification transistor M2 in the normal mode of the step-down
同期整流トランジスタM2に流れる電流IM2にもとづいて軽負荷を判定する比較技術では、入力電圧VINが低下して出力電圧VOUTに近づくにしたがい、デューティ比が100%に近づいていき、同期整流トランジスタM2のオン時間が短くなり、軽負荷を検出できなくなるおそれがあった。 In the comparative technique for determining a light load based on the current I M2 flowing through the synchronous rectification transistor M2, the duty ratio approaches 100% as the input voltage VIN decreases and approaches the output voltage VOUT , and synchronous rectification is performed. The on-time of the transistor M2 is shortened, and there is a possibility that a light load cannot be detected.
これに対して、図3の制御回路100によれば、入力電圧VINが低下するに従いスイッチングトランジスタM1のオン時間TONが長くなるため、スイッチング周期TPにおける検出期間が長くなり、軽負荷を確実に検出することができる。 In contrast, according to the control circuit 100 of FIG. 3, the input voltage V IN is the on-time T ON of the switching transistor M1 becomes longer in accordance with decreases, a longer detection period in a switching cycle T P, the light load It can be detected reliably.
なお、図3の制御回路100では、入力電圧VINが高くなるほど検出期間は短くなり、検出期間がコンパレータの応答時間よりも短くなる可能性がある。したがって入力電圧VINが高いときには、検出電流IM1がしきい値電流ITH1を超えたことが検出できなくなり、比較信号S1がアサートされなくなるが、この場合、制御回路100は、軽負荷モードに移行することになるため、軽負荷であるにも関わらず通常モードで動作することを防止できる。 In the control circuit 100 of FIG. 3, the detection period becomes shorter as the input voltage VIN becomes higher, and the detection period may be shorter than the response time of the comparator. Therefore, when the input voltage VIN is high, it cannot be detected that the detection current I M1 exceeds the threshold current I TH1 and the comparison signal S1 is not asserted. In this case, the control circuit 100 enters the light load mode. Therefore, it is possible to prevent the operation in the normal mode despite the light load.
(第2の利点)
また、図3の制御回路100では、しきい値電流ITH1を任意に設定できるという利点がある。図5は、通常モード(I)と軽負荷モード(II)の効率を示す図である。横軸が負荷電流IOUTを、縦軸が効率を示す。負荷電流IOUTがあるしきい値Iaより大きな領域では、通常モードの方が高効率であり、負荷電流IOUTがしきい値Iaより小さな領域では、軽負荷モードの方が高効率である。ここで、通常モードおよび軽負荷モードの効率はそれぞれ、出力電圧VOUTの目標値、入力電圧VIN、インダクタL1のインダクタンスや出力キャパシタC1の容量値、通常モードにおけるスイッチング周波数などに応じて変化するため、2つの曲線が交差する点におけるしきい値Iaも変化しうる。
(Second advantage)
Further, the control circuit 100 of FIG. 3 has an advantage that the threshold current ITH1 can be arbitrarily set. FIG. 5 is a diagram showing the efficiency in the normal mode (I) and the light load mode (II). The horizontal axis represents the load current I OUT and the vertical axis represents the efficiency. In the region where the load current I OUT is larger than the threshold value Ia, the normal mode is more efficient, and in the region where the load current I OUT is smaller than the threshold value Ia, the light load mode is more efficient. Here, the efficiency in the normal mode and the light load mode varies depending on the target value of the output voltage VOUT , the input voltage VIN , the inductance of the inductor L1, the capacitance value of the output capacitor C1, the switching frequency in the normal mode, and the like. Therefore, the threshold value Ia at the point where the two curves intersect can also change.
比較技術では、同期整流トランジスタM2に流れる検出電流IM2がゼロとなると、すなわち、インダクタ電流ILが反転すると軽負荷モードとなる。したがって、比較技術では、図4に示されるしきい値Iaから大きく離れた点で、負荷電流IOUTで軽負荷モードと通常モードが切りかわるおそれがある。 In the comparative technique, when the detection current I M2 flowing through the synchronous rectification transistor M2 becomes zero, that is, when the inductor current IL is inverted, the light load mode is set. Therefore, in the comparative technique, the light load mode and the normal mode may be switched by the load current IOUT at a point far from the threshold value Ia shown in FIG.
これに対して、図3の制御回路100では、しきい値電流ITH1を最適化することにより、図4に示すしきい値Iaに近い負荷電流IOUTにおいて、軽負荷モードと通常モードを切りかえることが可能となり、従来よりも効率を高めることができる。 On the other hand, in the control circuit 100 of FIG. 3, by optimizing the threshold current I TH1 , the light load mode and the normal mode are switched at the load current I OUT close to the threshold value Ia shown in FIG. And the efficiency can be increased as compared with the conventional case.
なお、通常モードにおけるしきい値電流ITH1と、軽負荷モードにおけるしきい値電流ITH1を異なる値に設定してもよい。具体的には、通常モードにおけるしきい値電流ITH1を、軽負荷モードにおけるしきい値電流ITH1より低い値とし、しきい値電流ITH1にヒステリシスをもたせることが好ましい。しきい値電流ITH1にヒステリシスをもたせることにより、スイッチングトランジスタM1に流れる検出電流IM1がしきい値電流ITH1付近で変動する場合に、通常モードと軽負荷モードを交互に行き来する発振を抑制できる。 Note that the threshold current I TH1 in the normal mode may be set a threshold current I TH1 in the light load mode to a different value. Specifically, the threshold current I TH1 in the normal mode, and a value lower than the threshold current I TH1 in the light load mode, it is preferable to have a hysteresis threshold current I TH1. By providing hysteresis to the threshold current ITH1 , the oscillation that alternates between the normal mode and the light load mode is suppressed when the detection current I M1 flowing through the switching transistor M1 fluctuates in the vicinity of the threshold current ITH1. it can.
続いて、制御回路100の具体的な構成例を説明する。 Next, a specific configuration example of the control circuit 100 will be described.
図6は、図3の制御回路100の一部の具体的な構成例を示す回路図である。図6の第1コントローラ10は、ヒステリシス制御の変調器であり、ヒステリシスコンパレータ12を含む。ヒステリシスコンパレータ12は、出力電圧VOUTに応じたフィードバック電圧VFBを、ヒステリシスを有するしきい値電圧VREFと比較し、第1パルス信号SPWMを生成する。
FIG. 6 is a circuit diagram illustrating a specific configuration example of a part of the control circuit 100 of FIG. The
第2コントローラ20は、第1コンパレータ22、第2コンパレータ24、第3コンパレータ26、ロジック部28を含む。第1コンパレータ22は、スイッチングトランジスタM1がオン期間において、スイッチングトランジスタM1に流れる検出電流IM1を、第2しきい値電流ITH2と比較し、IM1>ITH2となるとアサート(ハイレベル)となる比較信号S2を生成する。
The
第2コンパレータ24は、同期整流トランジスタM2のオン期間において、同期整流トランジスタM2に流れる検出電流IM2を所定の第3しきい値電流ITH3と比較し、検出電流IM2が第3しきい値電流ITH3まで低下するとアサート(ハイレベル)される比較信号S3を生成する。
The
第3しきい値電流ITH3は、好ましくはゼロである。これにより、スイッチングトランジスタM1のオン期間においてインダクタL1に蓄えられたエネルギーを効率的に出力キャパシタC1に供給できる。 The third threshold current I TH3 is preferably zero. Thereby, the energy stored in the inductor L1 during the ON period of the switching transistor M1 can be efficiently supplied to the output capacitor C1.
第3コンパレータ26は、出力電圧VOUTに応じたフィードバック電圧VFBを基準電圧VREFと比較し、VFBがVREFより低くなるとアサートされる比較信号S4を生成する。
The
ロジック部28は、軽負荷モードに移行すると、第2パルス信号SPFMを第1レベル(たとえばハイレベル)としてスイッチングトランジスタM1をオン、同期整流トランジスタM2をオフする。そして比較信号S2がアサートされると、第2パルス信号SPFMを第2レベル(たとえばローレベル)として、スイッチングトランジスタM1をオフ、同期整流トランジスタM2をオンする。続いて比較信号S3がアサートされると、ハイインピーダンス信号Hi−Zをアサート(たとえばハイレベル)する。ハイインピーダンス信号Hi−Zがアサートされると、ドライバ30は、スイッチングトランジスタM1と同期整流トランジスタM2を両方オフし、スイッチング端子LXをハイインピーダンス状態とする。その後、比較信号S4がアサートされると、ロジック部28はスイッチングトランジスタM1をオンする。なお第2コントローラ20の構成や動作は、図6のそれには限定されない。
When transitioning to the light load mode, the
図7は、軽負荷検出コンパレータ40の具体的な構成例を示す回路図である。
スイッチングトランジスタM1には、検出電流IM1に比例した電圧降下ΔVM1(=IM1×RON1)が発生する。RON1は、スイッチングトランジスタM1のオン抵抗である。軽負荷検出コンパレータ40は、スイッチングトランジスタM1のオン期間におけるスイッチングトランジスタM1の電圧降下ΔVM1を、第1しきい値電流ITH1に応じたしきい値電圧ΔVTH1と比較する。
FIG. 7 is a circuit diagram illustrating a specific configuration example of the light
In the switching transistor M1, a voltage drop ΔV M1 (= I M1 × R ON1 ) proportional to the detection current I M1 occurs. R ON1 is the on-resistance of the switching transistor M1. The light
しきい値電圧生成回路42は、しきい値電圧VTH1を生成する。しきい値電圧VTH1は、入力電圧VINよりも、電位差ΔVTH1分低い電圧である。
VTH1=VIN−ΔVTH1 …(1)
The threshold
V TH1 = V IN −ΔV TH1 (1)
しきい値電圧生成回路42は、スイッチングトランジスタM1と同型の、すなわちPチャンネルMOSFETの第1トランジスタM3と、電流源46を含む。電流源46は、しきい値電流ITH1に比例した定電流ICを生成する。第1トランジスタM3の第1端子(ソース)は入力端子INと接続され、その第2端子(ドレイン)には電流源46が接続される。また、第1トランジスタM1の制御端子(ゲート)には、スイッチングトランジスタM1のオン状態においてスイッチングトランジスタM1のゲートに印加される電圧レベル、すなわち接地電圧(0V)が印加される。しきい値電圧生成回路42は、第1トランジスタM3と電流源46の接続点の電位を、しきい値電圧VTH1として出力する。
The threshold
しきい値電圧生成回路42が生成するしきい値電圧VTH1は、式(2)で与えられる。
VTH1=VIN−RON3・IC …(2)
ΔVTH1=RON3×IC …(3)
The threshold voltage V TH1 generated by the threshold
V TH1 = V IN -R ON3 · I C ... (2)
ΔV TH1 = R ON3 × I C (3)
スイッチング端子LXの電位VLXは、式(4)で与えられる。
VLX=VIN−ΔVM1=VIN−RON1×IM1 …(4)
The potential V LX of the switching terminal LX is given by equation (4).
V LX = V IN −ΔV M1 = V IN −R ON1 × I M1 (4)
電圧コンパレータ44は、しきい値電圧VTH1と、スイッチング端子LXの電位VLXを比較することにより、比較信号S1を生成する。したがって、式(5)を満たすように定電流ICを設定することにより、検出電流IM1を、しきい値電流ITH1と比較することができる
IC=ITH1×RON1/RON3 …(5)
スイッチングトランジスタM1のトランジスタサイズが第1トランジスタM3のそれのN倍であるとき、RON1/RON3=1/Nであるから、IC=ITH1/Nとしてもよい。
The
When the transistor size of the switching transistor M1 is N times that of the first transistor M3, since R ON1 / R ON3 = 1 / N, I C = I TH1 / N may be set.
なお、電流検出および比較の方法は、図7には限定されず、別の方法で行ってもよい。たとえばスイッチングトランジスタM1と直列に検出抵抗を設け、その電圧降下をしきい値と比較してもよい。あるいは、スイッチングトランジスタM1に対して、ゲートおよびソースが共通となるように検出用トランジスタを接続し、検出用トランジスタに流れる電流を、しきい値電流ITH1と比較してもよい。 Note that the method of current detection and comparison is not limited to that shown in FIG. 7, and another method may be used. For example, a detection resistor may be provided in series with the switching transistor M1, and the voltage drop may be compared with a threshold value. Alternatively, the detection transistor may be connected to the switching transistor M1 so that the gate and the source are common, and the current flowing through the detection transistor may be compared with the threshold current ITH1 .
なお、図7の軽負荷検出コンパレータ40と同様の回路によって、第2コントローラ20の第1コンパレータ22を構成してもよい。
Note that the
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.
実施の形態では、制御回路100を含む降圧スイッチングレギュレータ2により駆動される負荷回路としてマイコンを例に説明したが、これには限定されず、負荷電流が減少し、軽負荷状態で動作するさまざまな負荷回路に対して、駆動電圧を供給することができる。
In the embodiment, the microcomputer is described as an example of the load circuit driven by the step-down
実施の形態では、制御回路100がひとつのLSIに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がLSIの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のLSIにより構成されてもよい。 In the embodiment, the case where the control circuit 100 is integrated in one LSI has been described. However, the present invention is not limited to this, and some components are provided as discrete elements or chip components outside the LSI. Or you may comprise by several LSI.
また、本実施の形態において、各信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。 Further, in this embodiment, the setting of the high level and low level logical values of each signal is an example, and can be freely changed by appropriately inverting it with an inverter or the like.
1…電子機器、2…降圧型スイッチングレギュレータ、4…電池、6…負荷、100…制御回路、102…出力回路、P1…入力端子、P2…出力端子、LX…スイッチング端子、C1…出力キャパシタ、L1…インダクタ、M1…スイッチングトランジスタ、M2…同期整流トランジスタ、10…第1コントローラ、12…ヒステリシスコンパレータ、20…第2コントローラ、22…第1コンパレータ、24…第2コンパレータ、26…ロジック部、30…ドライバ、40…軽負荷検出コンパレータ、42…しきい値電圧生成回路、44…電圧コンパレータ。
DESCRIPTION OF
Claims (9)
通常モードにおいてアクティブとなり、前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧が目標値に近づくようにデューティ比が調節される第1パルス信号を生成する第1コントローラと、
軽負荷モードにおいてアクティブとなり、前記スイッチングレギュレータのスイッチングトランジスタおよび同期整流トランジスタを間欠的にスイッチングさせる第2パルス信号を生成する第2コントローラと、
通常モードにおいて前記第1パルス信号にもとづいて、軽負荷モードにおいて前記第2パルス信号にもとづいて、前記スイッチングトランジスタおよび前記同期整流トランジスタを駆動するドライバと、
前記スイッチングトランジスタのオン期間において前記スイッチングトランジスタに流れる電流を所定の第1しきい値電流と比較し、前記スイッチングトランジスタに流れる電流が前記第1しきい値電流を超えるとアサートされる比較信号を生成する軽負荷検出コンパレータと、
を備え、
前記比較信号がアサートされるとき通常モードに、前記比較信号がアサートされないとき、前記軽負荷モードに設定され、
前記軽負荷モードにおいて、前記第2コントローラは、(1)前記スイッチングトランジスタをオンし、その後前記スイッチングトランジスタに流れる電流が所定の第2しきい値電流に達すると前記スイッチングトランジスタをオフし、(2)続いて前記同期整流トランジスタをオンし、前記同期整流トランジスタに流れる電流がゼロとなると前記同期整流トランジスタをオフし、(3)その後、前記スイッチングトランジスタおよび前記同期整流トランジスタを両方オフするように前記第2パルス信号を生成することを特徴とする制御回路。 A control circuit for a synchronous rectification step-down switching regulator,
A first controller that is active in a normal mode and generates a first pulse signal in which a duty ratio is adjusted such that a feedback voltage corresponding to an output voltage of the switching regulator approaches a target value;
A second controller that is active in a light load mode and generates a second pulse signal that intermittently switches the switching transistor and the synchronous rectification transistor of the switching regulator;
A driver for driving the switching transistor and the synchronous rectification transistor based on the first pulse signal in the normal mode and based on the second pulse signal in the light load mode;
Compares the current flowing through the switching transistor with a predetermined first threshold current during the ON period of the switching transistor, and generates a comparison signal that is asserted when the current flowing through the switching transistor exceeds the first threshold current A light load detection comparator
With
When the comparison signal is asserted, the normal mode is set; when the comparison signal is not asserted, the light load mode is set;
In the light load mode, the second controller (1) turns on the switching transistor, and then turns off the switching transistor when a current flowing through the switching transistor reaches a predetermined second threshold current, (2 Next, the synchronous rectification transistor is turned on, and when the current flowing through the synchronous rectification transistor becomes zero, the synchronous rectification transistor is turned off. (3) Thereafter, both the switching transistor and the synchronous rectification transistor are turned off. that control circuit to and generates a second pulse signal.
前記スイッチングトランジスタのオン期間における前記スイッチングトランジスタの電圧降下を、前記第1しきい値電流に応じたしきい値電圧と比較することを特徴とする請求項1に記載の制御回路。 The light load detection comparator is
2. The control circuit according to claim 1, wherein a voltage drop of the switching transistor in an ON period of the switching transistor is compared with a threshold voltage corresponding to the first threshold current.
前記軽負荷検出コンパレータは、前記スイッチングトランジスタのオン期間における前記スイッチングトランジスタと前記同期整流トランジスタの接続点の電位を、前記しきい値電圧と比較することを特徴とする請求項1に記載の制御回路。 A threshold voltage generating circuit for generating a threshold voltage having a potential difference lower than the input voltage of the step-down switching regulator according to the first threshold current;
2. The control circuit according to claim 1, wherein the light load detection comparator compares the threshold voltage with a potential at a connection point between the switching transistor and the synchronous rectification transistor in an ON period of the switching transistor. .
前記スイッチングトランジスタと同型の第1トランジスタであって、その第1端子が前記降圧スイッチングレギュレータの入力端子と接続され、その制御端子に、前記スイッチングトランジスタのオン状態における前記スイッチングトランジスタの制御端子の電位が印加された第1トランジスタと、
前記第1トランジスタの第2端子に接続され、前記第1しきい値電流に対応する基準電流を生成する電流源と、
を含み、前記スイッチングトランジスタの前記第2端子の電位を、前記しきい値電圧として出力することを特徴とする請求項3に記載の制御回路。 The threshold voltage generation circuit includes:
A first transistor of the same type as the switching transistor, the first terminal of which is connected to the input terminal of the step-down switching regulator, and the potential of the control terminal of the switching transistor in the ON state of the switching transistor is An applied first transistor;
A current source connected to the second terminal of the first transistor and generating a reference current corresponding to the first threshold current;
4. The control circuit according to claim 3, wherein a potential of the second terminal of the switching transistor is output as the threshold voltage. 5.
前記スイッチングトランジスタのオン期間において前記スイッチングトランジスタに流れる電流が所定の第2しきい値電流を超えるとアサートされる第1比較信号を生成する第1コンパレータと、 A first comparator that generates a first comparison signal that is asserted when a current flowing through the switching transistor exceeds a predetermined second threshold current during an ON period of the switching transistor;
前記同期整流トランジスタのオン期間において前記同期整流トランジスタに流れる電流が所定の第3しきい値より低くなるとアサートされる第2比較信号を生成する第2コンパレータと、 A second comparator that generates a second comparison signal that is asserted when a current flowing through the synchronous rectification transistor becomes lower than a predetermined third threshold value during an on period of the synchronous rectification transistor;
前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧が前記目標値より低くなるとアサートされる第3比較信号を生成する第3コンパレータと、 A third comparator that generates a third comparison signal that is asserted when a feedback voltage corresponding to the output voltage of the switching regulator is lower than the target value;
を含むことを特徴とする請求項1から5のいずれかに記載の制御回路。 The control circuit according to claim 1, comprising:
前記スイッチングトランジスタと前記同期整流トランジスタの接続点と出力端子の間に設けられたインダクタと、
前記出力端子と接地端子の間に設けられた出力キャパシタと、
前記スイッチングトランジスタおよび前記同期整流トランジスタを駆動する請求項1から7のいずれかに記載の制御回路と、
を備えることを特徴とする降圧スイッチングレギュレータ。 A switching transistor and a synchronous rectification transistor provided in series between the input terminal and the ground terminal in order,
An inductor provided between a connection point of the switching transistor and the synchronous rectification transistor and an output terminal;
An output capacitor provided between the output terminal and the ground terminal;
The control circuit according to any one of claims 1 to 7, which drives the switching transistor and the synchronous rectification transistor;
A step-down switching regulator comprising:
前記電池電圧を降圧して負荷に供給する請求項8に記載の降圧スイッチングレギュレータと、
を備えることを特徴とする電子機器。 A battery that outputs battery voltage;
The step-down switching regulator according to claim 8, wherein the battery voltage is stepped down and supplied to a load.
An electronic device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011153242A JP5839863B2 (en) | 2011-07-11 | 2011-07-11 | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011153242A JP5839863B2 (en) | 2011-07-11 | 2011-07-11 | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013021816A JP2013021816A (en) | 2013-01-31 |
JP5839863B2 true JP5839863B2 (en) | 2016-01-06 |
Family
ID=47692711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011153242A Expired - Fee Related JP5839863B2 (en) | 2011-07-11 | 2011-07-11 | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5839863B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6107235B2 (en) * | 2013-03-01 | 2017-04-05 | 株式会社オートネットワーク技術研究所 | Voltage conversion circuit and overvoltage protection method |
CN103728952A (en) * | 2014-01-09 | 2014-04-16 | 渤海大学 | Multi-mode SPWM (Sine Pulse Width Modulation) signal generator and signal generation method thereof applied to embedded control system |
KR102194973B1 (en) | 2014-01-28 | 2020-12-24 | 삼성전자주식회사 | Voltage converter and power management device including the same |
JP6368535B2 (en) * | 2014-05-07 | 2018-08-01 | ローム株式会社 | DC / DC converter, control circuit thereof, control method, and electronic apparatus |
US10075073B2 (en) | 2015-09-08 | 2018-09-11 | Rohm Co., Ltd. | DC/DC converter and switching power supply having overcurrent protection |
JP6794203B2 (en) * | 2016-09-23 | 2020-12-02 | 株式会社東芝 | Semiconductor devices and DC-DC converters |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4548100B2 (en) * | 2004-11-18 | 2010-09-22 | 富士電機システムズ株式会社 | DC-DC converter |
JP4672443B2 (en) * | 2005-05-31 | 2011-04-20 | ローム株式会社 | Step-down switching regulator, its control circuit, and electronic equipment using the same |
JP4685531B2 (en) * | 2005-07-11 | 2011-05-18 | ローム株式会社 | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME |
JP5552288B2 (en) * | 2009-10-09 | 2014-07-16 | 新日本無線株式会社 | Switching power supply |
JP2011109812A (en) * | 2009-11-18 | 2011-06-02 | Renesas Electronics Corp | Method for driving switching element and power source device |
-
2011
- 2011-07-11 JP JP2011153242A patent/JP5839863B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013021816A (en) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4980588B2 (en) | Step-down switching regulator, its control circuit, and electronic equipment using the same | |
JP4689377B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
JP4685531B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
US7609042B2 (en) | Controller for DC-DC converter and method for controlling DC-DC converter | |
JP4347249B2 (en) | DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter | |
JP4791762B2 (en) | Switching regulator control circuit, power supply device using the same, and electronic equipment | |
US7830131B2 (en) | Control circuit for switching regulator | |
JP5330084B2 (en) | Current detection circuit and switching regulator using the same | |
JP5839863B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
US8836294B2 (en) | Switching regulator and control circuit and method therefor | |
JP2014023269A (en) | Semiconductor integrated circuit and method of operating the same | |
JP2009278713A (en) | Switching regulator | |
JP2010154706A (en) | Control circuit and method of switching regulator, and switching regulator using the same | |
JP2014050299A (en) | Dc-dc converter and semiconductor device | |
JP2005354860A (en) | Controller of step-up voltage dc-dc converter | |
JP5304173B2 (en) | Power supply voltage control circuit and DC-DC converter | |
JP2009225642A (en) | Power supply apparatus and semiconductor integrated circuit apparatus | |
JP2008178257A (en) | Control circuit for switching regulator, switching regulator utilizing the same, and electronic equipment | |
JP2007135287A (en) | Dc-dc converter | |
JP5775395B2 (en) | Power circuit | |
JP2009240112A (en) | Power supply device and semiconductor integrated circuit device | |
JP5103157B2 (en) | Switching regulator, control circuit thereof, and control method | |
JP4611109B2 (en) | STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME | |
JP2008187789A (en) | Dc/dc converter | |
JP2011024309A (en) | Switching regulator, power supply circuit, and control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5839863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |