JP2009240112A - Power supply device and semiconductor integrated circuit device - Google Patents

Power supply device and semiconductor integrated circuit device Download PDF

Info

Publication number
JP2009240112A
JP2009240112A JP2008085615A JP2008085615A JP2009240112A JP 2009240112 A JP2009240112 A JP 2009240112A JP 2008085615 A JP2008085615 A JP 2008085615A JP 2008085615 A JP2008085615 A JP 2008085615A JP 2009240112 A JP2009240112 A JP 2009240112A
Authority
JP
Japan
Prior art keywords
output
current
voltage
power supply
current instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008085615A
Other languages
Japanese (ja)
Inventor
Kenji Yoshida
賢司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008085615A priority Critical patent/JP2009240112A/en
Publication of JP2009240112A publication Critical patent/JP2009240112A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a stable power source by improving the fluctuation of an output voltage in light load in a switching regulator. <P>SOLUTION: A comparator 12 compares a current instruction value of an error amplifier 11 with a reference voltage STOPREF. When the current instruction value becomes lower than the reference value STOPREF, a Hi-level signal is output to carry out the PWM control. When the current instruction value becomes higher than the reference value STOPREF, a Lo-level signal is output to stop the PWM control by stopping the switching operation of a transistor 10. In light load having a small load current amount, the ON timing of the transistor 10 is controlled by the current instruction value, so that switching control suppressing ripples of an output voltage Vo is performed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、スイッチングレギュレータの電圧安定化技術に関し、特に、軽負荷時における出力電圧変動の低減に有効な技術に関する。   The present invention relates to a voltage stabilization technique for a switching regulator, and more particularly to a technique that is effective in reducing output voltage fluctuations at light loads.

半導体集積回路装置には、スイッチングレギュレータが広く用いられている。この種のスイッチングレギュレータには、高効率が求められており、携帯機器向けの半導体集積回路装置に用いられるスイッチングレギュレータでは、待機時などにおける軽負荷時の高効率化が必須となっている。   Switching regulators are widely used in semiconductor integrated circuit devices. This type of switching regulator is required to have high efficiency, and a switching regulator used in a semiconductor integrated circuit device for portable devices is required to have high efficiency at the time of light load during standby or the like.

このため、スイッチングレギュレータでは、軽負荷時の効率を改善するものとして、通常時は、PWM(Pulse Witdth Modulation)制御をし、軽負荷時には、スイッチングのパルス幅を一定とし、パルスの出力タイミングをコントロールするPFM(Pulse Frequency Modulation)制御を行う技術が知られている。   For this reason, switching regulators use PWM (Pulse Width Modulation) control to improve efficiency at light loads, and control the pulse output timing by keeping the switching pulse width constant at light loads. A technique for performing PFM (Pulse Frequency Modulation) control is known.

また、PWM制御とPFM制御との切り替えは、スイッチングレギュレータの出力電流をモニタすることによって行うものが知られており、PFM制御時には、出力電圧をモニタしてPFMの制御用ドライバのONタイミングを決定している。   Also, switching between PWM control and PFM control is known by monitoring the output current of the switching regulator. During PFM control, the output voltage is monitored to determine the ON timing of the PFM control driver. is doing.

さらに、この種のスイッチングレギュレータにおいては、たとえば、PWMモード制御におけるオンタイミングを決定する発振回路と、PFM制御モードにおけるオン時間を決定する比較電圧源と、該比較電圧源の電圧と誤差増幅回路の出力電圧のいずれか一方を出力するマルチプレクサとを有し、各制御モードにおいて、比較回路に入力する電圧をマルチプレクサを切り替えて、PWM制御モードにおけるオンタイミングとPFM制御モードにおけるオン時間を決定するものがある(特許文献1参照)。
特開2007−259599号公報
Further, in this type of switching regulator, for example, an oscillation circuit that determines an ON timing in PWM mode control, a comparison voltage source that determines an ON time in PFM control mode, a voltage of the comparison voltage source, and an error amplification circuit There is a multiplexer that outputs either one of the output voltages, and in each control mode, a voltage that is input to the comparison circuit is switched over to determine the on-time in the PWM control mode and the on-time in the PFM control mode. Yes (see Patent Document 1).
JP 2007-259599 A

ところが、上記のようなスイッチングレギュレータにおける軽負荷時の効率改善技術では、次のような問題点があることが本発明者により見い出された。   However, the present inventors have found that the above-described efficiency improvement technology at light load in the switching regulator has the following problems.

すなわち、PFM制御では、出力電圧をモニタし、任意のしきい値よりも出力電圧が下がった場合にPFM動作を行い、任意のしきい値よりも出力電圧が高い場合にはPFM動作を停止する制御を行っているので、出力電圧のリップルが大きくなってしまうという問題がある。   That is, in the PFM control, the output voltage is monitored, the PFM operation is performed when the output voltage falls below an arbitrary threshold value, and the PFM operation is stopped when the output voltage is higher than the arbitrary threshold value. Since the control is performed, there is a problem that the ripple of the output voltage becomes large.

また、待機時などの軽負荷時から大電流が必要になった場合には、PFM制御からPWM制御に移行することになるが、PFM制御では大きな負荷変動に追従することができないために、PFM制御からPWM制御に切り替える際に、出力電圧の変動が大きくなってしまうという問題がある。   Further, when a large current is required from a light load such as a standby time, the PFM control is shifted to the PWM control. However, since the PFM control cannot follow a large load fluctuation, the PFM control is performed. When switching from control to PWM control, there is a problem that the fluctuation of the output voltage becomes large.

さらに、PWM制御用の回路とPFM制御用の回路とが必要となるために、スイッチングレギュレータの回路規模が大きくなり、半導体集積回路装置の小型化の妨げとなっているという問題がある。   Further, since a circuit for PWM control and a circuit for PFM control are required, there is a problem that the circuit scale of the switching regulator is increased, which hinders miniaturization of the semiconductor integrated circuit device.

本発明の目的は、スイッチングレギュレータにおける軽負荷時の出力電圧の変動を改善し、安定した電源を提供することのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of improving a fluctuation in output voltage at a light load in a switching regulator and providing a stable power supply.

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明は、直流の電源電圧を任意の直流電圧に変換する電源装置であって、PWM信号に基づいて、スイッチングを行うドライバ部と、電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、該出力電流指示部から出力された電流指示値に基づいて、ドライバ部に供給するPWM信号の出力を制御する動作制御部とを備え、該動作制御部は、電流指示値が任意のしきい値電圧よりも大きい場合にPWM信号を出力し、電流指示値が任意のしきい値電圧よりも小さい場合にPWM信号の出力を停止するものである。   The present invention is a power supply device that converts a DC power supply voltage into an arbitrary DC voltage, and based on a PWM signal, a driver unit that performs switching, and a current instruction value that indicates an output current output from the power supply device. An output current indicating unit to be generated, and an operation control unit that controls output of a PWM signal to be supplied to the driver unit based on a current instruction value output from the output current indicating unit. The PWM signal is output when the indicated value is larger than an arbitrary threshold voltage, and the output of the PWM signal is stopped when the current indicated value is smaller than the arbitrary threshold voltage.

また、本発明は、前記出力電流指示部が、電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、前記動作制御部は、誤差増幅器から出力される電流指示値としきい値電圧とを比較し、電流指示値がしきい値電圧よりも大きいか否かを判定するコンパレータと、誤差増幅器から出力された電流指示値と電源装置の出力電流とを比較し、その比較結果により、ドライバ部を駆動するPWM信号を生成して出力するヒステリシスコンパレータと、コンパレータがしきい値電圧よりも電流指示値が大きいと判定した際にヒステリシスコンパレータが生成するPWM信号を出力し、コンパレータがしきい値電圧よりも電流指示値が小さいと判定した際にヒステリシスコンパレータが生成したPWM信号の出力を停止する出力判定部とよりなるものである。   Further, in the present invention, the output current instruction unit includes an error amplifier that outputs an error amount between an output voltage of the power supply device and a reference voltage as a current instruction value, and the operation control unit includes a current output from the error amplifier. Comparing the indicated value with the threshold voltage and comparing whether the current indicated value is larger than the threshold voltage or not, the current indicated value output from the error amplifier and the output current of the power supply device are compared. Based on the comparison result, a hysteresis comparator that generates and outputs a PWM signal for driving the driver unit, and a PWM signal generated by the hysteresis comparator when the comparator determines that the current instruction value is larger than the threshold voltage When the comparator determines that the current indication value is smaller than the threshold voltage, the output of the PWM signal generated by the hysteresis comparator is stopped. In which more the output judging unit for.

さらに、本発明は、前記電源装置が、出力電流帰還型のスイッチングレギュレータよりなるものである。   Further, according to the present invention, the power supply device comprises an output current feedback type switching regulator.

また、本願のその他の発明の概要を簡単に示す。   Moreover, the outline | summary of the other invention of this application is shown briefly.

本発明は、直流の電源電圧を任意の直流電圧に変換する電源装置に用いられる電圧生成制御部を備えた半導体集積回路装置であって、該電圧生成制御部は、PWM信号に基づいてスイッチングを行うドライバを駆動するプリドライバと、電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、該出力電流指示部から出力された電流指示値に基づいて、プリドライバに供給するPWM信号の出力を制御する動作制御部とを備え、該動作制御部は、電流指示値が任意のしきい値電圧よりも大きい場合にPWM信号を出力し、電流指示値が任意のしきい値電圧よりも小さい場合にPWM信号の出力を停止するものである。   The present invention is a semiconductor integrated circuit device including a voltage generation control unit used in a power supply device that converts a DC power supply voltage into an arbitrary DC voltage, and the voltage generation control unit performs switching based on a PWM signal. A pre-driver that drives the driver to perform, an output current instruction unit that generates a current instruction value indicating an output current output from the power supply device, and a pre-driver based on the current instruction value output from the output current instruction unit An operation control unit for controlling the output of the PWM signal supplied to the output, the operation control unit outputs a PWM signal when the current instruction value is larger than an arbitrary threshold voltage, and the current instruction value is arbitrary When the voltage is smaller than the threshold voltage, the output of the PWM signal is stopped.

また、本発明は、前記出力電流指示部が、電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、動作制御部は、誤差増幅器から出力される電流指示値としきい値電圧とを比較し、電流指示値がしきい値電圧よりも大きいか否かを判定するコンパレータと、誤差増幅器から出力された電流指示値と電源装置の出力電流とを比較し、その比較結果により、プリドライバに出力するPWM信号を生成して出力するヒステリシスコンパレータと、コンパレータがしきい値電圧よりも電流指示値が大きいと判定した際にヒステリシスコンパレータが生成するPWM信号を出力し、コンパレータがしきい値電圧よりも電流指示値が小さいと判定した際にヒステリシスコンパレータが生成したPWM信号の出力を停止する出力判定部とよりなるものである。   According to the present invention, the output current instruction unit includes an error amplifier that outputs an error amount between the output voltage of the power supply device and the reference voltage as a current instruction value, and the operation control unit includes a current instruction output from the error amplifier. A comparator that determines whether or not the current indication value is greater than the threshold voltage, and compares the current indication value output from the error amplifier and the output current of the power supply device. Based on the comparison result, a hysteresis comparator that generates and outputs a PWM signal to be output to the pre-driver, and a PWM signal that is generated by the hysteresis comparator when the comparator determines that the current instruction value is greater than the threshold voltage are output. Stops the output of the PWM signal generated by the hysteresis comparator when the comparator determines that the current indication value is smaller than the threshold voltage. In which more the that the output judging unit.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)負荷電流量が変動しても安定した出力電圧を出力することができる。   (1) A stable output voltage can be output even if the load current amount fluctuates.

(2)また、電源装置の回路規模を大きくすることなく、低コストで高精度な電圧を生成することができる。   (2) In addition, a highly accurate voltage can be generated at low cost without increasing the circuit scale of the power supply device.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

(実施の形態1)
図1は、本発明の実施の形態1によるスイッチングレギュレータの構成例を示す回路図、図2は、図1のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration example of a switching regulator according to Embodiment 1 of the present invention, and FIG. 2 is a timing chart showing operation timings in the switching regulator of FIG.

本実施の形態1において、スイッチングレギュレータ1は、たとえば、モバイル向けのハードディスクドライブ(HDD)などに搭載され、直流電圧を任意の直流電圧に変換する。   In the first embodiment, the switching regulator 1 is mounted on, for example, a mobile hard disk drive (HDD) and converts a DC voltage to an arbitrary DC voltage.

スイッチングレギュレータ1は、出力電流帰還型の昇圧スイッチングレギュレータであり、図1に示すように、静電容量素子2,3、ダイオード4、抵抗5〜8、コイル9、トランジスタ10、エラーアンプ11、コンパレータ12、ヒステリシスコンパレータ13、論理積回路14、およびプリドライバ15から構成されている。   The switching regulator 1 is an output current feedback type step-up switching regulator. As shown in FIG. 1, the capacitance elements 2 and 3, the diode 4, the resistors 5 to 8, the coil 9, the transistor 10, the error amplifier 11, and the comparator 12, a hysteresis comparator 13, an AND circuit 14, and a pre-driver 15.

また、抵抗7,8、ドライバ部を構成するトランジスタ10、エラーアンプ11、コンパレータ12、ヒステリシスコンパレータ13、論理積回路14、ならびにドライバを構成するプリドライバ15によって電圧生成制御部が構成され、この電圧生成制御部は、たとえば、半導体集積回路装置内に設けられる。   Further, the resistors 7 and 8, the transistor 10 constituting the driver unit, the error amplifier 11, the comparator 12, the hysteresis comparator 13, the AND circuit 14, and the pre-driver 15 constituting the driver constitute a voltage generation control unit. The generation control unit is provided in, for example, a semiconductor integrated circuit device.

さらに、静電容量素子2,3、ダイオード4、抵抗5,6、およびコイル9は、たとえば、半導体集積回路装置に外部接続された構成となっている。ここで、トランジスタ10は、半導体集積回路装置に設けずに、外部接続する構成であってもよい。   Furthermore, the electrostatic capacitance elements 2 and 3, the diode 4, the resistors 5 and 6, and the coil 9 are configured to be externally connected to a semiconductor integrated circuit device, for example. Here, the transistor 10 may be externally connected without being provided in the semiconductor integrated circuit device.

抵抗5の一方の接続部、ならびに静電容量素子3の一方の接続部には、電源電圧がそれぞれ接続されている。抵抗5の他方の接続部には、コイル9の一方の接続部が接続されている。   A power supply voltage is connected to one connection portion of the resistor 5 and one connection portion of the capacitance element 3. One connection portion of the coil 9 is connected to the other connection portion of the resistor 5.

静電容量素子3の他方の接続部には、抵抗6の一方の接続部が接続されており、この抵抗6の他方の接続部には、コイル9の一方の接続部、ダイオード4のアノード、およびトランジスタ10の一方の接続部がそれぞれ接続されている。   One connection portion of the resistor 6 is connected to the other connection portion of the capacitive element 3, and one connection portion of the coil 9, the anode of the diode 4, And one connection part of the transistor 10 is connected, respectively.

ダイオード4のカソードには、静電容量素子2の一方の接続部が接続されており、該静電容量素子2の他方の接続部には、基準電位VSSが接続されている。また、静電容量素子2の一方の接続部は、スイッチングレギュレータ1の電圧出力部となり、負荷Lに対して出力電圧Voを出力する。   One connection part of the capacitive element 2 is connected to the cathode of the diode 4, and the reference potential VSS is connected to the other connection part of the capacitive element 2. One connection portion of the capacitive element 2 serves as a voltage output portion of the switching regulator 1 and outputs an output voltage Vo to the load L.

静電容量素子2の一方の接続部(スイッチングレギュレータ1の電圧出力部)と基準電位VSSとの間には、抵抗7、および抵抗8が直列接続されている。抵抗7と抵抗8との接続部には、出力電流指示部であるエラーアンプ(誤差増幅器)11の正(+)側入力端子が接続されている。   A resistor 7 and a resistor 8 are connected in series between one connection portion of the capacitance element 2 (voltage output portion of the switching regulator 1) and the reference potential VSS. A positive (+) side input terminal of an error amplifier (error amplifier) 11 serving as an output current instruction unit is connected to a connection portion between the resistor 7 and the resistor 8.

エラーアンプ11の負(−)側入力端子には、基準電圧VREFが入力されるように接続されており、該エラーアンプ11の出力部には、コンパレータ12の負(−)側入力端子、およびヒステリシスコンパレータ13の負(−)側入力端子がそれぞれ接続されている。   A reference voltage VREF is connected to the negative (−) side input terminal of the error amplifier 11, and the negative (−) side input terminal of the comparator 12 is connected to the output part of the error amplifier 11, and The negative (−) side input terminals of the hysteresis comparator 13 are connected to each other.

コンパレータ12の正(+)側入力端子には、しきい値電圧となる基準電圧STOPREFが入力されるように接続されており、このコンパレータ12の出力部には、論理積回路14の一方の入力部が接続されている。   The positive (+) side input terminal of the comparator 12 is connected so that a reference voltage STOPREF serving as a threshold voltage is input, and one input of the AND circuit 14 is connected to the output portion of the comparator 12. Are connected.

ヒステリシスコンパレータ13の出力部には、論理積回路14の他方の入力部が接続されており、該ヒステリシスコンパレータ13の正(+)側入力端子には、静電容量素子3と抵抗6との接続部が接続されている。   The other input part of the AND circuit 14 is connected to the output part of the hysteresis comparator 13, and the connection between the capacitive element 3 and the resistor 6 is connected to the positive (+) side input terminal of the hysteresis comparator 13. Are connected.

論理積回路14の出力部には、トランジスタ10のゲートが接続されており、該トランジスタ10の他方の接続部には、基準電位VSSが接続されている。また、コンパレータ12、ヒステリシスコンパレータ13、ならびに論理積回路14によって動作制御部が構成されている。   The gate of the transistor 10 is connected to the output part of the AND circuit 14, and the reference potential VSS is connected to the other connection part of the transistor 10. The operation controller is configured by the comparator 12, the hysteresis comparator 13, and the AND circuit 14.

次に、本実施の形態におけるスイッチングレギュレータ1の動作について説明する。   Next, the operation of the switching regulator 1 in the present embodiment will be described.

スイッチングレギュレータ1は、通常動作モードと軽負荷時動作モードとを有する。通常動作モードは、負荷Lが通常動作を行っている際の動作モードであり、軽負荷時モードは、負荷Lが待機状態などによって軽負荷となっている際の動作モードである。   The switching regulator 1 has a normal operation mode and a light load operation mode. The normal operation mode is an operation mode when the load L is performing a normal operation, and the light load mode is an operation mode when the load L is a light load due to a standby state or the like.

出力電流の検出は、静電容量素子3、および抵抗6によって行われ、トランジスタ10のスイッチング動作により、電源電圧に接続されたコイル9に電磁エネルギーを蓄えて昇圧動作を行う。   The detection of the output current is performed by the electrostatic capacitance element 3 and the resistor 6, and electromagnetic energy is stored in the coil 9 connected to the power supply voltage by the switching operation of the transistor 10 to perform the boosting operation.

トランジスタ10がONすると、コイル9に電磁エネルギーが蓄えられて、トランジスタ10のOFF時に整流用のダイオード4を通して平滑化容量となる静電容量素子2に電荷を蓄えることによって昇圧された出力電圧Voを得る。   When the transistor 10 is turned on, electromagnetic energy is stored in the coil 9, and when the transistor 10 is turned off, the boosted output voltage Vo is obtained by storing electric charge in the capacitive element 2 serving as a smoothing capacitor through the rectifying diode 4. obtain.

出力電圧Voは、抵抗7,8によって分圧され、エラーアンプ11に入力される。エラーアンプ11は、分圧された電圧と基準電圧VREFとの誤差量をヒステリシスコンパレータ13に入力する。   The output voltage Vo is divided by the resistors 7 and 8 and input to the error amplifier 11. The error amplifier 11 inputs an error amount between the divided voltage and the reference voltage VREF to the hysteresis comparator 13.

ヒステリシスコンパレータ13の正(+)側入力端子には、静電容量素子3と抵抗6とによって検出された出力電流の値が入力されているので、エラーアンプ11から出力される信号は、出力電圧Voを維持するために必要な負荷電流値と比例した電流指示値となる。   Since the value of the output current detected by the capacitive element 3 and the resistor 6 is input to the positive (+) side input terminal of the hysteresis comparator 13, the signal output from the error amplifier 11 is the output voltage. The current instruction value is proportional to the load current value necessary to maintain Vo.

ヒステリシスコンパレータ13は、エラーアンプ11より入力される電流指示値と静電容量素子3、および抵抗6によって検出された出力電流値の大小関係によって、Hiレベル、またはLoレベルの信号を出力する。   The hysteresis comparator 13 outputs a Hi level or Lo level signal depending on the magnitude relationship between the current instruction value input from the error amplifier 11 and the output current value detected by the capacitance element 3 and the resistor 6.

このHiレベル、またはLoレベルの信号が論理積回路14を介してプリドライバ15に入力され、該プリドライバ15がトランジスタ10をON/OFF駆動して、PWM制御動作が行われる。   This Hi level or Lo level signal is input to the pre-driver 15 via the AND circuit 14, and the pre-driver 15 drives the transistor 10 ON / OFF to perform the PWM control operation.

また、コンパレータ12は、エラーアンプ11の出力(電流指示値)と任意の基準電圧STOPREF(しきい値値電圧)とを比較し、電流指示値が基準電圧STOPREFより高くなる(電流指示値が小さくなる)と、Loレベルの信号を出力する。   Further, the comparator 12 compares the output (current instruction value) of the error amplifier 11 with an arbitrary reference voltage STOPREF (threshold value voltage), and the current instruction value becomes higher than the reference voltage STOPREF (the current instruction value becomes smaller). A Lo level signal is output.

コンパレータ12から出力される信号は、論理積回路14の一方の入力部に入力されるので、該コンパレータ12の出力信号がHiレベルの期間、PWM制御が行われ、コンパレータ12の出力信号がLoレベルとなるとヒステリシスコンパレータ13の出力信号にかかわらず、トランジスタ10がOFFとなる。   Since the signal output from the comparator 12 is input to one input unit of the AND circuit 14, PWM control is performed while the output signal of the comparator 12 is at the Hi level, and the output signal of the comparator 12 is at the Lo level. Then, the transistor 10 is turned off regardless of the output signal of the hysteresis comparator 13.

次に、軽負荷時モードにおけるスイッチングレギュレータ1の動作について説明する。   Next, the operation of the switching regulator 1 in the light load mode will be described.

図2は、スイッチングレギュレータ1における動作タイミングを示すタイミングチャートである。図2において、上方から下方にかけては、スイッチングレギュレータ1の出力電圧Vo、トランジスタ10の動作(PWM制御)、エラーアンプ11から出力される電流指示値、スイッチングレギュレータ1に接続された負荷Lの負荷電流における信号タイミングをそれぞれ示している。   FIG. 2 is a timing chart showing the operation timing in the switching regulator 1. 2, from the top to the bottom, the output voltage Vo of the switching regulator 1, the operation of the transistor 10 (PWM control), the current indication value output from the error amplifier 11, and the load current of the load L connected to the switching regulator 1 The signal timings in FIG.

まず、スイッチングレギュレータ1に流れる負荷電流が大きい通常動作モードの場合(図2、期間t1)には、エラーアンプ11からは、大電流を流す電流指示値の電圧(たとえば、0V)が出力される。   First, in the normal operation mode in which the load current flowing through the switching regulator 1 is large (FIG. 2, period t1), the error amplifier 11 outputs a voltage (for example, 0 V) of a current instruction value for flowing a large current. .

よって、コンパレータ12からは、Hiレベルの信号が出力されるので、ヒステリシスコンパレータ13から出力されたHiレベル/Loレベルの信号によって連続したPWM制御(通常動作モード)が行われることになる。   Therefore, since the Hi level signal is output from the comparator 12, continuous PWM control (normal operation mode) is performed by the Hi level / Lo level signal output from the hysteresis comparator 13.

続いて、負荷Lが動作状態から待機状態などに遷移することによって、スイッチングレギュレータ1に流れる負荷電流が減少(図2、期間t2)しはじめると、それに比例して、エラーアンプ11から出力される電流指示値の電圧レベルが上昇する。   Subsequently, when the load L transitions from the operating state to the standby state or the like, and the load current flowing through the switching regulator 1 starts to decrease (period t2 in FIG. 2), the load is output from the error amplifier 11 in proportion thereto. The voltage level of the current indication value increases.

そして、エラーアンプ11から出力される電流指示値が、基準電圧STOPREFより高くなると、コンパレータ12からLoレベルの信号が出力され、トランジスタ10がOFFとなってPWM制御が停止され、スイッチングレギュレータ1の動作モードが軽負荷時モードに移行することになる。   When the current instruction value output from the error amplifier 11 becomes higher than the reference voltage STOPREF, a Lo level signal is output from the comparator 12, the transistor 10 is turned OFF, the PWM control is stopped, and the operation of the switching regulator 1 is performed. The mode will shift to the light load mode.

その後、コンパレータ12は、エラーアンプ11から出力される電流指示値と基準電圧STOPREFとを比較し、電流指示値が基準電圧STOPREFより低くなるとPWM制御を行い、電流指示値が基準電圧STOPREFよりも高くなると、トランジスタ10のスイッチング動作を停止させてPWM制御を停止させる。   Thereafter, the comparator 12 compares the current instruction value output from the error amplifier 11 with the reference voltage STOPREF, performs PWM control when the current instruction value becomes lower than the reference voltage STOPREF, and the current instruction value becomes higher than the reference voltage STOPREF. Then, the switching operation of the transistor 10 is stopped and the PWM control is stopped.

このように、負荷電流量が少ない軽負荷時には、トランジスタ10のONタイミングが電流指示値によって制御されることになり、出力電圧Voのリップルを抑えたスイッチング制御を行うことができる。   As described above, when the load current amount is small and the load is light, the ON timing of the transistor 10 is controlled by the current instruction value, and switching control with suppressed ripple of the output voltage Vo can be performed.

よって、スイッチングレギュレータ1は、電流指示値が基準電圧STOPREFより小さい場合、自動的に軽負荷時モードの動作となる。電流指示値が基準電圧STOPREFの電圧レベル付近では、通常動作モードと軽負荷時モードとの制御が混在した動作となり、電流指示値の低下とともに徐々にその混在比が切り替わる。   Therefore, when the current instruction value is smaller than the reference voltage STOPREF, the switching regulator 1 automatically operates in the light load mode. When the current instruction value is in the vicinity of the voltage level of the reference voltage STOPREF, the operation in the normal operation mode and the light load mode is mixed, and the mixture ratio is gradually switched as the current instruction value decreases.

そのため、通常動作モードと軽負荷時モードとの切り替え時における出力電圧Voの電圧変動を抑えることができる。また、電流指示値にしきい値電圧となる基準電圧STOPREFを設けてトランジスタ10のONタイミングを制御するだけであるため、回路構成が簡単になり、容易に通常動作モード/軽負荷時モードの動作を実現することができる。   Therefore, it is possible to suppress the voltage fluctuation of the output voltage Vo when switching between the normal operation mode and the light load mode. In addition, since the reference voltage STOPREF serving as a threshold voltage is provided as the current instruction value and only the ON timing of the transistor 10 is controlled, the circuit configuration is simplified and the operation in the normal operation mode / light load mode can be easily performed. Can be realized.

それにより、本実施の形態1によれば、負荷電流量が変動しても安定した出力電圧Voを出力することができる。   Thus, according to the first embodiment, a stable output voltage Vo can be output even if the load current amount fluctuates.

また、回路規模を大きくすることなく、低コストで高精度なスイッチングレギュレータ1を実現することができる。   In addition, the switching regulator 1 can be realized with low cost and high accuracy without increasing the circuit scale.

(実施の形態2)
図3は、本発明の実施の形態2によるスイッチングレギュレータの構成例を示す回路図、図4は、図3のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。
(Embodiment 2)
FIG. 3 is a circuit diagram showing a configuration example of the switching regulator according to the second embodiment of the present invention, and FIG. 4 is a timing chart showing operation timings in the switching regulator of FIG.

本実施の形態2において、スイッチングレギュレータ1aは、降圧型のスイッチングレギュレータからなる。スイッチングレギュレータ1aは、図3に示すように、静電容量素子2,3、ダイオード4、抵抗5〜8、コイル9、トランジスタ10、エラーアンプ11、コンパレータ12、ヒステリシスコンパレータ13、およびプリドライバ15からなる前記実施の形態1(図1)と同様の構成に、論理積回路14の代わりに論理和回路14aが追加された構成となっている。   In the second embodiment, the switching regulator 1a is a step-down switching regulator. As shown in FIG. 3, the switching regulator 1 a includes capacitance elements 2 and 3, a diode 4, resistors 5 to 8, a coil 9, a transistor 10, an error amplifier 11, a comparator 12, a hysteresis comparator 13, and a pre-driver 15. In this configuration, an OR circuit 14a is added in place of the AND circuit 14 in the same configuration as in the first embodiment (FIG. 1).

ここでも、抵抗7,8、トランジスタ10、エラーアンプ11、コンパレータ12、ヒステリシスコンパレータ13、論理和回路14a、ならびにプリドライバ15によって電圧生成制御部が構成され、この電圧生成制御部は、たとえば、半導体集積回路装置に設けられている。   Here again, the resistors 7 and 8, the transistor 10, the error amplifier 11, the comparator 12, the hysteresis comparator 13, the OR circuit 14a, and the pre-driver 15 constitute a voltage generation control unit. The integrated circuit device is provided.

そして、その他の静電容量素子2,3、ダイオード4、抵抗5,6、およびコイル9は、たとえば、半導体集積回路装置に外部接続された構成となっている。さらに、トランジスタ10は、半導体集積回路装置に設けずに、外部接続する構成であってもよい。   The other electrostatic capacitance elements 2 and 3, the diode 4, the resistors 5 and 6, and the coil 9 are configured to be externally connected to a semiconductor integrated circuit device, for example. Further, the transistor 10 may be externally connected without being provided in the semiconductor integrated circuit device.

トランジスタ10の一方の接続部には、電源電圧が供給されるように接続されており、該トランジスタ10の他方の接続部には、ダイオード4のカソード、抵抗5,6の一方の接続部がそれぞれ接続されている。   One connection portion of the transistor 10 is connected to be supplied with a power supply voltage, and the other connection portion of the transistor 10 is connected to the cathode of the diode 4 and one connection portion of the resistors 5 and 6, respectively. It is connected.

また、ダイオード4のアノードには、基準電位VSSが接続されている。抵抗6の他方の接続部には、静電容量素子3の一方の接続部が接続されており、この抵抗6と静電容量素子3との接続部には、ヒステリシスコンパレータ13の正(+)側入力端子が接続されている。   A reference potential VSS is connected to the anode of the diode 4. One connecting portion of the capacitive element 3 is connected to the other connecting portion of the resistor 6, and the positive (+) of the hysteresis comparator 13 is connected to the connecting portion of the resistor 6 and the capacitive element 3. Side input terminal is connected.

抵抗5の他方の接続部には、コイル9の一方の接続部が接続されており、該コイル9の他方の接続部には、静電容量素子3の他方の接続部、ならびに静電容量素子2の一方の接続部がそれぞれ接続されている。   One connection portion of the coil 9 is connected to the other connection portion of the resistor 5, and the other connection portion of the capacitance element 3 and the capacitance element are connected to the other connection portion of the coil 9. One of the two connecting portions is connected.

静電容量素子2の他方の接続部には、基準電位VSSが接続されており、この静電容量素子2の一方の接続部は、スイッチングレギュレータ1aの電圧出力部となり、負荷Lに対して出力電圧Voを出力する。   A reference potential VSS is connected to the other connection portion of the capacitance element 2, and one connection portion of the capacitance element 2 serves as a voltage output portion of the switching regulator 1 a and outputs to the load L. The voltage Vo is output.

コンパレータ12の出力部には、論理和回路14aの一方の入力部が接続されており、ヒステリシスコンパレータ13の出力部には、論理和回路14aの他方の入力部が接続されている。   One input part of the OR circuit 14 a is connected to the output part of the comparator 12, and the other input part of the OR circuit 14 a is connected to the output part of the hysteresis comparator 13.

また、論理和回路14aの出力部には、プリドライバ15の入力部が接続されている。その他の接続構成については、前記実施の形態1(図1)と同様となっているので、説明は、省略する。   Further, the input part of the pre-driver 15 is connected to the output part of the OR circuit 14a. Since other connection configurations are the same as those in the first embodiment (FIG. 1), description thereof is omitted.

スイッチングレギュレータ1aは、出力電流の検出を抵抗6、および静電容量素子3によって行うヒステリックコンパレータ制御の降圧型スイッチングレギュレータであり、トランジスタ10のスイッチング動作により、電源電圧に接続されたコイル9に電磁エネルギーを蓄えて降圧動作を行う。   The switching regulator 1a is a step-down switching regulator controlled by a hysteretic comparator that detects the output current by the resistor 6 and the capacitance element 3, and electromagnetic energy is applied to the coil 9 connected to the power supply voltage by the switching operation of the transistor 10. Is stored to perform step-down operation.

トランジスタ10がONするとコイル9に電磁エネルギーが蓄えられて、トランジスタ10のOFF時に整流用のダイオード4を通して基準電位VSSから回生電流が生じる。そして、この電流を平滑化容量である静電容量素子2に蓄えることによって出力電圧Voを得る。   When the transistor 10 is turned on, electromagnetic energy is stored in the coil 9, and a regenerative current is generated from the reference potential VSS through the rectifying diode 4 when the transistor 10 is turned off. Then, the output voltage Vo is obtained by storing this current in the capacitive element 2 which is a smoothing capacitor.

出力電圧Voは、抵抗7,8によって分圧されて、エラーアンプ11に入力される。エラーアンプ11は、基準電圧VREFとの誤差量をヒステリシスコンパレータ13に入力する。   The output voltage Vo is divided by the resistors 7 and 8 and input to the error amplifier 11. The error amplifier 11 inputs an error amount with respect to the reference voltage VREF to the hysteresis comparator 13.

ヒステリシスコンパレータ13の正(+)側入力端子には、出力電流を抵抗6と静電容量素子3とによって検出された値が入力され、前記実施の形態1と同様に、その出力が電流指示値となる。   The value detected by the resistor 6 and the capacitive element 3 is input to the positive (+) side input terminal of the hysteresis comparator 13, and the output is the current indication value as in the first embodiment. It becomes.

また、ヒステリシスコンパレータ13は、エラーアンプ11より入力される電流指示値と抵抗6、静電容量素子3によって検出された出力電流値の大小関係によって、Hiレベル/Loレベルの信号を出力し、トランジスタ10がON/OFFしてPWM動作となる。   The hysteresis comparator 13 outputs a Hi level / Lo level signal according to the magnitude relationship between the current indication value input from the error amplifier 11 and the output current value detected by the resistor 6 and the electrostatic capacitance element 3, and the transistor 10 is turned ON / OFF and becomes a PWM operation.

コンパレータ12は、電流指示値がある基準電圧STOPREFより低くなる(電流指示値が小さくなる)とHiレベルの信号を出力する。   The comparator 12 outputs a Hi level signal when the current instruction value becomes lower than a certain reference voltage STOPREF (the current instruction value becomes smaller).

コンパレータ12の出力信号は、ヒステリシスコンパレータ13の出力信号と論理和回路14aによって論理和がとられてプリドライバ15に入力される。コンパレータ12の出力信号がHiレベルとなると、ヒステリシスコンパレータ13の出力信号にかかわらず、トランジスタ10はOFFとなる。   The output signal of the comparator 12 is logically summed with the output signal of the hysteresis comparator 13 by the OR circuit 14 a and input to the pre-driver 15. When the output signal of the comparator 12 becomes Hi level, the transistor 10 is turned off regardless of the output signal of the hysteresis comparator 13.

図4は、スイッチングレギュレータ1aにおける動作タイミングを示すタイミングチャートである。図4において、上方から下方にかけては、スイッチングレギュレータ1aの出力電圧Vo、トランジスタ10の動作(PWM制御)、エラーアンプ11から出力される電流指示値、スイッチングレギュレータ1aに接続された負荷Lの負荷電流における信号タイミングをそれぞれ示している。   FIG. 4 is a timing chart showing the operation timing in the switching regulator 1a. In FIG. 4, from the upper side to the lower side, the output voltage Vo of the switching regulator 1a, the operation of the transistor 10 (PWM control), the current instruction value output from the error amplifier 11, and the load current of the load L connected to the switching regulator 1a The signal timings in FIG.

スイッチングレギュレータ1aにおいても、前記実施の形態1と同様に、通常動作モードと軽負荷時動作モードとを有する構成となっている。   The switching regulator 1a is also configured to have a normal operation mode and a light load operation mode, as in the first embodiment.

まず、通常動作モードの場合(図4、期間t1)には、エラーアンプ11からは、大電流を流す電流指示値の電圧が出力され、コンパレータ12からLoレベルの信号が出力される。よって、ヒステリシスコンパレータ13からは、Hiレベル/Loレベルの信号が出力され、連続したPWM制御(通常動作モード)が行われることになる。   First, in the normal operation mode (FIG. 4, period t1), the error amplifier 11 outputs a voltage of a current instruction value for flowing a large current, and the comparator 12 outputs a Lo level signal. Therefore, a Hi level / Lo level signal is output from the hysteresis comparator 13, and continuous PWM control (normal operation mode) is performed.

続いて、スイッチングレギュレータ1aに流れる負荷電流が減少(図4、期間t2)しはじめると、それに比例して、エラーアンプ11から出力される電流指示値の電圧レベルが低下する。   Subsequently, when the load current flowing through the switching regulator 1a starts to decrease (FIG. 4, period t2), the voltage level of the current instruction value output from the error amplifier 11 decreases in proportion thereto.

そして、エラーアンプ11から出力される電流指示値が、基準電圧STOPREFより低くなると、コンパレータ12からHiレベルの信号が出力され、トランジスタ10がOFFとなってPWM制御が停止され、スイッチングレギュレータ1aの動作モードが軽負荷時モードに移行することになる。   When the current instruction value output from the error amplifier 11 becomes lower than the reference voltage STOPREF, a Hi level signal is output from the comparator 12, the transistor 10 is turned OFF, the PWM control is stopped, and the operation of the switching regulator 1a is performed. The mode will shift to the light load mode.

その後、コンパレータ12は、エラーアンプ11から出力される電流指示値と基準電圧STOPREFとを比較し、電流指示値が基準電圧STOPREFより高くなるとPWM制御を行い、電流指示値が基準電圧STOPREFよりも低くなると、トランジスタ10のスイッチング動作を停止させてPWM制御を停止させる。   Thereafter, the comparator 12 compares the current instruction value output from the error amplifier 11 with the reference voltage STOPREF, performs PWM control when the current instruction value becomes higher than the reference voltage STOPREF, and the current instruction value is lower than the reference voltage STOPREF. Then, the switching operation of the transistor 10 is stopped and the PWM control is stopped.

それにより、本実施の形態2においても、出力電圧Voのリップルを抑えた安定したスイッチング制御を行うことができる。   Thereby, also in the second embodiment, it is possible to perform stable switching control while suppressing the ripple of the output voltage Vo.

また、回路規模を大きくすることなく、低コストで高精度なスイッチングレギュレータ1aを実現することができる。   In addition, the switching regulator 1a can be realized with low cost and high accuracy without increasing the circuit scale.

(実施の形態3)
図5は、本発明の実施の形態3によるスイッチングレギュレータの構成例を示す回路図である。
(Embodiment 3)
FIG. 5 is a circuit diagram showing a configuration example of a switching regulator according to the third embodiment of the present invention.

本実施の形態3において、スイッチングレギュレータ1bは、ピーク電流制御型の降圧スイッチングレギュレータからなり、図5に示すように、フリップフロップを構成する否定論理積回路16,17、トリガ発生器18、発振器19、および抵抗20が新たに追加され、抵抗6、静電容量素子3が削除された構成がスイッチングレギュレータ1a(図3)と異なる点である。   In the third embodiment, the switching regulator 1b is composed of a peak current control type step-down switching regulator, and as shown in FIG. 5, NAND circuits 16 and 17, a trigger generator 18 and an oscillator 19 constituting a flip-flop. The configuration in which the resistor 20 and the resistor 20 are newly added and the resistor 6 and the capacitance element 3 are deleted is different from the switching regulator 1a (FIG. 3).

ここでも、抵抗7,8、トランジスタ10、エラーアンプ11、コンパレータ12、ヒステリシスコンパレータ13、論理和回路14a、プリドライバ15、否定論理積回路16,17、トリガ発生器18、ならびに発振器19により、電圧生成制御部が構成されており、該電圧生成制御部は、たとえば、半導体集積回路装置に設けられる。   Here again, the resistors 7 and 8, the transistor 10, the error amplifier 11, the comparator 12, the hysteresis comparator 13, the logical sum circuit 14 a, the pre-driver 15, the negative logical product circuits 16 and 17, the trigger generator 18, and the oscillator 19, A generation control unit is configured, and the voltage generation control unit is provided, for example, in a semiconductor integrated circuit device.

そして、静電容量素子2、ダイオード4、抵抗5,20、およびコイル9は、半導体集積回路装置に外部接続された構成となっている。さらに、トランジスタ10は、半導体集積回路装置に設けずに、外部接続する構成であってもよい。   The electrostatic capacitance element 2, the diode 4, the resistors 5 and 20, and the coil 9 are externally connected to the semiconductor integrated circuit device. Further, the transistor 10 may be externally connected without being provided in the semiconductor integrated circuit device.

この場合、抵抗20の一方の接続部には、電源電圧が接続されており、該抵抗20の他方の接続部には、トランジスタ10の一方の接続部が接続されている。また、発振器19の出力部には、トリガ発生器18の入力部が接続されている。   In this case, a power supply voltage is connected to one connection portion of the resistor 20, and one connection portion of the transistor 10 is connected to the other connection portion of the resistor 20. Further, the input part of the trigger generator 18 is connected to the output part of the oscillator 19.

トリガ発生器18の出力部には、否定論理積回路17の他方の入力部が接続されており、該トリガ発生器18から出力されるパルスが否定論理積回路17の他方の入力部に入力される。   The other input part of the negative AND circuit 17 is connected to the output part of the trigger generator 18, and the pulse output from the trigger generator 18 is input to the other input part of the negative AND circuit 17. The

ヒステリシスコンパレータ13の出力部には、否定論理積回路16の一方の入力部が接続されており、該否定論理積回路16の他方の入力部には、否定論理積回路17の出力部が接続されている。   One input part of the NAND circuit 16 is connected to the output part of the hysteresis comparator 13, and the output part of the NAND circuit 17 is connected to the other input part of the NAND circuit 16. ing.

否定論理積回路16の出力部には、否定論理積回路17の一方の入力部、および論理和回路14aの一方の入力部がそれぞれ接続されている。その他の接続構成については、前記実施の形態2の図3と同様となっている。この場合、PWM制御の周波数は、発振器19、およびトリガ発生器18によって生成されるパルスによって設定されることになる。   One input part of the negative logical product circuit 17 and one input part of the logical sum circuit 14a are connected to the output part of the negative logical product circuit 16, respectively. Other connection configurations are the same as those in FIG. 3 of the second embodiment. In this case, the frequency of PWM control is set by a pulse generated by the oscillator 19 and the trigger generator 18.

また、スイッチングレギュレータ1bにおける通常動作モード、および軽負荷時動作モードの動作については、前記実施の形態2(図4)と同様となっているので、説明は省略する。   The operations in the normal operation mode and the light load operation mode in the switching regulator 1b are the same as those in the second embodiment (FIG. 4), and thus the description thereof is omitted.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、スイッチングレギュレータにおける出力電圧の安定化技術に適している。   The present invention is suitable for an output voltage stabilization technique in a switching regulator.

本発明の実施の形態1によるスイッチングレギュレータの構成例を示す回路図である。It is a circuit diagram which shows the structural example of the switching regulator by Embodiment 1 of this invention. 図1のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。2 is a timing chart showing operation timing in the switching regulator of FIG. 1. 本発明の実施の形態2によるスイッチングレギュレータの構成例を示す回路図である。It is a circuit diagram which shows the structural example of the switching regulator by Embodiment 2 of this invention. 図3のスイッチングレギュレータにおける動作タイミングを示すタイミングチャートである。It is a timing chart which shows the operation timing in the switching regulator of FIG. 本発明の実施の形態3によるスイッチングレギュレータの構成例を示す回路図である。It is a circuit diagram which shows the structural example of the switching regulator by Embodiment 3 of this invention.

符号の説明Explanation of symbols

1 スイッチングレギュレータ
1a スイッチングレギュレータ
1b スイッチングレギュレータ
2,3 静電容量素子
4 ダイオード
5〜8 抵抗
9 コイル
10 トランジスタ
11 エラーアンプ
12 コンパレータ
13 ヒステリシスコンパレータ
14 論理積回路
14a 論理和回路
15 プリドライバ
16,17 否定論理積回路
18 トリガ発生器
19 発振器
20 抵抗
DESCRIPTION OF SYMBOLS 1 Switching regulator 1a Switching regulator 1b Switching regulator 2, 3 Capacitance element 4 Diode 5-8 Resistance 9 Coil 10 Transistor 11 Error amplifier 12 Comparator 13 Hysteresis comparator 14 AND circuit 14a OR circuit 15 Pre-driver 16, 17 Negative logic Product circuit 18 Trigger generator 19 Oscillator 20 Resistance

Claims (5)

直流の電源電圧を任意の直流電圧に変換する電源装置であって、
PWM信号に基づいて、スイッチングを行うドライバ部と、
前記電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、
前記出力電流指示部から出力された電流指示値に基づいて、前記ドライバ部に供給するPWM信号の出力を制御する動作制御部とを備え、
前記動作制御部は、
前記電流指示値が任意のしきい値電圧よりも大きい場合に前記PWM信号を出力し、前記電流指示値が任意のしきい値電圧よりも小さい場合に前記PWM信号の出力を停止することを特徴とする電源装置。
A power supply device that converts a DC power supply voltage into an arbitrary DC voltage,
A driver unit that performs switching based on the PWM signal;
An output current instruction unit for generating a current instruction value indicating an output current output from the power supply device;
An operation control unit for controlling the output of the PWM signal supplied to the driver unit based on the current command value output from the output current command unit;
The operation controller is
The PWM signal is output when the current instruction value is larger than an arbitrary threshold voltage, and the output of the PWM signal is stopped when the current instruction value is smaller than an arbitrary threshold voltage. Power supply.
請求項1記載の電源装置において、
前記出力電流指示部は、
前記電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、
前記動作制御部は、
前記誤差増幅器から出力される電流指示値と前記しきい値電圧とを比較し、前記電流指示値が前記しきい値電圧よりも大きいか否かを判定するコンパレータと、
前記誤差増幅器から出力された電流指示値と前記電源装置の出力電流とを比較し、その比較結果により、前記ドライバ部を駆動するPWM信号を生成して出力するヒステリシスコンパレータと、
前記コンパレータが前記しきい値電圧よりも前記電流指示値が大きいと判定した際に前記ヒステリシスコンパレータが生成するPWM信号を出力し、前記コンパレータが前記しきい値電圧よりも前記電流指示値が小さいと判定した際に前記ヒステリシスコンパレータが生成したPWM信号の出力を停止する出力判定部とよりなることを特徴とする電源装置。
The power supply device according to claim 1, wherein
The output current indicator is
An error amplifier that outputs an error amount between the output voltage of the power supply device and a reference voltage as a current indication value,
The operation controller is
A comparator that compares the current indication value output from the error amplifier with the threshold voltage and determines whether the current indication value is greater than the threshold voltage;
Comparing the current instruction value output from the error amplifier with the output current of the power supply device, and according to the comparison result, a hysteresis comparator that generates and outputs a PWM signal for driving the driver unit;
A PWM signal generated by the hysteresis comparator when the comparator determines that the current instruction value is larger than the threshold voltage, and the comparator indicates that the current instruction value is smaller than the threshold voltage. A power supply apparatus comprising: an output determination unit that stops output of the PWM signal generated by the hysteresis comparator when the determination is made.
請求項1または2記載の電源装置において、
前記電源装置は、
出力電流帰還型のスイッチングレギュレータであることを特徴とする電源装置。
The power supply device according to claim 1 or 2,
The power supply device
An output current feedback type switching regulator.
直流の電源電圧を任意の直流電圧に変換する電源装置に用いられる電圧生成制御部を備えた半導体集積回路装置であって、
前記電圧生成制御部は、
PWM信号に基づいてスイッチングを行うドライバを駆動するプリドライバと、
前記電源装置から出力される出力電流を指示する電流指示値を生成する出力電流指示部と、
前記出力電流指示部から出力された電流指示値に基づいて、前記プリドライバに供給するPWM信号の出力を制御する動作制御部とを備え、
前記動作制御部は、
前記電流指示値が任意のしきい値電圧よりも大きい場合に前記PWM信号を出力し、前記電流指示値が任意のしきい値電圧よりも小さい場合に前記PWM信号の出力を停止することを特徴とする半導体集積回路装置。
A semiconductor integrated circuit device including a voltage generation control unit used in a power supply device that converts a DC power supply voltage into an arbitrary DC voltage,
The voltage generation control unit
A pre-driver that drives a driver that performs switching based on the PWM signal;
An output current instruction unit for generating a current instruction value indicating an output current output from the power supply device;
An operation control unit for controlling the output of the PWM signal supplied to the pre-driver based on the current command value output from the output current command unit;
The operation controller is
The PWM signal is output when the current instruction value is larger than an arbitrary threshold voltage, and the output of the PWM signal is stopped when the current instruction value is smaller than an arbitrary threshold voltage. A semiconductor integrated circuit device.
請求項4記載の半導体集積回路装置において、
前記出力電流指示部は、
前記電源装置の出力電圧と基準電圧との誤差量を電流指示値として出力する誤差増幅器よりなり、
前記動作制御部は、
前記誤差増幅器から出力される電流指示値と前記しきい値電圧とを比較し、前記電流指示値が前記しきい値電圧よりも大きいか否かを判定するコンパレータと、
前記誤差増幅器から出力された電流指示値と前記電源装置の出力電流とを比較し、その比較結果により、前記プリドライバに出力するPWM信号を生成して出力するヒステリシスコンパレータと、
前記コンパレータが前記しきい値電圧よりも前記電流指示値が大きいと判定した際に前記ヒステリシスコンパレータが生成するPWM信号を出力し、前記コンパレータが前記しきい値電圧よりも前記電流指示値が小さいと判定した際に前記ヒステリシスコンパレータが生成したPWM信号の出力を停止する出力判定部とよりなることを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 4.
The output current indicator is
An error amplifier that outputs an error amount between the output voltage of the power supply device and a reference voltage as a current indication value,
The operation controller is
A comparator that compares the current indication value output from the error amplifier with the threshold voltage and determines whether the current indication value is greater than the threshold voltage;
A hysteresis comparator that compares the current instruction value output from the error amplifier with the output current of the power supply device and generates and outputs a PWM signal to be output to the pre-driver according to the comparison result;
A PWM signal generated by the hysteresis comparator when the comparator determines that the current instruction value is larger than the threshold voltage, and the comparator indicates that the current instruction value is smaller than the threshold voltage. A semiconductor integrated circuit device comprising: an output determination unit that stops output of the PWM signal generated by the hysteresis comparator when the determination is made.
JP2008085615A 2008-03-28 2008-03-28 Power supply device and semiconductor integrated circuit device Pending JP2009240112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008085615A JP2009240112A (en) 2008-03-28 2008-03-28 Power supply device and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008085615A JP2009240112A (en) 2008-03-28 2008-03-28 Power supply device and semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2009240112A true JP2009240112A (en) 2009-10-15

Family

ID=41253386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008085615A Pending JP2009240112A (en) 2008-03-28 2008-03-28 Power supply device and semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2009240112A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145706A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101299474B1 (en) 2012-03-13 2013-08-29 주식회사 윌링스 Power conversion device
JP2016067132A (en) * 2014-09-25 2016-04-28 株式会社デンソー Power conversion device
JP2020518225A (en) * 2017-05-04 2020-06-18 アマゾン テクノロジーズ インコーポレイテッド Hysteresis control DC-DC boost converter for aircraft

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145706A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN102906980A (en) * 2010-05-21 2013-01-30 株式会社半导体能源研究所 Semiconductor device and display device
US8816662B2 (en) 2010-05-21 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, semiconductor device and display device
CN102906980B (en) * 2010-05-21 2015-08-19 株式会社半导体能源研究所 Semiconductor device and display unit
KR101299474B1 (en) 2012-03-13 2013-08-29 주식회사 윌링스 Power conversion device
JP2016067132A (en) * 2014-09-25 2016-04-28 株式会社デンソー Power conversion device
JP2020518225A (en) * 2017-05-04 2020-06-18 アマゾン テクノロジーズ インコーポレイテッド Hysteresis control DC-DC boost converter for aircraft
US11469673B2 (en) 2017-05-04 2022-10-11 Amazon Technologies, Inc. Hysteresis-controlled DC-DC boost converter for aerial vehicles

Similar Documents

Publication Publication Date Title
US7609042B2 (en) Controller for DC-DC converter and method for controlling DC-DC converter
US9584019B2 (en) Switching regulator and control method thereof
JP4481879B2 (en) Switching power supply
US8923021B2 (en) Control circuit and system for switch mode power supply
US8295062B2 (en) Switching power supply apparatus and semiconductor device
US9362820B2 (en) DCDC converter, semiconductor device, and power generation device
JP5664327B2 (en) Control device for DC-DC converter
JP4825632B2 (en) DC-DC converter
JP5330084B2 (en) Current detection circuit and switching regulator using the same
JP4498851B2 (en) Power supply
JP5157603B2 (en) Boost DC-DC converter and power source driving semiconductor integrated circuit
JP2010213559A (en) Dc power supply and dc-dc converter
JP5839863B2 (en) STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME
JP5228567B2 (en) Boost DC-DC converter
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
US20120112712A1 (en) Power factory correction circuit and power supply having the same
JP2007317239A (en) Direct current power supply unit
JP2009240112A (en) Power supply device and semiconductor integrated circuit device
JP2023070340A (en) Integrated circuit and power supply circuit
JP4282673B2 (en) Switching power supply
JP2006166667A (en) Switching regulator
US7154762B2 (en) Power source apparatus
JP4545526B2 (en) Semiconductor integrated circuit for power control and switching power supply device
JP4983275B2 (en) DC / DC converter
JP2006325281A (en) Switching power supply circuit and switching power supply control method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20100528

Free format text: JAPANESE INTERMEDIATE CODE: A712