JP5304173B2 - Power supply voltage control circuit and DC-DC converter - Google Patents

Power supply voltage control circuit and DC-DC converter Download PDF

Info

Publication number
JP5304173B2
JP5304173B2 JP2008275942A JP2008275942A JP5304173B2 JP 5304173 B2 JP5304173 B2 JP 5304173B2 JP 2008275942 A JP2008275942 A JP 2008275942A JP 2008275942 A JP2008275942 A JP 2008275942A JP 5304173 B2 JP5304173 B2 JP 5304173B2
Authority
JP
Japan
Prior art keywords
voltage
current
circuit
main
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008275942A
Other languages
Japanese (ja)
Other versions
JP2010104207A (en
Inventor
守仁 長谷川
Original Assignee
富士通セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通セミコンダクター株式会社 filed Critical 富士通セミコンダクター株式会社
Priority to JP2008275942A priority Critical patent/JP5304173B2/en
Publication of JP2010104207A publication Critical patent/JP2010104207A/en
Application granted granted Critical
Publication of JP5304173B2 publication Critical patent/JP5304173B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a supply voltage control circuit, which operates in a current continuous mode in a full load area while controlling a back flow of a coil current, and also to provide a method of controlling a supply voltage and a DC-DC converter. <P>SOLUTION: The circuit is provided with: a first comparator 11 to compare a first reference voltage Vr1 to set the off-timing of a main side transistor Q1 with a divided voltage V1 of an output voltage Vo; and a second comparator 12 to compare a second reference voltage Vr2 to set the on-timing of the main side transistor Q1 with the divided voltage V1. The circuit is provided with an RS-FF circuit 13 to on-off-control the main side transistor Q1 and a synchronous side transistor Q2 complementarily according to output signals S1 and S2 from the first and second comparators 11 and 12. The supply voltage control circuit is provided with a current detecting circuit 14 to generate a control signal SC1 according to a first current IL1 running to the synchronous side transistor Q2, so that as the first current IL1 approaches zero, a voltage value of the second reference voltage Vr2 is raised. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、電源電圧制御回路及びDC−DCコンバータに関するものである。 The present invention relates to a power supply voltage control times Michi及 beauty DC-DC converter.
近年、各種電子機器に電源電圧を供給するスイッチング方式のDC−DCコンバータには、その整流素子にMOSトランジスタのスイッチ素子を用いることによって整流損失を低減した同期整流方式のDC−DCコンバータが多用されている(例えば、特許文献1,2参照)。このようなDC−DCコンバータでは、メイン側トランジスタと同期側トランジスタを交互にオン・オフ制御することにより、出力電圧を目標電圧に維持する。すなわち、メイン側トランジスタをオンして入力側から出力側にエネルギーを供給し、該メイン側トランジスタをオフしてチョークコイルに蓄積したエネルギーを放出する。このとき、チョークコイルに蓄積されたエネルギーが負荷側に放出されるタイミングに同期して同期側トランジスタをオンする。そして、メイン側トランジスタを駆動するパルス信号のデューティ比を、出力電圧又は出力電流に応じて制御することで、出力電圧を目標電圧に維持する。なお、このようにメイン側トランジスタがオン・オフ動作されるときに、チョークコイルにはノコギリ波状のコイル電流が流れる。そして、負荷には、そのコイル電流の平均値が負荷電流として供給される。   2. Description of the Related Art In recent years, synchronous rectification DC-DC converters that reduce rectification loss by using a MOS transistor switching element as a rectifying element are frequently used as switching DC-DC converters that supply power supply voltage to various electronic devices. (For example, see Patent Documents 1 and 2). In such a DC-DC converter, the output voltage is maintained at the target voltage by alternately turning on and off the main-side transistor and the synchronization-side transistor. That is, the main-side transistor is turned on to supply energy from the input side to the output side, and the main-side transistor is turned off to release the energy accumulated in the choke coil. At this time, the synchronous transistor is turned on in synchronization with the timing at which the energy accumulated in the choke coil is released to the load side. Then, the output voltage is maintained at the target voltage by controlling the duty ratio of the pulse signal for driving the main-side transistor according to the output voltage or the output current. When the main transistor is turned on / off in this way, a sawtooth coil current flows through the choke coil. Then, the average value of the coil current is supplied to the load as the load current.
この種のDC−DCコンバータでは、負荷電流のピーク値が高くなる重負荷時にはコイル電流が連続的に変化する電流連続モード(CCM)で動作させ、負荷電流のピーク値が低くなる軽負荷時には、コイル電流の変化が不連続となる電流不連続モード(DCM)で動作させることが一般的である(例えば、特許文献3,4参照)。ところが、このようなDC−DCコンバータを、例えば有機ELディスプレイなどの電子機器に適用すると、上記DCMによってEMIノイズが発生するという問題があった。   This type of DC-DC converter is operated in a continuous current mode (CCM) in which the coil current continuously changes at heavy load when the peak value of the load current becomes high, and at light load when the peak value of the load current becomes low. It is common to operate in a current discontinuous mode (DCM) in which the coil current changes discontinuously (see, for example, Patent Documents 3 and 4). However, when such a DC-DC converter is applied to an electronic device such as an organic EL display, there is a problem that EMI noise is generated by the DCM.
このようなDCM時のノイズ対策としては、例えば軽負荷時のDCM時において両トランジスタが共にオフしたときに、チョークコイルに並列に接続したスナバ回路を動作させることで共振を抑えることが提案されている(例えば、特許文献5参照)。   As a countermeasure against such noise at the time of DCM, for example, it has been proposed to suppress resonance by operating a snubber circuit connected in parallel to the choke coil when both transistors are turned off at the time of DCM at light load. (For example, see Patent Document 5).
また、他の対策としては、DC−DCコンバータの動作状態に応じてn個のスイッチをオン・オフすることでチョークコイルのインダクタンス値を可変することにより、DCM時における出力リップルによる出力電圧変動を抑えることが提案されている(例えば、特許文献6参照)。   As another countermeasure, by varying the inductance value of the choke coil by turning on / off n switches according to the operating state of the DC-DC converter, the output voltage fluctuation due to the output ripple at the time of DCM can be reduced. It has been proposed to suppress (see, for example, Patent Document 6).
また、他の対策としては、軽負荷時のメイン側トランジスタのオフ期間において、コイル電流のボトム値が負となって電流方向が反転し、負荷側から同期側トランジスタに向かって電流が逆流することを許容し、強制的にCCMで動作させることが提案されている(例えば、特許文献7,8参照)。
特開2006−296044号公報 特開2003−244943号公報 特開2008−109761号公報 特開2007−049892号公報 特開2007−202376号公報 特開2006−109559号公報 実用新案2555245号公報 特開2006−14482号公報
As another countermeasure, the bottom value of the coil current becomes negative and the current direction is reversed during the off period of the main side transistor at light load, and the current flows backward from the load side to the synchronous side transistor. Has been proposed to forcibly operate with CCM (see, for example, Patent Documents 7 and 8).
JP 2006-296044 A JP 2003-244943 A JP 2008-109761 A JP 2007-049892 A JP 2007-202376 A JP 2006-109559 A Utility Model No. 2555245 JP 2006-14482 A
ところが、上記ノイズ対策では、スナバ回路やチョークコイルのインダクタンス値を可変させるための多数のスイッチなどの外付け部品を増大させることになる。また、これらのノイズ対策では、DC−DCコンバータをDCMで動作させることには変わりがないため、そのDCMによってEMIノイズが発生するという問題の根本的な解決には至ってない。これに対し、コイル電流の逆流を許し強制的にCCMで動作させる方法は、軽負荷時においてもDC−DCコンバータをDCMで動作させないため、上記EMIノイズに対して有効な方法である。しかし、コイル電流の逆流を許すと、チョークコイルに蓄積したエネルギーの損失が発生するため、軽負荷時の変換効率が低下するという新たな問題が発生する。   However, in the noise countermeasure, external parts such as a large number of switches for changing the inductance values of the snubber circuit and the choke coil are increased. In addition, these noise countermeasures do not change the operation of the DC-DC converter with DCM, and thus the fundamental solution to the problem that EMI noise is generated by the DCM has not been achieved. On the other hand, the method of allowing the coil current to flow backward and forcibly operating with the CCM is an effective method for the EMI noise because the DC-DC converter is not operated with DCM even at light loads. However, if the reverse current of the coil current is allowed, a loss of energy accumulated in the choke coil occurs, which causes a new problem that the conversion efficiency at a light load is lowered.
本発明は上記問題点を解決するためになされたものであって、その目的は、コイル電流の逆流を抑制しつつも、全負荷領域において電流連続モードで動作させることのできる電源電圧制御回路及びDC−DCコンバータを提供することにある。 The present invention was made to solve the above problems, and an object, the power supply voltage control circuitry that can also while suppressing the backflow of the coil current, to operate in a continuous current mode in the full load region It is to provide a beauty DC-DC converter.
上記目的を達成するため、請求項1に記載の電源電圧制御回路、請求項2に記載のDC−DCコンバータは、出力電圧に比例したフィードバック信号と第1基準電圧との比較結果に基づいて第1検出信号を生成し、フィードバック信号と第2基準電圧との比較結果に基づいて第2検出信号を生成し、第1検出信号に応じて、メイン側スイッチング素子をオフするとともに、第2検出信号に応じて、メイン側スイッチング素子をオンし、同期側スイッチング素子に流れる第1電流を検出して第1電流の電流量に応じた制御信号を生成し、制御信号に応じて、第1電流がゼロに近づくほど、第2基準電圧の電圧値を上昇させる。 To achieve the above object, a power supply voltage control circuit according to claim 1, DC-DC converter according to claim 2, first on the basis of a comparison result between the feedback signal and the first reference voltage proportional to the output voltage 1 detection signal is generated, a second detection signal is generated based on a comparison result between the feedback signal and the second reference voltage, and the main switching element is turned off in accordance with the first detection signal, and the second detection signal In response, the main-side switching element is turned on, the first current flowing through the synchronous-side switching element is detected and a control signal corresponding to the amount of the first current is generated, and the first current is As the value approaches zero, the voltage value of the second reference voltage is increased.
これらによれば、同期側スイッチング素子に流れる第1電流又はコイル電流に応じて、負荷側から同期側スイッチング素子に向かってその第1電流が逆流する前に、メイン側スイッチング素子がオンされるようにそのスイッチング周波数が可変される。ここで、メイン側スイッチング素子がオンされると、それまで徐々に減少していたコイル電流が徐々に増加し始める。このため、第1電流が逆流する前にメイン側スイッチング素子をオンさせることにより、第1電流が逆流する前にコイル電流を徐々に増加させることができる。これにより、コイル電流(第1電流)が逆流することを効果的に抑制できるとともに、コイル電流を連続的に変化させることができる。ひいては、当該電源電圧制御回路が適用される電源電圧生成回路(例えば、DC−DCコンバータ)を電流連続モードで動作させることができる。   According to these, the main-side switching element is turned on before the first current flows backward from the load side toward the synchronous-side switching element according to the first current or the coil current flowing through the synchronous-side switching element. The switching frequency is varied. Here, when the main-side switching element is turned on, the coil current that has been gradually reduced until then starts to gradually increase. For this reason, by turning on the main-side switching element before the first current flows backward, the coil current can be gradually increased before the first current flows backward. Thereby, it can suppress effectively that a coil current (1st current) flows backward, and can change a coil current continuously. As a result, the power supply voltage generation circuit (for example, DC-DC converter) to which the power supply voltage control circuit is applied can be operated in the current continuous mode.
また、上記スイッチング周波数を、同期側スイッチング素子に流れる第1電流又はコイル電流をモニタすることで可変するようにした。ここで、上記第1電流及びコイル電流は負荷に応じてその電流値が変動するため、上記スイッチング周波数は負荷に応じて可変されると言える。したがって、どのような負荷状態においても、第1電流が逆流する前にメイン側スイッチング素子がオンされるようにスイッチング周波数が可変される。これにより、当該電源電圧制御回路が適用される電源電圧生成回路を、全負荷領域において電流連続モードで動作させることができる。   Further, the switching frequency is made variable by monitoring the first current or the coil current flowing through the synchronous side switching element. Here, since the current values of the first current and the coil current fluctuate according to the load, it can be said that the switching frequency is variable according to the load. Therefore, in any load state, the switching frequency is varied so that the main-side switching element is turned on before the first current flows backward. Thereby, the power supply voltage generation circuit to which the power supply voltage control circuit is applied can be operated in the current continuous mode in the entire load region.
さらに、第1電流がゼロに近づくほど、メイン側スイッチング素子のオンタイミングを設定する第2基準電圧の電圧値が上昇される。この第2基準電圧の電圧値が上昇されると、比較回路にて第2検出信号が生成されるタイミングが早くなる。これにより、第1電流がゼロに近づいて逆流しようとするときに、メイン側スイッチング素子がオンするタイミングを早くすることができ、第1電流が逆流する前にメイン側スイッチング素子をオンさせることができる。なお、このようにメイン側スイッチング素子のオンするタイミングが早くなると、メイン側スイッチング素子のスイッチング周波数は高くなる。 Furthermore, as the first current approaches zero, the voltage value of the second reference voltage that sets the ON timing of the main-side switching element is increased. When the voltage value of the second reference voltage is increased, the timing at which the comparison circuit generates the second detection signal is advanced. Accordingly, when the first current approaches zero and reversely flows, the timing at which the main-side switching element is turned on can be advanced, and the main-side switching element can be turned on before the first current flows backward. it can. Note that when the timing at which the main-side switching element is turned on earlier is thus increased, the switching frequency of the main-side switching element is increased.
以上説明したように、電源電圧制御回路及びDC−DCコンバータによれば、コイル電流の逆流を抑制しつつも、全負荷領域において電流連続モードで動作させることができるという効果を奏する。 As described above, according to the power supply voltage control times Michi及 beauty DC-DC converter, an effect that while suppressing the backflow of the coil current can be operated in a continuous current mode in the full load region.
(第1実施形態)
以下、本発明を具体化した第1実施形態を図1及び図2に従って説明する。
図1に示すDC−DCコンバータ1は、同期整流方式の降圧型DC−DCコンバータである。このDC−DCコンバータ1は、1チップの半導体集積回路装置上に形成された制御回路10と、複数個の外付け素子とから構成されている。外付け素子は、メイン側トランジスタQ1と、同期側トランジスタQ2と、チョークコイルL1と、平滑用コンデンサC1とを含み、チョークコイルL1と平滑用コンデンサC1とによって平滑回路が構成されている。
(First embodiment)
A first embodiment embodying the present invention will be described below with reference to FIGS.
A DC-DC converter 1 shown in FIG. 1 is a synchronous rectification step-down DC-DC converter. The DC-DC converter 1 includes a control circuit 10 formed on a one-chip semiconductor integrated circuit device and a plurality of external elements. The external element includes a main side transistor Q1, a synchronization side transistor Q2, a choke coil L1, and a smoothing capacitor C1, and the choke coil L1 and the smoothing capacitor C1 constitute a smoothing circuit.
メイン側トランジスタQ1は、PチャネルMOSトランジスタであり、負荷を駆動するためのメインスイッチとして動作する。このメイン側トランジスタQ1のゲートには、制御回路10から第1駆動信号SG1が供給される。メイン側トランジスタQ1のソースには入力電圧Vinが供給され、メイン側トランジスタQ1のドレインは同期側トランジスタQ2のドレインに接続されている。   The main-side transistor Q1 is a P-channel MOS transistor and operates as a main switch for driving a load. A first drive signal SG1 is supplied from the control circuit 10 to the gate of the main transistor Q1. An input voltage Vin is supplied to the source of the main side transistor Q1, and the drain of the main side transistor Q1 is connected to the drain of the synchronization side transistor Q2.
同期側トランジスタQ2は、NチャネルMOSトランジスタであり、整流用スイッチとして動作する。この同期側トランジスタQ2のゲートには、制御回路10から第2駆動信号SG2が供給され、同期側トランジスタQ2のソースはグランドに接続されている。   The synchronous transistor Q2 is an N-channel MOS transistor and operates as a rectifying switch. The second drive signal SG2 is supplied from the control circuit 10 to the gate of the synchronization side transistor Q2, and the source of the synchronization side transistor Q2 is connected to the ground.
メイン側トランジスタQ1のソース、すなわち両トランジスタQ1,Q2の接続点は、チョークコイルL1を介して出力端子Toに接続されている。この出力端子Toは、平滑用コンデンサC1を介してグランドに接続されている。   The source of the main-side transistor Q1, that is, the connection point between the transistors Q1 and Q2, is connected to the output terminal To via the choke coil L1. The output terminal To is connected to the ground via a smoothing capacitor C1.
そして、制御回路10からの第1及び第2駆動信号SG1,SG2に基づいて両トランジスタQ1,Q2がオン・オフ制御されることによって、入力電圧Vinが降圧されて出力電圧Voとして出力端子Toに接続された負荷(図示略)に出力される。この出力電圧Voは、メイン側トランジスタQ1のオン時間とオフ時間の比を変化させることにより予め定めた目標電圧に制御される。   The transistors Q1 and Q2 are turned on / off based on the first and second drive signals SG1 and SG2 from the control circuit 10, whereby the input voltage Vin is stepped down to the output terminal To as the output voltage Vo. It is output to a connected load (not shown). The output voltage Vo is controlled to a predetermined target voltage by changing the ratio of the on-time and off-time of the main transistor Q1.
また、上記出力端子Toは制御回路10に接続され、出力電圧Voが制御回路10に帰還される。制御回路10は、帰還された出力電圧Voを抵抗R1,R2により分圧した分圧電圧V1を生成し、その分圧電圧V1に基づいて、メイン側トランジスタQ1に供給する第1駆動信号SG1と、同期側トランジスタQ2に供給する第2駆動信号SG2とを生成する。   The output terminal To is connected to the control circuit 10, and the output voltage Vo is fed back to the control circuit 10. The control circuit 10 generates a divided voltage V1 obtained by dividing the feedback output voltage Vo by the resistors R1 and R2, and based on the divided voltage V1, the first drive signal SG1 supplied to the main transistor Q1 and The second drive signal SG2 to be supplied to the synchronous transistor Q2 is generated.
この制御回路10は、第1比較回路11と、第2比較回路12と、RS−フリップフロップ回路(RS−FF回路)13と、電流検出回路14と、インバータ回路15,16を備えている。   The control circuit 10 includes a first comparison circuit 11, a second comparison circuit 12, an RS-flip flop circuit (RS-FF circuit) 13, a current detection circuit 14, and inverter circuits 15 and 16.
第1比較回路11は、非反転入力端子に上記分圧電圧V1(フィードバック信号)が入力され、反転入力端子に第1基準電圧Vr1が入力される。なお、第1基準電圧Vr1は、第1基準電源e1にて生成される電圧であり、メイン側トランジスタQ1のオフタイミングを設定するしきい値電圧である。この第1基準電圧Vr1は、出力電圧Voの目標電圧に応じて設定される。   In the first comparison circuit 11, the divided voltage V1 (feedback signal) is input to the non-inverting input terminal, and the first reference voltage Vr1 is input to the inverting input terminal. The first reference voltage Vr1 is a voltage generated by the first reference power supply e1, and is a threshold voltage that sets the off timing of the main transistor Q1. The first reference voltage Vr1 is set according to the target voltage of the output voltage Vo.
第1比較回路11は、分圧電圧V1と第1基準電圧Vr1とを比較し、その比較結果に応じたレベルの出力信号S1を生成し、その出力信号S1をRS−FF回路13のリセット端子Rに出力する。具体的には、第1比較回路11は、分圧電圧V1が第1基準電圧Vr1よりも低いときに、Lレベルの出力信号S1をRS−FF回路13のリセット端子Rに出力する。また、第1比較回路11は、分圧電圧V1が第1基準電圧Vr1よりも高くなると、リセット信号であるHレベルの出力信号S1をRS−FF回路13のリセット端子Rに出力する。   The first comparison circuit 11 compares the divided voltage V1 with the first reference voltage Vr1, generates an output signal S1 having a level corresponding to the comparison result, and outputs the output signal S1 to the reset terminal of the RS-FF circuit 13. Output to R. Specifically, the first comparison circuit 11 outputs an L-level output signal S1 to the reset terminal R of the RS-FF circuit 13 when the divided voltage V1 is lower than the first reference voltage Vr1. Further, when the divided voltage V <b> 1 becomes higher than the first reference voltage Vr <b> 1, the first comparison circuit 11 outputs an H-level output signal S <b> 1 that is a reset signal to the reset terminal R of the RS-FF circuit 13.
第2比較回路12は、反転入力端子に上記分圧電圧V1が入力され、非反転入力端子に第2基準電圧Vr2が入力される。第2比較回路12は、分圧電圧V1と第2基準電圧Vr2とを比較し、その比較結果に応じたレベルの出力信号S2を生成し、その出力信号S2をRS−FF回路13のセット端子Sに出力する。具体的には、第2比較回路12は、分圧電圧V1が第2基準電圧Vr2よりも高いときに、Lレベルの出力信号S2をRS−FF回路13のセット端子Sに出力する。また、第2比較回路12は、分圧電圧V1が第2基準電圧Vr2よりも低くなると、セット信号であるHレベルの出力信号S2をRS−FF回路13のセット端子Sに出力する。   In the second comparison circuit 12, the divided voltage V1 is input to the inverting input terminal, and the second reference voltage Vr2 is input to the non-inverting input terminal. The second comparison circuit 12 compares the divided voltage V1 with the second reference voltage Vr2, generates an output signal S2 having a level corresponding to the comparison result, and outputs the output signal S2 to the set terminal of the RS-FF circuit 13 Output to S. Specifically, the second comparison circuit 12 outputs an L-level output signal S2 to the set terminal S of the RS-FF circuit 13 when the divided voltage V1 is higher than the second reference voltage Vr2. Further, when the divided voltage V1 becomes lower than the second reference voltage Vr2, the second comparison circuit 12 outputs an H level output signal S2 that is a set signal to the set terminal S of the RS-FF circuit 13.
ここで、上記第2基準電圧Vr2は、第2基準電源e2にて生成される電圧であり、メイン側トランジスタQ1のオンタイミングを設定するしきい値電圧である。この第2基準電圧Vr2は、出力電圧Voの目標電圧に応じて設定され、上記第1基準電圧Vr1よりも低く設定される。すなわち、これら第1及び第2比較回路11,12によってヒステリシスコンパレータが構成される。   Here, the second reference voltage Vr2 is a voltage generated by the second reference power supply e2, and is a threshold voltage that sets the on-timing of the main transistor Q1. The second reference voltage Vr2 is set according to the target voltage of the output voltage Vo, and is set lower than the first reference voltage Vr1. That is, the first and second comparison circuits 11 and 12 constitute a hysteresis comparator.
また、第2基準電源e2は、同期側トランジスタQ2に流れる第1電流IL1の電流量に応じて、第2基準電圧Vr2の電圧値を可変する。詳述すると、同期側トランジスタQ2のソースには、電流検出回路14が接続されている。この電流検出回路14は、同期側トランジスタQ2に流れる第1電流IL1を検出し、その検出した電流量に応じた制御信号SC1を生成し、その制御信号SC1を第2基準電源e2に出力する。第2基準電源e2は、その制御信号SC1に応じて、第2基準電圧Vr2の電圧値を可変させる。具体的には、第2基準電源e2は、制御信号SC1に応じて、上記第1電流IL1が負荷側からグランドに向かって逆流する前にメイン側トランジスタQ1をオンさせるように、第1電流IL1がゼロに近づくほど、第2基準電圧Vr2の電圧値を上昇させる。なお、このように第2基準電圧Vr2の電圧値が上昇されると、メイン側トランジスタQ1のオンタイミングが早くなるため、メイン側トランジスタQ1のスイッチング周波数が高くなる。すなわち、上記第2基準電源e2及び電流検出回路14は、第1電流IL1(負荷)に応じて、メイン側トランジスタQ1のスイッチング周波数を可変する周波数制御回路として機能する。   The second reference power source e2 varies the voltage value of the second reference voltage Vr2 according to the amount of the first current IL1 flowing through the synchronization transistor Q2. More specifically, the current detection circuit 14 is connected to the source of the synchronous transistor Q2. The current detection circuit 14 detects the first current IL1 flowing through the synchronous transistor Q2, generates a control signal SC1 according to the detected current amount, and outputs the control signal SC1 to the second reference power source e2. The second reference power source e2 varies the voltage value of the second reference voltage Vr2 according to the control signal SC1. Specifically, the second reference power source e2 responds to the control signal SC1 to turn on the main transistor Q1 before the first current IL1 flows backward from the load side to the ground. As the value approaches zero, the voltage value of the second reference voltage Vr2 is increased. Note that when the voltage value of the second reference voltage Vr2 is increased in this way, the on-timing of the main-side transistor Q1 is advanced, so that the switching frequency of the main-side transistor Q1 is increased. That is, the second reference power source e2 and the current detection circuit 14 function as a frequency control circuit that varies the switching frequency of the main-side transistor Q1 according to the first current IL1 (load).
RS−FF回路13は、セット端子Sに入力されるHレベルの出力信号S2(セット信号:第2検出信号)に応答してセット状態に遷移し、Hレベルの出力信号Qを出力する。また、RS−FF回路13は、リセット端子Rに入力されるHレベルの出力信号S1(リセット信号:第1検出信号)に応答してリセット状態に遷移し、Lレベルの出力信号Qを出力する。   The RS-FF circuit 13 transitions to a set state in response to an H level output signal S2 (set signal: second detection signal) input to the set terminal S, and outputs an H level output signal Q. The RS-FF circuit 13 transitions to a reset state in response to an H level output signal S1 (reset signal: first detection signal) input to the reset terminal R, and outputs an L level output signal Q. .
そして、RS−FF回路13の出力信号Qは、インバータ回路15を介して第1駆動信号SG1としてメイン側トランジスタQ1のゲートに供給されるとともに、インバータ回路16を介して第2駆動信号SG2として同期側トランジスタQ2のゲートに供給される。このように、制御回路10は、発振器を利用せずに、出力電圧Voに応じたデューティ比を持つ第1及び第2駆動信号SG1,SG2を生成し、それらの信号によりメイン側トランジスタQ1及び同期側トランジスタQ2をオン・オフ制御する。すなわち、本実施形態のDC−DCコンバータ1は、いわゆる自励方式のDC−DCコンバータである。   The output signal Q of the RS-FF circuit 13 is supplied to the gate of the main transistor Q1 as the first drive signal SG1 via the inverter circuit 15, and is synchronized as the second drive signal SG2 via the inverter circuit 16. It is supplied to the gate of the side transistor Q2. Thus, the control circuit 10 generates the first and second drive signals SG1 and SG2 having a duty ratio corresponding to the output voltage Vo without using an oscillator, and the main-side transistor Q1 and the synchronization are generated by these signals. The on / off control of the side transistor Q2 is performed. That is, the DC-DC converter 1 of this embodiment is a so-called self-excited DC-DC converter.
つぎに、このように構成されたDC−DCコンバータ1の動作を図2に従って説明する。なお、図2において、横軸及び縦軸は、説明の簡便化のため、適宜拡大、縮小して示している。   Next, the operation of the DC-DC converter 1 configured as described above will be described with reference to FIG. In FIG. 2, the horizontal axis and the vertical axis are enlarged or reduced as appropriate for the sake of simplicity of explanation.
まず、電力供給量の多い重負荷時におけるDC−DCコンバータ1の動作について図2(a)にしたがって説明する。
今、制御回路10からHレベルの出力信号Q(Lレベルの第1駆動信号SG1及びHレベルの第2駆動信号)が出力され、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされている(時刻t1)。このようにメイン側トランジスタQ1がオンされると、入力電圧VinからチョークコイルL1を介して出力端子Toに至る電流経路が形成され、チョークコイルL1に流れるコイル電流ILが徐々に増加してチョークコイルL1にエネルギーが蓄積される。これにより、出力電圧Vo(分圧電圧V1)が徐々に上昇する(時刻t1〜t2)。
First, the operation of the DC-DC converter 1 during a heavy load with a large amount of power supply will be described with reference to FIG.
Now, an H-level output signal Q (L-level first drive signal SG1 and H-level second drive signal) is output from the control circuit 10, the main-side transistor Q1 is turned on, and the synchronization-side transistor Q2 is turned off. (Time t1). When the main-side transistor Q1 is turned on in this way, a current path is formed from the input voltage Vin to the output terminal To via the choke coil L1, and the coil current IL flowing through the choke coil L1 is gradually increased to increase the choke coil. Energy is stored in L1. Accordingly, the output voltage Vo (divided voltage V1) gradually increases (time t1 to t2).
やがて、分圧電圧V1が第1基準電圧Vr1よりも高くなると(時刻t2)、第1比較回路11からHレベルの出力信号S1(リセット信号)がRS−FF回路13のリセット端子Rに出力され、RS−FF回路13がリセットされる。このため、RS−FF回路13からLレベルの出力信号Q(Hレベルの第1駆動信号SG1及びLレベルの第2駆動信号SG2)が出力される。これにより、メイン側トランジスタQ1がオフされ、同期側トランジスタQ2がオンされる。すると、グランドから出力端子Toに至る電流経路が形成され、この電流経路に流れるコイル電流ILが減少してチョークコイルL1に蓄積されたエネルギーが出力端子Toに向けて放出される。これにより、出力電圧Vo(分圧電圧V1)が徐々に低下する(時刻t2〜t3)。なお、このメイン側トランジスタQ1のオフ期間では(時刻t2〜t3)、コイル電流ILが徐々に減少するものの、重負荷時には負荷電流のピーク値が高いため、コイル電流ILが0(ゼロ)まで減少しない。すなわち、同期側トランジスタQ2を流れる第1電流IL1が負荷側からグランドに向かって逆流しない。したがって、このような重負荷時には、第2基準電圧Vr2の電圧値は電圧値Vr21に固定されている。   Eventually, when the divided voltage V1 becomes higher than the first reference voltage Vr1 (time t2), an H-level output signal S1 (reset signal) is output from the first comparison circuit 11 to the reset terminal R of the RS-FF circuit 13. The RS-FF circuit 13 is reset. Therefore, the L-level output signal Q (the H-level first drive signal SG1 and the L-level second drive signal SG2) is output from the RS-FF circuit 13. As a result, the main-side transistor Q1 is turned off and the synchronization-side transistor Q2 is turned on. Then, a current path from the ground to the output terminal To is formed, the coil current IL flowing through the current path is reduced, and the energy accumulated in the choke coil L1 is released toward the output terminal To. As a result, the output voltage Vo (divided voltage V1) gradually decreases (time t2 to t3). Note that, during the off period of the main transistor Q1 (time t2 to t3), the coil current IL gradually decreases, but the peak value of the load current is high under heavy load, so the coil current IL decreases to 0 (zero). do not do. That is, the first current IL1 flowing through the synchronous transistor Q2 does not flow backward from the load side to the ground. Therefore, at such a heavy load, the voltage value of the second reference voltage Vr2 is fixed to the voltage value Vr21.
そして、分圧電圧V1が第2基準電圧Vr2(電圧値Vr21)よりも低くなると(時刻t3)、第2比較回路12からHレベルの出力信号S2(セット信号)がRS−FF回路13のセット端子Sに出力され、RS−FF回路13がセットされる。このため、RS−FF回路13からHレベルの出力信号Q(Lレベルの第1駆動信号SG1及びHレベルの第2駆動信号SG2)が出力される。これにより、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされるため、再び出力電圧Voが徐々に上昇する。このようなメイン側トランジスタQ1及び同期側トランジスタQ2のスイッチング動作によって、出力電圧Voが目標電圧に基づく一定電圧に維持される。   When the divided voltage V1 becomes lower than the second reference voltage Vr2 (voltage value Vr21) (time t3), the H-level output signal S2 (set signal) is set from the second comparison circuit 12 to the RS-FF circuit 13. The signal is output to the terminal S, and the RS-FF circuit 13 is set. For this reason, the H-level output signal Q (the L-level first drive signal SG1 and the H-level second drive signal SG2) is output from the RS-FF circuit 13. As a result, the main-side transistor Q1 is turned on and the synchronization-side transistor Q2 is turned off, so that the output voltage Vo gradually increases again. The output voltage Vo is maintained at a constant voltage based on the target voltage by the switching operation of the main side transistor Q1 and the synchronization side transistor Q2.
つぎに、電力供給量の少ない軽負荷時におけるDC−DCコンバータ1の動作について図2(b)にしたがって説明する。
今、制御回路10からHレベルの出力信号Q(Lレベルの第1駆動信号SG1及びHレベルの第2駆動信号SG2)が出力され、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされている(時刻t11)。このようにメイン側トランジスタQ1がオンされると、コイル電流ILが徐々に増加するとともに、出力電圧Vo(分圧電圧V1)が徐々に上昇する(時刻t11〜t12)。やがて、分圧電圧V1が第1基準電圧Vr1よりも高くなると(時刻t12)、メイン側トランジスタQ1がオフされ、同期側トランジスタQ2がオンされる。すると、コイル電流ILが徐々に減少するとともに、出力電圧Vo(分圧電圧V1)が徐々に低下する(時刻t12〜t13)。
Next, the operation of the DC-DC converter 1 during a light load with a small amount of power supply will be described with reference to FIG.
Now, an H level output signal Q (L level first drive signal SG1 and H level second drive signal SG2) is output from the control circuit 10, the main side transistor Q1 is turned on, and the synchronization side transistor Q2 is turned off. (Time t11). When the main transistor Q1 is turned on in this way, the coil current IL gradually increases and the output voltage Vo (divided voltage V1) gradually increases (time t11 to t12). Eventually, when the divided voltage V1 becomes higher than the first reference voltage Vr1 (time t12), the main-side transistor Q1 is turned off and the synchronization-side transistor Q2 is turned on. Then, the coil current IL gradually decreases, and the output voltage Vo (divided voltage V1) gradually decreases (time t12 to t13).
ここで、軽負荷時においては負荷電流のピーク値が低いため、コイル電流ILのボトム値が0(ゼロ)よりも小さくなり負となる(破線参照)。このとき、逆流を許容する従来のDC−DCコンバータでは、コイル電流ILが0(ゼロ)となる時刻t13から分圧電圧V1が第2基準電圧Vr2よりも低くなる時刻t14までの期間、第1電流IL1(コイル電流IL)が負荷側からグランドに向かって逆流する。一方、逆流を許容しない従来のDC−DCコンバータでは、上記時刻t13〜t14の期間、同期側トランジスタQ2がオフ状態に維持され、コイル電流ILが0(ゼロ)に維持されコイル電流ILの変化が不連続となって電流不連続モードで動作することになる。   Here, since the peak value of the load current is low at a light load, the bottom value of the coil current IL becomes smaller than 0 (zero) and becomes negative (see the broken line). At this time, in the conventional DC-DC converter that allows reverse flow, the period from time t13 when the coil current IL becomes 0 (zero) to time t14 when the divided voltage V1 becomes lower than the second reference voltage Vr2, The current IL1 (coil current IL) flows backward from the load side toward the ground. On the other hand, in the conventional DC-DC converter that does not allow backflow, the synchronous transistor Q2 is maintained in the OFF state during the period from the time t13 to t14, the coil current IL is maintained at 0 (zero), and the change in the coil current IL is changed. It becomes discontinuous and operates in the current discontinuous mode.
これに対し、本実施形態のDC−DCコンバータ1では、コイル電流IL(第1電流IL1)のボトム値が負になるときに、第2基準電圧Vr2の電圧値を上昇させるようにした。具体的には、図2(b)に示すように、第2基準電圧Vr2の電圧値を、重負荷時の電圧値Vr21よりも高い電圧値Vr22に上昇させるようにした。これにより、第1及び第2比較回路11,12からなるヒステリシスコンパレータのヒステリシス幅が狭くなる。このため、第2基準電圧Vr2が電圧値Vr21に固定されている場合に比べて、分圧電圧V1が第2基準電圧Vr2よりも低くなるタイミング、すなわち第2比較回路12からHレベルの出力信号S2が出力されるタイミングを早くすることができる。さらに、上記第2基準電圧Vr2の電圧値Vr22は、第1電流IL1が逆流する前にメイン側トランジスタQ1をオンさせるように設定されている。このため、コイル電流ILが0(ゼロ)になり第1電流IL1が逆流しようとするときに(時刻t13)、分圧電圧V1が第2基準電圧Vr2(電圧値Vr22)よりも低くなる。すると、第2比較回路12からHレベルの出力信号S2が出力され、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされる。このように時刻t13においてメイン側トランジスタQ1がオンされると、時刻t13まで徐々に減少していたコイル電流ILが時刻t13から徐々に増加し始める。これにより、第1電流IL1が逆流する前に(コイル電流ILのボトム値が負になる前に)、メイン側トランジスタQ1をオンさせてコイル電流ILを徐々に増加させることができる。したがって、コイル電流IL(第1電流IL1)が逆流することを抑制できるとともに、軽負荷時においてもコイル電流ILが連続的に変化する、いわゆる電流連続モードでDC−DCコンバータ1を動作させることができる。   On the other hand, in the DC-DC converter 1 according to the present embodiment, when the bottom value of the coil current IL (first current IL1) becomes negative, the voltage value of the second reference voltage Vr2 is increased. Specifically, as shown in FIG. 2B, the voltage value of the second reference voltage Vr2 is increased to a voltage value Vr22 higher than the voltage value Vr21 at the time of heavy load. Thereby, the hysteresis width of the hysteresis comparator including the first and second comparison circuits 11 and 12 is narrowed. Therefore, as compared with the case where the second reference voltage Vr2 is fixed to the voltage value Vr21, the timing at which the divided voltage V1 becomes lower than the second reference voltage Vr2, that is, the output signal of the H level from the second comparison circuit 12 The timing at which S2 is output can be advanced. Further, the voltage value Vr22 of the second reference voltage Vr2 is set to turn on the main transistor Q1 before the first current IL1 flows backward. For this reason, when the coil current IL becomes 0 (zero) and the first current IL1 attempts to flow backward (time t13), the divided voltage V1 becomes lower than the second reference voltage Vr2 (voltage value Vr22). Then, an H level output signal S2 is output from the second comparison circuit 12, the main transistor Q1 is turned on, and the synchronous transistor Q2 is turned off. As described above, when the main-side transistor Q1 is turned on at time t13, the coil current IL that gradually decreased until time t13 starts to gradually increase from time t13. Thereby, before the first current IL1 flows backward (before the bottom value of the coil current IL becomes negative), the main-side transistor Q1 can be turned on to gradually increase the coil current IL. Therefore, it is possible to suppress the reverse flow of the coil current IL (first current IL1) and to operate the DC-DC converter 1 in a so-called current continuous mode in which the coil current IL continuously changes even at a light load. it can.
以上説明したように、本実施形態によれば、以下の効果を奏することができる。
(1)コイル電流IL(第1電流IL1)のボトム値が負になるときに、メイン側トランジスタQ1のオンタイミングを設定する第2基準電圧Vr2の電圧値を上昇させてメイン側トランジスタQ1のスイッチング周波数が高くなるように可変した。また、その第2基準電圧Vr2の電圧値を、第1電流IL1が逆流する前にメイン側トランジスタQ1をオンさせるように設定した。これにより、第1電流IL1が逆流する前にメイン側トランジスタQ1をオンさせてコイル電流ILを徐々に増加させることができる。したがって、コイル電流IL(第1電流IL1)が逆流することを効果的に抑制できるとともに、軽負荷時においてもコイル電流ILが連続的に変化する、いわゆる電流連続モードでDC−DCコンバータ1を動作させることができる。
As described above, according to this embodiment, the following effects can be obtained.
(1) When the bottom value of the coil current IL (first current IL1) becomes negative, the voltage value of the second reference voltage Vr2 that sets the on-timing of the main-side transistor Q1 is increased to switch the main-side transistor Q1. The frequency was varied to increase. The voltage value of the second reference voltage Vr2 is set so that the main transistor Q1 is turned on before the first current IL1 flows backward. Thereby, before the first current IL1 flows backward, the main-side transistor Q1 can be turned on to gradually increase the coil current IL. Accordingly, the reverse flow of the coil current IL (first current IL1) can be effectively suppressed, and the DC-DC converter 1 is operated in a so-called current continuous mode in which the coil current IL continuously changes even at a light load. Can be made.
(2)同期側トランジスタQ2に流れる第1電流IL1に応じて、メイン側トランジスタQ1のスイッチング周波数を可変するようにした。ここで、上記第1電流IL1は、負荷に応じてその電流値が変動する。このため、上記スイッチング周波数を負荷に応じて可変することができる。したがって、どのような負荷状態においても、第1電流が逆流する前にメイン側トランジスタQ1がオンされるようにスイッチング周波数が可変される。この結果、DC−DCコンバータ1を、全負荷領域において電流連続モードで動作させることができる。これによって、電流不連続モードにより発生するおそれのあったEMIノイズの発生を効果的に抑制することができる。   (2) The switching frequency of the main-side transistor Q1 is made variable according to the first current IL1 flowing through the synchronization-side transistor Q2. Here, the current value of the first current IL1 varies depending on the load. For this reason, the switching frequency can be varied according to the load. Therefore, in any load state, the switching frequency is varied so that the main-side transistor Q1 is turned on before the first current flows backward. As a result, the DC-DC converter 1 can be operated in the current continuous mode in the entire load region. This effectively suppresses the generation of EMI noise that may have occurred due to the current discontinuous mode.
(3)例えば発振器を利用したPWM方式などの他励方式のDC−DCコンバータを、本実施形態のように負荷に応じてスイッチング周波数を可変させると、そのスイッチング周波数の変動に伴って位相補償も変化してしまう。すると、周波数帯域によっては動作が不安定になる場合がある。これに対して、本実施形態のような自励方式のDC−DCコンバータ1では、もともと位相補償が必要ないため、どの周波数帯域であっても安定した動作を実現することができる。   (3) For example, when a switching frequency is varied in accordance with a load in a separately-excited DC-DC converter such as a PWM method using an oscillator as in this embodiment, phase compensation is also performed in accordance with the variation of the switching frequency. It will change. Then, operation may become unstable depending on the frequency band. On the other hand, since the self-excited DC-DC converter 1 as in the present embodiment does not require phase compensation from the beginning, stable operation can be realized in any frequency band.
(第2実施形態)
以下、本発明を具体化した第2実施形態を図3及び図4に従って説明する。先の図1及び図2に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
(Second Embodiment)
A second embodiment embodying the present invention will be described below with reference to FIGS. The same members as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description of these elements is omitted.
図3に示す制御回路20では、出力電圧Voの分圧電圧V1が第1比較回路21の非反転入力端子及び第2比較回路22の反転入力端子に入力される。第1比較回路21は、分圧電圧V1と第1基準電圧Vref1とを比較し、その比較結果に応じたレベルの出力信号S1をD−フリップフロップ回路(D−FF回路)23のクリア端子CLRに出力する。また、第2比較回路22は、分圧電圧V1と第2基準電圧Vref2とを比較し、その比較結果に応じたレベルの出力信号S2をD−FF回路23のプリセット端子PSに出力する。なお、第1基準電圧Vref1及び第2基準電圧Vref2は、出力電圧Voの目標電圧に応じて設定される固定電圧である。また、第1基準電圧Vref1は、メイン側トランジスタQ1のオンタイミングを設定するしきい値電圧であり、第2基準電圧Vref2は、メイン側トランジスタQ1のオフタイミングを設定するしきい値電圧である。すなわち、第1及び第2比較回路21,22によってヒステリシスコンパレータが構成される。   In the control circuit 20 shown in FIG. 3, the divided voltage V 1 of the output voltage Vo is input to the non-inverting input terminal of the first comparison circuit 21 and the inverting input terminal of the second comparison circuit 22. The first comparison circuit 21 compares the divided voltage V1 with the first reference voltage Vref1, and outputs an output signal S1 having a level corresponding to the comparison result to the clear terminal CLR of the D-flip flop circuit (D-FF circuit) 23. Output to. The second comparison circuit 22 compares the divided voltage V1 and the second reference voltage Vref2, and outputs an output signal S2 having a level corresponding to the comparison result to the preset terminal PS of the D-FF circuit 23. The first reference voltage Vref1 and the second reference voltage Vref2 are fixed voltages that are set according to the target voltage of the output voltage Vo. The first reference voltage Vref1 is a threshold voltage that sets the on-timing of the main-side transistor Q1, and the second reference voltage Vref2 is a threshold voltage that sets the off-timing of the main-side transistor Q1. That is, the first and second comparison circuits 21 and 22 constitute a hysteresis comparator.
D−FF回路23のデータ端子Dには、高電位電源電圧VDDが入力され、D−FF回路23のクロック端子CLKには、同期側トランジスタQ2の両端子が接続された第3比較回路24から出力される制御信号SC2が入力される。詳しくは、同期側トランジスタQ2のドレインが第3比較回路24の非反転入力端子に接続され、同期側トランジスタQ2のソースが第3比較回路24の反転入力端子に接続されている。この第3比較回路24は、同期側トランジスタQ2のソースとドレインの電位に基づいて、同期側トランジスタQ2に流れる第1電流IL1を検出し、その検出結果に応じたレベルの制御信号SC2をD−FF回路23のクロック端子CLKに出力する。本実施形態では、第3比較回路24は、グランドから出力端子(負荷)に向かって第1電流IL1が流れるときにLレベルの制御信号SC2を出力し、第1電流IL1(コイル電流IL)が0(ゼロ)になったときにメイン側トランジスタQ1をオンさせるためのHレベルの制御信号SC2を出力する。   A high potential power supply voltage VDD is input to the data terminal D of the D-FF circuit 23, and the clock terminal CLK of the D-FF circuit 23 is connected to the third comparison circuit 24 to which both terminals of the synchronous transistor Q 2 are connected. An output control signal SC2 is input. Specifically, the drain of the synchronization transistor Q2 is connected to the non-inverting input terminal of the third comparison circuit 24, and the source of the synchronization transistor Q2 is connected to the inverting input terminal of the third comparison circuit 24. The third comparison circuit 24 detects the first current IL1 flowing through the synchronization-side transistor Q2 based on the potential of the source and drain of the synchronization-side transistor Q2, and outputs a control signal SC2 having a level corresponding to the detection result to the D−. Output to the clock terminal CLK of the FF circuit 23. In the present embodiment, the third comparison circuit 24 outputs an L-level control signal SC2 when the first current IL1 flows from the ground toward the output terminal (load), and the first current IL1 (coil current IL) is generated. When it becomes 0 (zero), an H level control signal SC2 for turning on the main transistor Q1 is output.
D−FF回路23は、データ端子Dに常に高電位電源電圧VDDが供給されているため、クロック端子CLKに入力される制御信号SC2がHレベルに立ち上がると、Hレベルの出力信号Qを出力する。また、分圧電圧V1が第1基準電圧Vref1よりも高くなってHレベルの出力信号S1がクリア端子CLRに入力されると、D−FF回路23は、上記制御信号SC2に関わらずLレベルの出力信号Qを出力する。一方、分圧電圧V1が第2基準電圧Vref2よりも低くなってHレベルの出力信号S2がプリセット端子PSに入力されると、D−FF回路23は、上記制御信号SC2に関わらずHレベルの出力信号Qを出力する。すなわち、D−FF回路23は、Hレベルの制御信号SC2及びHレベルの出力信号S2のいずれか早く入力される信号に応じて、Hレベルの出力信号Qを出力する。   Since the high potential power supply voltage VDD is always supplied to the data terminal D, the D-FF circuit 23 outputs the output signal Q of H level when the control signal SC2 input to the clock terminal CLK rises to H level. . When the divided voltage V1 becomes higher than the first reference voltage Vref1 and the H level output signal S1 is input to the clear terminal CLR, the D-FF circuit 23 is at the L level regardless of the control signal SC2. Output signal Q is output. On the other hand, when the divided voltage V1 becomes lower than the second reference voltage Vref2 and the H level output signal S2 is input to the preset terminal PS, the D-FF circuit 23 is at the H level regardless of the control signal SC2. Output signal Q is output. That is, the D-FF circuit 23 outputs an H level output signal Q in response to a signal input earlier between the H level control signal SC2 and the H level output signal S2.
そして、D−FF回路23から出力される出力信号Qは、インバータ回路25を介して第1駆動信号SG1としてメイン側トランジスタQ1のゲートに供給されるとともに、インバータ回路26を介して第2駆動信号SG2として同期側トランジスタQ2のゲートに供給される。このように、制御回路10は、発振器を利用せずに、出力電圧Vo又は第1電流IL1に応じたデューティ比を持つ第1及び第2駆動信号SG1,SG2を生成し、それらの信号によりメイン側トランジスタQ1及び同期側トランジスタQ2をオン・オフ制御する。すなわち、本実施形態のDC−DCコンバータ2は、いわゆる自励方式のDC−DCコンバータである。   The output signal Q output from the D-FF circuit 23 is supplied to the gate of the main-side transistor Q1 as the first drive signal SG1 through the inverter circuit 25, and is supplied to the second drive signal through the inverter circuit 26. SG2 is supplied to the gate of the synchronous transistor Q2. As described above, the control circuit 10 generates the first and second drive signals SG1 and SG2 having a duty ratio corresponding to the output voltage Vo or the first current IL1 without using an oscillator, and the main signal is generated by these signals. The on-off control of the side transistor Q1 and the synchronization side transistor Q2 is performed. That is, the DC-DC converter 2 of the present embodiment is a so-called self-excited DC-DC converter.
つぎに、このように構成されたDC−DCコンバータ2の動作を図4に従って説明する。なお、図4において、横軸及び縦軸は、説明の簡便化のため、適宜拡大、縮小して示している。   Next, the operation of the DC-DC converter 2 configured as described above will be described with reference to FIG. In FIG. 4, the horizontal axis and the vertical axis are enlarged or reduced as appropriate for the sake of simplicity of explanation.
まず、電力供給量の多い重負荷時におけるDC−DCコンバータ2の動作について図4(a)にしたがって説明する。
今、制御回路20からHレベルの出力信号Q(Lレベルの第1駆動信号SG1及びHレベルの第2駆動信号SG2)が出力され、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされている(時刻t21)。このようにメイン側トランジスタQ1がオンされると、コイル電流ILが徐々に増加するとともに、出力電圧Vo(分圧電圧V1)が徐々に上昇する(時刻t21〜t22)。
First, the operation of the DC-DC converter 2 during a heavy load with a large amount of power supply will be described with reference to FIG.
Now, the control circuit 20 outputs the H level output signal Q (the L level first drive signal SG1 and the H level second drive signal SG2), the main side transistor Q1 is turned on, and the synchronization side transistor Q2 is turned off. (Time t21). When the main transistor Q1 is thus turned on, the coil current IL gradually increases and the output voltage Vo (divided voltage V1) gradually increases (time t21 to t22).
やがて、分圧電圧V1が第1基準電圧Vref1よりも高くなると(時刻t22)、第1比較回路21からHレベルの出力信号S1(クリア信号)がD−FF回路23のクリア端子CLRに出力され、D−FF回路23がクリアされる。このため、D−FF回路23からLレベルの出力信号Q(Hレベルの第1駆動信号SG1及びLレベルの第2駆動信号SG2)が出力される。これにより、メイン側トランジスタQ1がオフされ、同期側トランジスタQ2がオンされる。すると、コイル電流ILが徐々に減少するとともに、出力電圧Voが徐々に減少する(時刻t22〜t23)。なお、このメイン側トランジスタQ1のオフ期間では(時刻t22〜t23)、コイル電流ILが徐々に減少するものの、重負荷時には負荷電流のピーク値が高いため、コイル電流ILが0(ゼロ)まで減少しない。したがって、第3比較回路24から出力される制御信号SC2は、Lレベルに維持される。このため、メイン側トランジスタQ1のオンタイミングは、第2比較回路22からの出力信号S2によって決定される。   Eventually, when the divided voltage V1 becomes higher than the first reference voltage Vref1 (time t22), an H-level output signal S1 (clear signal) is output from the first comparison circuit 21 to the clear terminal CLR of the D-FF circuit 23. The D-FF circuit 23 is cleared. Therefore, the L-level output signal Q (the H-level first drive signal SG1 and the L-level second drive signal SG2) is output from the D-FF circuit 23. As a result, the main-side transistor Q1 is turned off and the synchronization-side transistor Q2 is turned on. Then, the coil current IL gradually decreases and the output voltage Vo gradually decreases (time t22 to t23). Note that, during the off period of the main transistor Q1 (time t22 to t23), the coil current IL gradually decreases, but the peak value of the load current is high under heavy load, so the coil current IL decreases to 0 (zero). do not do. Therefore, the control signal SC2 output from the third comparison circuit 24 is maintained at the L level. Therefore, the on-timing of the main transistor Q1 is determined by the output signal S2 from the second comparison circuit 22.
詳しくは、分圧電圧V1が第2基準電圧Vref2よりも低くなると(時刻t23)、第2比較回路22からHレベルの出力信号S2(プリセット信号)がD−FF回路23に出力される。このため、D−FF回路23からHレベルの出力信号Q(Lレベルの第1駆動信号SG1及びHレベルの第2駆動信号SG2)が出力される。これにより、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされるため、再び出力電圧Voが徐々に上昇する。このようなメイン側トランジスタQ1と同期側トランジスタQ2とのスイッチング動作により、出力電圧Voが目標電圧に基づく一定電圧に維持される。   Specifically, when the divided voltage V1 becomes lower than the second reference voltage Vref2 (time t23), an H-level output signal S2 (preset signal) is output from the second comparison circuit 22 to the D-FF circuit 23. For this reason, the H-level output signal Q (the L-level first drive signal SG1 and the H-level second drive signal SG2) is output from the D-FF circuit 23. As a result, the main-side transistor Q1 is turned on and the synchronization-side transistor Q2 is turned off, so that the output voltage Vo gradually increases again. By such switching operation between the main-side transistor Q1 and the synchronization-side transistor Q2, the output voltage Vo is maintained at a constant voltage based on the target voltage.
つぎに、電力供給量の少ない軽負荷時におけるDC−DCコンバータ2の動作について図4(b)にしたがって説明する。
今、制御回路20からHレベルの出力信号Q(Lレベルの第1駆動信号SG1及びHレベルの第2駆動信号SG2)が出力され、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされている(時刻t31)。このようにメイン側トランジスタQ1がオンされると、コイル電流ILが徐々に増加するとともに、出力電圧Vo(分圧電圧V1)が徐々に上昇する(時刻t31〜t32)。やがて、分圧電圧V1が第1基準電圧Vref1よりも高くなると(時刻t32)、メイン側トランジスタQ1がオフされ、同期側トランジスタQ2がオンされる。すると、コイル電流ILが徐々に減少するとともに、出力電圧Vo(分圧電圧V1)が徐々に低下する(時刻t32〜t33)。
Next, the operation of the DC-DC converter 2 during a light load with a small amount of power supply will be described with reference to FIG.
Now, the control circuit 20 outputs the H level output signal Q (the L level first drive signal SG1 and the H level second drive signal SG2), the main side transistor Q1 is turned on, and the synchronization side transistor Q2 is turned off. (Time t31). When the main transistor Q1 is thus turned on, the coil current IL gradually increases and the output voltage Vo (divided voltage V1) gradually increases (time t31 to t32). Eventually, when the divided voltage V1 becomes higher than the first reference voltage Vref1 (time t32), the main-side transistor Q1 is turned off and the synchronization-side transistor Q2 is turned on. Then, the coil current IL gradually decreases and the output voltage Vo (divided voltage V1) gradually decreases (time t32 to t33).
ここで、軽負荷時においては負荷電流のピーク値が低いため、コイル電流ILのボトム値が0(ゼロ)よりも小さくなり負となる(破線参照)。このため、コイル電流ILが0(ゼロ)になると、第1電流IL1が逆流しようとする。このとき、本実施形態のDC−DCコンバータ2では、第1電流IL1(コイル電流IL)が0(ゼロ)になったときに(時刻t33)、第3比較回路24にてメイン側トランジスタQ1をオンさせるためのHレベルの制御信号SC2が生成される。このHレベルの制御信号SC2がクロック端子CLKに入力されると、D−FF回路23は、Hレベルの出力信号Q(Lレベルの第1駆動信号SG1及びHレベルの第2駆動信号SG2)を出力する。すなわち、D−FF回路23は、第2比較回路12からの出力信号S2に関わらず、第1電流IL1がゼロになったときに、Hレベルの出力信号Qを出力する。これにより、メイン側トランジスタQ1がオンされ、同期側トランジスタQ2がオフされる。このように時刻t33においてメイン側トランジスタQ1がオンされると、時刻t33まで徐々に減少していたコイル電流ILがその時刻t33から徐々に増加し始める。これにより、第1電流IL1が逆流する前に(コイル電流ILのボトム値が負になる前に)、メイン側トランジスタQ1をオンさせてコイル電流ILを徐々に増加させることができる。したがって、コイル電流IL(第1電流IL1)が逆流することを抑制できるとともに、軽負荷時においてもコイル電流ILが連続的に変化する、いわゆる電流連続モードでDC−DCコンバータ1を動作させることができる。   Here, since the peak value of the load current is low at a light load, the bottom value of the coil current IL becomes smaller than 0 (zero) and becomes negative (see the broken line). For this reason, when the coil current IL becomes 0 (zero), the first current IL1 tends to flow backward. At this time, in the DC-DC converter 2 of the present embodiment, when the first current IL1 (coil current IL) becomes 0 (zero) (time t33), the third comparison circuit 24 causes the main-side transistor Q1 to be turned on. An H level control signal SC2 for turning on is generated. When the H-level control signal SC2 is input to the clock terminal CLK, the D-FF circuit 23 receives the H-level output signal Q (the L-level first drive signal SG1 and the H-level second drive signal SG2). Output. That is, the D-FF circuit 23 outputs the H level output signal Q when the first current IL1 becomes zero regardless of the output signal S2 from the second comparison circuit 12. As a result, the main-side transistor Q1 is turned on and the synchronization-side transistor Q2 is turned off. As described above, when the main-side transistor Q1 is turned on at time t33, the coil current IL that gradually decreased until time t33 starts to gradually increase from time t33. Thereby, before the first current IL1 flows backward (before the bottom value of the coil current IL becomes negative), the main-side transistor Q1 can be turned on to gradually increase the coil current IL. Therefore, it is possible to suppress the reverse flow of the coil current IL (first current IL1) and to operate the DC-DC converter 1 in a so-called current continuous mode in which the coil current IL continuously changes even at a light load. it can.
以上説明したように、本実施形態によれば、上記第1実施形態と同様の効果を奏する。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、ヒステリシスコンパレータを用いた自励方式のDC−DCコンバータに具体化したが、1ショットフリップフロップ回路を用いた自励方式のDC−DCコンバータに具体化してもよい。例えば第1実施形態の第1及び第2比較回路11,12からなるヒステリシスコンパレータを1ショットフリップフロップ回路に変更した変形例を図5に示す。
As described above, according to the present embodiment, the same effects as those of the first embodiment can be obtained.
In addition, the said embodiment can also be implemented in the following aspects which changed this suitably.
In each of the above embodiments, the self-excited DC-DC converter using a hysteresis comparator is embodied. However, the self-excited DC-DC converter using a one-shot flip-flop circuit may be embodied. For example, FIG. 5 shows a modification in which the hysteresis comparator including the first and second comparison circuits 11 and 12 of the first embodiment is changed to a one-shot flip-flop circuit.
図5に示したDC−DCコンバータ3の制御回路30内の比較回路31は、出力電圧Voを抵抗R1,R2で分圧した分圧電圧V1と基準電圧Vrとを比較する。この比較回路31は、分圧電圧V1が基準電圧Vrよりも高いときはLレベルの出力信号S3を生成し、分圧電圧V1が基準電圧Vrよりも低いときはHレベルの出力信号S3を生成する。   The comparison circuit 31 in the control circuit 30 of the DC-DC converter 3 shown in FIG. 5 compares the divided voltage V1 obtained by dividing the output voltage Vo with the resistors R1 and R2 with the reference voltage Vr. The comparison circuit 31 generates an L level output signal S3 when the divided voltage V1 is higher than the reference voltage Vr, and generates an H level output signal S3 when the divided voltage V1 is lower than the reference voltage Vr. To do.
比較回路31の出力信号S3は、1ショットフリップフロップ回路32のセット端子に入力される。1ショットフリップフロップ回路32は、セット端子にHレベルの出力信号S3が入力されると、セット状態になり、出力端子からHレベルの出力信号を一定時間出力し、メイン側トランジスタQ1を一定時間オンする。そして、一定時間が経過すると、1ショットフリップフロップ回路32は、リセット状態に戻り、出力端子からLレベルの出力信号を出力し、メイン側トランジスタQ1をオフする。   The output signal S3 of the comparison circuit 31 is input to the set terminal of the one-shot flip-flop circuit 32. When the H-level output signal S3 is input to the set terminal, the one-shot flip-flop circuit 32 enters the set state, outputs an H-level output signal from the output terminal for a certain period of time, and turns on the main transistor Q1 for a certain period of time. To do. Then, when a certain time has elapsed, the one-shot flip-flop circuit 32 returns to the reset state, outputs an L level output signal from the output terminal, and turns off the main transistor Q1.
ここで、上記基準電圧Vrは、メイン側トランジスタQ1のオンタイミングを設定するための電圧である。そして、この基準電圧Vrは、電流検出回路14の制御信号SC1に応じて、上記第1電流IL1が逆流する前にメイン側トランジスタQ1をオンさせるように、第1電流IL1がゼロに近づくほど電圧値が上昇されるように可変される。これによって、第1実施形態と同様の効果を奏することができる。   Here, the reference voltage Vr is a voltage for setting the on-timing of the main-side transistor Q1. The reference voltage Vr is a voltage that approaches the zero value so that the main transistor Q1 is turned on before the first current IL1 flows backward according to the control signal SC1 of the current detection circuit 14. Variable so that the value is raised. As a result, the same effects as in the first embodiment can be obtained.
・上記各実施形態では、電流検出回路14又は第3比較回路24によって、同期側トランジスタQ2に流れる第1電流IL1を監視し、その第1電流IL1に応じてスイッチング周波数を可変するようにした。これに限らず、例えばチョークコイルL1に流れるコイル電流ILを監視し、そのコイル電流ILに応じてスイッチング周波数を可変するようにしてもよい。   In each of the above embodiments, the current detection circuit 14 or the third comparison circuit 24 monitors the first current IL1 flowing through the synchronization transistor Q2, and the switching frequency is varied according to the first current IL1. For example, the coil current IL flowing through the choke coil L1 may be monitored, and the switching frequency may be varied according to the coil current IL.
・上記各実施形態では、降圧型のDC−DCコンバータに具体化したが、昇圧型のDC−DCコンバータに具体化してもよい。
・上記各実施形態では、電圧制御モードのDC−DCコンバータに具体化したが、電流制御モードのDC−DCコンバータに具体化してもよい。
In each of the above embodiments, the step-down DC-DC converter is embodied. However, the step-up DC-DC converter may be embodied.
In each of the above embodiments, the voltage control mode DC-DC converter is embodied. However, the current control mode DC-DC converter may be embodied.
以上の様々な実施の形態をまとめると、以下のようになる。
(付記1)
出力電圧又は出力電流に応じてメイン側スイッチング素子と同期側スイッチング素子とを相補的にオン・オフ制御することにより、前記出力電圧を制御する電源電圧制御回路であって、
前記同期側スイッチング素子に流れる第1電流又はチョークコイルに流れるコイル電流に応じて、負荷側から前記同期側スイッチング素子に向かって前記第1電流が逆流する前に前記メイン側スイッチング素子をオンさせるように、前記メイン側スイッチング素子のスイッチング周波数を可変する周波数制御回路と、
を備えることを特徴とする電源電圧制御回路。
(付記2)
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路と、
前記検出信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路とを有し、
前記比較回路は、前記メイン側スイッチング素子のオフタイミングを設定する第1基準電圧とメイン側スイッチング素子のオンタイミングを設定する第2基準電圧とを有するヒステリシスコンパレータであり、前記フィードバック信号が前記第1基準電圧を横切る場合を検出して第1検出信号を生成し、前記フィードバック信号が前記第2基準電圧を横切る場合を検出して第2検出信号を生成し、
前記駆動回路は、前記第1検出信号に応じて、前記メイン側スイッチング素子をターンオフさせるとともに、前記第2検出信号に応じて、前記メイン側スイッチング素子をオンさせ、
前記周波数制御回路は、前記第1電流を検出してその電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第1電流がゼロに近づくほど、前記第2基準電圧の電圧値を上昇させることを特徴とする付記1に記載の電源電圧制御回路。
(付記3)
前記周波数制御回路は、
前記同期側スイッチング素子の両端子における電位差により前記第1電流を検出し、該第1電流がゼロになったことを検出して前記メイン側スイッチング素子をオンさせるための制御信号を生成する電流検出回路を備え、
当該電源電圧制御回路は、前記検出信号又は前記制御信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路を有することを特徴とする付記1に記載の電源電圧制御回路。
(付記4)
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路と、
前記検出信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路とを有し、
前記比較回路は、前記メイン側スイッチング素子のオフタイミングを設定する第1基準電圧とメイン側スイッチング素子のオンタイミングを設定する第2基準電圧とを有するヒステリシスコンパレータであり、前記フィードバック信号が前記第1基準電圧を横切る場合を検出して第1検出信号を生成し、前記フィードバック信号が前記第2基準電圧を横切る場合を検出して第2検出信号を生成し、
前記駆動回路は、前記第1検出信号に応じて、前記メイン側スイッチング素子をターンオフさせるとともに、前記第2検出信号及び前記制御信号のいずれか早く入力された信号に応じて、前記メイン側スイッチング素子をオンさせることを特徴とする付記3に記載の電源電圧制御回路。
(付記5)
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路を有し、
前記比較回路は、前記フィードバック信号が前記基準電圧を横切る場合を検出して検出信号を生成し、
前記駆動回路は、前記検出信号及び前記制御信号のいずれか早く入力された信号に応じて、前記メイン側スイッチング素子をオンさせるための1ショットパルス信号を生成する1ショットパルス生成回路を備えることを特徴とする付記3に記載の電源電圧制御回路。
(付記6)
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路と、
前記検出信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路とを有し、
前記比較回路は、前記フィードバック信号が前記基準電圧を横切る場合を検出して前記検出信号を生成し、
前記駆動回路は、前記検出信号に応じて、前記メイン側スイッチング素子をオンさせるための1ショットパルス信号を生成する1ショットパルス生成回路を備え、
前記周波数制御回路は、前記第1電流を検出してその電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第1電流がゼロに近づくほど、前記基準電圧の電圧値を上昇させることを特徴とする付記1に記載の電源電圧制御回路。
(付記7)
出力電圧又は出力電流に応じてメイン側スイッチング素子と同期側スイッチング素子とを相補的にオン・オフ制御することにより、前記出力電圧を制御する電源電圧制御方法であって、
前記同期側スイッチング素子に流れる第1電流又はチョークコイルに流れるコイル電流に応じて、負荷側から前記同期側スイッチング素子に向かって前記第1電流が逆流する前に前記メイン側スイッチング素子をオンさせるように、前記メイン側スイッチング素子のスイッチング周波数を可変することを特徴とする電源電圧制御方法。
(付記8)
付記1〜6のいずれか1つに記載の電源電圧制御回路を備えたDC−DCコンバータ。
The various embodiments described above can be summarized as follows.
(Appendix 1)
A power supply voltage control circuit that controls the output voltage by performing on / off control of the main-side switching element and the synchronization-side switching element in a complementary manner according to the output voltage or output current,
Depending on the first current flowing through the synchronous side switching element or the coil current flowing through the choke coil, the main side switching element is turned on before the first current flows backward from the load side toward the synchronous side switching element. And a frequency control circuit that varies a switching frequency of the main-side switching element;
A power supply voltage control circuit comprising:
(Appendix 2)
A comparison circuit that compares a feedback signal proportional to the output voltage with a reference voltage and generates a detection signal according to the comparison result;
In accordance with the detection signal, a driving circuit that performs on / off control of the main-side switching element and the synchronization-side switching element in a complementary manner,
The comparison circuit is a hysteresis comparator having a first reference voltage for setting an off timing of the main side switching element and a second reference voltage for setting an on timing of the main side switching element, and the feedback signal is the first reference voltage. Detecting a case where a reference voltage is crossed and generating a first detection signal; detecting a case where the feedback signal crosses the second reference voltage; and generating a second detection signal;
The drive circuit turns off the main-side switching element according to the first detection signal, turns on the main-side switching element according to the second detection signal,
The frequency control circuit includes a current detection circuit that detects the first current and generates a control signal according to the amount of the current, and the first current approaches zero according to the control signal. 2. The power supply voltage control circuit according to appendix 1, wherein the voltage value of the reference voltage is increased.
(Appendix 3)
The frequency control circuit includes:
Detecting the first current based on a potential difference between both terminals of the synchronous side switching element, detecting that the first current has become zero, and generating a control signal for turning on the main side switching element With a circuit,
The power supply voltage control circuit includes a drive circuit that complementarily turns on and off the main-side switching element and the synchronization-side switching element in accordance with the detection signal or the control signal. The power supply voltage control circuit described in 1.
(Appendix 4)
A comparison circuit that compares a feedback signal proportional to the output voltage with a reference voltage and generates a detection signal according to the comparison result;
In accordance with the detection signal, a driving circuit that performs on / off control of the main-side switching element and the synchronization-side switching element in a complementary manner,
The comparison circuit is a hysteresis comparator having a first reference voltage for setting an off timing of the main side switching element and a second reference voltage for setting an on timing of the main side switching element, and the feedback signal is the first reference voltage. Detecting a case where a reference voltage is crossed and generating a first detection signal; detecting a case where the feedback signal crosses the second reference voltage; and generating a second detection signal;
The drive circuit turns off the main-side switching element according to the first detection signal, and the main-side switching element according to a signal input earlier of the second detection signal or the control signal. The power supply voltage control circuit according to appendix 3, wherein the power supply voltage control circuit is turned on.
(Appendix 5)
A comparison circuit that compares a feedback signal proportional to the output voltage with a reference voltage and generates a detection signal according to the comparison result;
The comparison circuit detects a case where the feedback signal crosses the reference voltage and generates a detection signal;
The drive circuit includes a one-shot pulse generation circuit that generates a one-shot pulse signal for turning on the main-side switching element in response to a signal input earlier of the detection signal and the control signal. The power supply voltage control circuit according to appendix 3, which is a feature.
(Appendix 6)
A comparison circuit that compares a feedback signal proportional to the output voltage with a reference voltage and generates a detection signal according to the comparison result;
In accordance with the detection signal, a driving circuit that performs on / off control of the main-side switching element and the synchronization-side switching element in a complementary manner,
The comparison circuit detects the case where the feedback signal crosses the reference voltage and generates the detection signal;
The drive circuit includes a one-shot pulse generation circuit that generates a one-shot pulse signal for turning on the main-side switching element according to the detection signal,
The frequency control circuit includes a current detection circuit that detects the first current and generates a control signal according to the current amount, and the reference current increases as the first current approaches zero according to the control signal. The power supply voltage control circuit according to appendix 1, wherein the voltage value of the voltage is increased.
(Appendix 7)
A power supply voltage control method for controlling the output voltage by complementary on / off control of the main-side switching element and the synchronous-side switching element according to the output voltage or output current,
Depending on the first current flowing through the synchronous side switching element or the coil current flowing through the choke coil, the main side switching element is turned on before the first current flows backward from the load side toward the synchronous side switching element. And a power supply voltage control method, wherein a switching frequency of the main-side switching element is varied.
(Appendix 8)
A DC-DC converter comprising the power supply voltage control circuit according to any one of appendices 1 to 6.
第1実施形態のDC−DCコンバータを示す回路図。The circuit diagram which shows the DC-DC converter of 1st Embodiment. (a)、(b)は、第1実施形態のDC−DCコンバータの動作を示すタイミングチャート。(A), (b) is a timing chart which shows operation | movement of the DC-DC converter of 1st Embodiment. 第2実施形態のDC−DCコンバータを示す回路図。The circuit diagram which shows the DC-DC converter of 2nd Embodiment. (a)、(b)は、第2実施形態のDC−DCコンバータの動作を示すタイミングチャート。(A), (b) is a timing chart which shows operation | movement of the DC-DC converter of 2nd Embodiment. 変形例のDC−DCコンバータを示す回路図。The circuit diagram which shows the DC-DC converter of a modification.
符号の説明Explanation of symbols
1,2,3 DC−DCコンバータ
10,20,30 制御回路(電源電圧制御回路)
11,12 比較回路(ヒステリシスコンパレータ)
13 RS−フリップフロップ回路(駆動回路)
14 電流検出回路(周波数制御回路)
15,16 インバータ回路(駆動回路)
21,22 比較回路(ヒステリシスコンパレータ)
23 D−フリップフロップ回路(駆動回路)
24 第3比較回路(周波数制御回路)
25,26 インバータ回路(駆動回路)
31 比較回路
32 1ショットフリップフロップ回路(1ショットパルス生成回路)
Q1 メイン側トランジスタ(メイン側スイッチング素子)
Q2 同期側トランジスタ(同期側スイッチング素子)
L1 チョークコイル
e2 第2基準電源(周波数制御回路)
1, 2, 3 DC-DC converter 10, 20, 30 Control circuit (power supply voltage control circuit)
11, 12 Comparison circuit (hysteresis comparator)
13 RS-flip-flop circuit (drive circuit)
14 Current detection circuit (frequency control circuit)
15, 16 Inverter circuit (drive circuit)
21, 22 Comparison circuit (hysteresis comparator)
23 D-flip-flop circuit (drive circuit)
24 Third comparison circuit (frequency control circuit)
25, 26 Inverter circuit (drive circuit)
31 Comparison circuit 32 1 shot flip-flop circuit (1 shot pulse generation circuit)
Q1 Main side transistor (Main side switching element)
Q2 Synchronization side transistor (Synchronous side switching element)
L1 Choke coil e2 Second reference power supply (frequency control circuit)

Claims (2)

  1. メイン側スイッチング素子と同期側スイッチング素子とを相補にオン・オフ制御することにより、出力電圧を制御する電源電圧制御回路であって、
    前記メイン側スイッチング素子のスイッチング周波数を可変する周波数制御回路と、
    前記メイン側スイッチング素子のオフタイミングを設定する第1基準電圧とメイン側スイッチング素子のオンタイミングを設定する第2基準電圧とを有するヒステリシスコンパレータを備え、前記出力電圧に比例したフィードバック信号と前記第1基準電圧との比較結果に基づいて第1検出信号を生成し、前記フィードバック信号と前記第2基準電圧との比較結果に基づいて第2検出信号を生成する比較回路と、
    前記第1検出信号に応じて、前記メイン側スイッチング素子をオフするとともに、前記第2検出信号に応じて、前記メイン側スイッチング素子をオンする駆動回路とを有し、
    前記周波数制御回路は、前記同期側スイッチング素子に流れる第1電流を検出して該第1電流の電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第1電流がゼロに近づくほど、前記第2基準電圧の電圧値を上昇させることを特徴とする電源電圧制御回路。
    A power supply voltage control circuit for controlling an output voltage by performing on / off control of a main side switching element and a synchronization side switching element in a complementary manner,
    A frequency control circuit that varies a switching frequency of the main-side switching element;
    A hysteresis comparator having a first reference voltage for setting off timing of the main-side switching element and a second reference voltage for setting on-timing of the main-side switching element, the feedback signal proportional to the output voltage and the first A comparison circuit that generates a first detection signal based on a comparison result with a reference voltage and generates a second detection signal based on a comparison result between the feedback signal and the second reference voltage;
    A drive circuit that turns off the main-side switching element according to the first detection signal and turns on the main-side switching element according to the second detection signal;
    The frequency control circuit includes a current detection circuit that detects a first current flowing through the synchronization-side switching element and generates a control signal corresponding to a current amount of the first current, and in response to the control signal, The power supply voltage control circuit, wherein the voltage value of the second reference voltage is increased as one current approaches zero.
  2. 請求項1に記載の電源電圧制御回路を備えたDC−DCコンバータ。 A DC-DC converter comprising the power supply voltage control circuit according to claim 1 .
JP2008275942A 2008-10-27 2008-10-27 Power supply voltage control circuit and DC-DC converter Expired - Fee Related JP5304173B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008275942A JP5304173B2 (en) 2008-10-27 2008-10-27 Power supply voltage control circuit and DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008275942A JP5304173B2 (en) 2008-10-27 2008-10-27 Power supply voltage control circuit and DC-DC converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013100145A Division JP5719404B2 (en) 2013-05-10 2013-05-10 Power supply voltage control circuit and power supply voltage control method

Publications (2)

Publication Number Publication Date
JP2010104207A JP2010104207A (en) 2010-05-06
JP5304173B2 true JP5304173B2 (en) 2013-10-02

Family

ID=42294301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008275942A Expired - Fee Related JP5304173B2 (en) 2008-10-27 2008-10-27 Power supply voltage control circuit and DC-DC converter

Country Status (1)

Country Link
JP (1) JP5304173B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013186721A (en) * 2012-03-08 2013-09-19 Toyota Motor Corp Power supply circuit and electronic control device using the same
JP2015097460A (en) 2013-11-15 2015-05-21 株式会社東芝 DC-DC converter
JP6361479B2 (en) * 2014-02-07 2018-07-25 株式会社デンソー Power converter
JP6115493B2 (en) * 2014-02-17 2017-04-19 株式会社デンソー Power converter
JP6115492B2 (en) * 2014-02-17 2017-04-19 株式会社デンソー Power converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006149056A (en) * 2004-11-18 2006-06-08 Matsushita Electric Ind Co Ltd Dc-dc converter

Also Published As

Publication number Publication date
JP2010104207A (en) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101264558B1 (en) Switching regulator and operation control method thereof
JP5195182B2 (en) Current mode control switching regulator
JP5211959B2 (en) DC-DC converter
JP5451123B2 (en) Power supply device, power supply control device, and control method for power supply device
US9584019B2 (en) Switching regulator and control method thereof
JP4997891B2 (en) DC-DC converter and control method of DC-DC converter
JP2009148111A (en) Dc-dc converter
US7876076B2 (en) Circuit for preventing through current in DC-DC converter
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP2006014559A (en) Dc/dc converter
JP5865028B2 (en) DC-DC converter
US10756627B2 (en) Enhanced switching regulator topology with adaptive duty control and seamless transition of operating modes
JP2006166667A (en) Switching regulator
JP2006333616A (en) Switching regulator control circuit/control method and power supply/electronic apparatus using them
JP5304173B2 (en) Power supply voltage control circuit and DC-DC converter
JP5973801B2 (en) Switching regulator control circuit
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP2010154706A (en) Control circuit and method of switching regulator, and switching regulator using the same
JP2009065753A (en) Switching regulator
JP2007135287A (en) Dc-dc converter
JP5719404B2 (en) Power supply voltage control circuit and power supply voltage control method
JP5584092B2 (en) DC-DC converter
JP6619662B2 (en) Switching regulator
JP2007028771A (en) Switching control circuit, dc-dc converter
JP5071145B2 (en) Control circuit, power supply control semiconductor integrated circuit, and DC-DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5304173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees