JP2005354860A - Controller of step-up voltage dc-dc converter - Google Patents
Controller of step-up voltage dc-dc converter Download PDFInfo
- Publication number
- JP2005354860A JP2005354860A JP2004175481A JP2004175481A JP2005354860A JP 2005354860 A JP2005354860 A JP 2005354860A JP 2004175481 A JP2004175481 A JP 2004175481A JP 2004175481 A JP2004175481 A JP 2004175481A JP 2005354860 A JP2005354860 A JP 2005354860A
- Authority
- JP
- Japan
- Prior art keywords
- soft start
- circuit
- signal
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、入力直流電圧を任意の大きさの直流電圧に非反転で変換する昇降圧型DC−DCコンバータの制御装置に関する。 The present invention relates to a control device for a step-up / step-down DC-DC converter that converts an input DC voltage into a DC voltage of any magnitude in a non-inverted manner.
図4は、従来の昇降圧型DC−DCコンバータの一例を示す回路構成図である。本昇降圧型DC−DCコンバータはコンバータ部10と、制御IC200およびその外付け回路部21からなる制御装置により構成されている。コンバータ部10は、入力端子INとの接地との間に直列接続された半導体スイッチQ1(PチャネルMOSFET)と転流ダイオードD1およびインダクタLからなる降圧回路11、並びに出力端子OUTと接地との間に直列接続された半導体スイッチQ2(NチャネルMOSFET)と転流ダイオードD2およびインダクタからなる昇圧回路12を備えていて、これら降圧回路11と昇圧回路12とは、半導体スイッチQ1と転流ダイオードD1の接続点と半導体スイッチQ2と転流ダイオードD2の接続点とがインダクタLを介して互いに接続されている。Cinは入力端子INと接地の間に接続されて入力電圧を安定させるためのコンデンサである。
FIG. 4 is a circuit configuration diagram showing an example of a conventional step-up / step-down DC-DC converter. The step-up / step-down DC-DC converter includes a
入力端子INには図示しないバッテリ等の直流電源が接続されて入力電圧Vinが供給されている。この昇降圧型DC−DCコンバータは、直流入力電圧を任意の直流電圧に非反転で変換するものであって、出力コンデンサCoutが半導体スイッチQ2と転流ダイオードD2の直列回路に対して並列に設けられ、出力端子OUTから出力コンデンサCoutの両端電圧を直流出力電圧Voutとして出力するように構成されている。
抵抗R1,R2から構成される電圧検出手段は直流出力電圧Voutを抵抗分圧する。抵抗R1,R2の接続部から得られる分圧信号は制御IC200の端子FBを介して演算増幅器31の反転入力端子に入力される。演算増幅器31の非反転入力端子には基準電圧源Vrefより出力される基準電圧が入力され、演算増幅器31はこれらの入力信号を比較することにより第1のエラー信号Verr1を生成し、コンパレータ35の非反転入力端子に入力する。エラー信号Verr1はまたレベルシフト回路33に入力されて一定電圧△Vlsレベルシフトした第2のエラー信号Verr2が生成される。第2のエラー信号Verr2はコンパレータ36の非反転入力端子に入力される。定電流源32とコンデンサCsはソフトスタート信号を生成するためのものであり、定電流源32から供給される定電流を端子CSを介してコンデンサCsに積分することにより、端子CSに時間と共に直線的に増加するソフトスタート信号が得られる。端子CSのソフトスタート信号はコンパレータ35,36のもう一つの非反転入力端子に入力される。三角波発振器34は所定の上限レベルと所定の下限レベルとの間で上昇と下降を繰り返す三角波を発生するもので、三角波発振器34より出力される三角波Voscはコンパレータ35,36の非反転入力端子に接続される。コンパレータ35,36はそれぞれ2つの非反転入力端子に入力される信号のうちレベルが小さい方の信号と反転入力端子に入力される信号の比較を行うもので、反転入力端子側の信号の方が大きければLo(ローレベル)の信号を出力し、非反転入力端子側の信号の方が大きければHi(ハイレベル)の信号を出力する。
A DC power source such as a battery (not shown) is connected to the input terminal IN and supplied with an input voltage Vin. This step-up / step-down DC-DC converter converts a DC input voltage into an arbitrary DC voltage in a non-inverted manner, and an output capacitor Cout is provided in parallel to the series circuit of the semiconductor switch Q2 and the commutation diode D2. The voltage across the output capacitor Cout is output from the output terminal OUT as the DC output voltage Vout.
The voltage detection means comprising resistors R1 and R2 divides the DC output voltage Vout by resistance. The divided voltage signal obtained from the connection portion of the resistors R1 and R2 is input to the inverting input terminal of the
ドライバ37は制御IC200の端子VCC1を介して入力電圧Vinをその電源として供給され、コンパレータ35の出力の論理を反転して半導体スイッチQ1を駆動する信号を生成し、制御IC200の端子OUT1Aを介して半導体スイッチQ1のゲートに入力する。ドライバ37は入力電圧Vinを電源としていることから、その出力電圧のハイレベルはVinと等しいものになる。
ドライバ38は制御IC200の端子VCC2を介して出力電圧Voutをその電源として供給され、コンパレータ36の出力の論理を反転せずに半導体スイッチQ2を駆動する信号を生成し、制御IC200の端子OUT1Bを介して半導体スイッチQ2のゲートに入力する。ドライバ38は出力電圧Voutを電源としていることから、その出力電圧のハイレベルはVoutと等しいものになる。
The
The
以上の構成からなる昇降圧型のDC−DCコンバータの動作について説明する。まず、コンデンサCsによる積分動作が完了している定常動作時について説明する。この場合、コンパレータ35,36においてソフトスタート信号は最大の値となっているため比較動作に無関係となっていて、コンパレータ35,36は三角波Voscと第1の誤差信号Verr1または第2の誤差信号Verr2との比較だけを行っている。すなわち、コンパレータ35は第1の誤差信号Verr1と三角波Voscを比較して半導体スイッチQ1のオンオフ信号を生成することにより降圧回路11の動作を制御し、コンパレータ36は第2の誤差信号Verr2と三角波Voscを比較して半導体スイッチQ2のオンオフ信号を生成することにより昇圧回路12の動作を制御して、所望の直流出力電圧Voutを得るものである。
The operation of the step-up / step-down DC-DC converter having the above configuration will be described. First, a description will be given of the steady operation in which the integration operation by the capacitor Cs is completed. In this case, since the soft start signal has the maximum value in the
以下では、半導体スイッチQ1のオン時比率をD1、半導体スイッチQ2のオン時比率をD2として、昇降圧型DC−DCコンバータの入力電圧Vinと出力電圧Voutとの関係について図5を参照しながら考察する。
まず、半導体スイッチQ2を常時オフ(すなわち、D2=0)とすると、入力電圧Vinと出力電圧Voutとが次式(1)で表される降圧型DC−DCコンバータとして動作する。これは図5(a)の場合に相当する。図5(a)に示すように、Verr1とVerr2のレベルが低いとVerr2が常に三角波Voscより小さくなり、OUT1Bが常にLo、すなわち半導体スイッチQ2が常時オフになる。
Hereinafter, the relationship between the input voltage Vin and the output voltage Vout of the step-up / step-down DC-DC converter will be considered with reference to FIG. 5, where the on-time ratio of the semiconductor switch Q1 is D1 and the on-time ratio of the semiconductor switch Q2 is D2. .
First, when the semiconductor switch Q2 is always off (that is, D2 = 0), the input voltage Vin and the output voltage Vout operate as a step-down DC-DC converter expressed by the following equation (1). This corresponds to the case of FIG. As shown in FIG. 5A, when the levels of Verr1 and Verr2 are low, Verr2 is always smaller than the triangular wave Vosc, and OUT1B is always Lo, that is, the semiconductor switch Q2 is always off.
(数1)
Vout=D1×Vin (0≦D1≦1) ・・・(1)
また、半導体スイッチQ1を常時オン(すなわち、D1=1)とすると、入力電圧Vinと出力電圧Voutとが次式(2)で表される昇圧型DC−DCコンバータとして動作する。これは図5(c)の場合に相当する。図5(c)に示すように、Verr1とVerr2のレベルが高いとVerr1が常に三角波Voscより大きくなり、OUT1Aが常にLo、すなわち半導体スイッチQ2が常時オンになる。
(Equation 1)
Vout = D1 × Vin (0 ≦ D1 ≦ 1) (1)
When the semiconductor switch Q1 is always on (that is, D1 = 1), the input voltage Vin and the output voltage Vout operate as a step-up DC-DC converter expressed by the following equation (2). This corresponds to the case of FIG. As shown in FIG. 5C, when the levels of Verr1 and Verr2 are high, Verr1 is always larger than the triangular wave Vosc, and OUT1A is always Lo, that is, the semiconductor switch Q2 is always on.
(数2)
Vout=Vin/(1−D2) (0≦D2≦1) ・・・(2)
さらに、降圧回路11と昇圧回路12を同時に動作させた場合、入力電圧Vinと出力電圧Voutとが次式(3)で表される昇降圧型DC−DCコンバータとして動作する。これは図5(b)の場合に相当する。これは三角波Voscの振幅△VoscがVerr1からVerr2へのシフト量△Vlsより大きく、かつVerr1とVerr2のレベルが三角波Voscと同程度で、Verr1とVerr2が両方とも三角波Voscとクロスする場合である。この場合は半導体スイッチQ1,Q2ともスイッチング動作を行う。
(Equation 2)
Vout = Vin / (1-D2) (0 ≦ D2 ≦ 1) (2)
Further, when the step-down
(数3)
Vout=(D1/(1−D2))×Vin
(0≦D1≦1,0≦D2≦1) ・・・(3)
昇降圧型DC−DCコンバータは、Vin>Voutでは(1)式で表される降圧型DC−DCコンバータとして動作し、Vin<Voutでは(2)式で表される昇圧型DC−DCコンバータとして動作する。Vin=Voutの近傍においては(3)式で表される昇降圧動作を行う。
次にソフトスタート機能について説明する。
PWM型のスイッチングレギュレータでは、レギュレータが起動した直後は出力電圧が不足しているためエラー信号Verrが最大値をとり、スイッチング素子(図4における半導体スイッチQ1,Q2に相当)のオン時比率が最大となる駆動パルスが出力される。しかし、起動直後では出力コンデンサ(図4のコンデンサCoutに相当)が未充電であるため、見かけ上出力電流は短絡状態とほぼ等しくなるため、インダクタ(図4のインダクタLに相当)に流れる電流が際限なく大きくなる、いわゆるラッシュ電流が発生する状態になる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が劣化もしくは破壊されるおそれがある。そこで起動時にレベルが時間と共に上昇または下降するソフトスタート信号を用いてスイッチング素子のオン幅を徐々に広げていくソフトスタート機能により、インダクタに流れる電流を徐々に増加させ、出力コンデンサも徐々に充電されていく方式がとられる。従来の昇降圧型DC−DCコンバータに対するソフトスタートとしては、降圧回路11と昇圧回路12に同じソフトスタート信号を適用するものが開示されている(例えば、特許文献1参照)。このような従来の昇降圧型DC−DCコンバータにおいては、定電流回路32から供給される定電流を図4のコンデンサCsで積分して得られる電圧がソフトスタート信号としてコンパレータ35,36の非反転入力端子に共通に入力される。コンデンサCsの両端電圧は初期値としてゼロクリアされていて、その後上述のように定電流回路32から供給される定電流を図4のコンデンサCsで積分することにより、時間と共に増加するソフトスタート信号を得ることができる。この三角波Voscと比較することによりソフトスタート機能を実現する。
Vout = (D1 / (1-D2)) × Vin
(0 ≦ D1 ≦ 1, 0 ≦ D2 ≦ 1) (3)
The step-up / step-down DC-DC converter operates as a step-down DC-DC converter expressed by equation (1) when Vin> Vout, and operates as a step-up DC-DC converter expressed by equation (2) when Vin <Vout. To do. In the vicinity of Vin = Vout, the step-up / step-down operation expressed by the equation (3) is performed.
Next, the soft start function will be described.
In the PWM type switching regulator, since the output voltage is insufficient immediately after starting the regulator, the error signal Verr takes the maximum value, and the on-time ratio of the switching elements (corresponding to the semiconductor switches Q1 and Q2 in FIG. 4) is maximum. A drive pulse is output. However, since the output capacitor (corresponding to the capacitor Cout in FIG. 4) is uncharged immediately after starting, the output current apparently becomes almost equal to the short-circuited state, so that the current flowing through the inductor (corresponding to the inductor L in FIG. 4) A state in which a so-called rush current is generated that becomes infinitely large is generated. Therefore, a large current flows through the inductor and the switching element, and these elements may be deteriorated or destroyed. Therefore, the soft start function that gradually increases the ON width of the switching element using a soft start signal whose level rises or falls with time at startup, gradually increases the current flowing through the inductor, and the output capacitor is also charged gradually. The method to go is taken. As a soft start for a conventional step-up / step-down DC-DC converter, one that applies the same soft start signal to the step-
特許文献1には、降圧回路11と昇圧回路12のスイッチング素子が、図6(c),(d)のOUT1A(降圧回路11のスイッチング素子の制御信号),OUT1B(昇圧回路12のスイッチング素子の制御信号)で示されるように、同じタイミングでオン・オフするソフトスタート制御が開示されている。図6は、説明の簡単化のためにVerr1およびVerr2を無視した、もしくはVerr1およびVerr2が非常に大きい場合に相当する波形図であり、図6(b)に示すように三角波Voscとソフトスタート信号であるCS端子の電圧(以下CS電圧と略記)を比較することにより、信号OUT1A,OUT1Bすなわち降圧回路11と昇圧回路12のスイッチング素子のオン・オフを決定している。時間と共に増加するCS電圧と三角波Voscの大小関係を比較して、CS電圧の方が小さければスイッチング素子をオフ、CS電圧の方が大きければスイッチング素子をオンする信号を生成することにより、徐々にオンの幅が広がっていくパルス列を作ることができる。このように、降圧回路11,昇圧回路12ともにオンの幅が殆どゼロの状態から始まり徐々にオンの幅が広がっていくソフトスタート動作を行えば、起動時における出力コンデンサの充電電流の急増を防止する、言い換えればラッシュ電流の発生を防止することができるため、図6(a)に示すように出力電圧Voutが滑らかに上昇していく。
In
しかしながら、昇圧回路12のスイッチング素子をドライブする信号OUT1Bが図6(d)のようにオンの幅が殆どゼロの状態から始まることができるのは、ドライバ37が図4のように出力電圧Voutから電源供給を受けるのではなく、入力電圧Vinから電源供給を受ける場合である。
図4のようにドライバ37が出力電圧Voutから電源供給を受ける場合は、出力電圧Voutがドライバ37における論理閾値(約1V)を超えるまでドライバ37が動作せず、図7(d)に示すように出力電圧Voutが論理閾値を超えてから初めてドライバ37が動作して昇圧回路12のスイッチング素子をドライブする信号OUT1Bを出力する。ドライバ37の電源としてVinではなくVoutを適用するのは、DC−DCコンバータが昇圧動作をする場合に備えてのことである。すなわち、ドライバ37の電源がVinであると、昇圧回路12のスイッチング素子をドライブする信号OUT1Bの最大電圧はVinまでにしかならないが、これではVout>Vinのときに半導体スイッチQ2の電流駆動能力が不十分なものになってしまうおそれがあるためである。
However, the signal OUT1B that drives the switching element of the
When the
半導体スイッチQ2の電流駆動能力を上げるためには、オン時の半導体スイッチQ2のゲート電圧をできるだけ高いものにしておく必要があり、そのためにドライバ37の電源として出力電圧Voutを供給する必要があるが、その場合は図7(d)のOUT1Bに従い昇圧回路12のスイッチング素子Q2がオンの幅がゼロとはみなされない状態からスイッチング動作を開始してしまう。この場合、半導体スイッチQ1,Q2にラッシュ電流が発生してしまうという問題がある。例えば、入力電圧Vinが小さく昇圧モードで起動する場合、昇圧回路12の半導体スイッチQ2が50%程度のオン時比率でスイッチング動作を開始すると、ラッシュ電流が発生する危険がある。すなわち、ソフトスタートモードにおいて半導体スイッチQ1,Q2がともにオン・オフ動作を行っていると、インダクタLに流れる電流はオン時に△I1=Vin・Ton/L増加し、オフ時に△I2=Vout・Toff/L減少するから、オン・オフ1周期では△I=△I1−△I2増加することになり、△I>0という条件が成り立つとインダクタLの電流が増加を続け、ラッシュ電流が発生する危険がある(Ton,Toffはそれぞれ図7に示すように半導体スイッチQ1,Q2のオン時間およびオフ時間)。これは、TonとToffがほぼ等しくなるオン時比率50%程度のときにVoutが想定値より低いような場合に起こりうる現象である。
In order to increase the current drive capability of the semiconductor switch Q2, it is necessary to make the gate voltage of the semiconductor switch Q2 as high as possible when it is turned on. For this reason, it is necessary to supply the output voltage Vout as a power source for the
半導体スイッチQ1だけがオン・オフし、半導体スイッチQ2がオフのままである図7のt=t0〜t1の期間では、半導体スイッチQ1のオン時に△I01=(Vin−Vout)・Ton/L増加し、オフ時に△I02=Vout・Toff/L減少することになり、半導体スイッチQ2もオン・オフしている場合に比べ電流の増加量が抑えられることになる。Voutが小さいため電流の減少量△I02は小さく、インダクタLに流れる電流はTonの期間で△I01増加し、Toffの期間はTonで増加した電流をほぼ維持することになる。このインダクタLに流れる電流が出力コンデンサCoutに積分されてVoutが上昇していくので、Voutを速く上昇させるにはTonでの電流増加を大きくすることがポイントになる。しかしながら、半導体スイッチQ2がオフのままである図7のt=t0〜t1の期間では、△I1=Vin・Ton/Lではなく△I01=(Vin−Vout)・Ton/Lで増加するため、Voutの増加が想定値(設計値)より低くなってしまうことがある。この場合に、上述の△I>0という条件が成り立ってラッシュ電流が発生する危険がある。ラッシュ電流が発生すると、図7のt=t1以降に示すようにVoutも急激に増加することになる。 In the period from t = t0 to t1 in FIG. 7 where only the semiconductor switch Q1 is turned on / off and the semiconductor switch Q2 is kept off, ΔI01 = (Vin−Vout) · Ton / L increases when the semiconductor switch Q1 is turned on. Then, ΔI02 = Vout · Toff / L decreases at the time of OFF, and the increase in current is suppressed compared to the case where the semiconductor switch Q2 is also ON / OFF. Since Vout is small, the current decrease amount ΔI02 is small, the current flowing through the inductor L increases by ΔI01 during the Ton period, and the current increased by Ton is substantially maintained during the Toff period. Since the current flowing through the inductor L is integrated into the output capacitor Cout and Vout increases, it is important to increase the current increase at Ton in order to increase Vout quickly. However, in the period of t = t0 to t1 in FIG. 7 in which the semiconductor switch Q2 remains off, ΔI01 = (Vin−Vout) · Ton / L instead of ΔI1 = Vin · Ton / L. An increase in Vout may be lower than an assumed value (design value). In this case, there is a risk that a rush current is generated by satisfying the above condition of ΔI> 0. When the rush current is generated, Vout also rapidly increases as shown after t = t1 in FIG.
本発明はこのような点に鑑みてなされたものであり、悪条件においてもソフトスタート時にラッシュ電流が発生することのない、昇降圧型DC−DCコンバータの制御装置を提供することにある。 The present invention has been made in view of these points, and it is an object of the present invention to provide a control device for a step-up / step-down DC-DC converter that does not generate a rush current even at a soft start even under adverse conditions.
そこで、上記課題を解決するために、請求項1に係る発明は、第1のスイッチング素子を有する降圧回路と第2のスイッチング素子を有する昇圧回路が入力端子と出力端子の間に設けられたDC−DCコンバータを制御して、定常時は前記入力端子に入力される直流入力電圧を目標電圧値に等しい直流出力電圧に変換して前記出力端子から出力し、起動時は前記第1および第2のスイッチング素子のオン時比率を時間の経過と共に漸増するソフトスタート動作を前記降圧回路と昇圧回路のそれぞれで行うことにより前記直流出力電圧を前記目標電圧値より充分低いレベルから前記目標電圧値に向け緩やかに立ち上げるソフトスタートを行う昇降圧型DC−DCコンバータの制御装置において、前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作より遅れて開始することを特徴とする。
In order to solve the above problem, the invention according to
請求項2に係る発明は、請求項1に係る発明において、前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作が完了してから開始し、前記降圧回路のソフトスタートが開始するまでは前記第2のスイッチング素子をオフに保つことを特徴とする。
請求項3に係る発明は、請求項1または2に係る発明において、前記起動時にレベルが時間と共に上昇または下降する第1および第2のソフトスタート信号を生成するソフトスタート信号生成手段、所定の上限レベルと下限レベルの間で上昇と下降を繰り返す発振信号を生成する発振手段、前記起動時に前記第1のソフトスタート信号と前記発振信号の比較結果に基づき前記降圧回路のソフトスタート動作を制御する第1の比較制御手段、前記起動時に前記第2のソフトスタート信号と前記発振信号の比較結果に基づき前記昇圧回路のソフトスタート動作を制御する第2の比較制御手段、を有し、前記第1のソフトスタート信号が所定値に達してから前記第2のソフトスタート信号のレベルの上昇または下降を開始することを特徴とする。
The invention according to
The invention according to
請求項4に係る発明は、請求項3に係る発明において、前記直流出力電圧を検出する電圧検出回路と、前記電圧検出手段の出力電圧値を基準電圧値と比較して第1の誤差信号を出力する誤差増幅回路と、第1の誤差信号を一定電圧レベルシフトして第2の誤差信号を得る第1のレベルシフト回路を備え、前記第1のスイッチング素子がPチャネルMOSFETであり、前記第2のスイッチング素子がNチャネルMOSFETであり、前記第1の比較制御手段が前記第1の誤差信号および前記第1のソフトスタート信号と前記発振信号とを比較する第1のコンパレータ回路および該第1のコンパレータ回路の出力に基づき前記PチャネルMOSFETのゲートに駆動信号を出力する第1のドライブ回路を有し、前記第2の比較制御手段が前記第2の誤差信号および前記第2のソフトスタート信号と前記発振信号とを比較する第2のコンパレータ回路および該第2のコンパレータ出力回路の出力に基づき前記NチャネルMOSFETのゲートに駆動信号を出力する第1のドライブ回路を有することを特徴とする。 According to a fourth aspect of the present invention, in the third aspect of the present invention, the first error signal is obtained by comparing the output voltage value of the voltage detection circuit for detecting the DC output voltage with a reference voltage value. An error amplifying circuit for outputting, a first level shift circuit for obtaining a second error signal by shifting the first error signal by a constant voltage level, wherein the first switching element is a P-channel MOSFET, The first switching circuit compares the first error signal, the first soft start signal, and the oscillation signal, and the first switching circuit is an N-channel MOSFET. A first drive circuit for outputting a drive signal to the gate of the P-channel MOSFET based on the output of the comparator circuit, and the second comparison control means includes the first comparison control means. And a first comparator that outputs a drive signal to the gate of the N-channel MOSFET based on the second comparator circuit that compares the error signal and the second soft start signal with the oscillation signal and the output of the second comparator output circuit. Drive circuit.
請求項5に係る発明は、請求項3または4に係る発明において、前記ソフトスタート信号生成手段がコンデンサおよび該コンデンサを充電して前記第1のソフトスタート信号を生成する定電流回路、および第1のソフトスタート信号を一定電圧レベルシフトして第2のソフトスタート信号を得る第2のレベルシフト回路を有することを特徴とする。
請求項6に係る発明は、請求項3または4に係る発明において、前記ソフトスタート信号生成手段が、第1のソフトスタート信号生成する第1のカウンタおよび第1のD/Aコンバータ、第2のソフトスタート信号生成する第2のカウンタおよび第2のD/Aコンバータとを有し、前記第1のカウンタのカウント値が所定値に達してから前記第2のカウンタのカウント動作を開始することを特徴とする。
The invention according to claim 5 is the invention according to
The invention according to claim 6 is the invention according to
昇降圧型DC−DCコンバータにおいて、入力電圧Vinより高い出力電圧Voutを得る場合の起動時においても、降圧回路のソフトスタート動作が完了もしくはほぼ完了し、DC−DCコンバータの入力電圧Vinと出力電圧Voutがほぼ等しくなってから昇圧回路のソフトスタート動作を開始するようにしたため、ラッシュ電流を大幅に低減することができる。 In the step-up / step-down DC-DC converter, even when the output voltage Vout higher than the input voltage Vin is started, the soft start operation of the step-down circuit is completed or almost completed, and the input voltage Vin and the output voltage Vout of the DC-DC converter are completed. Since the soft start operation of the booster circuit is started after the currents are substantially equal, the rush current can be greatly reduced.
以下、本発明の実施形態として、昇圧を行う場合でも、出力電圧Voutが十分高くなってから、すなわち最初は降圧回路のみでソフトスタート動作を行い出力電圧が降圧回路で得られる上限Vinに等しいかもしくはその近傍になってから、昇圧回路の半導体スイッチのソフトスタート動作を開始させるものについて、図面を参照して詳細に説明する。 Hereinafter, as an embodiment of the present invention, even when boosting is performed, after the output voltage Vout becomes sufficiently high, that is, whether the output voltage is equal to the upper limit Vin obtained by the first step-down circuit and the output voltage is equal to the upper limit Vin obtained by the step-down circuit. Alternatively, what starts the soft start operation of the semiconductor switch of the booster circuit after reaching the vicinity will be described in detail with reference to the drawings.
図1は、本発明の第1の実施形態を示す回路図であり、図4と共通する部分は同一符号を付して、その説明は省略する。また、図2にその波形図を示す。制御IC20は図4の制御IC200に対し、レベルシフト回路40が追加され、その出力が上述のCS電圧の替わりにコンパレータ36の非反転入力端子に接続されているものになっている。すなわち、降圧回路11に対しては、コンデンサCsの両端電圧であるCS1がソフトスタート信号として与えられ、昇圧回路12に対してはCS1をレベルシフト回路40によりVSFTレベルシフトしたCS2がソフトスタート信号として与えられることになる。なお、ソフトスタート信号CS2のレベルは制御IC20の基準電位(接地)以下にはなれないので、ソフトスタート信号CS2のレベルの変化はソフトスタート信号CS1がVSFTに達してから開始することになる。レベルシフト回路40によるレベルシフト量VSFTを三角波Voscの振幅△Voscと同程度の大きさにすることにより、図2に示すように時刻t=t1にて降圧回路11のソフトスタート動作を完了してから(t1までは半導体スイッチQ2がオフのままであるため、昇降圧DC−DCコンバータは降圧回路11のみが動作している)、半導体スイッチQ2のオン・オフすなわち昇圧回路12のソフトスタート動作が開始する。昇圧回路12のソフトスタート動作が開始する前に降圧回路11のソフトスタート動作が完了していて、出力電圧Voutが十分高くなっているため、オンの幅が殆どゼロの状態から始まる昇圧回路12のソフトスタート動作を開始することができ、昇圧回路12が動作を開始してもラッシュ電流が発生することもない。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention. Components common to those in FIG. FIG. 2 shows the waveform diagram. The
図3は、本発明の第2の実施形態を示す回路図であり、図1と共通する部分は同一符号を付して、その説明は省略する。また、その波形図は図2と同様であるので省略する。第2の実施の形態は、ソフトスタート信号を定電流をコンデンサに積分して得るアナログ方式ではなく、カウンタとD/Aコンバータによるデジタル方式で生成するものである。そのため、外付け回路21aには図1,4の外付け回路21にあったコンデンサCsが省かれている。さらに制御IC20aには図1の制御IC20にあった定電流源32,レベルシフト回路40も省かれている。コンデンサCs,定電流源32,レベルシフト回路40に替わってソフトスタート信号CS1,CS2を生成するのが、降圧用カウンタ50,第1のD/Aコンバータ51,昇圧用カウンタ52,第2のD/Aコンバータ53,デコーダ54,インバータゲート55およびANDゲート56,57である。また、CLKは一定周波数のクロック信号である。降圧用カウンタ50からはn本の信号線からなるデータラインが第1のD/Aコンバータ51およびデコーダ54に入力される。第1のD/Aコンバータ51は降圧用カウンタ50から入力されるnビットのデジタルデータをアナログ信号に変換してソフトスタート信号CS1としてコンパレータ35の非反転入力に入力する。昇圧用カウンタ52からはn本の信号線からなるデータラインが第2のD/Aコンバータ53およびに入力される。第2のD/Aコンバータ53は昇圧用カウンタ52から入力されるnビットのデジタルデータをアナログ信号に変換してソフトスタート信号CS2としてコンパレータ36の非反転入力に入力する。デコーダ54は降圧用カウンタ50から入力されるnビットのデジタルデータが所定値になったらHiを、それ以外はLoを出力するものである。デコーダ54の出力はANDゲート57に入力されるとともに、インバータゲート55により反転されてANDゲート56に入力される。ANDゲート56,57にはクロック信号CLKが共通に入力されるとともに、その出力はそれぞれ降圧用カウンタ50および昇圧用カウンタ52にカウントクロックとして入力される。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention, and parts common to FIG. The waveform diagram is the same as FIG. In the second embodiment, the soft start signal is generated not by an analog method obtained by integrating a constant current into a capacitor but by a digital method using a counter and a D / A converter. For this reason, the
この回路部分の動作は以下のとおりである。まず図示しない制御回路により降圧用カウンタ50および昇圧用カウンタ52が初期リセットされる。リセットが解除されると、デコーダ54の出力はLoであるので、降圧用カウンタ50のカウント動作のみが開始される。降圧用カウンタのカウント値は単調に増加していくので、降圧回路11に与えられるソフトスタート信号CS1も図2と同様に単調に増加していく。降圧用カウンタ51のカウント値が所定値に達するまではデコーダ54の出力がLoであるため昇圧用カウンタ52はカウントクロックが入力されず、昇圧用カウンタ52のカウント値は初期値のまま、すなわちCS2が生成されない状態となっている。降圧用カウンタ51のカウント値が所定値に達するとデコーダ54の出力がHiになると、今度はカウントクロックが昇圧用カウンタのみに入力されるようになるため、図2と同様に昇圧回路12用ソフトスタート信号CS2が降圧回路11用ソフトスタート信号CS1に遅れて生成されることになる。ここでデコーダ54が検出する所定値を調整することにより、実施例1と同様の動作を実現することができる。
The operation of this circuit portion is as follows. First, the step-
なお、上述の説明においてソフトスタート信号を単調増加するものとして説明してきたが、電圧検出手段の出力レベルやドライバ37,38の論理を適宜反転させることにより、単調減少するソフトスタート信号を適用することも可能である。
In the above description, the soft start signal has been described as monotonically increasing, but a soft start signal that monotonously decreases by applying appropriate inversion of the output level of the voltage detection means and the logic of the
10 コンバータ部
11 降圧回路
12 昇圧回路
20,20a 制御IC
21,21a 外付け回路部
31 演算増幅器
32 定電流源
33,40 レベルシフト回路
34 三角波発振器
35,36 コンパレータ
37,38 ドライバ
50 降圧用カウンタ
52 昇圧用カウンタ
51,53 D/Aコンバータ
54 デコーダ
55 インバータゲート
56,57 ANDゲート
Q1 半導体スイッチ(PチャネルMOSFET)
Q2 半導体スイッチ(NチャネルMOSFET)
D1,D2 ダイオード
L インダクタ
Cout 出力コンデンサ
Cs コンデンサ
R2,R2 抵抗
Vin 入力電圧
Vout 出力電圧
Vref 基準電圧
CS1,CS2 ソフトスタート信号
Verr1,Verr2 エラー信号
10
21, 21a
Q2 Semiconductor switch (N-channel MOSFET)
D1, D2 Diode L Inductor Cout Output capacitor Cs Capacitor R2, R2 Resistance Vin Input voltage Vout Output voltage Vref Reference voltage CS1, CS2 Soft start signal Verr1, Verr2 Error signal
Claims (6)
前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作より遅れて開始することを特徴とする昇降圧型DC−DCコンバータの制御装置。 A step-down circuit having a first switching element and a step-up circuit having a second switching element control a DC-DC converter provided between an input terminal and an output terminal, and are input to the input terminal in a steady state. A soft start operation is performed in which a DC input voltage is converted into a DC output voltage equal to a target voltage value and output from the output terminal, and the on-time ratio of the first and second switching elements is gradually increased over time at the time of startup. In a control device for a step-up / step-down DC-DC converter that performs a soft start by gradually increasing the DC output voltage from a level sufficiently lower than the target voltage value toward the target voltage value by performing each of the step-down circuit and the step-up circuit. ,
A control device for a step-up / step-down DC-DC converter, wherein a soft start operation of the step-up circuit is started later than a soft start operation of the step-down circuit.
前記第1のソフトスタート信号が所定値に達してから前記第2のソフトスタート信号のレベルの上昇または下降を開始することを特徴とする請求項1または2に記載の昇降圧型DC−DCコンバータの制御装置。 Soft start signal generating means for generating first and second soft start signals whose levels rise or fall with time at the time of startup, and oscillation that generates an oscillation signal that repeatedly rises and falls between a predetermined upper limit level and lower limit level Means for controlling a soft start operation of the step-down circuit based on a comparison result between the first soft start signal and the oscillation signal at the time of startup, and the second soft start signal at the time of startup Second comparison control means for controlling the soft start operation of the booster circuit based on the comparison result of the oscillation signal;
3. The step-up / step-down DC-DC converter according to claim 1, wherein the second soft start signal starts increasing or decreasing after the first soft start signal reaches a predetermined value. 4. Control device.
前記第1のスイッチング素子がPチャネルMOSFETであり、前記第2のスイッチング素子がNチャネルMOSFETであり、前記第1の比較制御手段が前記第1の誤差信号および前記第1のソフトスタート信号と前記発振信号とを比較する第1のコンパレータ回路および該第1のコンパレータ回路の出力に基づき前記PチャネルMOSFETのゲートに駆動信号を出力する第1のドライブ回路を有し、前記第2の比較制御手段が前記第2の誤差信号および前記第2のソフトスタート信号と前記発振信号とを比較する第2のコンパレータ回路および該第2のコンパレータ出力回路の出力に基づき前記NチャネルMOSFETのゲートに駆動信号を出力する第1のドライブ回路を有することを特徴とする請求項3に記載の昇降圧型DC−DCコンバータの制御装置。 A voltage detection circuit for detecting the DC output voltage; an error amplifier circuit for outputting a first error signal by comparing an output voltage value of the voltage detection means with a reference voltage value; and a first error signal at a constant voltage level. A first level shift circuit for shifting to obtain a second error signal;
The first switching element is a P-channel MOSFET, the second switching element is an N-channel MOSFET, and the first comparison control means includes the first error signal, the first soft start signal, and the A first comparator circuit for comparing the oscillation signal and a first drive circuit for outputting a drive signal to the gate of the P-channel MOSFET based on the output of the first comparator circuit; Based on the output of the second comparator circuit for comparing the second error signal, the second soft start signal and the oscillation signal, and the output of the second comparator output circuit, a drive signal is applied to the gate of the N-channel MOSFET. The step-up / step-down DC-DC according to claim 3, further comprising a first drive circuit for outputting. The control device of the converter.
A first counter for generating a first soft start signal and a first D / A converter; a second counter for generating a second soft start signal; and a second D / A converter; The step-up / step-down DC-DC converter according to claim 3 or 4, wherein the count operation of the second counter is started after the count value of the first counter reaches a predetermined value. Control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175481A JP4487649B2 (en) | 2004-06-14 | 2004-06-14 | Control device for step-up / step-down DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175481A JP4487649B2 (en) | 2004-06-14 | 2004-06-14 | Control device for step-up / step-down DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005354860A true JP2005354860A (en) | 2005-12-22 |
JP4487649B2 JP4487649B2 (en) | 2010-06-23 |
Family
ID=35588835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004175481A Expired - Lifetime JP4487649B2 (en) | 2004-06-14 | 2004-06-14 | Control device for step-up / step-down DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4487649B2 (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819851B1 (en) * | 2006-06-09 | 2008-04-08 | 한국과학기술원 | DC/DC step-up converter and control method thereof |
JP2008099503A (en) * | 2006-10-16 | 2008-04-24 | Yaskawa Electric Corp | Power converter with electric double-layer capacitor applied, and charging method of the electric double-layer capacitor |
KR100946795B1 (en) | 2007-12-28 | 2010-03-11 | 인하대학교 산학협력단 | Step-Down Digital to Digital Converter using low power buffer |
JP2010279128A (en) * | 2009-05-27 | 2010-12-09 | Nec Corp | Dc-dc converter and start control method thereof |
JP2012090476A (en) * | 2010-10-21 | 2012-05-10 | Fujitsu Telecom Networks Ltd | Power supply unit |
JP2012135211A (en) * | 2006-06-16 | 2012-07-12 | Fujitsu Semiconductor Ltd | Control circuit for step-up/down dc-dc converter, control method for step-up/down dc-dc converter, and step-up/down dc-dc converter |
WO2012144178A1 (en) * | 2011-04-22 | 2012-10-26 | シャープ株式会社 | Backlight system |
JP2013013165A (en) * | 2011-06-28 | 2013-01-17 | Nichicon Corp | Ac/dc conversion device |
JP2014131441A (en) * | 2012-12-28 | 2014-07-10 | Auto Network Gijutsu Kenkyusho:Kk | Step-up/down circuit |
US9203383B2 (en) | 2013-03-14 | 2015-12-01 | Sandisk Technologies Inc. | Digital soft start with continuous ramp-up |
JP2016082647A (en) * | 2014-10-14 | 2016-05-16 | 株式会社オートネットワーク技術研究所 | Transformer |
DE102015115637A1 (en) * | 2015-09-16 | 2017-03-16 | Borgwarner Ludwigsburg Gmbh | Method for limiting the inrush current of a boost converter |
CN108712074A (en) * | 2018-05-30 | 2018-10-26 | 上海建桥学院 | Step-up/step-down dc-dc converter and its control of soft method |
CN109952704A (en) * | 2016-11-14 | 2019-06-28 | 西门子瑞士有限公司 | Amplifier circuit and method for running amplifier circuit |
JP2020014346A (en) * | 2018-07-19 | 2020-01-23 | 住友電気工業株式会社 | Power conversion device |
CN117040263A (en) * | 2023-08-03 | 2023-11-10 | 北京伽略电子股份有限公司 | Soft start circuit |
-
2004
- 2004-06-14 JP JP2004175481A patent/JP4487649B2/en not_active Expired - Lifetime
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819851B1 (en) * | 2006-06-09 | 2008-04-08 | 한국과학기술원 | DC/DC step-up converter and control method thereof |
JP2012135211A (en) * | 2006-06-16 | 2012-07-12 | Fujitsu Semiconductor Ltd | Control circuit for step-up/down dc-dc converter, control method for step-up/down dc-dc converter, and step-up/down dc-dc converter |
JP2008099503A (en) * | 2006-10-16 | 2008-04-24 | Yaskawa Electric Corp | Power converter with electric double-layer capacitor applied, and charging method of the electric double-layer capacitor |
KR100946795B1 (en) | 2007-12-28 | 2010-03-11 | 인하대학교 산학협력단 | Step-Down Digital to Digital Converter using low power buffer |
JP2010279128A (en) * | 2009-05-27 | 2010-12-09 | Nec Corp | Dc-dc converter and start control method thereof |
JP2012090476A (en) * | 2010-10-21 | 2012-05-10 | Fujitsu Telecom Networks Ltd | Power supply unit |
WO2012144178A1 (en) * | 2011-04-22 | 2012-10-26 | シャープ株式会社 | Backlight system |
JP2013013165A (en) * | 2011-06-28 | 2013-01-17 | Nichicon Corp | Ac/dc conversion device |
JP2014131441A (en) * | 2012-12-28 | 2014-07-10 | Auto Network Gijutsu Kenkyusho:Kk | Step-up/down circuit |
US9203383B2 (en) | 2013-03-14 | 2015-12-01 | Sandisk Technologies Inc. | Digital soft start with continuous ramp-up |
JP2016082647A (en) * | 2014-10-14 | 2016-05-16 | 株式会社オートネットワーク技術研究所 | Transformer |
DE102015115637A1 (en) * | 2015-09-16 | 2017-03-16 | Borgwarner Ludwigsburg Gmbh | Method for limiting the inrush current of a boost converter |
US9812955B2 (en) | 2015-09-16 | 2017-11-07 | Borgwarner Ludwigsburg Gmbh | Method for limiting the starting current of a step-up-converter |
CN109952704A (en) * | 2016-11-14 | 2019-06-28 | 西门子瑞士有限公司 | Amplifier circuit and method for running amplifier circuit |
CN109952704B (en) * | 2016-11-14 | 2023-07-21 | 西门子瑞士有限公司 | Amplifier circuit and method for operating an amplifier circuit |
CN108712074A (en) * | 2018-05-30 | 2018-10-26 | 上海建桥学院 | Step-up/step-down dc-dc converter and its control of soft method |
CN108712074B (en) * | 2018-05-30 | 2019-09-27 | 上海建桥学院 | Step-up/step-down dc-dc converter and its control of soft method |
JP2020014346A (en) * | 2018-07-19 | 2020-01-23 | 住友電気工業株式会社 | Power conversion device |
JP7059140B2 (en) | 2018-07-19 | 2022-04-25 | 住友電気工業株式会社 | Power converter |
CN117040263A (en) * | 2023-08-03 | 2023-11-10 | 北京伽略电子股份有限公司 | Soft start circuit |
CN117040263B (en) * | 2023-08-03 | 2024-04-12 | 北京伽略电子股份有限公司 | Soft start circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4487649B2 (en) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5195182B2 (en) | Current mode control switching regulator | |
JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
JP5504685B2 (en) | Switching regulator and operation control method thereof | |
JP5211959B2 (en) | DC-DC converter | |
KR101131262B1 (en) | Current mode control type switching regulator | |
JP5287030B2 (en) | DC-DC converter and control method | |
US7804285B2 (en) | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison | |
JP4618339B2 (en) | DC-DC converter | |
US8471543B2 (en) | DC-DC converter with slope compensation circuit and DC voltage conversion method thereof | |
JP5332248B2 (en) | Power supply | |
JP4791762B2 (en) | Switching regulator control circuit, power supply device using the same, and electronic equipment | |
JP4857925B2 (en) | Multi-output DC / DC converter | |
JP4487649B2 (en) | Control device for step-up / step-down DC-DC converter | |
JP2008228514A (en) | Switching regulator and operation control method therefor | |
JP2007282354A (en) | Switching control circuit | |
JP5456495B2 (en) | Buck-boost switching power supply control circuit, buck-boost switching power supply, and buck-boost switching power supply control method | |
JP2009225642A (en) | Power supply apparatus and semiconductor integrated circuit apparatus | |
JP5304173B2 (en) | Power supply voltage control circuit and DC-DC converter | |
JP4938425B2 (en) | Switching control circuit | |
JP5515390B2 (en) | Switching power supply | |
JP4983275B2 (en) | DC / DC converter | |
JP2006174630A (en) | Method and circuit for controlling switching regulator and power supply unit | |
JP5071145B2 (en) | Control circuit, power supply control semiconductor integrated circuit, and DC-DC converter | |
JP2013150550A (en) | Power supply voltage control circuit and power supply voltage control method | |
JP2010161915A (en) | Switching control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4487649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |