JP5801861B2

JP5801861B2 - メモリ用の複数電力モードシステムおよび方法

Info

Publication number: JP5801861B2
Application number: JP2013247313A
Authority: JP
Inventors: フェン・ワン
Original assignee: クアルコム，インコーポレイテッド
Priority date: 2009-04-02
Filing date: 2013-11-29
Publication date: 2015-10-28
Anticipated expiration: 2030-04-02
Also published as: JP2012523052A; TW201109911A; CN102365605B; EP2414910A1; JP5484560B2; CN102365605A; US8230239B2; US20100257379A1; WO2010115136A1; JP2014078251A

Description

本開示は一般にはデジタルメモリサブシステムに関し、より具体的には、メモリサブシステム内でメモリチャネルの電力管理を提供する方法およびシステムに関する。

プロセッサの性能の向上およびマルチコア、マルチスレッドプロセッサの進歩により、メモリの帯域幅および容量を拡大する必要性が急速に高まってきている。データの帯域幅および容量に対する需要の増加に対応するため、メモリサブシステムは動作周波数および密度の両方を高めることを余儀なくされている。多くの従来型のシステムは、フィードバック冷却システム(feedback cooling systems)を介したシステムレベルの温度制御および/またはシステムレベルの電圧/電流制御を伴う電力管理を提供している。冷却システムは、メモリサブシステム全体の過熱を軽減するように設計されている。こうした高密度メモリシステムに十分な冷却能力を提供する冷却システムを設計することは、冷却システムがメモリチップの密度の上昇に対応しなければならないため、難しいことがある。

モバイル機器の高電力消費も、依然として難題である。ハイエンドのモバイル機器、例えば携帯電話やPDAの高帯域幅要件が問題を深刻化させている。メモリチャネルは、その電力モードまたは状態により異なる量の電力を消費するが、電力モードはまた、メモリ帯域幅に影響を与える。「パワーダウン」状態は、メモリチャネルをシャットオフするため最低限の電力を使用するが、パワーダウン状態にある間はメモリチャネルにアクセスできない。パワーダウン状態への出入りは、性能オーバーヘッドが大きいこともある。「動作」状態では、メモリチャネルはより多くの電力を消費するが、メモリ要求に応じる準備ができている。

メモリチャネルの動作状態には、複数のレベルまたは電力モードがありうる。一般に、スループットまたは帯域幅が大きいレベルでは、電力要件は厳しくなる。多くの現在のメモリシステムは、ワイヤボンドまたはオフチップのダブルデータレート(DDR)メモリを使用する。DDRメモリとプロセッサとの相互接続の数は限られており、そのため別個の入力/出力およびV_ddで複数のチャネルをサポートするのは難しい。他のシステムは、メモリチャネルをパワーダウンさせる技術を使用する。チャネルをパワーダウンさせると、チャネルにアクセスできず、パワーダウン状態への出入りに性能オーバーヘッドがある。

そこで、メモリの帯域幅または容量に大きな影響を与えずにメモリデバイスの電力消費を減らすことが望まれる。

複数の電力モードをサポートするメモリ電力管理システムが開示される。メモリ電力管理システムは、メモリコントローラ、スループット検出器、電力制御論理部および電力制御デバイスを含むことができる。メモリコントローラは、メモリチャネルを制御する。スループット検出器は、メモリチャネルの要求スループットを検出する。電力制御論理部は、メモリチャネルの要求スループットに対応する所望電力モードを判断し、所望電力モードは、複数の電力モードのうちの1つである。電力制御デバイスは所望電圧をメモリチャネルに供給し、所望電圧は所望電力モードに対応する。

スループット検出器および電力制御論理部はメモリコントローラの一部であってよい。電力制御デバイスは、供給電圧を受け取るための電圧インプット、および供給電圧を所望電圧に変えるための電力回路を含む電圧レギュレータであってよい。電力制御デバイスは、各々が複数の電力モードのうちの1つに対応する複数の選択可能な電圧、および複数の選択可能な電圧から所望電圧を選択するセレクタデバイスを含む電圧セレクタであってよい。複数の選択可能な電圧は、電力管理回路によって供給されうる。メモリ電力管理システムは、スループット検出器を組み入れたメモリクロスバーを含むことができる。電力制御デバイスはまた、所望電圧をメモリコントローラに供給することができる。

メモリ電力管理システムは、各々がマルチチャネルメモリの1つのチャネルを制御する、マルチチャネルメモリを制御する複数のメモリコントローラを含むことができる。マルチチャネルメモリでは、スループット検出器は、各メモリチャネルの要求スループットを検出することができ、電力制御論理部は、各メモリチャネルの要求スループットに対応する当該メモリチャネルの所望電力モードを判断することができ、電力制御デバイスは、マルチチャネルメモリの各メモリチャネルに所望電圧を供給することができ、各メモリチャネルの所望電圧は、当該メモリチャネルの所望電力モードに対応する。

また、メモリチャネルに印加される電力を制御する方法が開示される。本方法は、メモリチャネルの要求スループットを検出し、要求スループットに関係する所望電圧を判断し、電圧デバイスに所望電圧を要求し、メモリチャネルに所望電圧を印加する機能を実行する。本方法はまた、メモリチャネルに供給されている現在の電圧と所望電圧とが異なるか否か判断すること、ならびにメモリチャネルに供給されている現在の電圧と所望電圧とが異なるときのみ要求および印加する機能を実行することを含むことができる。本方法は、要求および印加する機能が実行されるときを、メモリチャネルに供給されている現在の電圧と所望電圧とが異なり、所望電圧が閾値持続時間において変化しないときのみに限定することができる。あるいは、メモリチャネルに供給されている現在の電圧と所望電圧とが異なり、所望電圧が閾値持続時間の少なくとも一部において変化しないときのみ、要求および印加する機能が実行される。

所望電圧を判断する機能は、要求スループットを1組の閾値スループット値と比較すること、および要求スループットに最も近いが要求スループットを下回る閾値スループット値に関連する閾値電圧値に等しい所望電圧を設定することを含むことができる。あるいは、所望電圧を判断する機能は、スループットを電圧に関係付ける機能に要求スループットを結び付けること、および要求スループットに結び付いたときに機能の結果に等しい所望電圧を設定することを含むことができる。

また、スループット検出器システム、電力制御論理部システムおよび電力モード供給システムを含むマルチチャネルメモリ向けのメモリ電力制御装置が開示される。スループット検出器システムは、マルチチャネルメモリの各チャネルの要求スループットを判断する。電力制御論理部システムは、マルチチャネルメモリの各チャネルの要求スループットに関連する所望電力モードを判断する。電力モード供給システムは、電力制御論理部システムによって制御されており、マルチチャネルメモリの各チャネルに所望電圧を供給する。メモリ電力制御装置はまた、スループット検出器システムを組み入れた複数のメモリコントローラを含むことができる。あるいは、メモリ電力制御装置は、スループット検出器システムを組み入れたメモリクロスバーを含むことができる。

メモリ電力制御装置はまた、各々がマルチチャネルメモリの1つのチャネルを制御する複数のメモリコントローラを含むことができる。スループット検出器システムおよび電力制御論理部システムは、複数のメモリコントローラに組み入れられてよい。

電力モード供給システムは、電力管理回路および電力配分回路を含むことができる。電力管理回路は、複数の選択可能な電圧を提供する。マルチチャネルメモリの各チャネルの所望電圧は、複数の選択可能な電圧のうちの1つである。電力配分回路は、マルチチャネルメモリの各チャネルの所望電圧を、適切なチャネルにルーティングする。

実施形態によっては、メモリ電力制御装置の電力制御論理部は、電力モード供給システムがマルチチャネルメモリのチャネルに所望電圧を供給する処理を、当該チャネルの所望電力モードが閾値持続時間において変化しないときのみ始動させる。

次いで、本開示のより完全な理解のため、以下の発明を実施するための形態および添付の図面について説明する。

マルチチャネルメモリを備えたデジタルシステムの概略図である。メモリチャネルに接続されたメモリコントローラの概略図である。メモリチャネルに接続されたメモリコントローラの代替的実施形態の概略図である。マルチチャネルメモリを備えた代替的なデジタルシステムの概略図である。電力管理システムの例示的な制御アルゴリズムの流れ図である。複数の電力モードをサポートするメモリ電力管理システムを有利に利用できる、例示的な無線通信システムを示すブロック図である。

図1はデジタルシステム10の概略図を示しており、デジタルシステム10は複数のプロセッサ102〜106、メモリクロスバー120およびマルチチャネルメモリサブシステム124を含み、マルチチャネルメモリサブシステム124は複数のメモリコントローラ130〜136を含み、メモリコントローラ130〜136の各々は1つのメモリチャネル140〜146に結合されている。この実施形態では、メモリクロスバー120は、プロセッサ102〜106とマルチチャネルメモリサブシステム124との間のインタフェースとして機能している。プロセッサとメモリチャネルとの間で他のインタフェースを使用してもよい。プロセッサ102〜106はそれぞれ主デバイス(M)としてクロスバー120に結合され、メモリコントローラ130〜136はそれぞれ従属デバイス(S)としてクロスバー120に結合されている。プロセッサ102〜106はクロスバー120にメモリ要求を送信し、メモリ要求は適切なメモリコントローラ130〜136にルーティングされ、適切なメモリコントローラ130〜136はメモリ要求を満たすため関連メモリチャネル140〜146にアクセスし、メモリ要求を開始したプロセッサ102〜106に必要な応答を返送する。

デジタルシステムにおける2つの重要なパラメータは、システムの速度または性能およびシステムの電力消費である。電力消費は、モバイルシステムにおいて特に重要な要素であり、充電がシステムを作動させることができる時間量に直接的に影響を与える。プロセッサ102〜106のメモリ要求がメモリサブシステム124によって満たされる速度は、全体的なシステムの速度に大きな影響を及ぼす。そのため、システムの全体の速度を上げる目的でメモリシステム124のスループットまたは帯域幅を最大化することは有利である。しかしながら、メモリサブシステム124はシステム全体の電力消費にも影響を与える。メモリチャネルに供給される電圧が低いほど、メモリチャネルによって消費される電力は低くなるが、メモリチャネルの帯域幅が低下する、すなわち、データをメモリチャネルから読み出したりメモリチャネルに保存したりする速度が遅くなる。そのため、メモリの帯域幅とメモリの電力消費との間にはトレードオフがある。

メモリチャネルは、その状態により異なる量の電力を消費する。「パワーダウン」状態は最低限の電力を使用するが、パワーダウン状態にある間はメモリチャネルにアクセスできず、パワーダウン状態への出入りは性能オーバーヘッドが大きい。「動作」状態では、メモリチャネルはより多くの電力を消費するが、メモリ要求を処理する準備ができている。動作状態は複数のレベルまたは電力モードを有しうる。一般に、スループットまたは帯域幅が大きいレベルでは、電力要件は厳しくなる。各メモリチャネルは、様々な電圧および周波数を用いて様々な電力モードで動作できる。複数電力モードのシステムの例示的な実施形態は、3つの電力モード、すなわち、(1)高帯域幅/高電力、(2)中帯域幅/中電力、および(3)低帯域幅/低電力を有する。パワーダウン機能はまた、このメモリアーキテクチャで追加の電力オプションとして使用できる。低帯域幅/低チャネルモードでは、パワーダウンモードとは異なり、メモリチャネルになおアクセスできる。

図1に示されている実施形態では、各チャネルのメモリコントローラは当該チャネルの電力モードを制御する。例えば、プロセッサ102〜106がメモリチャネル140に対し、メモリ要求を頻繁に行っている場合、メモリコントローラ130がメモリチャネル140の電圧を上げて、帯域幅またはスループットの拡大を可能にし、メモリ要求をより速く満たすようにするのが望ましい。一方、プロセッサ102〜106がメモリチャネル146に対し、より低い頻度でメモリ要求を行っている場合、メモリコントローラ136がメモリチャネル146の電圧を調整して、中電力モードまたは低電力モードにするのが望ましい。プロセッサ102〜106が長時間にわたりメモリチャネル142に対し、さらに少ないメモリ要求を行っている場合、メモリコントローラ132がメモリチャネル142の電圧を調整して、低電力モードまたはさらにパワーダウンモードにすることが望ましい。

潜在的な節電の例として、要求スループットがそれぞれ1.5ギガバイト/秒(GB/s)、1GB/s、1GB/sおよび1GB/sである4つのメモリチャネルがあると想定する。従来の方法では、全てのチャネルを同じ電力モード、例えば電力効率0.4ワット/GB/sである1.8Vおよび333Mhzで実行すると、総電力消費は以下の値となる。
0.4ワット/GB/s * (1.5+1+1+1)GB/s = 1.8ワット
相対的に高いスループット1.5GB/sは上記の所望電力モードを有するが、相対的に遅い速度1GB/sは、電圧1.2V、クロック周波数266Mhzおよび電力効率0.14ワット/GB/sである所望電力モードを有すると想定する。各チャネルをその所望電力モードで実行することにより、総電力消費は以下の値まで減少する。
0.4ワット/GB/s * 1.5GB/s + 0.14ワット/GB/s * (1+1+1)GB/s = 1.0ワット
この例では、複数の電力モードでメモリチャネルを実行することで、総電力消費は44%以上減少した。

図2は、メモリチャネル204に結合されたメモリコントローラ202の例示的な実施形態を示している。メモリコントローラ202は、メモリコントローラ130〜136のうちのいずれかの例であってよい。メモリチャネル204はメモリチャネル140〜146のうちのいずれかの例であってよい。メモリコントローラ202は、メモリコントローラ202を直接的または間接的にプロセッサ102〜106に結合する回線206を介してメモリ要求を受信する。次いでメモリコントローラ202は、メモリ要求を満たすため回線208を通じてメモリチャネル204と通信する。メモリコントローラ202は、電力制御論理部(PCL)210および電圧レギュレータ(VR)212を含む。電力制御論理部210は、要求メモリスループットを追跡し、要求メモリスループットに少なくとも基づき、メモリチャネル204の所望電力水準を判断する。所望電力水準は様々な方法により、例えば、閾値、参照テーブルまたは電力モードをスループットに関係付ける機能を使用して判断できる。電力制御論理部210が、メモリチャネル204の電力モードを新電力モードに変更すべきであると判断した場合、電力制御論理部210は電圧レギュレータ212に対し、新電力モードに変更するための信号を送る。次いで電圧レギュレータ212は、電力接続214を介してメモリチャネル204に供給される電圧を調整する。電圧レギュレータ212で利用できる電圧は、メモリコントローラ202の外部で、例えばシステムの電力管理回路によって生成できる。

図3は、メモリチャネル204に結合されたメモリコントローラ302の代替的な例示的実施形態を示している。メモリコントローラ302は、メモリコントローラ130〜136のうちのいずれかの例であってよい。メモリコントローラ302は、メモリコントローラ302をプロセッサ102〜106に結合する回線206を介してメモリ要求を受信する。次いでメモリコントローラ302は、メモリ要求を満たすため回線208を通じてメモリチャネル204と通信する。メモリコントローラ302は電力制御論理部(PCL)210および電圧セレクタ312を含む。この例示的な概略図では、電圧セレクタ312は、3つの電圧選択、すなわちV_high、V_medおよびV_lowを有するスイッチとして示されている。V_highは高電力/高帯域幅電力モードであってよく、V_medは中電力/中帯域幅電力モードであってよく、V_lowは低電力/低帯域幅電力モードであってよい。図2のように、電力制御論理部210は、要求メモリスループットを追跡し、要求メモリスループットに少なくとも基づき、メモリチャネル204の所望電力モードを判断する。電力制御論理部210が、メモリチャネル204の電力モードを新電力モードに変更すべきであると判断した場合、電力制御論理部210は電圧セレクタ312に対し、新電力モードに変更するための信号を送る。次いで電圧セレクタ312は、電力接続214を介してメモリチャネル204に供給される所望電力モードの電圧を選択する。電圧セレクタ312で利用できる電圧は、メモリコントローラ302の外部で、例えばシステムの電力管理回路によって生成できる。

代替的なシステムの実施形態が図4に示されており、図4において同じ参照番号は同様の要素のために使用される。図4は複数のプロセッサ102〜106を含み、複数のプロセッサ102〜106はメモリクロスバー120を介してマルチチャネルメモリシステム424に結合され、マルチチャネルメモリシステム424では複数のメモリコントローラ430、432、434、436がそれぞれメモリチャネル140、142、144、146にそれぞれ結合されている。メモリコントローラ430〜436は電力制御論理部または電圧論理部を含まない。図4のシステムでは、電力制御論理部402はメモリコントローラの外部にあり、電力制御論理部402は電力管理回路404に結合されている。電力制御論理部402は各メモリチャネルの電力モードを追跡する。図4は、電力制御論理部402が、メモリクロスバー120から各メモリチャネル140〜146の要求スループットを受信するためにメモリクロスバー120に結合された実施形態を示している。あるいは、電力制御論理部402はメモリコントローラ430〜436の各々に結合して、メモリコントローラ430〜436から各メモリチャネル140〜146の要求スループットを受信することができる。電力制御論理部402は、メモリチャネル140〜146の各々の所望電力モードを、当該メモリチャネルの要求メモリスループットに少なくとも部分的に基づいて判断する。電力制御論理部402が、特定のメモリチャネルの電力モードを新電力モードに変更すべきであると判断した場合、電力制御論理部402は電力管理回路404に対し、当該特定のメモリチャネルについて新電力モードに変更するための信号を送る。次いで電力管理回路404は、電力管理回路404と当該特定のメモリチャネルとの間の接続を介して特定のメモリチャネルに供給される電圧を調整する。あるいは、電力管理回路404は、特定のメモリチャネルおよび特定のメモリチャネルに関連するメモリコントローラの両方に供給される電圧を調整することができる。

図5は、メモリチャネルの電力モードを判断する電力制御論理部(PCL)402または210の例示的な制御アルゴリズムの最上位からの流れ図を提供している。マルチチャネルメモリでは、この制御論理部は例えば図2もしくは図3のように各チャネルで再現可能であり、または制御論理部は例えば図4のように複数のメモリチャネルを制御することができ、各チャネルは特定の所望電力モードで作動できる。

ブロック502では、PCLはメモリチャネルの要求スループットを判断する。ブロック504では、PCLはブロック502で見出された要求スループット水準の所望電力モードを判断する。ブロック506では、PCLは、メモリチャネルが既に所望電力水準で動作しているか否かチェックする。メモリチャネルが既に所望電力水準で動作している場合、制御はブロック502に戻され、そうでない場合は、制御はブロック508に渡される。代替的な実施形態では、メモリチャネルが所望電力水準で動作していない場合、制御はブロック516に直接渡され、ブロック516ではPCLはメモリチャネルを所望電力水準に変える処理を開始し、次いで制御はブロック502に戻される。

ブロック508では、PCLはメモリチャネルの要求スループットを再び判断する。ブロック510では、PCLはブロック508で見出された要求スループット水準の関連電力モードを判断する。ブロック512では、PCLは、ブロック504で判断された所望電力モードが、ブロック510で判断された関連電力モードと同じであるか否かをチェックする。所望電力モードと関連電力モードとが同じでない場合、メモリチャネルは様々な所望電力モード間で変動しており、制御はブロック502に戻される。同じである場合、制御はブロック514に渡される。代替的な制御アルゴリズムでは、所望電力モードが変わるときにブロック502に直接戻る代わりに、アルゴリズムは、メモリチャネルが短い閾値時間未満で同じ所望電力水準に戻るか否かチェックすることができる。メモリチャネルの所望電力水準が短い閾値時間内に戻った場合、アルゴリズムは制御をブロック514に渡し、戻らなかった場合には制御をブロック502に渡す。

ブロック514では、PCLは少なくとも閾値時間間隔において同じ所望電力モードを求めているか否かをチェックする。この閾値を選択して、PCLが急変することや電力モード間で跳ね返ること(bouncing)を防ぐことができる。所望電力モードが閾値時間間隔において求められていない場合、制御はブロック508に渡され、メモリチャネルが所望電力モードに対する範囲内にとどまっているか否か確認する。所望電力モードが少なくとも閾値時間間隔において求められている場合、制御はブロック516に渡され、ブロック516でPCLは、メモリチャネルを新たな所望電力モードに変える処理を開始し、その後、制御はブロック502に戻される。

図6は、複数の電力モードをサポートするメモリ電力管理システムの実施形態を有利に利用できる、例示的な無線通信システム600を示している。説明のため、図6は3つの遠隔ユニット620、630および650ならびに2つの基地局640を示している。典型的な無線通信システムはこれよりも多くの遠隔ユニットおよび基地局を有する場合があることを認識すべきである。遠隔ユニット620、630および650のいずれも、本明細書で開示されるような複数の電力モードをサポートするメモリ電力管理システムを含んでよい。図6は、基地局640から遠隔ユニット620、630および650への順方向リンク信号680ならびに遠隔ユニット620、630および650から基地局640への逆方向リンク信号690を示している。

図6では、遠隔ユニット620は携帯電話として示され、遠隔ユニット630は携帯用コンピュータとして示され、遠隔ユニット650は無線ローカルループシステムにおける固定位置の遠隔ユニットとして示されている。例えば、遠隔ユニットはセル方式の無線携帯電話、携帯用のパーソナル通信システム(PCS)ユニット、個人情報端末のような携帯用データユニットまたは検針機器のような固定位置のデータユニットであってよい。図6は、本明細書で開示される複数の電力モードをサポートするメモリ電力管理システムを含むことができる一定の例示的な遠隔ユニットを示しているが、メモリ電力管理システムはこれらの例示されたユニットに限定されない。実施形態は、複数の電力モードをサポートするメモリ電力管理システムが望まれる任意の電子デバイスでうまく利用できる。

以上、本発明の原理を組み込んだ例示的な実施形態について開示してきたが、本発明は開示された実施形態に限定されない。むしろ、本出願は、本発明の一般的原理を使用した本発明のあらゆる変形、使用または適応をカバーすることを意図している。さらに、本出願は、本発明が関係し、添付の請求項の範囲内にある当技術分野で既知であるか一般的な方法に該当するような本開示からのかかる逸脱をカバーすることを意図している。

10 デジタルシステム
102 プロセッサ
104 プロセッサ
106 プロセッサ
120 メモリクロスバー
124 マルチチャネルメモリサブシステム
130 メモリコントローラ
132 メモリコントローラ
134 メモリコントローラ
136 メモリコントローラ
140 メモリチャネル
142 メモリチャネル
144 メモリチャネル
146 メモリチャネル
202 メモリコントローラ
204 メモリチャネル
206 回線
208 回線
210 電力制御論理部(PCL)
212 電圧レギュレータ
214 電力接続
302 メモリコントローラ
312 電圧セレクタ
402 電力制御論理部
404 電力管理回路
424 マルチチャネルメモリシステム
430 メモリコントローラ
432 メモリコントローラ
434 メモリコントローラ
436 メモリコントローラ
600 無線通信システム
620 遠隔ユニット
630 遠隔ユニット
640 基地局
650 遠隔ユニット
680 順方向リンク信号
690 逆方向リンク信号

Claims

複数の電力モードをサポートするメモリ電力管理システムであって、
第1メモリチャネルを制御するように構成されたメモリコントローラと、
前記第1メモリチャネルの要求スループットを検出するように構成されたスループット検出器と、
前記第1メモリチャネルの前記要求スループットに対応する所望電力モードを定期的に判断するように構成された電力制御論理部であって、前記所望電力モードは前記複数の電力モードのうちの1つである、電力制御論理部と、
前記第1メモリチャネルに所望電圧を供給するように構成された電力制御デバイスであって、前記所望電圧は前記所望電力モードに対応する、電力制御デバイスと
を備え、
電力制御論理部は、前記電力制御デバイスが前記第1メモリチャネルに前記所望電圧を供給することを、前記第1メモリチャネルの前記所望電力モードが閾値持続時間において変化しないときのみ始動させる、メモリ電力管理システム。
前記スループット検出器および前記電力制御論理部は前記メモリコントローラの一部である、請求項1に記載のメモリ電力管理システム。
前記電力制御デバイスは電圧レギュレータであり、前記電圧レギュレータは、
供給電圧を受け取るように構成されたインプットと、
前記供給電圧を前記所望電圧に変えるように構成された電力回路と
を備える、請求項1に記載のメモリ電力管理システム。
前記電力制御デバイスは電圧セレクタであり、前記電圧セレクタは、
各々が前記複数の電力モードのうちの1つに対応する複数の選択可能な電圧と、
前記所望電圧を選択するように構成されたセレクタデバイスであって、前記所望電圧は前記複数の選択可能な電圧のうちの1つである、セレクタデバイスと
を備える、請求項1に記載のメモリ電力管理システム。
前記複数の選択可能な電圧は電力管理回路によって供給される、請求項4に記載のメモリ電力管理システム。
前記スループット検出器が一部となっているメモリクロスバーをさらに備える、請求項1に記載のメモリ電力管理システム。
マルチチャネルメモリを制御するように構成された複数のメモリコントローラをさらに備え、前記複数のメモリコントローラの各々は前記マルチチャネルメモリの1つのチャネルを制御し、前記第1メモリチャネルは前記マルチチャネルメモリのチャネルの1つであり、
前記スループット検出器は、前記マルチチャネルメモリの各メモリチャネルのチャネル要求スループットを検出し、前記電力制御論理部は、前記マルチチャネルメモリの各メモリチャネルのチャネル所望電力モードを判断し、前記チャネル所望電力モードは当該メモリチャネルの前記チャネル要求スループットに対応し、前記電力制御デバイスは前記マルチチャネルメモリの各メモリチャネルにチャネル所望電圧を供給し、前記チャネル所望電圧は当該メモリチャネルの前記チャネル所望電力モードに対応する、
請求項1に記載のメモリ電力管理システム。
前記電力制御デバイスはまた、前記メモリコントローラに前記所望電圧を供給する、請求項1に記載のメモリ電力管理システム。
メモリチャネルに印加される電圧を制御する方法であって、
スループット検出器を使用して前記メモリチャネルの要求スループットを検出する段階と、
電力制御論理部を使用して前記要求スループットに関係する所望電圧を定期的に判断する段階と、
電圧デバイスに前記所望電圧を要求する段階と、
前記メモリチャネルに前記所望電圧を印加する段階と
を含み、
前記メモリチャネルに前記所望電圧を印加する段階は、前記メモリチャネルの前記所望電圧が閾値持続時間において変化しないときのみ始動される、方法。
前記メモリチャネルに供給されている現在の電圧と前記所望電圧とが異なるか否か判断する段階と、
前記メモリチャネルに供給されている前記現在の電圧と前記所望電圧とが異なるときのみ前記所望電圧を要求および印加する段階と
をさらに含む、請求項9に記載の方法。
メモリチャネルに印加される電圧を制御する方法であって、
スループット検出器を使用して前記メモリチャネルの要求スループットを検出する段階と、
電力制御論理部を使用して前記要求スループットに関係する所望電圧を定期的に判断する段階と、
電圧デバイスに前記所望電圧を要求する段階と、
前記メモリチャネルに前記所望電圧を印加する段階と、
前記メモリチャネルに供給されている現在の電圧と前記所望電圧とが異なるか否か判断する段階とを含み、
前記所望電圧が、前記メモリチャネルに供給されている現在の電圧と異なる場合に、
潜在的新電圧として前記所望電圧を保存する段階と、
引き続き、前記メモリチャネルの現在の要求スループットを検出し、閾値持続時間において定期的に前記現在の要求スループットに関係する現在の所望電圧を判断する段階と、
前記現在の所望電圧が前記潜在的新電圧に等しいか否かをチェックする段階と、
前記メモリチャネルに供給されている前記現在の電圧と前記現在の所望電圧とが異なり、前記閾値持続時間において前記潜在的新電圧と前記現在の所望電圧とが依然として等しいときのみ、前記メモリチャネルに供給されている現在の電圧を前記所望電圧に変更して、前記所望電圧を要求および印加する段階と
を実行する段階
をさらに含む、方法。
前記要求スループットに関係する所望電圧を判断する段階は、
前記要求スループットを閾値スループット値の組と比較する段階であって、前記閾値スループット値の組の各閾値スループット値は関連する閾値電圧値を有する、段階と、
前記要求スループットに最も近いが前記要求スループットを下回る前記閾値スループット値に関連する前記閾値電圧値に等しい前記所望電圧を設定する段階と
を含む、請求項9に記載の方法。
前記要求スループットに関係する所望電圧を判断する段階は、
スループットを電圧に関係付ける機能に前記要求スループットを結び付ける段階と、
前記要求スループットに結び付けたときに前記機能の結果に等しい前記所望電圧を設定する段階と
を含む、請求項9に記載の方法。
マルチチャネルメモリ向けのメモリ電力制御装置であって、
前記マルチチャネルメモリの各チャネルの要求スループットを判断するスループット検出器システムと、
前記マルチチャネルメモリの各チャネルの所望電力モードを定期的に判断する電力制御論理部システムであって、各チャネルの前記所望電力モードが、当該チャネルの対応する前記要求スループットに関連する、電力制御論理部システムと、
前記マルチチャネルメモリの各チャネルに所望電圧を供給する電力モード供給システムであって、各チャネルの前記所望電圧は当該チャネルの前記所望電力モードに関連する、前記電力制御論理部システムによって制御されている電力モード供給システムとを備え、
前記電力制御論理部システムは、前記電力モード供給システムが前記マルチチャネルメモリの1つのチャネルに前記所望電圧を供給することを、前記1つのチャネルの前記所望電力モードが閾値持続時間において変化しないときのみ始動させる、メモリ電力制御装置。
前記電力モード供給システムは、
複数の選択可能な電圧を提供する電力管理回路であって、前記マルチチャネルメモリの各チャネルの前記所望電圧は前記複数の選択可能な電圧のうちの1つである、電力管理回路と、
前記マルチチャネルメモリの各チャネルの前記所望電圧を当該チャネルにルーティングするように構成された電力配分回路と
を備える、請求項14に記載のメモリ電力制御装置。
前記スループット検出器システムを組み入れた複数のメモリコントローラをさらに備える、請求項14に記載のメモリ電力制御装置。
前記スループット検出器システムを組み入れたメモリクロスバーをさらに備える、請求項14に記載のメモリ電力制御装置。
複数のメモリコントローラをさらに備え、前記複数のメモリコントローラの各々は前記マルチチャネルメモリの1つのチャネルを制御し、前記スループット検出器システムおよび前記電力制御論理部システムは前記複数のメモリコントローラに組み入れられた、請求項14に記載のメモリ電力制御装置。