CN104011620B - 分立存储器部分中的电源管理 - Google Patents

分立存储器部分中的电源管理 Download PDF

Info

Publication number
CN104011620B
CN104011620B CN201180075823.5A CN201180075823A CN104011620B CN 104011620 B CN104011620 B CN 104011620B CN 201180075823 A CN201180075823 A CN 201180075823A CN 104011620 B CN104011620 B CN 104011620B
Authority
CN
China
Prior art keywords
memory devices
control interface
memory
controller
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180075823.5A
Other languages
English (en)
Other versions
CN104011620A (zh
Inventor
A·T·莫兹珀
C·R·马丁
J·D·斯考克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201610356782.1A priority Critical patent/CN106055063A/zh
Publication of CN104011620A publication Critical patent/CN104011620A/zh
Application granted granted Critical
Publication of CN104011620B publication Critical patent/CN104011620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Stored Programmes (AREA)

Abstract

操作计算系统的系统和方法可以包括：在控制接口接收指令以改变存储器设备中电源状态，并且通过所述控制接口指示控制器对供给到存储器设备信道的电源供应进行控制，以改变所述存储器设备中的电源状态。

Description

分立存储器部分中的电源管理
背景
实施例一般涉及到电源管理。更具体地说，实施例涉及在分立存储器部分中实施电源管理。
电源管理可以是存储器设计中的一个显著的设计考虑。一个典型的服务器可以包括耦合到多个存储器扩展器单元的处理器。当将存储器离线时，服务器通常只离线除一个之外所有的存储器提升单元。这可能导致不必要的功率使用。
示图简述
通过阅读下面的说明书和所附的权利要求并参照下面的附图，对本领域技术人员来说，本发明实施例的各种优点将变得显而易见，其中：
图1是根据本发明的实施例的实现了在分立存储器部分的电源管理的计算系统的示例的框图；
图2是根据本发明的实施例的实现了在分立存储器部分的电源管理的存储器装置的示例的框图；以及
图3是根据本发明的实施例的实现了在分立存储器部分的电源管理的方法的示例的流程图。
具体描述
实施例可包括一种系统，包括：非易失性存储器(NVM)，用于存储基本/输入输出系统(BIOS)；系统存储器，用于存储操作系统(OS)和应用软件；以及第一印刷电路板(PCB)，包括存储器设备。该系统还包括：第二印刷电路板(PCB)，其包括处理组件，处理组件具有：逻辑单元、存储器控制器、控制单元和寄存器。第二印刷电路板还包括局部存储器管理组件，局部存储器管理组件具有控制接口、控制器和存储器设备通道，其中，所述控制接口指示所述控制器来控制供给到所述存储器设备通道的电源，以改变存储器设备中的电源状态。
实施例还可以包括包含一种装置，所述装置包括：处理组件，该处理组件包括存储器控制器。该装置还包括控制接口来接收命令以改变存储器设备中的电源状态，该装置还包括控制器，用于在所述控制接口的指示下控制供给到存储器装置通道的电源，以改变存储器设备中的电源状态。
附加的实施例可包括一种计算机，该计算机被实现为包括在控制接口接收指令以改变存储器设备中的电源状态。该方法还可以提供由所述控制接口指示控制器控制供给到存储器设备通道的电源，以改变存储器设备中的电源状态。
此外，实施例可以包括一种计算机可读存储介质，包括一组指令，如果由处理器执行时，所述指令使得计算机在控制接口接收指令以改变存储器设备中的电源状态。所述指令还可以使得计算机由所述控制接口指示控制器控制供给到存储器设备通道的电源，以改变存储器设备中的电源状态。
现在转向图1，其示出了计算机服务器系统800的框图。此计算机服务器系统800可以包括：第一印刷电路板(PCB)100、第二印刷电路板200、总线300、PCI(外围部件互连)卡400、只读存储器(ROM)500、系统存储器600和硬盘700。
第一印刷电路板100可以包括处理组件101和局部存储器管理组件102。处理组件101可包括逻辑单元103、存储器控制器104、控制单元105和寄存器106，存储器控制器104可以通过第一存储器控制器接口107、第二存储器控制器接口108、第三存储器控制器接口109和第四存储器控制器接口110而耦合到所述局部存储器管理组件102。
第二印刷电路板200可包括：第一双列直插式存储器模块(DIMM)201、第二DIMM202、第三DIMM203和第四DIMM204。第一DIMM201、第二DIMM202、第三DIMM203和第四DIMM204可以分别通过第一存储器通道输出111、第二存储器通道输出112、第三存储器通道输出113和第四存储器通道输出114而耦合到局部存储器管理组件104。
总线300和PCI卡400可被用于在计算机服务器系统800内传输数据。该ROM500可以是非易失性存储设备，并且除了其他之外可以存储基本输入/输出系统(BIOS)501。此BIOS501可以被内置到ROM500，并且可以是计算机服务器系统800启动时所运行的第一个软件代码。系统存储器600可以是主非易失性存储装置，其除了其他之外可存储操作系统(OS)601和应用程序602。该硬盘700可以是第二非易失性存储器装置，其可存储数据或应用程序。
在本发明的实施例中，计算机服务器系统可以被配置成在分立的存储器部分中实现电源管理。具体地，实施例可以被配置为在单独的存储器控制通道层级上控制供给到计算机服务器系统存储器组件的电源控制。例如，在计算机服务器系统800中，对DIMM204的电源供应在单独的存储器控制器通道层级上可控。在单独的存储器控制器通道层级上控制存储器设备的电源的能力可以允许更快的操作和更多的增量增加和减少(即，高效)电源使用以及其他优点。
描绘在图1中框的排列和编号不是用来表明操作顺序以排除其它可能性。本领域技术人员会理解，上述系统和方法很容易受到各种修改和替换。例如，在图1中描绘的实施例，存储器控制器104和局部存储器管理组件102位于同一块印刷电路板，即所述第一印刷电路板100。但是，在其他实施例中，存储器控制器和局部存储器管理组件可以位于分开的印刷电路板上。
现在转向图2，其示出了在分立的存储器部分中实现电源管理的第一印刷电路板1000和第二印刷电路板1100的详细框图。所述第一印刷电路板1000和第二电路板1100可以位于一计算机服务器系统中，如已经讨论过的计算机服务器系统800(图1)。第一印刷电路板1000可以包括第一DIMM1001和第二DIMM1002。第二印刷电路板1100可以包括处理组件1101和局部存储器管理组件1106。该处理组件1101可进一步包括逻辑单元1102、存储器控制器1103、控制单元1104、和寄存器1105。
局部存储器管理组件1106可包括控制接口1107、控制器1108、第一存储器设备通道1109、以及第二存储器设备通道1110。第一存储器设备通道1009可以被用来在单独的存储器控制器通道层级上控制DIMM1001的诸个部分。类似地，第二存储器设备通道1110可以被用来在单独的存储器控制器通道层级上控制DIMM1002的诸个部分。第一存储器控制器接口1112和第二存储器控制器接口1113可以将存储器控制器1103分别耦合至第一存储器设备通道1109和第二存储器设备通道1110。
所述控制接口1107可以与BIOS(诸如BIOS501(图1))连接或者与OS(诸如OS601(图1))连接，以接收命令以控制(即，改变)第一存储器设备通道1109或第二存储器设备通道1110接口的电源状态。除了其他之外，该控制接口1107可以包括至少一个硬件组件、可编程逻辑器件(PLD)、或系统管理(SM)总线设备。第一指令接口1114以及第二指令接口1115可以耦合控制接口1307以及控制器1108。
控制器1108可以是能控制到第一存储器设备通道1109和第二存储器设备通道1110的电源(即，开启电源或关闭电源)的控制器。在接收到指令时，控制接口1107可单独地且独立于任何其它存储器控制器通道地指导控制器1108(利用第一指令接口1114和第二指令接口1115)关于第一存储器设备通道1109和第二存储器设备通道1110的期望的电源状态。控制器1108可以利用第一存储器设备轨1116和第二存储器设备轨1117来分别控制供给到第一存储器设备通道1109和第二存储器设备通道1110的电源。
在利用第一存储器设备通道1109和第二存储器设备通道1110的操作期间，第二印刷电路板1100中的DIMM1001和DIMM1002可以在不同时间在存储器控制器通道层级上变为联机或离线(即，电源状态可被改变)。例如，基于来自BIOS(如BIOS501(图1))的指令，在启动过程的上电自检(POST)期间，DIMM1001和DIMM1002可以在单独的存储器控制器通道层级上变为联机或离线。或者，在运行时期间，DIMM1001和DIMM1102可以由操作系统(诸如，操作系统601(图1))在单独的存储器控制器通道层级上变为联机或离线。
因此，在一个实施例中，在运行时期间，控制接口1107可以接收指示第一存储器设备通道1109应被离线、而第二存储器设备通道1110应被联机的操作系统指令。控制接口1107可以使用第一指令接口1114来将第一信号指示给控制器1108以将第一存储器设备通道1109离线(即“禁用”信号)，并使用第二指令接口1115将第二信号指示给控制器1108以将第二存储器设备通道1110联机(即“启用”信号)。
在接收到禁用第一存储器设备通道1109的第一信号时，控制器1108可切断到第一存储器设备轨1116的电源以禁用第一存储器装置通道1109。在接收到启用第二存储器设备通道1110的第二信号时，所述控制器1108可以向第二存储器设备导轨1117提供电源以启用第二存储器设备通道1110。第一存储器通道输出1118可以将第一存储器设备通道1109耦合至第一DIMM1001并且第二存储器通道输出1119可以将第二存储器设备通道1110耦合至第二DIMM1002。
因此，在本发明的实施例中，给每个存储器通道的电源分配可被单独控制，这样每个存储器通道可单独被启用(或“重新初始化”或“联机”)或禁用(或“关闭”或“离线”)。这种情况可以不考虑在计算机服务器系统中所整体消耗的电源量。
在图2中描绘的框的排列和编号不是旨在表明操作顺序以排除其它可能性。本领域技术人员会理解，上述系统和方法很容易受到各种修改和替换。例如，在图2中描绘的实施例，控制器1108可以利用第一存储设备轨1116和第二存储设备轨1117来分别控制第一存储设备通道1109和第二存储设备通道1110。但是，其他实施例可能包括多个单轨控制器，其中每个单轨控制器利用单个存储器设备轨来控制独立的存储器设备通道。
现在转向图3，示出了根据本发明一个实施例的在分立的存储器部分中实现电源管理的一个方法示例的流程图。该方法可以实现为一组逻辑指令集，该逻辑指令集被存储在机器或计算机可读存储介质中，机器或计算机可读存储介质诸如：随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、固件、闪存等，该逻辑指令集被存储在可配置逻辑中，可配置逻辑诸如：可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)，该逻辑指令集被存储在使用电路技术的固定功能逻辑硬件中，电路技术诸如：专用集成电路(ASIC)、互补金属氧化物半导体(CMOS)或晶体管－晶体管逻辑(TTL)的技术，或以上所有技术的任意组合。例如，执行本方法中所示的操作的计算机程序代码可使用一个或多个编程语言来编写，编程语言包括：面向对象的编程语言(如Java，Smalltalk，C++或类似的)以及传统的面向过程的编程语言(例如“C”编程语言或类似的编程语言)。
该过程可开始于处理块300。在处理块3010，在启动期间，BIOS(诸如BIOS501(图1))可确定并定义系统(例如计算机服务器系统800(图1))的存储器电源节点结构，存储器电源节点结构可表示可被彼此独立地切换到不同的电源状态的系统的存储器的诸个部分。如上所讨论的，在本发明的实施例中，供给到系统内分立的存储器部分的电源可以在存储器控制器通道层级上被控制。在处理块3020中，BIOS可以将存储器电源节点结构通知给操作系统，如操作系统601(图1)，从而使操作系统也可以在存储器通道层级上(例如，在运行时期间)控制系统中的分立部分。
在处理块3030，在运行时期间，操作系统可估计系统负载，并确定需释放的当前存储器分配(即，离线)。在处理块3040中，在寻求将特定的存储器地址离线时，操作系统可确定特定的存储器地址目前是否包含数据。如果特定的存储器地址不包含数据，则处理可以进行到处理块3060，如果该特定的存储器地址包含数据，则在处理块3050中，操作系统可将数据从特定的存储器地址迁移到另一个存储器地址以保持联机。
在处理块3060中，操作系统可以发出命令以将特定的存储器地址离线。在处理块3070中，BIOS可以配置存储器控制器，如存储器控制器1103(图2)，以制定系统中的详细电源状态(即，将特定的存储器地址离线)，并配置系统组件(如，存储器控制器寄存器、BIOS表)以指示特定的存储器地址已经被离线。在处理块3080中，BIOS可以与系统部件交互，以准备移去特定的存储器地址处的电源(例如，禁用时钟、断言复位到受影响的部件，等等)。
在处理块3090中，BIOS可指示控制接口，如控制接口1107(图2)，以移去特定的存储器地址的电源。在处理块3100中，控制接口可利用控制器(例如控制器1108(图2))和存储器设备轨(如第一存储器设备轨1116(图2))以禁用特定的存储器设备通道(如第一存储器设备通道1109(图2))，因此，在单独的存储器通道层级上使特定的存储器地址离线。
在处理块3110中，该操作系统可随后决定附加的存储器应该被联机。在处理块3120中，操作系统可以指示BIOS将特定的存储器通道重新联机。在处理块3130中，BIOS可指示控制接口将特定的存储器设备通道重新联机。在处理块3140中，控制接口可利用控制器和存储器设备轨将特定的存储器设备通道(并进而将特定的存储器地址)重新联机。在处理块3150中，BIOS可配置系统组件，以在系统地址映射上表明该特定的存储器地址是活动的，并可通知操作系统该特定的存储器地址可供使用。在处理框3160，该过程可以终止。
在图3中描绘的框的顺序和编号不是用来表明操作顺序以排除其它可能性。本领域技术人员会理解，上述系统和方法很容易受到各种修改和替换。例如，在图3中描绘的实施例，在启动期间(如，处理块3010)，BIOS501可以确定并定义系统的存储器电源节点结构。但是，并不一定是这个样子。其他实施例中，存储器电源节点结构可被操作系统在运行时期间确定并定义。
这对于那些将从本发明中获利的人来说将是显而易见的，各种修改和变化加到这些实施例中，而不脱离本文描述的实施例的更宽的精神和范围。本说明书和附图，因此，也可以认为是说明性的，而非限制性的。
本领域普通技术人员会从上面的描述理解，本发明实施例的宽泛的技术可以用各种形式来实现。因此，虽然本发明的实施例已经结合其特定示例进行了描述，但本发明的实施例的真正范围不应该那么有限，因为其他的修改对本领域普通技术人员来说，在研究了附图，说明书和下面的权利要求后将变得显而易见。
此外，在一些图中，信号导线可用线来表示。一些可以更厚，以表示构成多个信号通路，并具有数字标记以指示多个构成的信号路径，和/或在一个或多个端部具有箭头以指示主信息流的方向，然而，这不应该被解释为限制性的方式。相反，这种附加的细节，可以使用在与一个或多个示例性实施例中，以便更容易理解。任何表示的信号线，无论是否有更多的附加信息，实际上可包括一个或多个信号，该一个或多个信号可以在多个方向上行进，并且可被实现为任何适当类型的信号模式，如，用差分对实现的数字或模拟线路、光纤、和/或单端线路。
示例的大小/模型/值/范围，可能已经被给定，但本发明的实施例并不局限于此。由于制造技术(例如，光刻)随时间的推移而成熟，可以预期到可制造出具有更小尺寸的设备。此外，为了说明和讨论的简单起见，公知的电源/接地连接和其他组件可能在或可能没在附图中示出，以便不模糊本发明的实施例的某些方面。
在本文中使用的术语“耦合”用来指代任何类型的直接或间接的关系，在所讨论的组件之间，并且可以适用于电气，机械，流体，光，电磁，机电或其他连接。此外，术语“第一”，“第二”等在本文中仅用于方便讨论，并且不携带特定时间或时间意义，除非另有说明。

Claims (30)

1.一种用于功率管理的系统，包括：
非易失性存储器(NVM)，用于存储基本输入输出系统(BIOS)；
系统存储器，用于存储操作系统(OS)和软件应用程序；
第一印刷电路板(PCB)，包括存储器设备；以及
第二印刷电路板(PCB)，包括：
处理组件，包括逻辑单元、存储器控制器、控制单元和寄存器；以及局部存储器管理组件，具有控制接口、控制器和与所述存储器设备耦合的存储器设备通道，其中，所述控制接口用于指示控制器对供给到所述存储器设备的电源供应进行控制以使所述存储器设备离线，所述BIOS用于在所述存储器设备被离线之前禁用与所述存储器设备相关联的一个或多个时钟。
2.如权利要求1所述的系统，其特征在于，进一步包括存储器控制器接口，所述存储器控制器接口将所述存储器控制器耦合到所述存储器设备通道。
3.如权利要求1所述的系统，其特征在于，进一步包括存储器设备轨，所述存储器设备轨将所述控制器耦合到所述存储器设备通道。
4.如权利要求1所述的系统，其特征在于，进一步包括指令接口，所述指令接口将所述控制接口耦合到所述控制器。
5.如权利要求1所述的系统，其特征在于，所述控制接口用于从所述基本输入输出系统(BIOS)接收命令以改变所述存储器设备的电源状态。
6.如权利要求1所述的系统，其特征在于，所述控制接口用于从所述操作系统(OS)接收命令以改变所述存储器设备的电源状态。
7.如权利要求1所述的系统，其特征在于，所述控制接口是以下至少之一：硬件组件、可编程逻辑器件(PLD)、系统管理(SM)总线设备。
8.如权利要求1所述的系统，其特征在于，所述控制接口用于单独地并独立于任何其它存储器设备通道地控制供给到所述存储器设备通道的电源。
9.一种用于功率管理的装置，包括：
处理组件，包括存储器控制器；
控制接口，用于接收命令以使存储器设备离线；
非易失性存储器(NVM)，用于存储基本输入输出系统(BIOS)，所述BIOS用于禁用与所述存储器设备相关联的一个或多个时钟；以及
控制器，用于基于所述控制接口的指示，对供给到所述存储器设备通道的电源供应进行控制，以便在所述一个或多个时钟禁用之后使所述存储器设备离线。
10.如权利要求9所述的装置，其特征在于，存储器控制器接口将所述存储器控制器耦合到所述存储器设备通道。
11.如权利要求9所述的装置，其特征在于，存储器设备轨将所述控制器耦合到所述存储器设备通道。
12.如权利要求9所述的装置，其特征在于，指令接口将所述控制接口耦合到所述控制器。
13.如权利要求9所述的装置，其特征在于，所述控制接口用于从基本输入输出系统(BIOS)接收所述命令以改变所述存储器设备的电源状态。
14.如权利要求9所述的装置，其特征在于，所述控制接口用于从操作系统(OS)接收所述命令以改变所述存储器设备的电源状态。
15.如权利要求9所述的装置，其特征在于，所述控制接口是以下至少之一：硬件组件、可编程逻辑器件(PLD)、系统管理(SM)总线设备。
16.如权利要求9所述的装置，其特征在于，所述控制接口用来单独地并独立于任何其它存储器设备通道地控制供给到所述存储器设备通道的电源。
17.一种用于功率管理的方法，包括：
在控制接口接收命令以使存储器设备离线；
禁用与所述存储器设备相关联的一个或多个时钟；以及
通过所述控制接口指示控制器对供给到存储器设备通道的电源供应进行控制，以便在所述一个或多个时钟禁用之后使所述存储器设备离线。
18.如权利要求17所述的方法，其特征在于，存储器设备轨将所述控制器耦合到所述存储器设备通道。
19.如权利要求17所述的方法，其特征在于，指令接口将所述控制接口耦合到所述控制器。
20.如权利要求17所述的方法，其特征在于，所述控制接口用于从基本输入输出系统(BIOS)接收所述命令以使所述存储器设备离线。
21.如权利要求17所述的方法，其特征在于，所述控制接口用于从操作系统(OS)接收所述命令以使所述存储器设备离线。
22.如权利要求17所述的方法，其特征在于，所述控制接口是以下至少之一：硬件组件、可编程逻辑器件(PLD)、系统管理(SM)总线设备。
23.如权利要求17所述的方法，其特征在于，所述控制接口用来单独地并独立于任何其它存储器设备通道地控制供给到所述存储器设备通道的电源。
24.一种用于功率管理的设备，包括：
用于在控制接口接收命令以使存储器设备离线的装置；
用于禁用与所述存储器设备相关联的一个或多个时钟的装置；以及
通过所述控制接口指示控制器对供给到存储器设备通道的电源供应进行控制以便在所述一个或多个时钟禁用之后使所述存储器设备离线的装置。
25.如权利要求24所述的设备，其特征在于，所述控制接口用于从基本输入输出系统(BIOS)接收命令以改变所述存储器设备的电源状态。
26.如权利要求24所述的设备，其特征在于，所述控制接口用于从操作系统(OS)接收命令以使所述存储器设备离线。
27.如权利要求24所述的设备，其特征在于，所述控制接口是以下至少之一：硬件组件、可编程逻辑器件(PLD)、系统管理(SM)总线设备。
28.如权利要求24所述的设备，其特征在于，所述控制接口用于单独地并独立于任何其它存储器设备通道地控制供给到所述存储器设备通道的电源。
29.如权利要求24所述的设备，其特征在于，存储器设备轨将所述控制器耦合到所述存储器设备通道。
30.如权利要求24所述的设备，其特征在于,指令接口将所述控制接口耦合到所述控制器。
CN201180075823.5A 2011-12-21 2011-12-21 分立存储器部分中的电源管理 Active CN104011620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610356782.1A CN106055063A (zh) 2011-12-21 2011-12-21 分立存储器部分中的电源管理

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066582 WO2013095456A1 (en) 2011-12-21 2011-12-21 Power management in a discrete memory portion

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610356782.1A Division CN106055063A (zh) 2011-12-21 2011-12-21 分立存储器部分中的电源管理

Publications (2)

Publication Number Publication Date
CN104011620A CN104011620A (zh) 2014-08-27
CN104011620B true CN104011620B (zh) 2017-07-07

Family

ID=48669104

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180075823.5A Active CN104011620B (zh) 2011-12-21 2011-12-21 分立存储器部分中的电源管理
CN201610356782.1A Pending CN106055063A (zh) 2011-12-21 2011-12-21 分立存储器部分中的电源管理

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610356782.1A Pending CN106055063A (zh) 2011-12-21 2011-12-21 分立存储器部分中的电源管理

Country Status (4)

Country Link
US (2) US9652006B2 (zh)
CN (2) CN104011620B (zh)
DE (1) DE112011106017B4 (zh)
WO (1) WO2013095456A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011620B (zh) 2011-12-21 2017-07-07 英特尔公司 分立存储器部分中的电源管理
US9389675B2 (en) * 2013-12-19 2016-07-12 International Business Machines Corporation Power management for in-memory computer systems
US10649943B2 (en) * 2017-05-26 2020-05-12 Dell Products, L.P. System and method for I/O aware processor configuration
CN111095228A (zh) * 2017-09-29 2020-05-01 英特尔公司 具有一个存储器通道的第一启动

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332862A (zh) * 1998-11-03 2002-01-23 英特尔公司 用于动态随机存储器(dram)设备的带有电源管理模式的计算机系统

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100013B1 (en) 2002-08-30 2006-08-29 Nvidia Corporation Method and apparatus for partial memory power shutoff
US7181605B2 (en) * 2003-10-24 2007-02-20 Intel Corporation Deterministic shut down of memory devices in response to a system warm reset
US7421598B2 (en) * 2005-02-09 2008-09-02 International Business Machines Corporation Dynamic power management via DIMM read operation limiter
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
US20060248355A1 (en) * 2005-04-27 2006-11-02 Thayer Larry J Power throttling system and method for a memory controller
TW200746161A (en) * 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks
US20080005516A1 (en) * 2006-06-30 2008-01-03 Meinschein Robert J Memory power management through high-speed intra-memory data transfer and dynamic memory address remapping
US7788513B2 (en) * 2006-08-29 2010-08-31 Hewlett-Packard Development Company, L.P. Method of reducing power consumption of a computing system by evacuating selective platform memory components thereof
US8074022B2 (en) * 2006-09-28 2011-12-06 Virident Systems, Inc. Programmable heterogeneous memory controllers for main memory with different memory modules
US7761624B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
JP2008090395A (ja) * 2006-09-29 2008-04-17 Hitachi Ltd 計算機システム、演算用ノード及びプログラム
CN101211209B (zh) * 2006-12-29 2010-09-22 佛山市顺德区顺达电脑厂有限公司 电源管理系统以及方法
US7930469B2 (en) * 2008-01-24 2011-04-19 International Business Machines Corporation System to provide memory system power reduction without reducing overall memory system performance
US8082475B2 (en) * 2008-07-01 2011-12-20 International Business Machines Corporation Enhanced microprocessor interconnect with bit shadowing
JP2010015328A (ja) * 2008-07-02 2010-01-21 Tama Tlo Ltd メモリ・論理共役システム
JP2010040144A (ja) * 2008-08-07 2010-02-18 Toshiba Corp 不揮発性半導体記憶システム
US8918669B2 (en) * 2009-01-12 2014-12-23 Rambus Inc. Mesochronous signaling system with clock-stopped low power mode
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
US9798370B2 (en) * 2009-03-30 2017-10-24 Lenovo (Singapore) Pte. Ltd. Dynamic memory voltage scaling for power management
US8230239B2 (en) * 2009-04-02 2012-07-24 Qualcomm Incorporated Multiple power mode system and method for memory
TWI431464B (zh) * 2009-04-29 2014-03-21 Micro Star Int Co Ltd Computer system with power control and power control method
US7984326B2 (en) * 2009-05-14 2011-07-19 International Business Machines Corporation Memory downsizing in a computer memory subsystem
US8607076B2 (en) * 2009-06-26 2013-12-10 Seagate Technology Llc Circuit apparatus with memory and power control responsive to circuit-based deterioration characteristics
US9041720B2 (en) * 2009-12-18 2015-05-26 Advanced Micro Devices, Inc. Static image retiling and power management method and circuit
US20110320751A1 (en) * 2010-06-25 2011-12-29 Qualcomm Incorporated Dynamic Interleaving Of Multi-Channel Memory
US20120066444A1 (en) * 2010-09-14 2012-03-15 Advanced Micro Devices, Inc. Resolution Enhancement of Video Stream Based on Spatial and Temporal Correlation
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control
US9235500B2 (en) * 2010-12-07 2016-01-12 Microsoft Technology Licensing, Llc Dynamic memory allocation and relocation to create low power regions
CN104011620B (zh) 2011-12-21 2017-07-07 英特尔公司 分立存储器部分中的电源管理

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332862A (zh) * 1998-11-03 2002-01-23 英特尔公司 用于动态随机存储器(dram)设备的带有电源管理模式的计算机系统

Also Published As

Publication number Publication date
DE112011106017B4 (de) 2018-02-01
CN104011620A (zh) 2014-08-27
US20160170459A1 (en) 2016-06-16
DE112011106017T5 (de) 2014-09-11
WO2013095456A1 (en) 2013-06-27
US20140351608A1 (en) 2014-11-27
US9652006B2 (en) 2017-05-16
CN106055063A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN104011620B (zh) 分立存储器部分中的电源管理
CN103559053B (zh) 一种板卡系统及通信接口卡fpga在线升级方法
CN107562667B (zh) 转接卡以及支援具有两个界面的装置的方法
CN103597460B (zh) 用于利用存储命令的系统和方法
US12014214B2 (en) Tile subsystem and method for automated data flow and data processing within an integrated circuit architecture
JP2019153287A5 (ja) ストレージシステム、及びプログラマブルロジックデバイス
CN107783882A (zh) 一种服务器功耗管理方法及设备
CN107493685A (zh) 经由端口控制器自身的外部端口对端口控制器进行再编程
US8497702B2 (en) Power control of an integrated circuit including an array of interconnected configurable logic elements
CN109426325A (zh) 存储服务器系统
CN106081046A (zh) 一种双余度浮空器测控装置
CN107222357A (zh) 一种配置网卡的装置及方法
CN105677373B (zh) 一种节点热插拔的方法和numa节点装置
CN103477562B (zh) 处理器及操作处理器的方法
CN210442800U (zh) 端口扩展装置
US20160012005A1 (en) Cached phy register data access
US7026840B1 (en) Programmable logic device
US9998105B2 (en) Programmable switched capacitor block
Baker Configurable obsolescence mitigation methodologies
CN104679694B (zh) 快捷外设互联标准的选择设定系统及微服务器
CN109086081A (zh) 一种即时提示SATA和NVMe设备在位变化的方法、系统及介质
CN106292516B (zh) 供电电压的信号路径感知路由
Alessio et al. A new readout control system for the LHCb upgrade at CERN
CN105676995B (zh) 一种实现三维测量芯片低功耗的方法
CN112597077B (zh) 一种动态配置通道的总线互联系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant