JP5801380B2 - 段階的nandパワーオンリセット - Google Patents

段階的nandパワーオンリセット Download PDF

Info

Publication number
JP5801380B2
JP5801380B2 JP2013508193A JP2013508193A JP5801380B2 JP 5801380 B2 JP5801380 B2 JP 5801380B2 JP 2013508193 A JP2013508193 A JP 2013508193A JP 2013508193 A JP2013508193 A JP 2013508193A JP 5801380 B2 JP5801380 B2 JP 5801380B2
Authority
JP
Japan
Prior art keywords
reset
volatile
current consumption
storage device
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013508193A
Other languages
English (en)
Other versions
JP2013525922A (ja
Inventor
エス. チョン,スティーブ
エス. チョン,スティーブ
エア,デニス
ホワン,チェンミン
クウォック−タン マック,アレクサンダー
クウォック−タン マック,アレクサンダー
モーガット,ファルーク
Original Assignee
サンディスク テクノロジィース インコーポレイテッド
サンディスク テクノロジィース インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンディスク テクノロジィース インコーポレイテッド, サンディスク テクノロジィース インコーポレイテッド filed Critical サンディスク テクノロジィース インコーポレイテッド
Publication of JP2013525922A publication Critical patent/JP2013525922A/ja
Application granted granted Critical
Publication of JP5801380B2 publication Critical patent/JP5801380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Description

本発明は、概して不揮発性フラッシュメモリシステムの操作に関し、より具体的には、電力多消費型操作を段階的に行う方法およびシステムに関する。
スモールフォームファクタメモリカードの容量がますます増え、これによってデジタルコンテンツの記憶および配付における新たな可能性が生じている。マルチメディアカード(MMC)およびセキュアデジタル(SD)カード等の市販のカード上に記憶されたコンテンツは、種々のホストデバイスによってアクセスされ得る。スモールフォームファクタメモリカードのための規格を定義する機関は、メモリカードが消費し得る最大瞬時電力または平均電力の限度を定義し得る。これらの限度は、セルラー電話等のホストデバイスの製造者が、メモリカードへのアクセス操作に必要な瞬時電力または平均電力の仕様を決められるようにするために必要であり、将来および従来のホストデバイスとの相互運用性を維持するために必要である。
スモールフォームファクタメモリカードの記憶容量および複雑さが増すにつれ、特にリセット、プログラミング、書き込み、または消去操作等の電力多消費型操作の最中にて、これらのデバイスによって消費され得る瞬時電力または平均電力も増大し得る。例えば、スモールフォームファクタメモリカードは通例、複数のNAND不揮発性メモリダイを包含する。パワーオンリセット(POR)等の操作には通例、例えばチップイネーブル信号に関連付けられるNANDダイのすべてにリセットコマンドを送信することによって、いくつかのNANDダイを並列またはほぼ同時にリセットすることが含まれる。いくつかのダイをほとんど同時に初期化すると、相当量の複合突入電流を生じさせる場合があり、それが、瞬時電力消費量限度、または定義された期間にわたる最大許容電力消費量を超えてしまう場合がある。
既定の電力を守りながら多数の不揮発性メモリをリセットすることを達成する設計アプローチの一つに、メモリカードに電力が印加されると、各メモリダイのパワーオンリセットの開始を無効にする、パワーオンリードディスエーブル(PRDIS)メモリ入力制御がある。これは、メモリカード上の他の回路網がリセットされるのと同時にメモリダイのすべてをリセットしないようにする。しかし、多数のメモリダイは、コントローラが初期化を完了した後もなおメモリカードコントローラによって並列にリセットされる。従って、不揮発性メモリを並列にリセットするためだけの電流要求値が、特定のスモールフォームファクタメモリカードに適用可能な規格によって定められた最大限度をすでに超えている場合には、PRDIS制御は、実行可能な解決策にならない。
スモールフォームファクタメモリカードの電源投入中の大きな突入電流を回避する別の解決策として、共通のチップイネーブル(CE)線に関連付けられる各ダイが初期化を始める時間をずらすことが挙げられる。しかし、この遅延は通例、プログラム可能ではない固定された時間である。このアプローチを用いて実装され得る遅延の期間、およびこのアプローチを用いて達成され得るダイ初期化の順序付けには制約がある。従って、ハードワイヤードによる遅延または固定された遅延を利用するシステムは、用いることができる可能な構成を限定し、実装毎に専用の回路網を必要とする。
従って、より大きな記憶密度のスモールフォームファクタメモリカード上で電力多消費型操作の実施が可能となる方法またはシステムがあれば有利となり得る。このような方法またはシステムがあれば、スモールフォームファクタ記憶カードが、標準化機関によって定められた電力消費量限度を順守することをなお維持しつつ、記憶容量を増大させることが可能となり得る。
これらの課題に対処するために、電力消費量限度を超えると思われる電力多消費型操作を特定する方法およびシステムが開示される。この方法およびシステムは、電力多消費型操作のステップの並列実行が引き起こしそうな電力消費量限度の超過を回避するために、操作を複数のステップまたは複数のセットのステップに分割し、これらをずらしたり順次実施したりする。具体的には、この方法またはシステムは、並列操作が電力消費量限度を超えるであろうと判定し、そうであれば、それぞれが電力消費量限度を超えないような複数の順次操作または操作のセットに、並列操作をどのようにして分けることができるのかを判定すればよい。
電力多消費型操作の一例はパワーオンリセットシーケンスとすることができる。1つの態様では、方法およびシステムが、NANDダイのすべて(またはチップイネーブルに関連付けられるNANDダイのすべて)を同時にリセットする代わりに、デバイス内のNANDダイのサブセットを順次リセットすることを含んでよい。従って、この方法およびシステムを実装するスモールフォームファクタメモリカードは、パワーオンリセットまたは他の同様な電力多消費型操作に関連付けられる電力消費量限度を回避しつつ、追加のNANDダイを組み込み、記憶容量を増加させることができる。
1つの態様では、不揮発性記憶デバイス内のコントローラが不揮発性記憶デバイスをリセットする。コントローラは不揮発性記憶デバイス内の不揮発性メモリと通信する。パワーリセットの検出に応答して、不揮発性記憶デバイス内の不揮発性メモリをリセットするために必要な電流消費量が算定される。算定された電流消費量が電流消費量しきい値よりも小さい場合には、不揮発性メモリは一斉にリセットされる。算定された電流消費量が電流消費量しきい値よりも大きい場合には、不揮発性メモリの第1のサブセットがリセットされ、所定の遅延の後、複数の不揮発性メモリの第2のサブセットがリセットされる。不揮発性メモリは、各サブセットが、電流消費量しきい値を超えずに順次リセットされてよいように、必要とされる数のサブセットに分割される。
不揮発性記憶デバイス内の不揮発性メモリをリセットするために必要な電流消費量を算定することは、不揮発性メモリの数量が所定の数を超えるかどうかを判定すること、不揮発性メモリの種類を判定すること、または複数の不揮発性メモリの製造者を判定することを含んでよい。
別の態様では、不揮発性記憶デバイスが、不揮発性メモリと、不揮発性メモリと通信するコントローラとを備える。コントローラは、パワーリセットの検出に応答して、不揮発性記憶デバイス内の不揮発性メモリをリセットするために必要な電流消費量を算定することができる。算定された電流消費量が電流消費量しきい値よりも小さい場合には、コントローラは不揮発性メモリを一斉にリセットする。算定された電流消費量が電流消費量しきい値よりも大きい場合には、コントローラは複数の不揮発性メモリの第1のサブセットをリセットし、所定の遅延の後、複数の不揮発性メモリの第2のサブセットをリセットする。コントローラは不揮発性メモリを、必要に応じた数のサブセットに分割し、それにより、不揮発性メモリのいずれのサブセットをリセットしても電流消費量しきい値を超えないようにしてよい。
前の態様と同様に、不揮発性記憶デバイス内の不揮発性メモリをリセットするために必要な電流消費量を算定することは、不揮発性メモリの数量が所定の数を超えるかどうかを判定すること、不揮発性メモリの種類を判定すること、または複数の不揮発性メモリの製造者を判定することを含んでよい。
さらに別の態様では、システムをリセットする方法がある。システム内のシステム構成要素のセットと通信するコントローラが、システム構成要素のセットをリセットするために必要な電流消費量を算定する。算定は、パワーリセットの検出に応答するものである。算定された電流消費量が電流消費量しきい値よりも小さい場合には、システム構成要素のセットのすべてが一斉にリセットされる。算定された電流消費量が電流消費量しきい値よりも大きい場合には、電流消費量しきい値を超えることなく一斉のリセットが可能なシステム構成要素の第1のサブセットが特定され、リセットされる。次に、電流消費量しきい値を超えることなく一斉のリセットが可能なシステム構成要素の第2のサブセットが特定され、リセットされる。このプロセスは、セット内のシステム構成要素のすべてがリセットされるまで繰り返される。
システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定することは、システム構成要素の数量が所定の数を超えるかどうかを判定すること、システム構成要素の各々の種類を判定すること、またはシステム構成要素の各々の製造者を判定することを含んでよい。
他の態様および特徴ならびにそれらの利点があり、これらは以下の詳細な説明および添付の図面を考察すれば、当業者には明らかであるか、または明らかとなり得る。それ故、添付の特許請求の範囲に記載されているように規定された本発明の範囲は、本願明細書に示されかつ説明されている実施形態に限定されるものではない。
図中の構成要素は必ずしも原寸に比例していない。その代わりに、それらの様々な態様を示すことに重点が置かれている。さらに、図において、同じ参照符号は、各図とも対応する部分を示す。
不揮発性記憶デバイス内で段階的操作を実施する例示的なシステムを示す略図である。 図1の不揮発性記憶デバイス内で段階的操作を実施する例示的なステップを示す図である。 図1の不揮発性記憶デバイスアーキテクチャ内で非段階的リセット操作を実施する際の例示的な電流消費量を示す略図である。 図1の不揮発性記憶デバイスアーキテクチャ内で段階的リセット操作を実施する際の例示的な電流消費量を示す略図である。 段階的電力多消費型操作を実施する例示的なシステムを示す略図である。
電力消費量制約を順守するためにパワーオンリセット等の段階的操作を実施する方法およびシステムが、添付の図とそれに伴う説明で述べられている例示的な実施形態においてさらに詳細に説明される。
スモールフォームファクタメモリカード等の不揮発性記憶デバイスは通例、NANDフラッシュデバイスまたはダイ等の数多くの不揮発性メモリを含む。このような不揮発性記憶デバイスがホストデバイスに接続されるか、または不揮発性記憶デバイスを包含するホストデバイスがオンになると、不揮発性記憶デバイスに電力が印加されてよい。電源オンの間、不揮発性記憶デバイスは通例、読み出し、書き込み、および消去等の操作のために各不揮発性メモリを準備するべく、パワーオンリセット(POR)、およびROMヒューズからの読み出しを含む初期化を実施する。これらの初期化操作は電力を消費する。不揮発性記憶デバイスには、複数の不揮発性メモリまたはダイを包含するものがある。複数のメモリダイおよび/または構成要素の場合、各ダイまたは構成要素は同時またはほぼ同時に初期化してもよいが、これは総じて相当量になる突入電流をシステムに生じさせる。複数のダイがほとんど同時にリセットされてもよい状況の1つは、複数のダイが、共通のチップイネーブル(CE)信号を用いてコントローラに接続されているときである。同じチップイネーブル信号に接続された各ダイは、不揮発性メモリデバイス内のコントローラによって発行される単一のリセットコマンドに応答してよい。チップイネーブル信号を共有するダイの数が増えるにつれ、初期化操作を実施するための総電流要求値も増大する。複数の不揮発性メモリの同時リセットが可能な他のシステムアーキテクチャも、同様の問題に直面することがある。
デバイスが規格に準拠し、規格に準拠した種々のホストデバイス内で動作可能であることを確実にするために、総電流要求値は、対応するスモールフォームファクタメモリカードによって定められた規格に準拠しなければならない。例えば、メモリスティックのスモールフォームファクタメモリカードの規格は、最大システム突入電流を、1ミリ秒で65ミリアンペアに制限する。1つの例では、共通のチップイネーブル線によって制御される8つのダイが一斉にリセットされると、総システム突入電流はスモールフォームファクタメモリカードの最大許容電流を超えることもある。
様々な記憶容量または異なる電力消費量規格を有するスモールフォームファクタメモリカードでは、単一のメモリカードコントローラ設計が有利に用いられてもよい。電力多消費型操作のための電流消費量要求値を検出し、パワーオンリセット等の特定の操作が並列に実施されてよい不揮発性デバイスの数を判定する柔軟性のある方法およびシステムが必要とされていることに対処するために、本願明細書では、共通チップイネーブル(CE)線に関連付けられるNANDダイ等の不揮発性メモリデバイスの数を数え、過度の突入電流を防止する制御された方法で一度にリセットまたは初期化する1つのNANDダイ、またはNANDダイのグループを選択することができる方法およびシステムが開示される。このような方法およびシステムは、デバイス品番またはデバイス製造者等のデバイス特性を利用し、一斉に2つ以上のデバイスをリセットすることまたは2つ以上のデバイスに対して電力多消費型操作を実施することによって生じるであろう突入電流を算定し、スモールフォームファクタカード規格によって定められた電力消費量しきい値を総システム突入電流が超えてしまうのを避けられそうなデバイス数に対してのみ操作を実施してもよい。
このようなシステムおよび方法の実施形態による柔軟性のあるコントローラが、異なる特性を有し製造者が異なる任意の数の不揮発性メモリに接続されてよく、コントローラは、総システム突入電流が最大値を超えるのを回避するために、電力多消費型操作を不揮発性デバイスのすべてにわたって順次完了する戦略をインテリジェントに計算してよい。
図1は、不揮発性記憶デバイス内で段階的操作を実施する例示的なシステム100を示す略図である。例示的なシステム100は、不揮発性メモリデバイス140と通信するホスト110を含む。ホスト110の例として、パーソナルコンピュータ、ノートブックコンピュータ、携帯用情報端末、様々な状態判定デバイス、デジタルカメラ、セルラー電話、ポータブルオーディオプレイヤ、自動車音響システム、および同様の種類の機器が挙げられる。不揮発性メモリデバイス140は、セキュアデジタル(SD)またはマルチメディアカード(MMC)等の取り外し可能なスモールフォームファクタメモリカードであってよい。システム100は、取り外し可能な不揮発性メモリデバイス140を示しているが、他の実施形態は、ホスト110内に恒久的に搭載されるかまたはそれに取り付けられた不揮発性メモリデバイス140を含んでもよい。
不揮発性メモリデバイス140は、カードインターフェイス142、中央処理装置(CPU)またはコントローラ144、ならびに数多くの不揮発性メモリ160、162、164、166、170、172、174、176、180、182、184、186、190、192、194、および196を含む。カードインターフェイス142はホスト110からコマンドを受信し、ホスト110とデータおよび結果を交換する。例えば、カードインターフェイス142は、不揮発性メモリデバイス140内に記憶されたデータを読み出すこと、不揮発性メモリデバイス140内にデータを記憶すること、あるいはカードを消去またはフォーマットする等の他の操作を実施するといったコマンドをホストから受信し得る。ホスト110と不揮発性メモリデバイス140との間で交換されるコマンドおよびデータは、スモールフォームファクタメモリカードインターフェイス規格に従うものであるとよい。カードインターフェイス142は、コントローラ144とコマンドおよびデータを交換し、次にコントローラ144が、ホスト110によるリクエストを完了するために不揮発性メモリ160〜186とコマンドおよびデータを交換する。
カードインターフェイス142およびコントローラ144は、図1〜4の実施形態およびそれに伴う本願明細書に記載されている機能性等の、カードインターフェイス142およびコントローラ144の機能性をそれぞれ実装するように構成された、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組み合わせの形で実装されてよい。1つの実施形態では、コントローラ144の機能性は、プロセッサ実行可能命令を用いて設定されたプロセッサを利用して実装される。プロセッサ実行可能命令は、不揮発性メモリデバイス140内のランダムアクセスメモリ(RAM)、あるいは不揮発性メモリデバイス140内の読み出し専用メモリ(ROM)、EEPROM(電気的に消去可能でプログラム可能な読み出し専用メモリ)、またはE−フラッシュ(組み込みフラッシュ)等の不揮発性メモリ内に記憶されるとよい。
不揮発性メモリ160〜196は、任意の種類の利用可能な不揮発性記憶デバイスであってよい。このようなデバイスの1つの例は、東芝SLC−NAND型フラッシュメモリ(品番TC58NVG2S3ETA00)である。同様の不揮発性メモリデバイスが他の製造者から入手できる。コントローラ144は、ホスト110からの指示なく、データおよび不揮発性メモリ160〜196を初期化または維持する操作等の他の操作を開始してよい。
不揮発性メモリ160〜196は、グループまたはセットに分割されるとよく、ここで各グループまたはセットは、チップイネーブル(CE)信号150、152、154、156を共有する。図1を参照すると、チップイネーブル0(CE0)が不揮発性メモリ190、192、194、および196によって共有されている。コントローラ144は、チップイネーブル0(CE0)信号150をアサートし、コマンド/データバス158上でコマンドを送信することによって、不揮発性メモリ190、192、194、および196のすべてにコマンドを一斉に送るとよい。例えば、東芝SLC−NAND型フラッシュメモリ(品番TC58NVG2S3ETA00)の不揮発性メモリの場合、不揮発性メモリダイに通信可能に結合されたチップイネーブル信号をアサートしつつ、コマンド0xFF(リセット)がコマンド/データバス158上で不揮発性メモリに送信される。この例では、チップイネーブル信号がアサートされる中でコマンド/データバス158上でリセットコマンドが送信されると、単一のチップイネーブル信号150を共有する不揮発性メモリデバイス190、192、194、および196のすべてがリセットされることになる。
図1は、4つの不揮発性メモリによってチップイネーブルが共有される不揮発性記憶デバイス140を示しているが、他の構成もあり得る。例えば、チップイネーブルは、2つ、6つ、8つ、または任意の数の不揮発性メモリに接続され得る。単一のチップイネーブル信号に結合される不揮発性メモリの数が増えるにつれ、そのチップイネーブルに結合されたすべてのデバイスによって一斉に実行されるリセット等のコマンドに関連する総電力消費量も増大する。単一のチップイネーブルに不揮発性メモリデバイスを多く接続しすぎると、共有されるチップイネーブルに接続された各不揮発性メモリによってリセット(0xFF)等の並列コマンドがほぼ一斉に実行された場合に、電力消費量限度の超過につながる恐れがある。
1つの実施形態では、初期化中の不揮発性メモリの数を常時限定するために、コマンド0xXX(ここで、0xXXはバイト値である)等のダイ専用のリセットコマンドが必要に応じて各不揮発性メモリ160〜196を選択的に開始できるように、不揮発性メモリデバイス160〜196のコマンドセットが拡張される。スモールフォームファクタメモリカード規格によって定められた電力消費量限度を超えることを回避するために、初期化中の不揮発性メモリの数を常時限定することによって、不揮発性記憶デバイス140の初期化プロセスの間のあらゆる瞬間における突入電流の量が制御されるとよい。図1を参照すると、ダイ専用のリセットコマンドは、単一のチップイネーブルに接続された任意の数のデバイスをコントローラ144がリセットすることを可能にするとよい。例えば、コントローラ144は、チップイネーブル0(CE0)150に通信可能に結合された1つ、2つ、3つ、または4つの不揮発性メモリ190、192、194、196の任意の組み合わせをリセットしてよい。1つの実施形態では、特定の不揮発性メモリは、ダイ専用のリセットコマンドおよび汎用リセットコマンドを含んでもよい。この場合、ダイ専用のリセットコマンドは一度に1つの指定された不揮発性メモリをリセットするとよく、次に、汎用リセットコマンド(0xFF)が用いられ、ダイ専用のリセットコマンドを用いて既にリセットされたものではない、チップイネーブルに関連する残りの不揮発性メモリをリセットするとよい。代替的に、利用可能なデバイス専用リセットコマンドを用いて不揮発性メモリの任意の組み合わせがリセットされてもよい。
図1に示される共有チップイネーブルおよびデータコマンドバス構造以外のアーキテクチャが、不揮発性メモリ160〜196のうちのどれがリセット等のコマンドに応答して一斉に作動してよいかを選択するようにコントローラ144の能力を制限してもよい。並列コマンドを実行することになる不揮発性メモリ160〜196のサブセットをコントローラが特定することを可能にする同様のアーキテクチャ変更は、本願明細書に記載されている実施形態に従うものである。
図2は、図1の不揮発性記憶デバイス内で段階的操作を実施する例示的なステップ群200を示す。例示的なステップ群は、例えば、図1のコントローラ144によって実施されるとよい。ステップ202から制御が開始する。ステップ202においてコントローラ144によってパワーリセットが検出されなければ、パワーリセットが発生するまで制御はステップ202に留まる。例えば、コントローラ144によってホスト110または不揮発性記憶デバイス140内の別のソースからリセットコマンドが受信されるかまたは不揮発性記憶デバイス140への電力の印加に応答してコード実行が開始されると、コントローラ144はパワーリセットを検出することができる。コントローラ144によってパワーリセットが検出されると、制御はステップ202からステップ204に進む。
ステップ204において、コントローラ144は、不揮発性記憶デバイス140内の不揮発性メモリをリセットするために必要な電流消費量を算定する。この算定は、コントローラが一斉にリセットすることができる不揮発性メモリのすべてをリセットすることに関連する電力消費量を算定することを含むとよい。例えば、図1に示されるアーキテクチャでは、この算定は、単一のチップイネーブルに結合された不揮発性メモリをリセットすることに関連する電力消費量を含むとよい。これは、図1に示されるアーキテクチャが、1つのチップイネーブルに関連する不揮発性メモリのすべてをコントローラが一斉にリセットすることは可能にし得るが、不揮発性記憶デバイス140内の不揮発性メモリのすべてをコントローラが一斉にリセットすることは可能にしないためである。
不揮発性メモリをリセットするために必要な電流消費量を算定することは、一斉にリセットされるとよい不揮発性メモリの数量を判定すること、不揮発性メモリの各々の種類を判定すること、または不揮発性メモリの各々の製造者を判定することを含むとよい。不揮発性メモリの数量、それらの種類、および製造者に関する情報は、コントローラ内に記憶されているかまたは不揮発性記憶デバイス140内の別の場所に記憶されているデータベース内の情報を読み出すことによって得られてもよいし、あるいは、別の例では、不揮発性メモリ160〜196のうちの1つ以上に問い合わせを行い、必要な情報を得ることによって得られてもよい。
不揮発性メモリの数量、種類、および製造者についての情報は、個別にまたは組み合わされて、不揮発性メモリのうちの2つ以上を一斉にリセットする結果生じる電力消費量(システム突入電流)をコントローラ144が算定することを可能にするとよい。例えば、コントローラ144は、1つの不揮発性メモリ160〜196のリセットに関連する電力消費量を算定するために、不揮発性メモリ160〜196の種類または製造者についての情報を得て、コントローラ144、不揮発性メモリ160〜196、または不揮発性記憶デバイス140内の別のメモリ内等、不揮発性記憶デバイス140内に記憶されているルックアップテーブルまたはデータベースを調べるとよい。ルックアップテーブルまたはデータベースは、ホスト110内または不揮発性記憶デバイス140と通信する別のデバイス内等、不揮発性記憶デバイス140の外部に記憶されていてもよい。別の例では、コントローラ144は、デバイスの種類または製造者に基づくクロスリファレンスまたはルックアップテーブルを用いずに、単に、データベースから直接、電力消費量情報を読み出してもよい。コントローラ144は、この情報を、並列にリセットできるであろう不揮発性メモリ160〜196の数量についての情報と併せて用い、電力消費量のピークまたは所定の期間にわたる最大電力消費量の平均を表す合計を計算するとよい。
制御はステップ206に進む。このステップにおいて、コントローラ144は、算定された電流消費量を電流消費量しきい値と比較する。電流消費量しきい値はスモールフォームファクタメモリカードの製造者によって定められているとよい。別の例では、電流消費量しきい値は、ホスト110または別のソースによって不揮発性記憶デバイスに供給することができる電力の量等の、別の制約によって定義されるかまたは示されてよい。制約は、不揮発性記憶デバイス140内に記憶されている値であってもよいし、あるいはホスト110または別のソースから受信されてもよい。電流消費量しきい値は、瞬時電流消費量限度、および或る期間にわたる平均電流消費量、あるいはその他、不揮発性記憶デバイス140によって消費されてよい許容電力の最大量の任意の有用な尺度であればよい。算定された電流消費量が電流消費量しきい値よりも小さければ、制御はステップ206からステップ216に進む。ステップ216において、算定およびステップ204に関連する不揮発性メモリのすべてがコントローラ144によって一斉にリセットされる。図1に示されるアーキテクチャ等のアーキテクチャでは、単一のチップイネーブルに関連するメモリのすべてが、対応するチップイネーブルを挿入し、コマンド/データバス158上でリセットコマンド(0xFF)を送信することによって一斉にリセットされる。制御は次に、ステップ216から進み、ステップ群200を完了する。図1に示されるアーキテクチャでは、ステップ群200のすべてまたは一部が、不揮発性記憶デバイス140内にあるチップイネーブル信号150、152、154、156毎に1回繰り返されるとよい。
ステップ206を再び参照する。算定された電流消費量が電流消費量しきい値よりも大きければ、制御はステップ206から208に進む。ステップ208において、コントローラ144は不揮発性メモリをサブセットに分割する。ここで、サブセットのメモリはすべて、電流消費量しきい値を超えずに一斉にリセット可能である。例えば、図1に示されるアーキテクチャと類似のアーキテクチャにおいて、8つの等しい不揮発性メモリが単一のチップイネーブル信号を共有し、5つのメモリが電流消費量しきい値を超えずに一斉にリセットされ得ると判定されれば、サブセットは、1つ〜5つのいずれかの不揮発性メモリを含んでよい。従って、一例では、単一のチップイネーブルを共有する8つの不揮発性メモリは、5つの不揮発性メモリの1つのサブセットと、各々1つの不揮発性メモリの3つのサブセットとに分割されてもよい。異なる数量または組み合わせの不揮発性メモリを包含する他のサブセットがあり得る。例えば、不揮発性メモリは、各サブセットが2つの不揮発性メモリを包含する4つのサブセットに分割されてもよい。
制御はステップ210に進む。このステップにおいて、コントローラ144は不揮発性メモリの第1のサブセットをリセットする。制御は次に、ステップ212に進む。このステップにおいて、コントローラ144は、他のサブセットが残っているかどうかを判定する。そうであれば、制御はステップ214に進み、リセットされる次のサブセットを選択し、次にステップ210に進み、このステップにおいてコントローラ144は、選択されたサブセットをリセットする。ステップ210、212および214のサイクルは、ステップ208において決定されたサブセットのすべてがリセットされるまで繰り返される。残っているサブセットがなくなると、制御は212から進み、ステップ群200は終了する。前述したように、ステップ群200が用いられ、図1に示されるアーキテクチャ等の、単一のチップイネーブルに関連する不揮発性メモリのみをインテリジェントにリセットする場合には、ステップ群200は、他のチップイネーブルに関連する残りの不揮発性メモリのために繰り返されるとよい。他のチップイネーブルに関連する残りの不揮発性メモリのためにステップ群200が繰り返される際に、第1のチップイネーブルについてなされた電流消費量の算定およびサブセットの特定が他のチップイネーブルに適用可能であることが前提とされ得る場合には、ステップ204および206は飛ばされてもよい。これは、不揮発性記憶デバイス140内の各チップイネーブルが同数の不揮発性メモリを有し、不揮発性メモリが同じ種類および製造者のものである場合に起こり得る。
図3は、図1の不揮発性記憶デバイスアーキテクチャ内で非段階的リセット操作を実施する際の例示的な電流消費量を示す略図である。図3における例示的な電流消費量の略図では、不揮発性記憶デバイスは32個の不揮発性メモリおよび4つのチップイネーブルを包含し、各チップイネーブルには8つの不揮発性メモリが関連する。コントローラ144は、単一のリセットコマンド(0xFF)を送り、4つのチップイネーブルの各々に結合された8つのメモリのすべてを一斉にリセットすることができ、不揮発性記憶デバイス140内の32個の不揮発性メモリをすべてリセットするために、この8つの不揮発性メモリの各セットの非段階的リセットを実施する。図3に示されるように、8つの不揮発性メモリを一度で同時にリセットすると、大きな電流スパイク310、320、330、340が生じる。スモールフォームファクタメモリカードの規格によっては、あまりにも多くの不揮発性メモリを同時に一斉にリセットすることによって最大電流消費量限度を超えてしまう場合がある。
図4は、図1の不揮発性記憶デバイスアーキテクチャ内で段階的リセット操作を実施する際の例示的な電流消費量を示す略図である。図4における例示的な電流消費量の略図では、不揮発性記憶デバイスは、1つのチップイネーブル当たり8つの不揮発性メモリを含む。図4の電流消費量の略図を作成するために用いられている例示的な不揮発性記憶デバイスでは、不揮発性記憶デバイスコントローラは、電流消費量しきい値を超えずに4つの不揮発性メモリが一斉にリセットされ得ると判定している。チップイネーブルに関連する残りの不揮発性メモリをリセットするために、コントローラは、利用可能なダイ専用リセットコマンドを用い、チップイネーブルに関連する他のメモリを個別にリセットする。従って、図4に示される例では、コントローラは、8つのメモリのうちの4つを個別にリセットし、それに続き、チップイネーブル内の残りの4つのメモリを同時にリセットすることによって、チップイネーブルに関連する8つのメモリをリセットするとよい。デバイスアーキテクチャの柔軟性およびコントローラが利用可能なコマンドセットに応じて、他の組み合わせがあり得る。例えば、コマンドセットおよび不揮発性記憶デバイスのアーキテクチャにより可能であれば、コントローラは、チップイネーブルに関連する8つの不揮発性メモリをリセットするために、一度に2つの不揮発性メモリをリセットする順次リセットコマンドを4つ発行してもよい。
図4に示される例では、コントローラがリセット戦略を決定するために用いる情報は、1つのチップイネーブルに関連する1つの不揮発性メモリ内に記憶されている。この不揮発性メモリは、コントローラが、リセット戦略を決定するためにその不揮発性メモリから情報を読み出すことができるように、最初にリセットされなければならない。この不揮発性メモリは、電流消費量しきい値を超えずに個別にリセット可能であることが前提となっている。不揮発性メモリコントローラによって最初にリセットされるこの不揮発性メモリ内に記憶されている情報は、チップイネーブルに関連するデバイスの数量、ならびに不揮発性記憶デバイス内で用いられている不揮発性メモリの種類および/または製造者に関する情報を含むとよい。さらに、不揮発性メモリは、コントローラが、数量、種類、およびデバイス製造者の情報に基づき電流消費量の総量を計算することを可能にし得るルックアップテーブルまたはデータベースを含んでもよい。
図4に示されていない別の実施形態では、コントローラがリセット戦略を決定するために必要とする情報が、決定された戦略を用いてコントローラによってリセットされることになる不揮発性メモリ外に記憶されている場合には、不揮発性メモリのうちの1つを初めにリセットする必要はない。
前に説明したように、図4における第1の電流スパイク410は、1つのチップイネーブルに関連する単一の不揮発性メモリデバイスをリセットすることに関連するものであり、それにより、システム内の不揮発性メモリのすべてについて同じであると見なされ得る、デバイスの製造者および種類についての情報を取得するために、コントローラはその不揮発性メモリにコマンドを送る。他のものよりも先にリセットされる単一の不揮発性メモリデバイスは、各チップイネーブルに関連する不揮発性メモリの数についての情報も包含してもよい。この情報の一部またはすべてを用いて、コントローラは、チップイネーブルに関連する不揮発性メモリのすべてが一斉にリセットされてよいかどうかを判定するとよい。図4に示される例では、コントローラ144は、4つの不揮発性メモリが一斉にリセットされてよいと判定している。次に、コントローラ144は、4つの不揮発性メモリの1つのサブセットおよび1つの不揮発性メモリの4つのサブセットを含む5つのサブセットを作る。前に説明したように、不揮発性記憶デバイスアーキテクチャの能力およびコントローラ144が利用可能なリセットコマンドに応じて、サブセットの他の組み合わせがあり得る。3つの電流スパイク420およびそれに続く単一の電流スパイク430は、コントローラ144が、第1のチップイネーブルに関連する残りの7つのメモリをリセットすることを示す。具体的には、3つの電流スパイク420は、コントローラ144が3つの不揮発性メモリを個別にリセットすることであり、より大きな単一の電流スパイク430は、コントローラが、第1のチップイネーブルに関連する4つの残りの不揮発性メモリを一斉にリセットすることを示す。
次に、コントローラ144は、4つの電流スパイク440によって示されるように、次のチップイネーブルに関連する4つの不揮発性メモリを個別にリセットし、その後に、コントローラが、次のチップイネーブルに関連する残りの4つのメモリを一斉にリセットする、より大きな電流スパイク450が続く。このプロセスは、電流スパイク460、470、480、および490によって示されるように、不揮発性記憶デバイス140内の残りの2つのチップイネーブルのために繰り返される。図4の例は、不揮発性デバイスが、単一の不揮発性メモリかまたはチップイネーブルに関連する、リセットされていない残りの不揮発性デバイスのいずれかをリセットすることができるという特定のリセット能力を示しているが、他のデバイスは、より柔軟性のある制御能力または異なる制御能力を含むこともあり、不揮発性デバイスのリセットの、異なる組み合わせまたは順序付けがあり得る。
図4における電流消費量を図3における電流消費量と比較すると、一斉にリセットされるメモリの数を減らすことは、ピーク電流消費量および或る期間にわたる最大電流消費量を大幅に低減でき、それにより、不揮発性記憶デバイス内の不揮発性メモリのすべてが、電流消費量しきい値を超えずにリセットされることを可能にすることが明らかである。
電力多消費並列操作を一連のステップに分割するインテリジェントなコントローラが、スモールフォームファクタメモリカード以外の他の用途、あるいは並列操作が等しくないデバイス群または同様の電力消費量特性を有しないデバイス群にわたって電力多消費型操作を実施することを含み得る他の用途において利用されてもよい。これらの用途でも、前に説明した通りのコントローラによって実施される基本的ステップがなお適用可能である。具体的には、電力多消費型操作を調整するコントローラは、電力多消費型操作を実施することになるデバイスの電力消費量特性についての情報を集め、コントローラがデバイスに、操作を一斉に実施するように指示すると、総電力消費量がしきい値よりも大きくなるかどうかを判定し、そうなる場合には、デバイスを、電力多消費型操作を順次または段階的に実施することになるサブセットに分割するとよい。サブセット内のデバイスは、電力多消費型操作を、電流消費量しきい値を超えずに並列に実施する。1つのサブセットが電力多消費型操作を完了すると、次のサブセットが電力多消費型操作の実施を開始してよい。サブセットのすべてが電力多消費型操作を実施したならば、分割された電力多消費型操作は完了となる。
図5は、段階的電力多消費型操作を実施する例示的なシステム500を示す略図である。コントローラ502は、ASIC 510、ディスプレイ520、メモリ540、および電気機械デバイス550等の数多くのシステムデバイスと通信してよい。コントローラ502は、例えば、プリント回路アセンブリ(PCA)上のパワーマネジメント集積回路であってよい。別の例では、コントローラ502は、前述したデバイス510、520、540、550と通信する別の集積回路またはASICであってよい。コントローラ502は、リセット等の電力多消費型操作を実施せよとのリクエストを受信してもよいし、または単独で、電力多消費型操作が必要であると判定してもよい。コントローラ502は、ASIC 510、ディスプレイ520、メモリ540、電気機械デバイス550に信号または命令を送信することによって、電力多消費型操作を一斉に完了することができるとよい。そうする前に、コントローラ502は、コントローラ502によって指令される電力多消費型操作を構成要素のすべてが完了するために必要とされるシステム電力要求値を算出するとよい。算出は、コントローラ502によって記憶されている情報、あるいはASIC 510、ディスプレイ520、メモリ540、電気機械デバイス550、または任意の他のソースへの問い合わせに応答してコントローラ502によって受信される情報に基づいて求められるとよい。取得される情報は、デバイスの製造者、デバイスの種類、または他の電力消費量情報を含んでよい。電力要求値が電流消費量しきい値を超える場合には、コントローラは操作をサブセットに分割するとよく、システム構成要素の各サブセットに順次、命令を送るかまたは信号を送信し、電力多消費型操作が、電力消費量しきい値を超えずに完了されることを可能にするとよい。
例えば、電気機械デバイス550がディスクドライブであれば、コントローラ502は、ディスプレイ520がリセットされるのと同時に電気機械デバイス550をリセットすると、電流消費量しきい値を超える恐れがあると判定してもよい。コントローラ502は、ASIC 510、ディスプレイ520、およびメモリ540は、電流消費量しきい値を超えずに一斉にリセットでき、電気機械デバイス550は、電流消費量しきい値を超えずに個別にリセットできると判定してもよい。この判定を行うと、次に、コントローラ502は、電気機械デバイス550をリセットし、それに続き、ASIC 510、ディスプレイ520、およびメモリ540を一斉にリセットするとよい。そうすることで、コントローラは、システム500内にある電流消費量限度を超えずに電力多消費型操作を完了するとよい。
以上の図およびそれに伴う説明に包含されている例示的な実施形態において示されているように、電力多消費型操作を実施するための電力消費量要求値をインテリジェントに計算する方法およびシステムが開示される。電力多消費型操作に関連する電力消費量要求値が計算されると、コントローラがこの情報を利用し、瞬時ピーク電力、または或る期間にわたる平均電力等の電流消費量しきい値を超えずに電力多消費型操作が実施され得るかどうかを判定するとよい。電流消費量しきい値を超えずに電力多消費型操作を並列に実施できないとコントローラが判定すれば、コントローラは、電力多消費型操作を、電流消費量しきい値を超えずに順次実施され得るステップに、インテリジェントに細分化するとよい。
例えば、スモールフォームファクタメモリカードでは、コントローラは、単一のチップイネーブル線に結合される不揮発性メモリの数を検出し、単一のチップイネーブル線に結合される不揮発性メモリのすべてが、電流消費量しきい値(ピークまたは平均突入電流等)を超えずに一斉にリセットされ得るかどうかを判定するとよい。不揮発性メモリのすべてがリセットされることはできないとコントローラが判定すれば、続いてコントローラは、不揮発性メモリを、安全に一斉にリセットされ得るサブセットにインテリジェントに分割するとよい。サブセットが特定されると、次に、コントローラは各サブセットをリセットし、スモールフォームファクタメモリカード規格によって定められた電流消費量しきい値を超えるリスクを回避するとよい。このような柔軟性のあるコントローラは、不揮発性メモリの数量、不揮発性メモリの製造者、ならびに不揮発性メモリの種類または品番を含む種々のメモリ構成で利用され得る。このようなコントローラは、異なるスモールフォームファクタメモリカードの種類において利用されてもよく、その場合、コントローラは、その個々の関連規格に対応する電流消費量しきい値情報を適用する。コントローラがこの柔軟性を有するおかげで、用途毎に特別のコントローラ設計を設計、試験、および維持するコストが回避され得る。
前述した例および実施形態の多くはスモールフォームファクタメモリカードおよびパワーオンリセット操作に適用されるが、本願明細書において開示されている方法およびシステムは、並列操作が過大な電力を消費する可能性を有し、電力消費量しきい値を超えるのを回避するために並列操作を2つ以上の順次ステップに分割することができる、任意の電力多消費型操作および任意のシステムアプリケーションに適用可能である。
本発明は様々なシステムおよび方法の実施形態に関して記載されているが、当然のことながら、本発明は、添付の特許請求の範囲のすべての範囲内で保護を受ける権利がある。

Claims (16)

  1. 不揮発性記憶デバイスをリセットする方法であって、
    不揮発性記憶デバイス内の複数の不揮発性メモリと通信する、不揮発性記憶デバイス内のコントローラによって、
    パワーリセットを検出することに応答して、前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定し、
    前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも小さい場合には、前記複数の不揮発性メモリのすべてを一斉にリセットし、
    前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも大きい場合には、
    複数の不揮発性メモリの第1のサブセットをリセットし、かつ
    所定の遅延の後、複数の不揮発性メモリの第2のサブセットをリセットすることを実施することを含む方法。
  2. 請求項1記載の方法において、
    前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が、複数の不揮発性メモリの少なくとも半分を一斉にリセットすると、電流消費量しきい値を超えることになろうことを示す場合には、複数の不揮発性メモリの第2のサブセットがリセットされた後の第2の所定の遅延の後、複数の不揮発性メモリの第3のサブセットをリセットすることをさらに実施することを含む方法。
  3. 請求項1記載の方法において、
    前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの数量が所定の数を超えるかどうかを判定することを含む方法。
  4. 請求項1記載の方法において、
    前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの種類を判定することを含む方法。
  5. 請求項1記載の方法において、
    前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの製造者を判定することを含む方法。
  6. 請求項1記載の方法において、
    複数の不揮発性メモリの各々はリセットコマンドによってリセット可能であり、複数の不揮発性メモリの第1のサブセットをリセットすることは、複数の不揮発性メモリの第1のサブセットにリセットコマンドを送信することを含む方法。
  7. 不揮発性記憶デバイスであって、
    複数の不揮発性メモリと、
    複数の不揮発性メモリと通信するコントローラであって、
    パワーリセットを検出することに応答して、不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定し、
    前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも小さい場合には、前記複数の不揮発性メモリのすべてを一斉にリセットし、
    前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも大きい場合には、
    複数の不揮発性メモリの第1のサブセットをリセットし、かつ
    所定の遅延の後、複数の不揮発性メモリの第2のサブセットをリセットするように動作可能であるコントローラと、
    を備える不揮発性記憶デバイス。
  8. 請求項7記載の不揮発性記憶デバイスにおいて、
    前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が、複数の不揮発性メモリの少なくとも半分を一斉にリセットすると、電流消費量しきい値を超えることになろうことを示す場合には、前記コントローラは、複数の不揮発性メモリの第2のサブセットがリセットされた後の第2の所定の遅延の後、複数の不揮発性メモリの第3のサブセットをリセットするようにさらに動作可能である不揮発性記憶デバイス。
  9. 請求項7記載の不揮発性記憶デバイスにおいて、
    前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの数量が所定の数を超えるかどうかを判定することを含む不揮発性記憶デバイス。
  10. 請求項7記載の不揮発性記憶デバイスにおいて、
    前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの種類を判定することを含む不揮発性記憶デバイス。
  11. 請求項7記載の不揮発性記憶デバイスにおいて、
    前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの製造者を判定することを含む不揮発性記憶デバイス。
  12. 請求項7記載の不揮発性記憶デバイスにおいて、
    複数の不揮発性メモリの各々はリセットコマンドによってリセット可能であり、複数の不揮発性メモリの第1のサブセットをリセットすることは、複数の不揮発性メモリの第1のサブセットにリセットコマンドを送信することを含む不揮発性記憶デバイス。
  13. システムをリセットする方法であって、
    システム構成要素のセットと通信する、システム内のコントローラによって、
    パワーリセットを検出することに応答して、前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定し、
    前記システム構成要素のセットをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも小さい場合には、前記システム構成要素のセットのすべてを一斉にリセットし、
    前記システム構成要素のセットをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも大きい場合には、
    電流消費量しきい値を超えずに一斉にリセットされ得るシステム構成要素の第1のサブセットを特定し、
    前記システム構成要素の第1のサブセットをリセットし、
    電流消費量しきい値を超えずに一斉にリセットされ得るシステム構成要素の第2のサブセットを特定し、かつ
    前記システム構成要素の第2のサブセットをリセットすることを実施することを含む方法。
  14. 請求項13記載の方法において、
    前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定することは、システム構成要素の数量が所定の数を超えるかどうかを判定することを含む方法。
  15. 請求項13記載の方法において、
    前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定することは、前記システム構成要素の各々の種類を判定することを含む方法。
  16. 請求項13記載の方法において、
    前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定することは、前記システム構成要素の各々の製造者を判定することを含む方法。
JP2013508193A 2010-04-29 2011-04-27 段階的nandパワーオンリセット Active JP5801380B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/770,358 2010-04-29
US12/770,358 US8924626B2 (en) 2010-04-29 2010-04-29 Phased NAND power-on reset
PCT/US2011/034078 WO2011139743A1 (en) 2010-04-29 2011-04-27 Phased nand power-on reset

Publications (2)

Publication Number Publication Date
JP2013525922A JP2013525922A (ja) 2013-06-20
JP5801380B2 true JP5801380B2 (ja) 2015-10-28

Family

ID=44314166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013508193A Active JP5801380B2 (ja) 2010-04-29 2011-04-27 段階的nandパワーオンリセット

Country Status (7)

Country Link
US (1) US8924626B2 (ja)
EP (1) EP2564285B1 (ja)
JP (1) JP5801380B2 (ja)
KR (1) KR101754438B1 (ja)
CN (1) CN102971686A (ja)
TW (1) TWI516903B (ja)
WO (1) WO2011139743A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101777376B1 (ko) * 2010-11-08 2017-09-11 삼성전자주식회사 데이터 저장 장치 및 그것의 구동 방법
US8625353B2 (en) 2011-06-16 2014-01-07 Spansion Llc Method and apparatus for staggered start-up of a predefined, random, or dynamic number of flash memory devices
TWI438617B (zh) * 2011-10-18 2014-05-21 Hon Hai Prec Ind Co Ltd 降低儲存系統啟動電流的系統及方法
TWI488186B (zh) * 2011-11-18 2015-06-11 Silicon Motion Inc 快閃記憶體控制器以及產生快閃記憶體之驅動電流之方法
JP2013137674A (ja) * 2011-12-28 2013-07-11 Toshiba Corp メモリシステム
US8797799B2 (en) * 2012-01-05 2014-08-05 Conversant Intellectual Property Management Inc. Device selection schemes in multi chip package NAND flash memory system
US8848478B2 (en) * 2012-09-24 2014-09-30 Micron Technology, Inc. Power consumption control
WO2015033404A1 (ja) 2013-09-04 2015-03-12 株式会社 東芝 半導体記憶装置
US9305905B2 (en) * 2013-09-06 2016-04-05 Micron Technology, Inc. Apparatuses and related methods for staggering power-up of a stack of semiconductor dies
FR3041806B1 (fr) 2015-09-25 2017-10-20 Stmicroelectronics Rousset Dispositif de memoire non volatile, par exemple du type eeprom, ayant une capacite memoire importante, par exemple 16mbits
KR102532206B1 (ko) * 2017-11-09 2023-05-12 삼성전자 주식회사 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928266A (en) 1988-05-26 1990-05-22 Visic, Inc. Static ram with high speed, low power reset
US5801561A (en) 1995-05-01 1998-09-01 Intel Corporation Power-on initializing circuit
FR2760286B1 (fr) 1997-02-28 1999-04-16 Sgs Thomson Microelectronics Procede d'effacement d'une memoire ram statique et memoire en circuit integre associe
JPH10340220A (ja) * 1997-06-06 1998-12-22 Kofu Nippon Denki Kk 記憶装置のデータ初期化制御方式
JP3456904B2 (ja) 1998-09-16 2003-10-14 松下電器産業株式会社 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路
JP4014801B2 (ja) * 2000-12-28 2007-11-28 株式会社ルネサステクノロジ 不揮発性メモリ装置
US7529958B2 (en) 2004-11-15 2009-05-05 Charles Roth Programmable power transition counter
US7701764B2 (en) * 2006-05-17 2010-04-20 Micron Technology, Inc. Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
JP2010515277A (ja) 2006-12-31 2010-05-06 サンディスク コーポレイション インラッシュ制限用電力アイランドを有するシステム、方法、および集積回路
JP4521618B2 (ja) * 2007-03-19 2010-08-11 ルネサスエレクトロニクス株式会社 不揮発性メモリ装置
JP2009054031A (ja) * 2007-08-28 2009-03-12 Toshiba Corp リセット制御装置
JP4635173B2 (ja) 2008-04-25 2011-02-16 スパンション エルエルシー メモリシステムおよびその制御方法
JP2009294802A (ja) * 2008-06-03 2009-12-17 Hitachi Ltd ストレージ装置およびストレージ装置の起動制御方法

Also Published As

Publication number Publication date
TW201209561A (en) 2012-03-01
JP2013525922A (ja) 2013-06-20
WO2011139743A1 (en) 2011-11-10
US8924626B2 (en) 2014-12-30
EP2564285B1 (en) 2014-02-12
CN102971686A (zh) 2013-03-13
EP2564285A1 (en) 2013-03-06
US20110271036A1 (en) 2011-11-03
KR101754438B1 (ko) 2017-07-05
KR20130111929A (ko) 2013-10-11
TWI516903B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
JP5801380B2 (ja) 段階的nandパワーオンリセット
JP5918279B2 (ja) メモリ初期化のためのシステム、装置、メモリコントローラ、および方法
US7721046B2 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
US10891075B2 (en) Memory system and operating method thereof
US10747287B2 (en) Backup power supply based configuration data application
CN105718248B (zh) 片上系统和用于片上系统端口功能初始化的方法和装置
CN107111575B (zh) 用于在计算机系统内部传输数据的方法和存储管理装置、存储系统和计算机系统
KR100971406B1 (ko) 플래시 메모리 컨트롤러를 구성하기 위한 디바이스 및 방법
CN107919143B (zh) 固态存储设备及其温度控制方法
EP3030971B1 (en) Devices, systems, and methods of reducing chip select
US9606885B2 (en) Chained bus method
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20240143063A1 (en) Power-on control method, electronic device, and storage medium
TWI587150B (zh) 具有多個連接介面的可攜式電子裝置
US11243719B2 (en) Wireless communication enabled storage device and control method therefor
US20080222385A1 (en) Parameter setting method and apparatus for network controller
TWI543189B (zh) 資料儲存裝置以及快閃記憶體控制方法
KR101846753B1 (ko) 시스템의 초기화 전의 디바이스 구성
US20180004274A1 (en) Determining power state support
KR20170133116A (ko) 전자 장치 및 그것의 동작 방법
CN114023365A (zh) 用于配置nand管芯的方法、装置和系统
US9535709B1 (en) Booting system for motherboard
US20020199050A1 (en) Method and apparatus to select configuration addresses for the peripherals in a computer system
CN117891530A (zh) 服务器总线设备的驱动方法及装置、存储介质和电子设备
KR20060084183A (ko) 스마트 카드와 메모리 카드간의 멀티 인터페이스 카드용리셋 제어 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150826

R150 Certificate of patent or registration of utility model

Ref document number: 5801380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250