JP5801380B2 - 段階的nandパワーオンリセット - Google Patents
段階的nandパワーオンリセット Download PDFInfo
- Publication number
- JP5801380B2 JP5801380B2 JP2013508193A JP2013508193A JP5801380B2 JP 5801380 B2 JP5801380 B2 JP 5801380B2 JP 2013508193 A JP2013508193 A JP 2013508193A JP 2013508193 A JP2013508193 A JP 2013508193A JP 5801380 B2 JP5801380 B2 JP 5801380B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- volatile
- current consumption
- storage device
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 206
- 238000000034 method Methods 0.000 claims description 32
- 230000004044 response Effects 0.000 claims description 8
- 230000001568 sexual effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000013459 approach Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Description
Claims (16)
- 不揮発性記憶デバイスをリセットする方法であって、
不揮発性記憶デバイス内の複数の不揮発性メモリと通信する、不揮発性記憶デバイス内のコントローラによって、
パワーリセットを検出することに応答して、前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定し、
前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも小さい場合には、前記複数の不揮発性メモリのすべてを一斉にリセットし、
前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも大きい場合には、
複数の不揮発性メモリの第1のサブセットをリセットし、かつ
所定の遅延の後、複数の不揮発性メモリの第2のサブセットをリセットすることを実施することを含む方法。 - 請求項1記載の方法において、
前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が、複数の不揮発性メモリの少なくとも半分を一斉にリセットすると、電流消費量しきい値を超えることになろうことを示す場合には、複数の不揮発性メモリの第2のサブセットがリセットされた後の第2の所定の遅延の後、複数の不揮発性メモリの第3のサブセットをリセットすることをさらに実施することを含む方法。 - 請求項1記載の方法において、
前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの数量が所定の数を超えるかどうかを判定することを含む方法。 - 請求項1記載の方法において、
前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの種類を判定することを含む方法。 - 請求項1記載の方法において、
前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの製造者を判定することを含む方法。 - 請求項1記載の方法において、
複数の不揮発性メモリの各々はリセットコマンドによってリセット可能であり、複数の不揮発性メモリの第1のサブセットをリセットすることは、複数の不揮発性メモリの第1のサブセットにリセットコマンドを送信することを含む方法。 - 不揮発性記憶デバイスであって、
複数の不揮発性メモリと、
複数の不揮発性メモリと通信するコントローラであって、
パワーリセットを検出することに応答して、不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定し、
前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも小さい場合には、前記複数の不揮発性メモリのすべてを一斉にリセットし、
前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも大きい場合には、
複数の不揮発性メモリの第1のサブセットをリセットし、かつ
所定の遅延の後、複数の不揮発性メモリの第2のサブセットをリセットするように動作可能であるコントローラと、
を備える不揮発性記憶デバイス。 - 請求項7記載の不揮発性記憶デバイスにおいて、
前記複数の不揮発性メモリをリセットするために必要な算定された電流消費量が、複数の不揮発性メモリの少なくとも半分を一斉にリセットすると、電流消費量しきい値を超えることになろうことを示す場合には、前記コントローラは、複数の不揮発性メモリの第2のサブセットがリセットされた後の第2の所定の遅延の後、複数の不揮発性メモリの第3のサブセットをリセットするようにさらに動作可能である不揮発性記憶デバイス。 - 請求項7記載の不揮発性記憶デバイスにおいて、
前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの数量が所定の数を超えるかどうかを判定することを含む不揮発性記憶デバイス。 - 請求項7記載の不揮発性記憶デバイスにおいて、
前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの種類を判定することを含む不揮発性記憶デバイス。 - 請求項7記載の不揮発性記憶デバイスにおいて、
前記不揮発性記憶デバイス内の複数の不揮発性メモリをリセットするために必要な電流消費量を算定することは、複数の不揮発性メモリの製造者を判定することを含む不揮発性記憶デバイス。 - 請求項7記載の不揮発性記憶デバイスにおいて、
複数の不揮発性メモリの各々はリセットコマンドによってリセット可能であり、複数の不揮発性メモリの第1のサブセットをリセットすることは、複数の不揮発性メモリの第1のサブセットにリセットコマンドを送信することを含む不揮発性記憶デバイス。 - システムをリセットする方法であって、
システム構成要素のセットと通信する、システム内のコントローラによって、
パワーリセットを検出することに応答して、前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定し、
前記システム構成要素のセットをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも小さい場合には、前記システム構成要素のセットのすべてを一斉にリセットし、
前記システム構成要素のセットをリセットするために必要な算定された電流消費量が電流消費量しきい値よりも大きい場合には、
電流消費量しきい値を超えずに一斉にリセットされ得るシステム構成要素の第1のサブセットを特定し、
前記システム構成要素の第1のサブセットをリセットし、
電流消費量しきい値を超えずに一斉にリセットされ得るシステム構成要素の第2のサブセットを特定し、かつ
前記システム構成要素の第2のサブセットをリセットすることを実施することを含む方法。 - 請求項13記載の方法において、
前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定することは、システム構成要素の数量が所定の数を超えるかどうかを判定することを含む方法。 - 請求項13記載の方法において、
前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定することは、前記システム構成要素の各々の種類を判定することを含む方法。 - 請求項13記載の方法において、
前記システム内のシステム構成要素のセットをリセットするために必要な電流消費量を算定することは、前記システム構成要素の各々の製造者を判定することを含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/770,358 US8924626B2 (en) | 2010-04-29 | 2010-04-29 | Phased NAND power-on reset |
US12/770,358 | 2010-04-29 | ||
PCT/US2011/034078 WO2011139743A1 (en) | 2010-04-29 | 2011-04-27 | Phased nand power-on reset |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013525922A JP2013525922A (ja) | 2013-06-20 |
JP5801380B2 true JP5801380B2 (ja) | 2015-10-28 |
Family
ID=44314166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013508193A Active JP5801380B2 (ja) | 2010-04-29 | 2011-04-27 | 段階的nandパワーオンリセット |
Country Status (7)
Country | Link |
---|---|
US (1) | US8924626B2 (ja) |
EP (1) | EP2564285B1 (ja) |
JP (1) | JP5801380B2 (ja) |
KR (1) | KR101754438B1 (ja) |
CN (1) | CN102971686A (ja) |
TW (1) | TWI516903B (ja) |
WO (1) | WO2011139743A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101777376B1 (ko) * | 2010-11-08 | 2017-09-11 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 구동 방법 |
US8625353B2 (en) * | 2011-06-16 | 2014-01-07 | Spansion Llc | Method and apparatus for staggered start-up of a predefined, random, or dynamic number of flash memory devices |
TWI438617B (zh) * | 2011-10-18 | 2014-05-21 | Hon Hai Prec Ind Co Ltd | 降低儲存系統啟動電流的系統及方法 |
TWI488186B (zh) * | 2011-11-18 | 2015-06-11 | Silicon Motion Inc | 快閃記憶體控制器以及產生快閃記憶體之驅動電流之方法 |
JP2013137674A (ja) * | 2011-12-28 | 2013-07-11 | Toshiba Corp | メモリシステム |
US8797799B2 (en) * | 2012-01-05 | 2014-08-05 | Conversant Intellectual Property Management Inc. | Device selection schemes in multi chip package NAND flash memory system |
US8848478B2 (en) * | 2012-09-24 | 2014-09-30 | Micron Technology, Inc. | Power consumption control |
JP6190462B2 (ja) | 2013-09-04 | 2017-08-30 | 東芝メモリ株式会社 | 半導体記憶装置 |
US9305905B2 (en) | 2013-09-06 | 2016-04-05 | Micron Technology, Inc. | Apparatuses and related methods for staggering power-up of a stack of semiconductor dies |
FR3041806B1 (fr) | 2015-09-25 | 2017-10-20 | Stmicroelectronics Rousset | Dispositif de memoire non volatile, par exemple du type eeprom, ayant une capacite memoire importante, par exemple 16mbits |
KR102532206B1 (ko) * | 2017-11-09 | 2023-05-12 | 삼성전자 주식회사 | 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치 |
US20240296097A1 (en) * | 2023-03-03 | 2024-09-05 | Western Digital Technologies, Inc. | Data Storage Device and Method for Enhanced Recovery Through a Hardware Reset of One of Its Discrete Components |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4928266A (en) | 1988-05-26 | 1990-05-22 | Visic, Inc. | Static ram with high speed, low power reset |
US5801561A (en) | 1995-05-01 | 1998-09-01 | Intel Corporation | Power-on initializing circuit |
FR2760286B1 (fr) | 1997-02-28 | 1999-04-16 | Sgs Thomson Microelectronics | Procede d'effacement d'une memoire ram statique et memoire en circuit integre associe |
JPH10340220A (ja) * | 1997-06-06 | 1998-12-22 | Kofu Nippon Denki Kk | 記憶装置のデータ初期化制御方式 |
JP3456904B2 (ja) | 1998-09-16 | 2003-10-14 | 松下電器産業株式会社 | 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路 |
JP4014801B2 (ja) * | 2000-12-28 | 2007-11-28 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
US7529958B2 (en) | 2004-11-15 | 2009-05-05 | Charles Roth | Programmable power transition counter |
US7701764B2 (en) * | 2006-05-17 | 2010-04-20 | Micron Technology, Inc. | Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices |
US7948264B2 (en) | 2006-12-31 | 2011-05-24 | Sandisk Corporation | Systems, methods, and integrated circuits with inrush-limited power islands |
JP4521618B2 (ja) * | 2007-03-19 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 不揮発性メモリ装置 |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
JP4635173B2 (ja) | 2008-04-25 | 2011-02-16 | スパンション エルエルシー | メモリシステムおよびその制御方法 |
JP2009294802A (ja) * | 2008-06-03 | 2009-12-17 | Hitachi Ltd | ストレージ装置およびストレージ装置の起動制御方法 |
-
2010
- 2010-04-29 US US12/770,358 patent/US8924626B2/en active Active
-
2011
- 2011-04-27 CN CN2011800324772A patent/CN102971686A/zh active Pending
- 2011-04-27 WO PCT/US2011/034078 patent/WO2011139743A1/en active Application Filing
- 2011-04-27 JP JP2013508193A patent/JP5801380B2/ja active Active
- 2011-04-27 KR KR1020127031127A patent/KR101754438B1/ko not_active Application Discontinuation
- 2011-04-27 EP EP11719122.1A patent/EP2564285B1/en not_active Not-in-force
- 2011-04-29 TW TW100115205A patent/TWI516903B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2564285A1 (en) | 2013-03-06 |
CN102971686A (zh) | 2013-03-13 |
TW201209561A (en) | 2012-03-01 |
TWI516903B (zh) | 2016-01-11 |
KR101754438B1 (ko) | 2017-07-05 |
EP2564285B1 (en) | 2014-02-12 |
US20110271036A1 (en) | 2011-11-03 |
JP2013525922A (ja) | 2013-06-20 |
US8924626B2 (en) | 2014-12-30 |
KR20130111929A (ko) | 2013-10-11 |
WO2011139743A1 (en) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5801380B2 (ja) | 段階的nandパワーオンリセット | |
US7721046B2 (en) | Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program | |
JP2015130193A (ja) | メモリ初期化のための方法 | |
US20190235791A1 (en) | Memory system and operating method thereof | |
US20190155517A1 (en) | Methods and apparatus for memory controller discovery of vendor-specific non-volatile memory devices | |
US10824557B2 (en) | Memory system performing variable read reclaim operation | |
US10664411B2 (en) | Chained bus memory device | |
US10747287B2 (en) | Backup power supply based configuration data application | |
CN105718248B (zh) | 片上系统和用于片上系统端口功能初始化的方法和装置 | |
KR100971406B1 (ko) | 플래시 메모리 컨트롤러를 구성하기 위한 디바이스 및 방법 | |
CN107919143B (zh) | 固态存储设备及其温度控制方法 | |
US10467018B2 (en) | System and method for booting a host device from a mobile device | |
KR20170139730A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
TWI467579B (zh) | 電子裝置及其記憶體控制方法以及相關電腦可讀取儲存媒體 | |
JP2007299227A (ja) | 情報処理装置及び情報処理装置のブート方法 | |
TWI587150B (zh) | 具有多個連接介面的可攜式電子裝置 | |
US20080222385A1 (en) | Parameter setting method and apparatus for network controller | |
TWI543189B (zh) | 資料儲存裝置以及快閃記憶體控制方法 | |
KR101846753B1 (ko) | 시스템의 초기화 전의 디바이스 구성 | |
US20180004274A1 (en) | Determining power state support | |
KR20170133116A (ko) | 전자 장치 및 그것의 동작 방법 | |
CN107145333B (zh) | 数据操作方法及其装置、应用、单片机及嵌入式系统 | |
CN114023365A (zh) | 用于配置nand管芯的方法、装置和系统 | |
US9535709B1 (en) | Booting system for motherboard | |
US20020199050A1 (en) | Method and apparatus to select configuration addresses for the peripherals in a computer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5801380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150915 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |