CN116974353A - 电压检测电路和上电复位电路的复用方法、系统及芯片 - Google Patents

Abstract

本申请适用于芯片技术领域，提供了一种电压检测电路和上电复位电路的复用方法、系统及芯片。方法包括：将电压检测电路和上电复位电路整合成目标电路，并根据对应的芯片的当前的输入电压值对目标电路的上电复位阈值进行调整。本申请的电压检测电路和上电复位电路的复用方法可以通过整合得到的目标电路实现电压检测电路和上电复位电路的复用，并且得到的目标电路可以根据对应芯片的当前的输入电压值对该芯片的上电复位阈值进行调整，因此可以提高组装芯片的效率。

Description

电压检测电路和上电复位电路的复用方法、系统及芯片

技术领域

本申请属于芯片技术领域，尤其涉及一种电压检测电路和上电复位电路的复用方法、系统及芯片。

背景技术

目前，芯片上通常包括上电复位电路和电压检测电路，然而，目前的芯片上的上电复位电路和电压检测电路通常是相互独立的，在组装芯片时，通常需要按照需求分别选择上电复位电路和电压检测电路并进行拼凑，这会导致组装芯片的效率较低。

发明内容

有鉴于此，本申请实施例提供一种电压检测电路和上电复位电路的复用方法、系统及芯片，以解决现有的组装芯片的效率较低的技术问题。

第一方面，本申请实施例提供一种电压检测电路和上电复位电路的复用方法，所述复用方法包括：

将所述电压检测电路和所述上电复位电路整合成目标电路；

根据对应的芯片的当前的输入电压值对所述目标电路的上电复位阈值进行调整。

可选的，所述根据对应的芯片的当前的输入电压值对所述目标电路的上电复位阈值进行调整，包括：

通过所述目标电路的电压检测电路获取所述当前的输入电压值；

通过所述芯片的处理模块根据所述输入电压值，确定目标上电复位阈值；

通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值调整为所述目标上电复位阈值。

可选的，在所述通过所述目标电路的电压检测电路获取所述当前的输入电压值之前，还包括：

通过所述芯片的处理模块获取所述芯片的输入电压范围；

通过所述芯片的处理模块根据所述输入电压范围，确定初始上电复位阈值；

通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值确定为所述初始上电复位阈值。

可选的，在通过所述目标电路的电压检测电路获取所述当前的输入电压值之前，还包括：

在所述芯片上电后，通过所述目标电路的上电复位电路对所述芯片进行复位操作；

在对所述芯片进行复位操作后，通过所述芯片的处理模块关闭所述目标电路的上电复位电路。

可选的，在通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值调整为所述目标上电复位阈值之后，还包括：

通过所述芯片的处理模块启动所述目标电路的上电复位电路，通过所述目标电路的上电复位电路对所述芯片进行复位操作。

第二方面，本申请实施例提供一种电压检测电路和上电复位电路的复用电路，包括：

目标电路，所述目标电路包括电压检测电路和上电复位电路，所述目标电路的复位信号输出端与逻辑门的第一输入端连接，所述目标电路的检测电压输出端与芯片的处理模块的检测电压输入端连接；

所述处理模块，所述处理模块的复位控制信号输出端与所述逻辑门的第二输入端连接，所述处理模块的阈值电压输出端与所述目标电路的阈值电压输入端连接；

所述逻辑门，所述逻辑门的输出端与所述处理模块的复位信号输入端连接；

所述目标电路用于通过上电复位电路向所述逻辑门输出第一上电复位信号，所述目标电路用于通过所述电压检测电路检测当前的输入电压值，并将所述当前的输入电压值输出至所述处理模块中；

所述处理模块用于根据所述当前的输入电压值确定目标上电复位阈值，并将所述目标上电复位阈值输出至所述目标电路中，以指示所述目标电路将当前上电复位阈值调整为所述目标上电复位阈值，所述处理模块还用于向所述逻辑门输出复位控制信号；

所述逻辑门用于根据所述第一上电复位信号和所述复位控制信号生成第二上电复位信号，并将所述第二上电复位信号输出至所述处理模块中，以指示所述处理模块进行复位操作或停止进行所述复位操作。

可选的，所述目标电路用于在芯片上电后向所述逻辑门输出所述第一上电复位信号，以控制所述处理模块进行所述复位操作，所述处理模块用于进行所述复位操作后，向所述逻辑门输出所述复位控制信号，以控制所述处理模块停止进行所述复位操作；

所述目标电路还用于在所述处理模块停止进行所述复位操作后，检测所述当前的输入电压值，并将所述当前的输入电压值输出至所述处理模块中，所述处理模块用于根据所述当前的输入电压值确定所述目标上电复位阈值，并将所述目标上电复位阈值输出至所述目标电路中，以指示所述目标电路将当前上电复位阈值调整为所述目标上电复位阈值；

所述目标电路还用于在将当前上电复位阈值调整为所述目标上电复位阈值之后，向所述逻辑门输出所述第一上电复位信号，以控制所述处理模块进行所述复位操作。

第三方面，本申请实施例提供一种上电复位阈值的复用系统，所述复用系统包括：

整合单元，用于将所述电压检测电路和所述上电复位电路整合成目标电路；

阈值调整单元，用于通过所述目标电路根据对应的芯片的当前的输入电压值对所述芯片的上电复位阈值进行调整。

可选的，所述阈值调整单元具体用于：

通过所述目标电路的电压检测电路获取所述当前的输入电压值；

通过所述芯片的处理模块根据所述输入电压值，确定目标上电复位阈值；

通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值调整为所述目标上电复位阈值。

第四方面，本申请实施例提供一种芯片，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述第一方面任一项所述电压检测电路和上电复位电路的复用方法中的各步骤。

第五方面，本申请实施例提供一种计算机可读存储介质所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上述第一方面任一项所述的电压检测电路和上电复位电路的复用方法中的各步骤。

第六方面，本申请实施例提供一种计算机程序产品，当计算机程序产品在终端设备上运行时，使得终端设备执行如上述第一方面任一项所述的电压检测电路和上电复位电路的复用方法中的各步骤。

本申请实施例提供的电压检测电路和上电复位电路的复用方法、系统及芯片具有以下有益效果：

本申请实施例提供的电压检测电路和上电复位电路的复用方法，可以将电压检测电路和上电复位电路整合成目标电路，并可以通过目标电路根据对应的芯片的当前的输入电压值对该芯片的上电复位阈值进行调整。采用本申请实施例提供的电压检测电路和上电复位电路的复用方法，可以直接将包括电压检测电路和上电复位电路的目标电路组装在对应芯片中，并且可以通过目标电路根据对应芯片的当前的输入电压值对该目标电路的上电复位阈值进行调整，无需手动调节该目标电路的上电复位阈值，因此可以提高组装芯片的效率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种电压检测电路和上电复位电路的复用方法的实现流程图；

图2为本申请实施例提供的一种对目标电路的上电复位阈值的进行调整的方法的实现流程图；

图3为本申请实施例提供的一种确定当前上电复位阈值的实现流程图；

图4为本申请实施例提供的一种电压检测电路和上电复位电路的复用电路的结构示意图；

图5为本申请实施例提供的一种电压检测电路和上电复位电路的复用系统的结构示意图；

图6为本申请实施例提供的一种芯片的结构示意图。

具体实施方式

需要说明的是，本申请实施例使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。在本申请实施例的描述中，除非另有说明，“多个”是指两个或多于两个，“至少一个”、“一个或多个”是指一个、两个或两个以上。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”特征可以明示或者隐含地包括一个或者更多个该特征。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

本申请实施例提供的一种电压检测电路和上电复位电路的复用方法的执行主体可以为电压检测电路和上电复位电路的复用系统。其中，该电压检测电路和上电复位电路的复用系统可以包括整合单元和阈值调整单元。具体的，整合单元用于将电压检测电路和上电复位电路整合成目标电路，阈值调整单元用于根据对应的芯片的当前的输入电压值对目标电路的上电复位阈值进行调整。

在现有的技术中，芯片上的电压检测电路和上电复位电路这两套电路通常是相互独立的，用户需要按照实际需求进行拼凑，然后电压检测电路和上电复位电路这两套电路独立实现功能。本申请实施例提供的电压检测电路和上电复位电路的复用方法可以应用于实现电压检测电路和上电复位电路的复用从而得到目标电路，并可以通过目标电路根据对应芯片的当前的输入电压值对目标电路的上电复位阈值进行调整，以实现上电复位阈值的自适应，从而能够直接将包括电压检测电路和上电复位电路这两套电路的目标电路组装至对应芯片中，能够提高组装芯片的效率。

请参阅图1，图1为本申请实施例提供的一种电压检测电路和上电复位电路的复用方法的实现流程图，该电压检测电路和上电复位电路的复用方法可以包括S101～S102，详述如下：

在S101中，将电压检测电路和上电复位电路整合成目标电路。

在本申请实施例中，可以通过整合单元将电压检测电路和上电复位电路整合成目标电路，其中，整合单元可以是预先设置的，整合单元的作用是得到包括电压检测电路和上电复位电路的目标电路，整合单元的具体实现方法可以根据实际需求设置，此处不作具体限定。

在S102中，根据对应的芯片的当前的输入电压值对目标电路的上电复位阈值进行调整。

在本申请实施例中，在整合得到包括电压检测电路和上电复位电路的目标电路后，可以将该目标电路组装至想要组装的芯片上，由于芯片上的当前的输入电压值是会变化的，因此，在将目标电路组装至对应的芯片上后，可以通过阈值调整单元根据对应芯片的当前的输入电压值对目标电路的上电复位阈值进行调整，具体的，阈值调整单元可以包括目标电路和对应芯片的处理模块。

在一种可能的实现方式中，可以通过如图2所示的S201～S203实现S102，图2为本申请实施例提供的一种对目标电路的上电复位阈值的进行调整的方法的实现流程图，详述如下：

在S201中，通过目标电路的电压检测电路获取当前的输入电压值。

在本申请实施例中，当需要根据芯片的当前输入电压值对目标电路上的上电复位电路的上电复位阈值进行调整时，可以通过目标电路中包括的电压检测电路获取当前的输入电压值。

在一种可能的实现方式中，在S201之前，可以先确定当前上电复位阈值，可以包括如图3所示的S301～S303，图3为本申请实施例提供的一种确定当前上电复位阈值的实现流程图，详述如下：

在S301中，通过芯片的处理模块获取芯片的输入电压范围。

在本实现方式中，当需要确定该芯片的当前上电复位阈值时，该芯片可以通过处理模块获取自身的预设的输入电压范围。示例性的，该芯片的输入电压范围可以为1.62伏特(volt，V)至3.3V。

在S302中，通过芯片的处理模块根据输入电压范围，确定初始上电复位阈值。

在本实现方式中，芯片在获取自身的电压输入范围后，可以通过芯片的处理模块根据该电压输入范围确定初始上电复位阈值。其中，根据电压输入范围确定初始上电复位阈值的具体方法可以根据实际需求设置，此处不作限定。示例性的，可以通过步骤a～步骤b来实现根据电压输入范围确定初始上电复位阈值。详述如下：

在步骤a中，根据输入电压范围，确定芯片的最低输入电压。

示例性的，该芯片的输入电压范围可以为1.62V至3.3V，基于此，芯片的最低输入电压为1.62V。

在步骤b中，根据最低输入电压，确定初始上电复位阈值。

芯片在确定最低输入电压后，可以获取预设的误差冗余比例，并在得到最低输入电压和预设的误差冗余比例后，根据该最低输入电压和该预设的误差冗余比例，计算得到初始上电复位阈值。

示例性的，芯片的最低输入电压可以为1.62V，预设的误差冗余比例可以为10％，芯片可以根据该最低输入电压和该预设的误差冗余比例计算得到初始上电复位阈值为1.62x(1-10％)＝1.458V，基于此，芯片可以将1.458V确定为初始上电复位阈值。

在S303中，通过芯片的处理模块将上电复位电路的当前上电复位阈值确定为初始上电复位阈值。

在本实现方式中，芯片在确定了初始上电复位阈值后，可以通过芯片的处理模块将对应的目标电路的上电复位电路的当前上电复位阈值确定为初始上电复位阈值。示例性的，芯片将1.458V确定为初始上电复位阈值后，可以将该芯片对应的目标电路的上电复位电路的当前上电复位阈值确定为1.458V。

在另一种可能的实现方式中，在确定了当前上电复位阈值后，并在S201之前，可以先对芯片进行一次复位以令该芯片可以正常工作，因此在S201之前可以还包括步骤c和步骤d，详述如下：

在步骤c中，在芯片上电之后，通过目标电路的上电复位电路对芯片进行复位操作。

在本实现方式中，芯片在确定了初始上电复位阈值，并将上电复位电路的当前上电复位阈值确定为初始上电复位阈值后，可以在该芯片上电以后，通过上电复位电路可以对芯片进行复位操作，在上电复位电路对芯片进行了复位操作后，该芯片可以正常工作。

在步骤d中，在对芯片进行复位操作后，通过芯片的处理模块关闭上电复位电路。

在本实现方式中，在上电复位电路对芯片进行了复位操作后，可以通过芯片的处理模块可以关闭该上电复位电路。

在S202中，通过芯片的处理模块根据输入电压值，确定目标上电复位阈值。

在本申请实施例中，在芯片确定了初始上电复位阈值，并将上电复位电路的当前上电复位阈值确定为初始上电复位阈值，且根据该当前上电复位阈值对芯片进行复位操作，还获取了当前的输入电压值后，可以通过芯片的处理模块根据当前的输入电压值确定目标上电复位阈值。

其中，根据当前的输入电压值确定目标上电复位阈值的方法可以根据实际需求设置，此处不作限定。

若芯片根据当前的输入电压值确定当前上电复位阈值无需进行调整，则芯片可以不确定目标上电复位阈值，并可以向上电复位电路发送保持当前上电复位阈值的信号，以指示上电复位电路无需对当前上电复位阈值进行调整。

在S203中，通过芯片的处理模块将芯片的上电复位电路的当前上电复位阈值调整为目标上电复位阈值。

在本申请实施例中，芯片在根据当前的输入电压值确定目标上电复位阈值后，可以通过芯片的处理模块将目标电路的上电复位电路的当前上电复位阈值调整为目标上电复位阈值。

在一种可能的实现方式中，在通过芯片的处理模块将芯片的上电复位电路的当前上电复位阈值调整为目标上电复位阈值之后，可以包括步骤e，详述如下：

在步骤e中，通过芯片的处理模块启动目标电路的上电复位电路，通过目标电路的上电复位电路对芯片进行复位操作。

在本实现方式中，在将目标电路的上电复位电路的当前上电复位阈值调整为目标上电复位阈值之后，可以通过芯片的处理模块启动上电复位电路，上电复位电路在启动后，可以基于调整后的当前上电复位阈值对该芯片进行复位操作。

请参阅图4，图4为本申请实施例提供的一种电压检测电路和上电复位电路的复用电路的结构示意图。图4提供的电压检测电路和上电复位电路的复用电路可以用于实现本申请实施例提供的电压检测电路和上电复位电路的复用方法。

如图4所示，该电压检测电路和上电复位电路的复用电路可以包括目标电路41、处理模块42以及逻辑门43，其中，目标电路41中包括上电复位电路411和电压检测电路412。

目标电路41的复位信号输出端与逻辑门43的第一输入端连接，具体的，目标电路41中的上电复位电路411的复位信号输出端与逻辑门43的第一输入端连接，目标电路41的检测电压输出端与处理模块42的检测电压输入端连接，具体的，目标电路41中的电压检测电路412的检测电压输出端与处理模块42的检测电压输入端连接。

处理模块42的复位控制信号输出端与逻辑门43的第二输入端连接，处理模块42的阈值电压输出端与目标电路41的阈值电压输入端连接，具体的，处理模块42的阈值电压输出端与目标电路41中的上电复位电路411的阈值电压输入端连接。

逻辑门43的输出端与处理模块42的复位信号输入端连接。

目标电路41用于通过上电复位电路411向逻辑门43输出第一上电复位信号；目标电路41还用于通过电压检测电路412检测当前的输入电压值，并将当前的输入电压值输出至处理模块42中，目标电路还用于获取目标上电复位阈值，并将当前上电复位阈值调整为目标上电复位阈值。

处理模块42用于根据当前的输入电压值确定目标上电复位阈值，并将目标上电复位阈值输出至目标电路41中的上电复位电路411，以指示目标电路41中的上电复位电路411将当前上电复位阈值调整为目标上电复位阈值；处理模块42还用于向逻辑门43输出复位控制信号，以指示逻辑门43生成相应的第二上电复位信号。

逻辑门43用于根据第一上电复位信号和复位控制信号生成第二上电复位信号，并将第二上电复位信号输出至处理模块42中，以指示处理模块42进行复位操作或停止进行复位操作。

以下结合图4，对电压检测电路和上电复位电路的复用电路的具体原理进行进一步解释。

在芯片上电后，目标电路41中的上电复位电路411向逻辑门43输出第一上电复位信号，第一上电复位信号可以为高电平信号，逻辑门43可以为与门，此外，在芯片上电后，处理模块42可以向逻辑门43输出为高电平信号的复位控制信号，因此，逻辑门43接收到目标电路41中的上电复位电路411输出的高电平信号和处理模块42输出的高电平信号，并进而与运算，得到高电平信号，并将高电平信号作为第二上电复位信号输出至处理模块42中，处理模块42接收到第二上电复位信号为高电平信号后，进行复位操作。通过上述描述中的方法即可实现“在芯片上电后，通过目标电路的上电复位电路对芯片进行复位操作”的步骤。

在处理模块42进行复位操作后，处理模块42可以停止向逻辑门43输出为高电平信号的复位控制信号，并输出为低电平信号的复位控制信号，因此，逻辑门43接收到目标电路41中的上电复位电路411输出的高电平信号和处理模块42输出的低电平信号，并进而与运算，得到低电平信号，并将低电平信号作为第二上电复位信号输出至处理模块42中，处理模块42接收到第二上电复位信号为低电平信号后，停止进行复位操作。通过上述描述中的方法即可实现“在对芯片进行复位操作后，通过芯片的处理模块关闭目标电路的上电复位电路”的步骤。

之后，目标电路41中的电压检测电路412可以检测当前的输入电压值，并将该当前的输入电压值输出至处理模块42中，处理模块42根据该当前的输入电压值确定目标上电复位阈值，并将该目标上电复位阈值发送至目标电路41中的上电复位电路411中，目标电路41中的上电复位电路411接收到该目标上电复位阈值后，将当前上电复位阈值调整为该目标上电复位阈值。

在目标电路41中的上电复位电路411将当前上电复位阈值调整为该目标上电复位阈值后，处理模块42可以停止向逻辑门43输出的低电平信号的复位控制信号，并输出为高电平信号的复位控制信号，逻辑门43接收到目标电路41中的上电复位电路411输出的高电平信号和处理模块42输出的高电平信号，并进而与运算，得到高电平信号，并将高电平信号作为第二上电复位信号输出至处理模块42中，处理模块42接收到第二上电复位信号为高电平信号后，进行复位操作。

在处理模块42进行复位操作后，处理模块42可以向逻辑门43持续输出高电平信号的复位控制信号，而目标电路41中的上电复位电路411可以停止向逻辑门43输出为高电平信号的第一上电复位信号，并输出为低电平信号的第一上电复位信号，以控制处理模块42不进行复位操作。

之后，当芯片的标准工作电压发生变化时，则需要调整当前上电复位阈值，由于在芯片的标准工作电压发生变化时目标电路41中的电压检测电路412检测到的当前的输入电压值也会发生大的变化，因此，可以在目标电路41中的电压检测电路412检测到的当前的输入电压值的变化量大于预设电压变化量阈值时，指示目标电路41中的上电复位电路411停止向逻辑门43输出为低电平信号的第一上电复位信号，并输出为高电平信号的第一上电复位信号，以控制处理模块42进行复位操作。当处理模块42进行复位操作后，处理模块42可以停止向逻辑门43输出为高电平信号的复位控制信号，并输出为低电平信号的复位控制信号，以停止进行复位操作。然后目标电路41和处理模块42可以进行交互，进而令目标电路41中的上电复位电路411对当前上电复位阈值进行调整，其中目标电路41和处理模块42进行交互的过程可以参阅上述相关描述，此处不再赘述。在目标电路41中的上电复位电路411对当前上电复位阈值进行调整后，目标电路41、处理模块42以及逻辑门43可以进行交互，以令处理模块42进行复位操作，其中，目标电路41、处理模块42以及逻辑门43可以进行交互的过程可以参阅上述相关描述，此处不再赘述。

以上可以看出，本申请实施例提供的电压检测电路和上电复位电路的复用方法，可以将电压检测电路和上电复位电路整合成目标电路，并可以通过目标电路根据对应的芯片的当前的输入电压值对该芯片的上电复位阈值进行调整。采用本申请实施例提供的电压检测电路和上电复位电路的复用方法，可以直接将包括电压检测电路和上电复位电路的目标电路组装在对应芯片中，并且可以通过目标电路根据对应芯片的当前的输入电压值对该目标电路的上电复位阈值进行调整，无需手动调节该目标电路的上电复位阈值，因此可以提高组装芯片的效率。

基于上述实施例提供的电压检测电路和上电复位电路的复用方法，本申请实施例进一步给出实现上述方法实施例的一种电压检测电路和上电复位电路的复用系统，请参阅图5，图5为本申请实施例提供的一种电压检测电路和上电复位电路的复用系统的结构示意图。如图5所示，该电压检测电路和上电复位电路的复用系统50可以包括整合单元51以及阈值调整单元52。其中：

整合单元51用于将电压检测电路和上电复位电路整合成目标电路。

阈值调整单元52用于通过目标电路根据对应的芯片的当前的输入电压值对芯片的上电复位阈值进行调整。

可选的，阈值调整单元具体用于：

通过目标电路的电压检测电路获取当前的输入电压值；

通过芯片的处理模块根据输入电压值，确定目标上电复位阈值；

通过芯片的处理模块将目标电路的上电复位电路的当前上电复位阈值调整为目标上电复位阈值。

可选的，该电压检测电路和上电复位电路的复用系统50可以还包括当前上电复位阈值确定单元。当前上电复位阈值确定单元包括输入电压范围获取单元、第一初始上电复位阈值确定单元以及当前上电复位阈值确定单元。其中：

输入电压范围获取单元用于通过芯片的处理模块获取芯片的输入电压范围；

第一初始上电复位阈值确定单元用于通过芯片的处理模块根据输入电压范围，确定初始上电复位阈值；

当前上电复位阈值确定单元用于通过芯片的处理模块将目标电路的上电复位电路的当前上电复位阈值确定为初始上电复位阈值。

可选的，该电压检测电路和上电复位电路的复用系统50可以还包括第一复位操作单元和关闭单元。其中:

第一复位操作单元用于在通过目标电路的电压检测电路获取当前的输入电压值之前，并在芯片上电后，通过目标电路的上电复位电路对芯片进行复位操作。

关闭单元用于在对芯片进行复位操作后，通过芯片的处理模块关闭目标电路的上电复位电路。

可选的，该电压检测电路和上电复位电路的复用系统50可以还包括第二复位操作单元。其中：

第二复位操作单元用于在通过芯片的处理模块将目标电路的上电复位电路的当前上电复位阈值调整为目标上电复位阈值之后，通过芯片的处理模块启动目标电路的上电复位电路，通过目标电路的上电复位电路对芯片进行复位操作。

需要说明的是，上述单元之间的信息交互、执行过程等内容，由于与本申请方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参照方法实施例部分，此处不再赘述。

请参阅图6，图6为本申请实施例提供的一种芯片的结构示意图。如图6所示，本实施例提供的芯片6可以包括：处理器60、存储器61以及存储在存储器61中并可在处理器60上运行的计算机程序62。例如电压检测电路和上电复位电路的复用方法对应的程序。处理器60执行计算机程序62时实现上述应用于电压检测电路和上电复位电路的复用方法实施例中的步骤，例如图1所示的S101～S102、图2所示的S201～S203以及图3所示的S301～S303。或者，处理器60执行计算机程序62时实现上述芯片6对应的实施例中各模块/单元的功能，例如图5所示的单元51～52的功能。

示例性的，计算机程序62可以被分割成一个或多个模块/单元，一个或者多个模块/单元被存储在存储器61中，并由处理器60执行，以完成本申请。一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序62在芯片6中的执行过程。例如，计算机程序62可以被分割成整合单元51以及阈值调整单元52，各单元的具体功能请参阅图5对应的实施例中的相关描述，此处不赘述。

本领域技术人员可以理解，图6仅仅是芯片6的示例，并不构成对芯片6的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件。

处理器60可以是中央处理单元(central processing unit，CPU)，还可以是其他通用处理器、数字信号处理器(digital signal processor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

存储器61可以是芯片6的内部存储单元，例如芯片6的硬盘或内存。存储器61也可以是芯片6的外部存储设备，例如芯片6上配备的插接式硬盘、智能存储卡(smart mediacard，SMC)、安全数字(secure digital，SD)卡或闪存卡(flash card)等。进一步地，存储器61还可以既包括芯片6的内部存储单元也包括外部存储设备。存储器61用于存储计算机程序以及芯片所需的其他程序和数据。存储器61还可以用于暂时地存储已经输出或者将要输出的数据。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元完成，即将电压检测电路和上电复位电路的复用系统的内部结构划分成不同的功能单元，以完成以上描述的全部或者部分功能。实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，该计算机程序被处理器执行时可实现上述各个方法实施例中的步骤。

本申请实施例提供了一种计算机程序产品，当计算机程序产品在终端设备上运行时，使得终端设备实现上述各个方法实施例中的步骤。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参照其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电压检测电路和上电复位电路的复用方法，其特征在于，所述复用方法包括：

将所述电压检测电路和所述上电复位电路整合成目标电路；

根据对应的芯片的当前的输入电压值对所述目标电路的上电复位阈值进行调整。

2.根据权利要求1所述的复用方法，其特征在于，所述根据对应的芯片的当前的输入电压值对所述目标电路的上电复位阈值进行调整，包括：

通过所述目标电路的电压检测电路获取所述当前的输入电压值；

通过所述芯片的处理模块根据所述输入电压值，确定目标上电复位阈值；

通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值调整为所述目标上电复位阈值。

3.根据权利要求2所述的复用方法，其特征在于，在所述通过所述目标电路的电压检测电路获取所述当前的输入电压值之前，还包括：

通过所述芯片的处理模块获取所述芯片的输入电压范围；

通过所述芯片的处理模块根据所述输入电压范围，确定初始上电复位阈值；

通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值确定为所述初始上电复位阈值。

4.根据权利要求2所述的复用方法，其特征在于，在通过所述目标电路的电压检测电路获取所述当前的输入电压值之前，还包括：

在所述芯片上电后，通过所述目标电路的上电复位电路对所述芯片进行复位操作；

在对所述芯片进行复位操作后，通过所述芯片的处理模块关闭所述目标电路的上电复位电路。

5.根据权利要求2所述的复用方法，其特征在于，在通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值调整为所述目标上电复位阈值之后，还包括：

通过所述芯片的处理模块启动所述目标电路的上电复位电路，通过所述目标电路的上电复位电路对所述芯片进行复位操作。

6.一种电压检测电路和上电复位电路的复用电路，其特征在于，包括：

目标电路，所述目标电路包括电压检测电路和上电复位电路，所述目标电路的复位信号输出端与逻辑门的第一输入端连接，所述目标电路的检测电压输出端与芯片的处理模块的检测电压输入端连接；

所述处理模块，所述处理模块的复位控制信号输出端与所述逻辑门的第二输入端连接，所述处理模块的阈值电压输出端与所述目标电路的阈值电压输入端连接；

所述逻辑门，所述逻辑门的输出端与所述处理模块的复位信号输入端连接；

所述目标电路用于通过上电复位电路向所述逻辑门输出第一上电复位信号，所述目标电路用于通过所述电压检测电路检测当前的输入电压值，并将所述当前的输入电压值输出至所述处理模块中；

所述处理模块用于根据所述当前的输入电压值确定目标上电复位阈值，并将所述目标上电复位阈值输出至所述目标电路中，以指示所述目标电路将当前上电复位阈值调整为所述目标上电复位阈值，所述处理模块还用于向所述逻辑门输出复位控制信号；

所述逻辑门用于根据所述第一上电复位信号和所述复位控制信号生成第二上电复位信号，并将所述第二上电复位信号输出至所述处理模块中，以指示所述处理模块进行复位操作或停止进行所述复位操作。

7.根据权利要求6所述的复用电路，其特征在于，所述目标电路用于在芯片上电后向所述逻辑门输出所述第一上电复位信号，以控制所述处理模块进行所述复位操作，所述处理模块用于进行所述复位操作后，向所述逻辑门输出所述复位控制信号，以控制所述处理模块停止进行所述复位操作；

所述目标电路还用于在所述处理模块停止进行所述复位操作后，检测所述当前的输入电压值，并将所述当前的输入电压值输出至所述处理模块中，所述处理模块用于根据所述当前的输入电压值确定所述目标上电复位阈值，并将所述目标上电复位阈值输出至所述目标电路中，以指示所述目标电路将当前上电复位阈值调整为所述目标上电复位阈值；

所述目标电路还用于在将当前上电复位阈值调整为所述目标上电复位阈值之后，向所述逻辑门输出所述第一上电复位信号，以控制所述处理模块进行所述复位操作。

8.一种电压检测电路和上电复位电路的复用系统，其特征在于，所述复用系统包括：

整合单元，用于将所述电压检测电路和所述上电复位电路整合成目标电路；

阈值调整单元，用于通过所述目标电路根据对应的芯片的当前的输入电压值对所述芯片的上电复位阈值进行调整。

9.根据权利要求8所述的复用系统，其特征在于，所述阈值调整单元具体用于：

通过所述目标电路的电压检测电路获取所述当前的输入电压值；

通过所述芯片的处理模块根据所述输入电压值，确定目标上电复位阈值；

通过所述芯片的处理模块将所述目标电路的上电复位电路的当前上电复位阈值调整为所述目标上电复位阈值。

10.一种芯片，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述电压检测电路和上电复位电路的复用方法中的各步骤。