CN102971686A - 分阶段的与非上电复位 - Google Patents
分阶段的与非上电复位 Download PDFInfo
- Publication number
- CN102971686A CN102971686A CN2011800324772A CN201180032477A CN102971686A CN 102971686 A CN102971686 A CN 102971686A CN 2011800324772 A CN2011800324772 A CN 2011800324772A CN 201180032477 A CN201180032477 A CN 201180032477A CN 102971686 A CN102971686 A CN 102971686A
- Authority
- CN
- China
- Prior art keywords
- reset
- nonvolatile memories
- current drain
- volatile memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Abstract
公开了一种用于分阶段进行功率密集操作的方法和系统。非易失性存储设备控制器检测电源复位。该控制器与非易失性存储设备中的存储器通信。该控制器响应于检测到电源复位,确定复位非易失性存储设备中的非易失性存储器需要的电流消耗。当确定的电流消耗小于电流消耗阈值时,该控制器同时复位所有的非易失性存储器。如果确定的电流消耗大于电流消耗阈值,则该控制器复位多个非易失性存储器的第一子集,并且在预定的延迟之后,复位非易失性存储器的第二子集。因此,通过将操作分成一系列不超出阈值的步骤可以进行功率密集操作而不超出电流消耗阈值。
Description
技术领域
本申请总体上涉及非易失性闪存系统的操作,并且更具体地,涉及用于分阶段进行功率密集的操作的方法和系统。
背景技术
小形状尺寸存储卡持续增长的容量允许存储和分配数字内容的新的可能性。可以通过各种主机设备来存取存储在商业上可用的卡(诸如多媒体卡(MMC)和安全数码(SD)卡)上存储的内容。为小形状尺寸存储卡定义标准的组织可定义存储卡可消耗的最大瞬时功率或平均功率的限制。这些限制是必要的,从而使得主机设备(诸如蜂窝电话)的制造商可预算存储卡存取操作所需的瞬时功率或平均功率,并且对于保持与将来和既有的主机设备的可互用性是必要的。
随着小形状尺寸存储卡的存储容量和复杂性的增加,这些设备潜在消耗的瞬时功率或平均功率也可能增加,特别是在诸如复位、编程、写入或擦除操作的功率密集操作期间。例如,小形状尺寸存储卡通常包含多个NAND非易失性存储器晶片(die)。诸如上电复位(POR)的操作通常涉及,诸如通过向与芯片使能信号关联的所有NAND晶片传送复位命令而并行或大致同时地复位多个NAND晶片。大约同时地初始化若干晶片可导致显著数量的组合的涌入(inrush)电流,该涌入电流可超出瞬时功率消耗限制,或超出在限定时间段上的最大允许电力消耗。
在复位大量非易失性存储器的同时实现功率遵从(power compliance)的一种设计方法包括上电读无效(PRDIS)存储器输入控制,其在当电源施加到存储卡时,禁止每个存储器晶片发起其自己的上电复位。这避免了与复位存储卡上的其它电路同时复位所有存储器晶片。然而,在控制器完成初始化之后,大量的存储器晶片仍由存储卡控制器并行复位。因此,在只是用于并行复位非易失性存储的电流需求已经超出由适用于特定小形状尺寸存储卡的标准建立的最大限制时,PRDIS控制并非可行的解决方案。
另一种用于避免在小形状尺寸存储卡上电期间的大涌入电流的解决方案包括错开与共用芯片使能(CE)线关联的每个晶片开始初始化时的时间。然而,这个延迟通常是不能编程的固定时间。对可以使用这种方法实施的延迟的持续时间有限制,并且对可以使用这种方法实现的晶片初始化的排序有限制。因此,使用硬连线(hard-wired)或固定延迟的系统限制可以使用的可能配置,并且对于每个实施要求定制电路。
发明内容
因此,一种允许在具有更大存储密度的小形状尺寸存储卡上进行功率密集操作的方法和系统会是有利的。这样的方法或系统会允许小形状尺寸存储卡具有增加的存储能力同时仍旧保持与标准组织建立的电力消耗限制一致。
为了解决这些问题,公开了一种识别会超出电力消耗限制的功率密集操作的方法和系统。该方法和系统将该操作分成要错开或顺序进行的步骤或步骤组,从而避免并行执行功率密集操作的步骤可能造成的超出电力消耗限制。具体地,该方法和系统可以确定并行操作是否超出电力消耗限制,并且如果超出,确定如何将并行操作分成顺序的操作或操作组,其中每个顺序操作不会超出电力消耗限制。
功率密集操作的例子可以是上电复位序列。一方面,一种方法和系统可包括同时顺序地复位设备中的NAND晶片的子集,而不是同时复位所有的NAND晶片(或者与芯片使能相关联的所有NAND晶片)。因此,实现该方法和系统的小形状尺寸存储卡可以合并附加的NAND晶片从而提高存储容量,同时避免与上电复位或其它类似的功率密集操作相关联的电力消耗限制。
根据一方面,非易失性存储设备中的控制器复位非易失性存储设备。该控制器与非易失性存储设备中的非易失性存储器通信。响应于检测到电源复位,确定复位非易失性存储设备中的非易失性存储器所需的电流消耗。如果确定的电流消耗小于电流消耗阈值时,则同时复位非易失性存储器。如果确定的电流消耗大于电流消耗阈值,则复位非易失性存储器的第一子集;并且在预定的延迟之后,复位所述多个非易失性存储器的第二子集。将非易失性存储器分成按所需那么多的子集,从而使得每个子集可顺序地复位而不超出电流消耗阈值。
确定复位非易失性存储设备中的非易失性存储器所需的电流消耗可包括确定非易失性存储器的数量是否超出预定的数目,确定非易失性存储器的类型,或确定所述多个非易失性存储器的制造商。
根据另一方面,非易失性存储设备包括非易失性存储器和与非易失性存储器通信的控制器。该控制器可以响应于检测到电源复位确定复位非易失性存储设备中的非易失性存储器所需的电流消耗。当确定的电流消耗小于电流消耗阈值时,该控制器同时复位非易失性存储器。当确定的电流消耗大于电流消耗阈值时,该控制器复位多个非易失性存储器的第一子集,并且在预定的延迟之后复位多个非易失性存储器的第二子集。该控制器可以将非易失性存储器分成如所需那么多的子集,从而使得复位非易失性存储器的任何子集都不会超出电流消耗阈值。
如之前的方面,确定复位非易失性存储设备中的非易失性存储器所需的电流消耗可包括确定非易失性存储器的数量是否超出预定的数目,确定非易失性存储器的类型,或确定多个非易失性存储器的制造商。
根据另一方面,有一种用于复位系统的方法。与系统中的一组系统元件通信的控制器确定复位该组系统元件所需的电流消耗。该确定是响应于检测到电源复位而进行的。当确定的电流消耗小于电流消耗阈值时,同时复位所有的该组系统元件。当确定的电流消耗大于电流消耗阈值时,识别并复位可以同时复位而不超出所述电流消耗阈值的系统元件的第一子集。然后识别并复位可以同时复位而不超出所述电流消耗阈值的系统元件的第二子集。重复这个过程直到该组中的所有系统元件都被复位。
确定复位所述系统中的所述组的系统元件所需的电流消耗包括确定系统元件的数量是否超过预定的数目,确定每个系统元件的类型,或者确定每个系统元件的制造商。
本发明的其它方面和特性和优点是可能的,并且通过研究一下详细的描述和附图会对于本领域的技术人员变得更加明显。这里,以下权利要求所叙述的本发明的要求保护的范围并不旨在受限于这里示出和描述的实施例。
附图说明
图中的元件不一定是按比例的,而是在上面进行强调以示出其各种方面。此外,在图中,类似的标记表示不同视图中的对应部件。
图1是示出用于在非易失性存储设备中进行分阶段操作的示例性系统的图。
图2示出用于在图1的非易失性存储设备中进行分阶段操作的示例性步骤。
图3是示出当在图1的非易失性存储设备结构中进行非分阶段的复位操作时的示例性电流消耗的图。
图4是示出当在图1的非易失性存储设备结构中进行分阶段的复位操作时的示例性电流消耗的图。
图5是示出用于进行分阶段的功率密集操作的示例性系统的图。
具体实施方式
将在之前的图和伴随的描述中讨论的示例性实施例更详细地解释一种用于进行分阶段的操作(诸如上电复位(power-on reset))从而遵从电力消耗限制的方法和系统。
诸如小形状尺寸存储卡的非易失性存储设备通常包括许多非易失性存储器,诸如NAND闪速设备或晶片。当这样的非易失性存储设备连接到主机设备,或当包括非易失性存储设备的主机设备接通时,可将电力施加到非易失性存储设备上。在上电期间,非易失性存储设备通常进行包括从ROM熔线(fuse)读取的上电复位(POR)和初始化,从而使每个非易失性存储器准备用于诸如读取、写入和擦除的操作。这些初始化操作消耗电力。一些非易失性存储设备包含多个非易失性存储器或晶片。对于多个存储器晶片和/或元件,每个晶片或元件可以在同时或几乎同时初始化,导致对系统的大量组合涌入电流。可以大约同时地复位多个晶片的一种情况是当使用共用芯片使能(CE)信号将多个晶片连接到控制器时。连接到相同的芯片使能信号的每个晶片可响应由非易失性存储设备中的控制器发出的单个复位命令。随着共享芯片使能信号的晶片的数目的增加,对进行初始化操作的组合电流需求也增加。允许同时复位多个非易失性存储器的其它系统结构可遇到类似的问题。
组合电流需求必须符合由相应的小形状尺寸存储卡建立的标准,从而确保该设备遵从该标准且可以在遵从该标准的各种主机设备中工作。例如,记忆棒小形状尺寸存储卡标准将1毫秒期间的最大系统涌入电流限制为65毫安。在一个例子中,当同时复位由共用芯片使能线控制的8个晶片时,组合系统涌入电流可超出小形状尺寸存储卡最大容许电流。
单个存储卡控制器设计有利地可以用在各种存储容量或具有不同的电力消耗标准的小形状尺寸存储卡中。为了解决对下述灵活的方法和系统的需求,该方法和系统检测用于功率密集操作的电流消耗需求并确定可以并行进行诸如上电复位的特定操作的非易失性设备的数目,这里公开了一种方法和系统,其可以计数与共用芯片使能(CE)线关联的非易失性存储设备(诸如NAND晶片)的数目,并且以避免过多的涌入电流的受控方式一次选择一个NAND晶片或一组NAND晶片来进行复位或初始化。这样的方法和系统还可使用设备特征,诸如设备部件编号或设备制造商来确定同时在两个或多个设备上复位或进行功率密集操作会造成的涌入电流,并且只在会避免组合系统涌入电流超出由小封装卡标准建立的电力消耗阈值的如此数目个设备上进行操作。
根据这样的系统和方法的实施例的灵活的控制器可以连接到任意数目个具有不同特性和制造商的非易失性存储器,并且该控制器可智慧地计算用于跨越所有非易失性设备顺序地完成功率密集操作的策略,从而避免组合系统涌入电流超出最大值。
图1是示出用于在非易失性存储设备中进行分阶段操作的示例性系统100的图。示例性系统100包括与非易失性存储设备140通信的主机110。主机110的例子包括个人计算机、笔记本计算机、个人数字助理、各种状态裁定设备(state adjudication device)、数字相机、蜂窝电话、便携式音频播放器、汽车音响系统以及类似类型的设备。非易失性存储设备140可以是可移除的小形状尺寸存储卡,诸如安全数码(SD)或多媒体卡(MMC)。尽管系统100示出可移除的非易失性存储设备140,但是其它实施例可包括永久地安装在主机110中或附加于主机110的非易失性存储设备140。
非易失性存储设备140包括卡接口142、中央处理单元CPU或控制器144,以及许多非易失性存储器160、162、164、166、170、172、174、176、180、182、184、186、190、192、194和196。卡接口142从主机110接收命令,并且与主机110交换数据和结果。例如,卡接口142可从主机接收命令以读取存储在非易失性存储设备140中的数据,将数据存储在非易失性存储设备140中,或进行诸如擦除或格式化卡的其它操作。在主机110和非易失性存储设备140之间交换的命令和数据可符合小形状尺寸存储卡接口标准。卡接口142与控制器144交换命令和数据,控制器144进而与非易失性存储器160-186交换命令和数据,从而完成由主机110进行的请求。
卡142和控制器144可以以被配置为分别实现卡接口142和控制器144的功能,诸如在附图1-4和伴随的文字中描述的的实施例的功能的硬件、固件、软件或其任何组合实现。在一个实施例中,使用配置有处理器可执行指令的处理器执行控制器144的功能。处理器可执行的指令可存储在非易失性存储设备140中的随机存取存储器(RAM)中、或非易失性存储设备140中的非易失性存储器中,诸如只读存储器(ROM)、EEPROM(电可擦只读存储器)或E-flash(嵌入的闪存)。
非易失性存储器160-196可以是任何类型的可用的非易失性存储设备。这样的设备的一个例子是Toshiba SLC NAND闪存部件编号TC58NVG2S3ETA00。来自其它制造商的类似的非易失性存储设备是可用的。控制器144可无需来自主机110的指示而开始其它操作,诸如初始化或保持数据和非易失性存储器160-196的操作。
非易失性存储器160-196可以分为组或集合,每个组或集合共享芯片使能(CE)信号150、152、154、156。参考图1,非易失性存储器190、192、194和196共享芯片使能0(CE0)。通过赋值(assert)芯片使能0(CE0)信号150并在命令/数据总线158上传送命令,控制器114可向所有的非易失性存储器190、192、194和196发送命令。例如,对于Toshiba SLC NAND闪存部件编号TC58NVG2S3ETA00非易失性存储器,在赋值通信地耦接到非易失性存储器晶片的芯片使能信号时将命令0xFF(复位)在命令/数据总线158上传送到非易失性存储器。在这个例子中,当在赋值芯片使能信号中在命令/数据总线158上发送复位命令时,所有共享单个芯片使能信号150的所有非易失性存储设备190、192、194和196将被复位。
尽管图1示出了其中四个非易失性存储器共享芯片使能的非易失性存储设备140,但是其它配置是可能的。例如,芯片使能可连接到两个、六个、八个或任意数目的非易失性存储器。随着耦接到单个芯片使能信号的非易失性存储器数目的增加,与由耦接到该芯片使能的所有设备同时执行的命令(诸如复位)相关联的组合电力消耗也增加。将太多的非易失性存储设备连接到单个芯片使能会造成当由连接到共享芯片使能的每个非易失性存储器大约同时地执行并行命令(诸如复位(0xFF))时超出电力消耗限制。
在一个实施例中,扩大非易失性存储设备160-196的命令集以允许晶片专用复位命令,诸如命令0xXX(其中0xXX是字节值),从而根据需要选择性地开始每个非易失性存储器160-196从而限制在任何一次初始化的非易失性存储器的数目。通过限制任何一次初始化的非易失性存储器的数目,在非易失性存储设备140初始化过程期间任何瞬间的涌入电流量可被控制从而避免超出由小形状尺寸存储卡标准建立的电力消耗限制。参照图1,晶片专用复位命令可以允许控制器144复位连接到单个芯片使能的任意数目的设备。例如,控制器144可以复位通信地耦接到芯片使能0(CE0)150的一个、两个、三个或四个非易失性存储器190、192、194和196的任意组合。在一个实施例中,特定的非易失性存储器可以包括晶片专用复位命令和通用复位命令,其中晶片专用复位命令可以一次复位一个指定的非易失性存储器,且通用复位命令(0xFF)然后可被用来复位与芯片使能相关联的尚未使用晶片专用复位命令复位的、剩余的非易失性存储器。在可选的实施例中,可以使用可用的设备专用复位命令复位非易失性存储器的任何组合。
除了图1示出的共享芯片使能和数据命令总线结构之外的结构还可以限制控制器144选择非易失性存储器160-196的哪些可响应于命令(诸如复位)同时起作用的能力。允许控制器识别将执行并行命令的非易失性存储器160-196的子集的类似结构改变是根据这里描述的实施例。
图2示出用于在图1的非易失性存储设备中进行分阶段操作的示例性步骤200。可以由例如图1的控制器144进行示例性的步骤。控制开始于步骤202。如果在步骤202控制器144没有检测到电源复位,控制保持直到发生电源复位。控制器144可以在例如当控制器144从主机110或另一个在非易失性存储设备140中的源接收到复位命令,或当响应于对非易失性存储设备140通电而开始代码执行时,检测到电源复位。当由控制器144检测到电源复位时,控制通过步骤202到步骤204。
在步骤204,控制器144确定复位非易失性存储设备140中的非易失性存储器所需的电流消耗。该确定可以包括确定与复位该控制器能够同时复位的所有非易失性存储器相关联的电力消耗。例如,在图1所示的结构中,这个确定可包括与复位耦接到单个芯片使能的非易失性存储器相关联的电力消耗,这是由于图1所示的结构可允许控制器复位与一个芯片使能相关联的所有非易失性存储器,而不是在非易失性存储设备140中的所有非易失性存储器。
确定复位非易失性存储器所需的电流消耗可以包括确定可同时复位的非易失性存储器的数量、确定非易失性存储器的每个的类型或确定非易失性存储器的每个的制造商。可以通过读取存储在非易失性存储设备140中的控制器或它处中的数据库中的信息或在另一例中通过查询(query)一个或多个非易失性存储器160-196而获得需要的信息来获得有关非易失性存储器的数量、其类型和制造商的信息。
有关非易失性存储器的数量、类型和制造商的信息,单个或组合地,可允许控制器144确定同时复位两个或多个非易失性存储器造成的电力消耗(系统涌入电流)。例如,控制器144可以获得有关非易失性存储器160-196的类型或制造商的信息,并且查阅存储在非易失性存储设备140中(诸如在控制器144中、非易失性存储器160-196中或非易失性存储器140中的另一存储器中)的查找表或数据库,从而确定与一个非易失性存储器160-196的复位相关联的电力消耗。查找表或数据库也可以存储在非易失性存储设备140之外,诸如在主机110中或与非易失性存储设备140通信的另一设备中。在另一例子中,控制器144可以简单地从数据库直接读取电力消耗信息而无需基于设备类型或制造商使用相互参考或查找表。控制器144可以使用这个信息,连同关于可以并行复位的非易失性存储器160-196的数量的信息,从而计算代表在预定期间上的电力消耗峰值或最大电力消耗平均的总和。
控制进行到步骤206,其中控制器144将确定的电流消耗与电流消耗阈值进行比较。该电流消耗阈值可由小形状尺寸存储卡制造商建立。在另一个例子中,电流消耗阈值可由另一限制限定或确定,诸如可由主机110或另一源供给非易失性存储设备的电力的量。该限制可以是存储在非易失性存储设备140中的值,或是从主机110或另一源接收的值。该电流消耗阈值可以是瞬时电流消耗限制和一段时间上的平均电流消耗,或任何其它的可能由非易失性存储设备140消耗的容许的电力的最大量的有用测量。如果确定的电流消耗小于电流消耗阈值,则控制从步骤206到步骤216。在步骤216,与该确定和步骤204相关联的所有非易失性存储器由控制器144同时复位。在诸如图1所示的架构的架构中,通过插入相应的芯片使能和在命令/数据总线158上发送复位命令(0xFF),同时复位与单个芯片使能相关联的所有存储器。然后控制从步骤216进行从而完成步骤200。在图1所示的架构中,可对非易失性存储设备140中存在的每个芯片使能信号150、152、154、156重复一次全部步骤200或步骤200的部分。
参考回到步骤206,如果确定的电流消耗大于电流消耗阈值,则控制从步骤206进行到208。在步骤208中,控制器144将非易失性存储器分成子集,其中子集的所有存储器能够被同时复位而不超出电流消耗阈值。例如,在类似图1示出的架构的架构中,如果8个非易失性存储器共享单个芯片使能信号,且确定5个存储器能被同时复位而不超出电流消耗阈值,则子集可包括从1个到5个的非易失性存储器。因此,可以将共享单个芯片的8个非易失性存储器分成,在一个例子中,具有5个非易失性存储器的一个子集和三个各自具有1个非易失性存储器的子集。包含非易失性存储器的不同的数量或组合的其它子集是可能的。例如非易失性存储器可以分成四个子集,每个子集包含2个非易失性存储器。
控制进行到步骤210,其中控制器144复位非易失性存储器的第一子集。控制然后进行到步骤212,其中控制器144确定是否有剩余的其它子集。如果有,则控制进行到步骤214从而选择要复位的下个子集,然后到步骤210,控制器144在步骤210复位选择的子集。重复到步骤210、212和214的循环直到已经复位步骤208中确定的所有子集。当没有剩余的子集时,控制从步骤212进行并且步骤200完成。如之前注意到的,如果步骤200被用来智慧地复位只是与单个芯片使能相关联的非易失性存储器,诸如图1中所示的结构,则可以对于与其它芯片使能相关联的剩余的非易失性存储器重复步骤200。当对于与其它芯片使能相关联的剩余的非易失性存储器重复步骤200时,如果可以假定对第一芯片使能进行的电流消耗确定和子集识别对其它芯片使能是适用的,正如如果非易失性存储设备140中的每个芯片使能具有同样数目的非易失性存储器且易失性存储器具有同样的类型和制造商而会发生的那样,则可以跳过步骤204和206。
图3是示出当在图1的非易失性存储设备架构中进行非分阶段的复位操作时的示例性电流消耗的图。在图3中的示例性电流消耗图中,非易失性存储设备包含32个非易失性存储器和4个芯片使能,其中8个非易失性存储器与每个芯片使能相关联。控制器144能够发送单个复位命令(0xFF)从而同时复位耦接到4个芯片使能的每个芯片使能的8个存储器的所有存储器,并进行8个非易失性存储器的组的非分阶段的复位从而复位非易失性存储设备140中的所有的32个非易失性存储器。如图3所示,一次同时复位8个非易失性存储器导致较大的电流尖峰(current spike)310、320、330和340。取决于小形状尺寸存储卡标准,可能会由于在同一时间同时复位过多的非易失性存储器而超出最大电流消耗限制。
图4是示出当在图1的非易失性存储设备架构中进行分阶段的复位操作时的示例性电流消耗的图。在图4中的示例性电流消耗图中,非易失性存储设备包括每芯片使能的8个非易失性存储器。在用于产生图4的电流消耗图的示例性非易失性存储设备中,非易失性存储设备控制器已经确定可同时复位4个非易失性存储器而不会超出电流消耗阈值。为了复位与该芯片使能相关联的剩余的非易失性存储器,控制器使用可用的晶片专用复位命令以个别地(individually)复位与该芯片使能相关联的其它存储器。因此,在图4所示的例子中,控制器可以通过个别地复位8个存储器中的4个存储器,之后同时复位在芯片使能中的剩余的4个存储器而复位与芯片使能关联的8个存储器。取决于设备架构的灵活性和控制器可用的命令集其它组合是可能的。例如,如果命令集和非易失性存储设备的架构允许,控制器可以发出4个顺序的复位命令从而一次同时复位两个非易失性存储器,从而复位与芯片使能相关联的8个非易失性存储器。
在图4所示的例子中,控制器用来确定复位策略的信息存储在与一个芯片使能相关联的一个非易失性存储器中。必须首先复位这个非易失性存储器从而使得控制器能够从其中读取信息从而确定复位策略。假定可以个别地复位这个非易失性存储器而不会超出电流消耗阈值。由非易失性存储器控制器首先复位的这个非易失性存储器中存储的信息可包括关于与芯片使能关联的设备的数量,以及非易失性存储设备中使用的非易失性存储器的类型和/或制造商的信息。非易失性存储器还可包括查找表或数据库,其可以允许控制器基于数量、类型和设备制造商信息计算电流消耗总量。
在图4中未示出的另一个实施例中,如果控制器需要来确定复位策略的信息存储在要使用确定的策略来由控制器复位的非易失性存储器之外,则不需要初始地复位非易失性存储器中的一个。
如上所解释的,图4中的第一电流尖峰410与复位与一个芯片使能相关联的单个的非易失性存储设备相关联,从而使得控制器发送命令给该非易失性存储器从而获取有关设备的制造商和类型的信息,可以假定该信息对于系统中的所有非易失性存储器都是同样的。在其它存储器之前复位的单个的非易失性存储设备还可包含有关与每个芯片使能相关联的非易失性存储器的数目的信息。使用这个信息的一些或全部,控制器可确定是否可以同时复位与芯片使能关联的所有非易失性存储器。在图4中所示的例子中,控制器144确定可以同时复位4个非易失性存储器。控制器144然后创建5个子集,包括具有4个非易失性存储器的一个子集和4个具有一个非易失性存储器的子集。如之前解释的,取决于该非易失性存储设备结构的能力和控制器144可用的复位命令,子集的其它组合是可能的。后面跟随有单个电流尖峰430的三个电流尖峰420示出控制器144复位与第一芯片使能相关联的剩余的7个存储器。具体地,三个电流尖峰420是控制器144个别地复位3个非易失性存储器,且更大的单个电流尖峰430示出控制器同时复位与第一芯片使能相关联的4个剩余的非易失性存储器。
然后控制器144个别地复位与下个芯片使能相关联的4个非易失性存储器,如4个电流尖峰440所示,后跟随有更大的电流尖峰450,电流尖峰450是控制器同时复位与下个芯片使能相关的剩余的4个存储器。对于非易失性存储设备140中剩余的两个芯片使能重复这个过程,如由电流尖峰460、470、480和490所示。虽然图4的例子示出在其中非易失性设备能够复位单个非易失性存储器、或与芯片使能相关联的还未被复位的剩余的非易失性设备的特定复位能力,但是其它设备可包括更灵活或不同的控制性从而使得非易失性设备复位的不同的组合或排序是可能的。
将图4中的电流消耗与图3中的电流消耗相比,显然,减少同时复位的存储器的数目可以实质上减少一个时间段上的峰值电流消耗和最大电流消耗,因此允许复位非易失性存储设备中的所有非易失性存储器而不超出电流消耗阈值。
可以在小形状尺寸存储卡之外或其中并行操作可以包括跨越不相同的或者不具有类似的电力消耗特征的设备进行功率密集操作的其它应用中使用将功率密集并行操作分成一系列步骤的智慧控制器。在这些应用中,如以上解释的由控制器进行的基本步骤仍旧适用。特别地,协调功率密集操作的控制器可收集关于要进行功率密集操作的设备的电力消耗特征的信息,确定如果控制器指导设备同时进行操作时总电力消耗是否大于阈值,并且如果大于阈值,则将该设备分成将顺序地或以分阶段的方式进行功率密集操作的若干子集。子集中的设备并行进行功率密集操作而不超出电流消耗阈值。当一个子集完成功率密集操作时,下一个子集可开始进行功率密集操作。当所有子集已经进行了功率密集操作时,被分割的功率密集操作完成。
图5是示出用于进行分阶段的功率密集操作的示例性系统500的图。控制器502可与多个系统设备,诸如ASIC 510、显示器520、存储器540和机电设备550进行通信。例如,控制器502可以是印刷电路装配(printed circuitassembly,PCA)上的电源管理集成电路。在另一个例子中,控制器502可以是与之前提到的设备510、520、540和550通信的另一个集成电路或ASIC。控制器502可以接收进行功率密集操作诸如复位的请求,或可以自己确定需要功率密集操作。控制器502可以能够通过向ASIC510、显示器520、存储器540和机电设备550发送信号或指令来同时完成功率密集操作。在这样做之前,控制器502可计算所有元件完成由控制器502所命令的功率密集操作所需要的系统电力需求。该计算可以基于由控制器502存储的信息,或由控制器502响应于查询ASIC 510、显示器520、存储器540、机电设备550或任何其它源而接收的信息而确定。所获取的信息可以包括设备的制造商、设备的类型或其它电力消耗信息。如果电力需求超出电流消耗阈值,则控制器可将该操作分成子集,并且可顺序地发送指令或传送信号到系统元件的每个子集从而允许完成功率密集操作而不超出电力消耗阈值。
例如,如果机电设备550是硬盘驱动,则控制器502可确定在正在复位显示器520的同时复位机电设备550可超出电流消耗阈值。控制器502可确定ASIC 510、显示器520和存储器540可同时复位而不会超出电流消耗阈值,并且可个别复位机电设备550而不会超出电流消耗阈值。在做出这个确定之后,控制器502可以然后复位机电设备550,随后同时复位ASIC 510、显示器520和存储器540。通过这样做,控制器可以完成功率密集操作而不超出系统500中存在的电流消耗限制。
如在包括以上附图和伴随的描述中的示例性实施例中所示出的,公开了用于智慧地计算进行功率密集操作的电力消耗需求的一种方法和系统。一旦计算了与功率密集操作相关联的电力消耗需求,控制器可以使用这个信息来确定是否可以进行功率密集操作而不超出电流消耗阈值,诸如瞬时峰值功率,或一个时间段上的平均功率。如果控制器确定不可能并行进行功率密集操作而不超出电流消耗阈值,则控制器可以智慧地将功率密集操作分成可以顺序执行而不超出电流消耗阈值的若干步骤。
例如,在小形状尺寸存储卡中,控制器可检测耦接到单个芯片使能线的非易失性存储器的数目,并且确定是否可以同时复位耦接到单个芯片使能线的所有非易失性存储器而不超出电流消耗阈值(诸如峰值或平均涌入电流)。如果控制器确定不能复位所有的非易失性存储器,则控制器然后可以智慧地将非易失性存储器分成可同时安全地复位的子集。一旦识别出子集,则控制器可以然后复位每个子集,并且避免超出由小形状尺寸存储卡标准建立的电流消耗阈值的风险。这样的灵活的控制器可以与包括非易失性存储器的数量、非易失性存储器制造商和非易失性存储器类型或部件编号的各种存储器配置一起使用。还可在不同的小形状尺寸存储卡类型中使用这样的控制器,其中控制器应用与特定相关标准对应的电流消耗阈值信息。由于控制器具有这个灵活性,因此为每个应用设计、测试和保持定制控制器设计的费用可避免。
尽管诸多之前的例子和实施例适用于小形状尺寸存储卡和上电复位操作,但是这里公开的方法和系统适用于下述任何功率密集操作和任何系统应用,其中并行操作可能会消耗过多电力,且其中并行操作可被分成两个或更多个顺序的步骤从而避免超出电力消耗阈值。
尽管已经相对于各种系统和方法的实施例描述了本发明,但是应该理解本发明应得到所附权利要求的完全的范围的保护。
Claims (16)
1.一种用于复位非易失性存储设备的方法,该方法包括:
由非易失性存储设备中的控制器进行下述操作,该控制器与所述非易失性存储设备中的多个非易失性存储器通信:
响应于检测到电源复位,确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗;
当确定的电流消耗小于电流消耗阈值时,同时复位所有所述多个非易失性存储器;并且
当确定的电流消耗大于电流消耗阈值时:
复位所述多个非易失性存储器的第一子集;并且
在预定的延迟之后,复位所述多个非易失性存储器的第二子集。
2.根据权利要求1所述的方法,其中当确定的电流消耗指示同时复位所述多个非易失性存储器的至少一半会超出电流消耗阈值时,在已经复位所述多个非易失性存储器的所述第二子集之后的第二预定延迟之后,复位所述多个非易失性存储器的第三子集。
3.根据权利要求1所述的方法,其中确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗包括确定所述多个非易失性存储器的数量是否超过预定的数目。
4.根据权利要求1所述的方法,其中确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗包括确定所述多个非易失性存储器的类型。
5.根据权利要求1所述的方法,其中确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗包括确定所述多个非易失性存储器的制造商。
6.根据权利要求1所述的方法,其中所述多个非易失性存储器的每个可由复位命令复位,并且其中复位所述多个非易失性存储器的第一子集包括向所述多个非易失性存储器的所述第一子集传送复位命令。
7.一种非易失性存储设备,包括:
多个非易失性存储器;
与所述多个非易失性存储器通信的控制器,所述控制器可操作来:
响应于检测到电源复位,确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗;
当确定的电流消耗小于电流消耗阈值时,同时复位所有所述多个非易失性存储器;并且
当确定的电流消耗大于电流消耗阈值时:
复位所述多个非易失性存储器的第一子集;并且
在预定的延迟之后,复位所述多个非易失性存储器的第二子集。
8.根据权利要求7所述的非易失性存储设备,其中确定的电流消耗指示同时复位所述多个非易失性存储器的至少一半会超出电流消耗阈值,并且其中所述控制器还可操作来在已经复位所述多个非易失性存储器的所述第二子集之后的第二预定延迟之后复位所述多个非易失性存储器的第三子集。
9.根据权利要求7所述的非易失性存储设备,其中确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗包括确定所述多个非易失性存储器的数量是否超过预定的数目。
10.根据权利要求7所述的非易失性存储设备,其中确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗包括确定所述多个非易失性存储器的类型。
11.根据权利要求7所述的非易失性存储设备,其中确定复位所述非易失性存储设备中的所述多个非易失性存储器所需的电流消耗包括确定所述多个非易失性存储器的制造商。
12.根据权利要求7所述的非易失性存储设备,其中所述多个非易失性存储器的每个可由复位命令复位,并且其中复位所述多个非易失性存储器的第一子集包括向所述多个非易失性存储器的所述第一子集传送复位命令。
13.一种用于复位系统的方法,该方法包括:
由系统中的控制器进行下述操作,该控制器与一组系统元件通信:
响应于检测到电源复位,确定复位所述系统中的该组系统元件所需的电流消耗;
当确定的电流消耗小于电流消耗阈值时,同时复位所有的该组系统元件;并且
当确定的电流消耗大于电流消耗阈值时:
识别可以被同时复位而不超出所述电流消耗阈值的系统元件的第一子集;
复位系统元件的所述第一子集;
识别可以被同时复位而不超出所述电流消耗阈值的系统元件的第二子集;
复位系统元件的所述第二子集。
14.根据权利要求13所述的方法,其中确定复位所述系统中的该组系统元件所需的电流消耗包括确定系统元件的数量是否超过预定的数目。
15.根据权利要求13所述的方法,其中确定复位所述系统中的该组系统元件所需的电流消耗包括确定所述系统元件的每个的类型。
16.根据权利要求13所述的方法,其中确定复位所述系统中的该组系统元件所需的电流消耗包括确定所述系统元件的每个的制造商。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/770,358 US8924626B2 (en) | 2010-04-29 | 2010-04-29 | Phased NAND power-on reset |
US12/770,358 | 2010-04-29 | ||
PCT/US2011/034078 WO2011139743A1 (en) | 2010-04-29 | 2011-04-27 | Phased nand power-on reset |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102971686A true CN102971686A (zh) | 2013-03-13 |
Family
ID=44314166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011800324772A Pending CN102971686A (zh) | 2010-04-29 | 2011-04-27 | 分阶段的与非上电复位 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8924626B2 (zh) |
EP (1) | EP2564285B1 (zh) |
JP (1) | JP5801380B2 (zh) |
KR (1) | KR101754438B1 (zh) |
CN (1) | CN102971686A (zh) |
TW (1) | TWI516903B (zh) |
WO (1) | WO2011139743A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101777376B1 (ko) * | 2010-11-08 | 2017-09-11 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 구동 방법 |
US8625353B2 (en) | 2011-06-16 | 2014-01-07 | Spansion Llc | Method and apparatus for staggered start-up of a predefined, random, or dynamic number of flash memory devices |
TWI438617B (zh) * | 2011-10-18 | 2014-05-21 | Hon Hai Prec Ind Co Ltd | 降低儲存系統啟動電流的系統及方法 |
TWI488186B (zh) * | 2011-11-18 | 2015-06-11 | Silicon Motion Inc | 快閃記憶體控制器以及產生快閃記憶體之驅動電流之方法 |
JP2013137674A (ja) * | 2011-12-28 | 2013-07-11 | Toshiba Corp | メモリシステム |
US8797799B2 (en) * | 2012-01-05 | 2014-08-05 | Conversant Intellectual Property Management Inc. | Device selection schemes in multi chip package NAND flash memory system |
US8848478B2 (en) * | 2012-09-24 | 2014-09-30 | Micron Technology, Inc. | Power consumption control |
WO2015033404A1 (ja) | 2013-09-04 | 2015-03-12 | 株式会社 東芝 | 半導体記憶装置 |
US9305905B2 (en) * | 2013-09-06 | 2016-04-05 | Micron Technology, Inc. | Apparatuses and related methods for staggering power-up of a stack of semiconductor dies |
FR3041806B1 (fr) | 2015-09-25 | 2017-10-20 | Stmicroelectronics Rousset | Dispositif de memoire non volatile, par exemple du type eeprom, ayant une capacite memoire importante, par exemple 16mbits |
KR102532206B1 (ko) * | 2017-11-09 | 2023-05-12 | 삼성전자 주식회사 | 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340220A (ja) * | 1997-06-06 | 1998-12-22 | Kofu Nippon Denki Kk | 記憶装置のデータ初期化制御方式 |
TWI243381B (en) * | 2000-12-28 | 2005-11-11 | Hitachi Ltd | Nonvolatile memory system |
CN101467214A (zh) * | 2006-05-17 | 2009-06-24 | 美光科技公司 | 用于在多nand快闪存储器装置的共同操作期间降低峰值功率消耗的设备及方法 |
US20090300374A1 (en) * | 2008-06-03 | 2009-12-03 | Hitachi, Ltd. | Storage apparatus and start-up control method for the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4928266A (en) | 1988-05-26 | 1990-05-22 | Visic, Inc. | Static ram with high speed, low power reset |
US5801561A (en) | 1995-05-01 | 1998-09-01 | Intel Corporation | Power-on initializing circuit |
FR2760286B1 (fr) | 1997-02-28 | 1999-04-16 | Sgs Thomson Microelectronics | Procede d'effacement d'une memoire ram statique et memoire en circuit integre associe |
JP3456904B2 (ja) | 1998-09-16 | 2003-10-14 | 松下電器産業株式会社 | 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路 |
US7529958B2 (en) | 2004-11-15 | 2009-05-05 | Charles Roth | Programmable power transition counter |
US7948264B2 (en) | 2006-12-31 | 2011-05-24 | Sandisk Corporation | Systems, methods, and integrated circuits with inrush-limited power islands |
JP4521618B2 (ja) * | 2007-03-19 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 不揮発性メモリ装置 |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
JP4635173B2 (ja) | 2008-04-25 | 2011-02-16 | スパンション エルエルシー | メモリシステムおよびその制御方法 |
-
2010
- 2010-04-29 US US12/770,358 patent/US8924626B2/en active Active
-
2011
- 2011-04-27 EP EP11719122.1A patent/EP2564285B1/en not_active Not-in-force
- 2011-04-27 JP JP2013508193A patent/JP5801380B2/ja active Active
- 2011-04-27 KR KR1020127031127A patent/KR101754438B1/ko not_active Application Discontinuation
- 2011-04-27 WO PCT/US2011/034078 patent/WO2011139743A1/en active Application Filing
- 2011-04-27 CN CN2011800324772A patent/CN102971686A/zh active Pending
- 2011-04-29 TW TW100115205A patent/TWI516903B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340220A (ja) * | 1997-06-06 | 1998-12-22 | Kofu Nippon Denki Kk | 記憶装置のデータ初期化制御方式 |
TWI243381B (en) * | 2000-12-28 | 2005-11-11 | Hitachi Ltd | Nonvolatile memory system |
CN101467214A (zh) * | 2006-05-17 | 2009-06-24 | 美光科技公司 | 用于在多nand快闪存储器装置的共同操作期间降低峰值功率消耗的设备及方法 |
US20090300374A1 (en) * | 2008-06-03 | 2009-12-03 | Hitachi, Ltd. | Storage apparatus and start-up control method for the same |
Also Published As
Publication number | Publication date |
---|---|
TW201209561A (en) | 2012-03-01 |
JP5801380B2 (ja) | 2015-10-28 |
US8924626B2 (en) | 2014-12-30 |
JP2013525922A (ja) | 2013-06-20 |
KR101754438B1 (ko) | 2017-07-05 |
TWI516903B (zh) | 2016-01-11 |
EP2564285A1 (en) | 2013-03-06 |
KR20130111929A (ko) | 2013-10-11 |
EP2564285B1 (en) | 2014-02-12 |
WO2011139743A1 (en) | 2011-11-10 |
US20110271036A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102971686A (zh) | 分阶段的与非上电复位 | |
US9984038B2 (en) | Method, apparatus, and system for optimizing frequency and performance in a multidie microprocessor | |
EP2880737B1 (en) | Wireless power transfer | |
US9490650B2 (en) | Wireless power transfer | |
US6801956B2 (en) | Arrangement with a microprocessor | |
US8777116B2 (en) | Display-enabled card with security authentication function | |
US20070245076A1 (en) | Volatile storage device and serial mixed storage system having the same | |
EP1598732A1 (en) | Peripheral device and its control method, its main body device and its control method and its program | |
CN103457348A (zh) | 半导体集成电路及其操作方法 | |
CN104750429A (zh) | 用于存储器阵列的动态热预算分配 | |
US20150145483A1 (en) | Device of controlling charge and discharge of battery, method and storage medium | |
US7899000B2 (en) | Communication method, communication system, and communication apparatus | |
CN101196819A (zh) | 一种片上系统芯片自适应启动设备的方法 | |
US8086876B2 (en) | Static and dynamic power management for a memory subsystem | |
WO2017127341A1 (en) | Systems and methods for automatic detection and configuration of voltage regulator phases in a multi-rail voltage regulator | |
US7783876B2 (en) | Comparing characteristics prior to booting devices | |
US8341334B2 (en) | Flash memory apparatus and method for operating the same and data storage system | |
US7663266B2 (en) | Modular DC-DC standby voltage converter having programmable sequencing | |
CN109753472B (zh) | 数据处理方法及装置 | |
CN103226479A (zh) | 电子设备系统以及电子设备 | |
US20170075403A1 (en) | Semiconductor device that employs sata power supply terminals for data transmission | |
US20150254023A1 (en) | Method for storing and retrieving hardware system data | |
CN101976111A (zh) | 计算机系统及其电源管理方法 | |
CN117223192A (zh) | 电池架系统中的电池管理装置及其通信方法 | |
CN104657159A (zh) | 识别装置及具有该识别装置的识别系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130313 |