KR101754438B1

KR101754438B1 - 페이징된 낸드 파워-온 리셋

Info

Publication number: KR101754438B1
Application number: KR1020127031127A
Authority: KR
Inventors: 스티븐 에스. 쳉; 데니스 에아; 지안민 후앙; 알렉산더 ?-퉁 마크; 알렉산더 ?o-퉁 마크; 파루크 무가트
Original assignee: 샌디스크 테크놀로지스 엘엘씨
Priority date: 2010-04-29
Filing date: 2011-04-27
Publication date: 2017-07-05
Also published as: TW201209561A; US20110271036A1; KR20130111929A; WO2011139743A1; US8924626B2; CN102971686A; JP2013525922A; JP5801380B2; EP2564285B1; TWI516903B; EP2564285A1

Abstract

페이징된 파워 집중 동작을 위한 방법 및 시스템이 개시된다. 비휘발성 저장 디바이스 컨트롤러는 파워 리셋을 검출한다. 컨트롤러는 비휘발성 저장 디바이스 내의 비휘발성 메모리들과 통신한다. 파워 리셋 검출에 응답하여, 컨트롤러는 비휘발성 저장 디바이스 내의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정한다. 컨트롤러는, 판정된 전류 소비가 전류 소비 임계값보다 작을 경우 비휘발성 메모리들의 전부를 동시에 리셋한다. 판정된 전류 소비가 전류 소비 임계값보다 큰 경우, 컨트롤러는 복수의 비휘발성 메모리들의 첫번째 서브셋을 리셋하고, 미리 정해진 지연 후에, 비휘발성 메모리들의 두번째 서브셋을 리셋한다. 따라서, 전력 집중 동작은 동작을 임계값을 초과하지 않는 순차적인 스텝들로 분할함으로써 전류 소비 임계값을 초과하지 않고 수행될 수 있다.

Description

페이징된 낸드 파워-온 리셋{PHASED NAND POWER-ON RESET}

본 출원은 일반적으로 비휘발성 플래시 메모리 시스템들의 동작에 관한 것이고, 보다 구체적으로는 파워 집중 동작을 페이징하기 위한 방법 및 시스템에 관한 것이다.

소형 폼 팩터 메모리 카드들의 계속하여 증가하는 용량은 디지털 컨텐트를 저장하고 분배하는 데 있어서 새로운 가능성들을 허용한다. MMC(MultiMedia cards) 및 SD(Secure Digital) 카드들과 같은 상용 카드들 상에 저장된 컨텐트는 다양한 호스트 디바이스들에 의해 액세스될 수 있다. 소형 폼 팩터 메모리 카드들에 대한 표준을 규정하는 기관은 메모리 카드가 소비할 수 있는 최대 순간 또는 평균 파워에 대한 한도를 규정할 수 있다. 이러한 한도는, 셀룰라 폰과 같은 호스트 디바이스들의 제조자들이 메모리 카드 액세스 동작에 대해 필요한 순간 또는 평균 파워를 계획할 수 있게 하도록 필요하며 장래 및 레거시 호스트 디바이스와의 상호 동작 가능성을 유지하기 위해 필요하다.

소형 폼 팩터 메모리 카드들의 저장 용량 및 복잡성이 증가함에 따라, 특히 리셋, 프로그래밍, 기입 또는 삭제 동작과 같은 파워 집중 동작 동안 이러한 디바이스들에 의해 잠재적으로 소비되는 순간 또는 평균 파워도 증가할 수 있다. 예를 들어, 소형 폼 팩터 메모리 카드들은 통상적으로 복수의 NAND 비휘발성 메모리 다이들을 포함한다. POR(power-on reset)과 같은 동작은 칩 인에이블 신호와 연관된 NAND 다이들 중 모두에 리셋 커맨드를 송신하는 것과 같이 함으로써 몇개의 NAND 다이들을 병렬로 또는 근사적으로 동시에 리셋하는 것을 통상적으로 포함한다. 대략 동시에 몇개의 다이들을 초기화시키는 것은 상당한 양의 결합된 돌입(inrush) 전류를 야기할 수 있으며, 이는 순간 파워 소비 한도, 또는 규정된 기간 동안의 최대 허용가능 파워 소비를 초과할 수 있다.

다수의 비휘발성 메모리들을 리셋하면서 파워 컴플라이언스를 달성하기 위한 하나의 설계 접근법은 PRDIS(Power-on Read Disable) 메모리 입력 컨트롤을 포함하며, 이는 파워가 메모리 카드에 인가될 때 각 메모리 다이들이 리셋시에 그 자신의 파워를 초기화하지 못하게 한다. 이는 메모리 카드 상의 다른 회로가 리셋되는 것과 동시에 메모리 다이들 전부를 리셋하는 것을 회피한다. 하지만, 컨트롤러가 초기화를 완료한 후에 다수의 메모리 다이들이 여전히 메모리 카드 컨트롤러에 의해 병렬로 리셋된다. 따라서, 병렬로 비휘발성 메모리들을 단지 리셋하기 위한 전류 요건이 특정 소형 폼 팩터 메모리 카드에 적용가능한 표준에 의해 확립된 최대 한도를 이미 초과하는 경우에 PRDIS 제어는 가능한 해결책이 아니다.

소형 폼 팩터 메모리 카드들의 파워-온 동안 큰 돌입 전류를 회피하기 위한 다른 해결책은 공통 CE(chip enable) 라인과 연관된 각 다이가 초기화를 개시할 때의 시간들을 스태거링(staggering)하는 것이다. 하지만, 이러한 지연은 통상적으로 프로그램가능하지 않은 고정된 시간이다. 이러한 접근법을 이용하여 구현될 수 있는 지연 구간과, 이러한 접근법을 이용하여 달성될 수 있는 다이 초기화의 순서에 한계가 있다. 따라서, 하드웨어에 내장되거나 고정된 지연을 이용하는 시스템은 사용될 수 있는 가능한 구성을 제한하고, 각 구현에 대한 맞춤형 회로를 요구한다.

따라서, 보다 큰 저장 밀도의 소형 폼 팩터 메모리 카드들에 대해 수행되는 파워 집중 동작을 허용하는 방법 또는 시스템을 갖는 것이 유리할 것이다. 이러한 방법 또는 시스템은 표준 기관에 의해 확립된 파워 소비 한도들을 여전히 준수하면서 소형 폼 팩터 저장 카드들이 증가된 저장 용량을 갖는 것을 허용할 것이다.

이러한 문제점을 다루기 위해서, 파워 소비 한도를 초과하지 않는 파워 집중 동작을 식별하는 방법 및 시스템이 개시된다. 본 방법 및 시스템은 파워 집중 동작의 스텝들의 병렬 실행이 야기할 수 있는, 파워 소비 한도를 초과하는 것을 회피하기 위하여, 동작을 순차적으로 스태거링하거나 수행하는 스텝들의 셋들 또는 스텝들로 분할한다. 구체적으로, 본 방법 또는 시스템은 병렬 동작이 파워 소비 한도를 초과하는지를 판정하여, 만일 초과한다면 병렬 동작이 어떻게 순차적인 동작들 또는 동작들의 셋들로 분할될 수 있는지 판정할 수 있으며, 여기에서 각각의 순차적인 동작은 파워 소비 한도를 초과하지 않을 것이다.

파워 집중 동작의 예는 파워 온 리셋 시퀀스일 수 있다. 일 양태에서, 본 방법 및 시스템은 NAND 다이들의 전부(또는 칩 인에이블와 연관된 NAND 다이들의 전부)를 동시에 리셋하는 대신, 디바이스 내의 NAND 다이들의 서브셋들을 순차적으로 리셋하는 것을 포함한다. 따라서, 본 방법 및 시스템을 구현하는 소형 폼 팩터 메모리 카드는 추가적인 NAND 다이들에 통합될 수 있어 저장 용량을 증가시키지만, 파워 온 리셋 또는 다른 마찬가지의 파워 집중 동작과 연관된 파워 소비 한도를 회피한다.

일 양태에서, 비휘발성 저장 디바이스 내의 컨트롤러는 비휘발성 저장 디바이스를 리셋한다. 컨트롤러는 비휘발성 저장 디바이스 내의 비휘발성 메모리들과 통신한다. 파워 리셋 검출에 응답하여, 비휘발성 저장 디바이스 내의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비가 판정된다. 판정된 전류 소비가 전류 소비 임계값보다 작은 경우, 비휘발성 메모리들이 동시에 리셋된다. 판정된 전류 소비가 전류 소비 임계값보다 큰 경우, 비휘발성 메모리들의 첫번째 서브셋이 리셋되고, 미리 정해진 지연 후에 복수의 비휘발성 메모리들의 두번째 서브셋이 리셋된다. 비휘발성 메모리들은 필요한 만큼의 많은 수의 서브셋들로 분할되어, 각각의 서브셋은 전류 소비 임계값을 초과하지 않고 순차적으로 리셋될 수 있다.

비휘발성 저장 디바이스 내의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 것은 비휘발성 메모리들의 수량이 미리 정해진 수를 초과하는지 여부를 판정하는 것, 비휘발성 메모리들의 유형을 판정하는 것, 또는 복수의 비휘발성 메모리들의 제조자를 판정하는 것을 포함할 수 있다.

다른 양태에서, 비휘발성 저장 디바이스는 비휘발성 메모리들과, 비휘발성 메모리들과 통신하는 컨트롤러를 포함한다. 컨트롤러는 파워 리셋 검출에 응답하여, 비휘발성 저장 디바이스 내의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정할 수 있다. 판정된 전류 소비가 전류 소비 임계값보다 작은 경우 컨트롤러는 비휘발성 메모리들을 동시에 리셋한다. 판정된 전류 소비가 전류 소비 임계값보다 큰 경우, 컨트롤러는 복수의 비휘발성 메모리들의 첫번째 서브셋을 리셋하고, 복수의 비휘발성 메모리들의 두번째 서브셋을 미리 정해진 지연 후에 리셋한다. 컨트롤러는 필요한 만큼의 많은 수의 서브셋들로 비휘발성 메모리들을 분할하여, 비휘발성 메모리들의 임의의 서브셋을 리셋하는 것은 전류 소비 임계값을 초과하지 않는다.

이전의 양태에 있어서, 비휘발성 저장 디바이스 내의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 것은 비휘발성 메모리의 수량이 미리 정해진 수를 초과하는지 여부를 판정하는 것, 비휘발성 메모리들의 유형을 판정하는 것, 또는 복수의 비휘발성 메모리들의 제조자를 판정하는 것을 포함할 수 있다.

또 다른 양태에서, 시스템을 리셋하는 방법이 존재한다. 시스템 내의 시스템 요소들의 셋과 통신하는 컨트롤러는 시스템 요소들의 셋을 리셋하는 데 필요한 전류 소비를 판정한다. 판정은 파워 리셋 검출에 응답한다. 시스템 요소들의 모든 셋은, 판정된 전류 소비가 전류 소비 임계값보다 작은 경우 동시에 리셋된다. 판정된 전류 소비가 전류 소비 임계값보다 큰 경우, 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있는 시스템 요소들의 첫번째 서브셋이 식별되고 리셋된다. 그 후에, 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있는 시스템 요소들의 두번째 서브셋이 식별되고 리셋된다. 이러한 프로세스는, 셋 내의 시스템 요소들 모두가 리셋될 때까지 반복된다.

시스템 내의 시스템 요소들의 셋을 리셋하는 데 필요한 전류 소비를 판정하는 것은, 시스템 요소들의 수량이 미리 정해진 수를 초과하는지 여부를 판정하는 것, 시스템 요소들의 각각의 유형을 판정하는 것, 또는 시스템 요소들의 각각의 제조자를 판정하는 것을 포함할 수 있다.

이하의 상세한 설명과 첨부 도면을 검토함으로써 본 기술분야의 당업자에게 다른 양태 및 그 특징 및 이점들도 가능하고, 명백할 것이며 또는 명백하게 될 것이다. 따라서, 후술하는 청구항들에서 인용되는 청구된 발명의 범위는 본 명세서에 설명되고 도시된 실시예들에 한정되지 않는다.

도면의 요소들은 반드시 스케일대로일 필요는 없으며, 대신에 그 다양한 양태들을 도시할 때 강조된다. 또한, 도면에서, 동일한 참조 부호는 다른 도면들 전체에서 대응부를 나타낸다.

상술한 바와 같이 본 발명은 파워 집중 동작을 페이징하기 위한 방법 및 시스템을 제공할 수 있다.

도 1은 비휘발성 저장 디바이스에서의 페이징된 동작을 수행하기 위한 예시적인 시스템을 도시하는 도면이다.
도 2는 도 1의 비휘발성 저장 디바이스에서의 페이징된 동작을 수행하기 위한 예시적인 단계들을 도시한다.
도 3은 도 1의 비휘발성 저장 디바이스 아키텍처에서의 페이징되지 않은 리셋 동작을 수행할 때의 예시적인 전류 소비를 도시하는 도면이다.
도 4는 도 1의 비휘발성 저장 디바이스 아키텍처에서의 페이징된 리셋 동작을 수행할 때의 예시적인 전류 소비를 도시하는 도면이다.
도 5는 페이징된 파워-집중 동작을 수행하기 위한 예시적인 시스템을 도시하는 도면이다.

파워 소비 한도를 준수하기 위하여 파워-온 리셋과 같은 페이징된 동작을 수행하기 위한 방법 및 시스템이 상술한 도면 및 수반되는 설명에서 논의된 예시적인 실시예에서 더욱 상세하게 설명된다.

소형 폼 팩터 메모리 카드와 같은 비휘발성 저장 디바이스는 통상적으로 NAND 플래시 디바이스 또는 다이와 같은 다수의 비휘발성 메모리를 포함한다. 이러한 비휘발성 저장 디바이스가 호스트 디바이스에 접속될 때, 또는 비휘발성 저장 디바이스를 포함하는 호스트 디바이스가 온될 때, 파워가 비휘발성 저장 디바이스에 인가될 수 있다. 파워 온 동안, 비휘발성 저장 디바이스는 판독 및 삭제와 같은 동작을 위해 각 비휘발성 메모리를 준비하기 위해 POR(Power-On Reset) 및 ROM 퓨즈로부터의 판독을 포함하는 초기화를 통상적으로 수행한다. 이러한 초기화 동작은 파워를 소비한다. 일부 비휘발성 저장 디바이스는 복수의 비휘발성 메모리 또는 다이를 포함한다. 복수의 메모리 다이 및/또는 요소들에 있어서, 각 다이 또는 요소는 동시에 또는 거의 동시에 초기화될 수 있어, 시스템에 대해 상당한 양의 결합된 돌입 전류를 야기한다. 복수의 다이들이 거의 동시에 리셋될 수 있는 하나의 상황은 공통 칩 인에이블(CE) 신호를 사용하여 복수의 다이들이 컨트롤러에 접속될 때이다. 동일한 칩 인에이블 신호에 접속된 각각의 다이는 비휘발성 메모리 디바이스의 컨트롤러에 의해 발행된 단일 리셋 커맨드에 응답할 수 있다. 칩 인에이블 신호를 공유하는 다이들의 개수가 증가하면, 초기화 동작을 수행하기 위한 결합된 전류 요건도 증가한다. 복수의 비휘발성 메모리들이 동시에 리셋되는 것을 허용하는 다른 시스템 아키텍처들이 유사한 문제점을 경험할 수 있다.

결합된 전류 요건은, 디바이스가 표준을 준수하는 다양한 호스트 디바이스들에서 동작가능하고 표준을 준수하는 것을 보장하기 위하여, 대응하는 소형 폼 팩터 메모리 카드에 의해 확립된 표준을 준수해야 한다. 예를 들어, MemoryStick 소형 폼 팩터 메모리 카드 표준은 최대 시스템 돌입 전류를 1 밀리초 기간 동안 65 밀리암페어까지 제한한다. 다른 일례에서, 공통 칩 인에이블 라인에 의해 제어되는 8개의 다이들이 동시에 리셋될 때, 결합된 시스템 돌입 전류는 소형 폼 팩터 메모리 카드 최대 허용 전류를 초과할 수 있다.

단일 메모리 카드 컨트롤러 설계가 다양한 용량 또는 상이한 파워 소비 표준을 갖는 소형 폼 팩터 메모리 카드에서 유리하게 사용될 수 있다. 파워 집중 동작에 대한 전류 소비 요건을 검출하고 파워 온 리셋과 같은 특정 동작이 병렬로 수행될 수 있는 비휘발성 디바이스들의 개수를 판정하는 유연한 방법들 및 시스템들에 대한 필요성을 다루기 위해, 본 명세서에서는 공통 칩 인에이블(CE) 라인과 연관된 NAND 다이들과 같은 비휘발성 메모리 디바이스들의 개수를 카운트할 수 있고, 하나의 NAND 다이 또는 NAND 다이들의 그룹을 선택하여 과도한 돌입 전류를 방지하는 제어된 방식으로 한번에 리셋 또는 초기화시키는 방법 및 시스템이 개시된다. 또한, 이러한 방법 및 시스템은 디바이스 부품 번호와 같은 디바이스 특성 또는 디바이스 제조자를 이용하여 동시에 2개 이상의 디바이스들에 대한 파워 집중 동작을 수행하거나 리셋하는 것으로부터 초래될 수 있는 돌입 전류를 판정하고, 소형 폼 팩터 카드 표준에 의해 확립된 파워 소비 임계값을 초과하는 것으로부터의 결합된 시스템 돌입 전류를 회피하는 개수의 디바이스들에 대해서만 동작을 수행한다.

이러한 시스템 및 방법의 일 실시예에 따른 유연한 컨트롤러는 상이한 특성 및 제조자를 갖는 임의의 수의 비휘발성 메모리에 접속될 수 있고, 컨트롤러는 최대를 초과하는 것으로부터의 결합된 시스템 돌입 전류를 회피하기 위해 비휘발성 디바이스들 모두에 걸쳐 파워 집중 동작을 순차적으로 완료하기 위한 전략을 지능적으로 계산할 수 있다.

도 1은 비휘발성 저장 디바이스에서의 페이징된 동작을 수행하기 위한 예시적인 시스템(100)을 도시하는 도면이다. 예시적인 시스템(100)은 비휘발성 메모리 디바이스(140)와 통신하는 호스트(110)를 포함한다. 호스트(110)의 예들은 개인용 컴퓨터, 노트북 컴퓨터, 개인용 디지털 장치, 다양한 상태의 어쥬디케이션(adjudication) 디바이스, 디지털 카메라, 셀룰라 폰, 휴대용 오디오 플레이어, 오토모바일 사운드 시스템 및 유사한 유형의 장비를 포함한다. 비휘발성 메모리 디바이스(140)는 SD(Secure Digital) 또는 MMC(MultiMedia)와 같은 착탈가능한 소형 폼 팩터 메모리 카드일 수 있다. 시스템(100)은 착탈가능한 비휘발성 메모리 디바이스(140)를 도시하지만, 다른 실시예들은 호스트(110) 내에 영구적으로 인스톨되거나 부착된 비휘발성 메모리 디바이스(140)를 포함할 수 있다.

비휘발성 메모리 디바이스(140)는 카드 인터페이스(142), 중앙 처리 장치(CPU) 또는 컨트롤러(144) 및 다수의 비휘발성 메모리들(160, 162, 164, 166, 170, 172, 174, 176, 180, 182, 184, 186, 190, 192, 194 및 196)을 포함한다. 카드 인터페이스(142)는 호스트(110)로부터 커맨드들을 수신하고, 호스트(110)와 데이터 및 결과들을 교환한다. 예를 들어, 카드 인터페이스(142)는 호스트로부터 커맨드들을 수신하여 비휘발성 메모리 디바이스(140)에 저장된 데이터를 판독하고, 비휘발성 메모리 디바이스(140)에 데이터를 저장하거나, 삭제 또는 카드 포맷팅과 같은 다른 동작들을 수행할 수 있다. 호스트(110)와 비휘발성 메모리 디바이스(140) 사이에서 교환된 커맨드들 및 데이터는 소형 폼 팩터 메모리 카드 인터페이스 표준에 따를 수 있다. 카드 인터페이스(142)는 컨트롤러(144)와 커맨드들 및 데이터를 교환하고, 컨트롤러는 그 후에 호스트(110)에 의한 요구를 완료하기 위해 비휘발성 메모리들(160-186)과 커맨드들 및 데이터를 교환한다.

카드 인터페이스(142) 및 컨트롤러(144)는 도 1 내지 4의 실시예들과 부수되는 텍스트에 설명된 기능과 같은, 카드 인터페이스(142)와 컨트롤러(144)의 기능을 각각 구현하기 위해 구성된 하드웨어, 펌웨어, 소프트웨어 또는 그 임의의 조합으로 구현될 수 있다. 일 실시예에서, 컨트롤러(144)의 기능은 프로세서 실행가능 지시로 구성되는 프로세서를 이용하여 구현된다. 프로세서 실행가능 지시들은 비휘발성 메모리 디바이스(140) 내의 ROM(read-only memory), EEPROM(Electrically Erasable and Programmable Read Only Memory) 또는 E-flash(embedded flash)와 같은 비휘발성 메모리 디바이스(140) 또는 비휘발성 메모리 내의 RAM(random access memory)에 저장될 수 있다.

비휘발성 메모리들(160-196)은 이용가능한 비휘발성 저장 디바이스의 임의의 유형일 수 있다. 이러한 디바이스의 일례가 Toshiba SLC NAND 플래시 부품 번호 TC58NVG2S3ETA00이다. 유사한 비휘발성 메모리 디바이스가 다른 제조자들로부터 이용가능하다. 컨트롤러(144)는 호스트(110) 및 비휘발성 메모리들(160-196)로부터의 지시 없이 데이터를 초기화하거나 유지하는 동작과 같은 다른 동작들을 개시할 수 있다.

비휘발성 메모리들(160-196)은, 각 그룹 또는 셋이 칩 인에이블(CE) 신호(150, 152, 154, 156)를 공유한다면 그룹들 또는 셋들로 분할될 수 있다. 도 1을 참조하면, 칩 인에이블 제로(CE0)는 비휘발성 메모리(190, 192, 194 및 196)에 의해 공유된다. 컨트롤러(144)는 칩 인에이블 제로(CE0) 신호(150)를 어서팅하고 커맨드들/데이터 버스(158) 상에서 커맨드를 송신함으로써 비휘발성 메모리들(190, 192, 194 및 196) 모두에게 커맨드를 동시에 전송할 수 있다. 예를 들어, Toshiba SLC NAND 플래시 부품 번호 TC58NVG2S3ETA00 비휘발성 메모리에 있어서, 커맨드 0xFF(리셋)가 커맨드/데이터 버스(158) 상에서 비휘발성 메모리로 송신되며, 비휘발성 메모리 다이에 통신가능하게 연결된 칩 인에이블 신호를 어서팅한다. 본 예에서, 단일 칩 인에이블 신호(150)를 공유하는 모든 비휘발성 메모리 디바이스들(190, 192, 194 및 196)은, 리셋 커맨드가 커맨드/데이터 버스(158) 상에서 송신되고 칩 인에이블 신호가 어서팅될 때 리셋될 것이다.

도 1은 칩 인에이블이 4개의 비휘발성 메모리들에 의해 공유되는 비휘발성 저장 디바이스(140)를 도시하지만, 다른 구성도 가능하다. 예를 들어, 칩 인에이블은 2개, 6개, 8개 또는 임의의 개수의 비휘발성 메모리들에 접속될 수 있다. 단일 칩 인에이블 신호에 연결된 비휘발성 메모리들의 개수가 증가하면, 리셋과 같이 칩 인에이블에 연결된 모든 디바이스들에 의해 동시에 실행되는 커맨드와 연관된 결합된 파워 소비도 증가한다. 단일 칩 인에이블에 너무 많은 비휘발성 메모리 디바이스들을 접속시키는 것은, 공유된 칩 인에이블에 접속된 각 비휘발성 메모리에 의해 리셋(0xFF)과 같은 병렬 커맨드들이 거의 동시에 실행될 때 파워 소비 한도가 초과되는 것을 초래할 수 있다.

일 실시예에서, 비휘발성 메모리 디바이스들(160-196)의 커맨드 셋은 커맨드 0xXX와 같은 다이 특정 리셋 커맨드를 허용하도록 확장되며, 여기에서 0xXX는 바이트 값이며, 임의의 일 시점에서 초기화되는 비휘발성 메모리들의 개수를 제한하기 위해 요구되는 각 비휘발성 메모리(160-196)를 선택적으로 개시한다. 임의의 일 시점에서 초기화하는 비휘발성 메모리들의 개수를 제한함으로써, 비휘발성 저장 디바이스(140) 초기화 프로세스 동안의 임의의 순간에서의 돌입 전류의 양은 소형 폼 팩터 메모리 카드 표준에 의해 확립된 파워 소비 한도를 초과하는 것을 회피하기 위하여 제어될 수 있다. 도 1을 참조하면, 다이 특정 리셋 커맨드는, 컨트롤러(144)가 단일 칩 인에이블에 접속된 임의의 개수의 디바이스들을 리셋하는 것을 허용할 수 있다. 예를 들어, 컨트롤러(144)는 칩 인에이블 제로(CE0)(150)에 통신가능하게 연결된 1개, 2개, 3개 또는 4개의 비휘발성 메모리들(190, 192, 194, 196)의 임의의 조합을 리셋할 수 있다. 일 실시예에서, 특정 비휘발성 메모리는 다이 특정 리셋 커맨드 및 포괄 리셋 커맨드를 포함할 수 있으며, 여기에서 다이 특정 리셋 커맨드는 일 시점에서 하나의 특정 비휘발성 메모리를 리셋할 수 있고, 포괄 리셋 커맨드(0xFF)는 그 후에 다이 특정 리셋 커맨드를 이용하여 이미 리셋되지 않은, 칩 인에이블과 연관된 나머지 비휘발성 메모리들을 리셋하는 데 사용될 수 있다. 택일적으로, 비휘발성 메모리들의 임의의 조합은 이용가능한 디바이스 특정 리셋 커맨드들을 사용하여 리셋될 수 있다.

도 1에 도시된 공유된 칩 인에이블 및 데이터 커맨드 버스 구조 외의 아키텍처도 컨트롤러(144)의 기능을 제한하여 비휘발성 메모리들(160-196) 중 어느 것이 리셋과 같은 커맨드에 응답하여 동시에 동작할 수 있는지를 선택할 수 있다. 병렬 커맨드를 실행할 컨트롤러가 비휘발성 메모리들(160-196)의 서브셋들을 식별할 수 있게 하는 유사한 아키텍처의 변형들은 본 명세서에 설명된 실시예들에 따른다.

도 2는 도 1의 비휘발성 저장 디바이스에서의 페이징된 동작을 수행하기 위한 예시적인 스텝들 200을 도시한다. 예시적인 스텝들은 예를 들어 도 1의 컨트롤러(144)에 의해 수행될 수 있다. 제어는 스텝 202에서 개시된다. 스텝 202에서 파워 리셋이 컨트롤러(144)에 의해 검출되지 않았다면, 파워 리셋이 발생할 때까지 제어는 스텝 202에 머문다. 컨트롤러(144)는 예를 들어, 리셋 커맨드가 비휘발성 저장 디바이스(140) 내의 호스트(110) 또는 다른 소스로부터 컨트롤러(144)에 의해 수신되는 경우, 또는 코드 실행이 비휘발성 저장 디바이스(140)에 대한 파워의 인가에 대한 응답으로 개시될 때 파워 리셋을 검출할 수 있다. 파워 리셋이 컨트롤러(144)에 의해 검출되면, 제어는 스텝 202에서 스텝 204로 진행한다.

스텝 204에서, 컨트롤러(144)는 비휘발성 저장 디바이스(140)의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정한다. 이러한 판정은 컨트롤러가 동시에 리셋할 수 있는 모든 비휘발성 메모리들을 리셋하는 것과 연관된 파워 소비를 판정하는 것을 포함할 수 있다. 예를 들어, 도 1에 도시된 아키텍처에서, 도 1에 도시된 아키텍처는 컨트롤러가 1개의 칩 인에이블에 연관된 비휘발성 메모리들 전부를 동시에 리셋하는 것을 허용하고, 비휘발성 저장 디바이스(140)의 모든 비휘발성 메모리들을 리셋하는 것을 허용하지는 않으므로, 이러한 판정은 단일 칩 인에이블에 연결된 비휘발성 메모리들을 리셋하는 것과 연관된 파워 소비를 포함할 수 있다.

비휘발성 메모리를 리셋하는 데 필요한 전류 소비를 판정하는 것은 동시에 리셋될 수 있는 비휘발성 메모리들의 수량을 판정하는 것, 비휘발성 메모리들 각각의 유형을 판정하는 것, 또는 비휘발성 메모리들의 각각의 제조자를 판정하는 것을 포함할 수 있다. 비휘발성 메모리들의 수량, 그 유형 및 제조자에 대한 정보는 비휘발성 저장 디바이스(140) 내의 컨트롤러 또는 어딘가에 저장된 데이터베이스 내의 정보를 판독함으로써, 또는 필요한 정보를 얻기 위하여 하나 이상의 비휘발성 메모리들(160-196)을 조회함으로써 취득될 수 있다.

비휘발성 메모리들의 수량, 유형 및 제조자에 대한 정보는, 개별적으로 또는 조합하여, 컨트롤러(144)가 2개 이상의 비휘발성 메모리들을 동시에 리셋하는 것으로부터 야기되는 파워 소비(시스템 돌입 전류)를 판정할 수 있게 한다. 예를 들어, 컨트롤러(144)는 하나의 비휘발성 메모리(160-196)의 리셋과 연관된 파워 소비를 판정하기 위하여, 비휘발성 메모리(160-196)의 유형 또는 제조자에 대한 정보를 취득할 수 있고, 비휘발성 저장 디바이스(140) 내의 컨트롤러(144), 비휘발성 메모리(160-196) 또는 다른 메모리와 같이, 비휘발성 저장 디바이스(140)에 저장된 룩업 테이블 또는 데이터베이스를 조사할 수 있다. 또한, 룩업 테이블 또는 데이터베이스는 호스트(110) 또는 비휘발성 저장 디바이스(140)와 통신하는 다른 디바이스와 같은, 비휘발성 저장 디바이스(140)의 외측에 저장될 수 있다. 다른 예에서, 컨트롤러(144)는 디바이스 유형 또는 제조자에 기초하여 상호 참조 또는 룩업 테이블을 이용하지 않고 단지 데이터베이스로부터 직접 파워 소비 정보를 판독할 수 있다. 컨트롤러(144)는 병렬로 리셋될 수 있는 비휘발성 메모리(160-196)의 수량에 대한 정보와 연계하여 이 정보를 이용하여 미리 정해진 기간 동안 파워 소비 피크 또는 최대 파워 소비 평균을 나타내는 합계를 계산할 수 있다.

제어는 스텝 206으로 진행하며, 여기에서 컨트롤러(144)는 판정된 전류 소비와 전류 소비 임계값을 비교한다. 전류 소비 임계값은 소형 폼 팩터 메모리 카드 제조자에 의해 확립될 수 있다. 다른 예에서, 전류 소비 임계값은 호스트(110) 또는 다른 소스에 의해 비휘발성 저장 디바이스에 공급될 수 있는 파워량과 같은 다른 한도에 의해 규정되거나 말해질 수 있다. 한도는 비휘발성 저장 디바이스(140)에 저장된 값일 수 있거나, 호스트(110) 또는 다른 소스로부터 수신될 수 있다. 전류 소비 임계값은 순간적인 전류 소비 한도, 및 기간 동안의 평균 전류 소비, 또는 비휘발성 저장 디바이스(140)에 의해 소비될 수 있는 허용가능 파워의 최대량의 임의의 다른 유용한 기준일 수 있다. 판정된 전류 소비가 전류 소비 임계값보다 작다면, 제어는 스텝 206에서 스텝 216으로 진행한다. 스텝 216에서, 판정과 스텝 204와 연관된 비휘발성 메모리들 전체는 컨트롤러(144)에 의해 동시에 리셋된다. 도 1에 도시된 아키텍처와 같은 아키텍처에서, 단일 칩 인에이블과 연관된 전체 메모리들은 대응 칩 인에이블을 삽입하고 커맨드/데이터 버스(158) 상에 리셋 커맨드(0xFF)를 송신함으로써 동시에 리셋된다. 그 후, 제어는 스텝 216으로부터 진행하여 스텝들 200을 완료한다. 도 1에 도시된 아키텍처에서, 스텝들 200의 전부 또는 일부는 비휘발성 저장 디바이스(140)에 존재하는 각 칩 인에이블 신호(150, 152, 154, 156)에 대해 한번씩 반복될 수 있다.

스텝 206을 다시 참조하면, 판정된 전류 소비가 전류 소비 임계값보다 클 경우, 제어는 스텝 206으로부터 208로 진행한다. 스텝 208에서, 컨트롤러(144)는 비휘발성 메모리들을 서브셋들로 분할하며, 여기에서 서브셋들의 메모리들 전부는 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있다. 예를 들어, 도 1에 도시된 아키텍처와 유사한 아키텍처에서, 8개의 동일한 비휘발성 메모리들이 단일 칩 인에이블 신호를 공유하고, 5개의 메모리들이 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있는 것으로 판정되면, 서브셋은 1 내지 5개의 비휘발성 메모리들 중 어느 것을 포함할 수 있다. 따라서, 단일 칩 인에이블을 공유하는 8개의 비휘발성 메모리들은 일례에서 5개의 비휘발성 메모리들의 하나의 서브셋과 하나의 비휘발성 메모리의 3개의 서브셋들 각각으로 분할될 수 있다. 비휘발성 메모리들의 다른 수량 또는 조합을 포함하는 다른 서브셋들도 가능하다. 예를 들어, 비휘발성 메모리들은 각각의 서브셋이 2개의 비휘발성 메모리들을 포함하는 4개의 서브셋들로 분할될 수 있다.

제어는 스텝 210으로 진행하며, 여기에서 컨트롤러(144)는 비휘발성 메모리들의 첫번째 서브셋을 리셋한다. 그 후에 제어는 스텝 212로 진행하며, 여기에서 컨트롤러(144)는 다른 서브셋들이 남아있는지 여부를 판정한다. 그렇다면, 제어는 스텝 214로 진행하여 리셋될 다음 서브셋을 선택한 후 스텝 210으로 진행하며, 여기에서 컨트롤러(144)는 선택된 서브셋을 리셋한다. 스텝 210, 212 및 214의 사이클은, 스텝 208에서 판정된 서브셋들 전부가 리셋될 때까지 반복된다. 남아 있는 서브셋들이 없으면, 제어는 스텝 212로부터 진행하고 스텝들 200은 종료된다. 상술한 바와 같이, 스텝들 200은 도 1에 도시된 아키텍처와 같이, 단일 칩 인에이블과 연관된 비휘발성 메모리들만을 지능적으로 리셋하는 데 사용되며, 스텝들 200은 다른 칩 인에이블과 연관된 나머지 비휘발성 메모리들에 대해 반복될 수 있다. 스텝들 200이 다른 칩 인에이블들과 연관된 나머지 비휘발성 메모리들에 대해 반복될 때, 비휘발성 저장 디바이스(140)의 각 칩 인에이블이 동일한 수의 비휘발성 메모리들을 갖고, 비휘발성 메모리들이 동일한 유형 및 제조자를 갖는 경우가 발생하여 첫번째 칩 인에이블에 대해 이루어진 전류 소비 판정 및 서브셋 식별이 다른 칩 인에이블들에 적용가능한 것으로 상정될 수 있으면 스텝들 204 및 206은 건너뛸 수 있다.

도 3은 도 1의 비휘발성 저장 디바이스 아키텍처에서의 페이징되지 않은 리셋 동작을 수행할 때의 예시적인 전류 소비를 도시하는 도면이다. 도 3의 예시적인 전류 소비 도면에서, 비휘발성 저장 디바이스는 32개의 비휘발성 메모리들과 4개의 칩 인에이블들을 포함하며, 8개의 비휘발성 메모리들이 각 칩 인에이블에 연관된다. 컨트롤러(144)는 단일 리셋 커맨드(0xFF)를 전송하여 4개의 칩 인에이블의 각각에 연결된 8개의 메모리들의 전부를 동시에 리셋할 수 있고, 비휘발성 저장 디바이스(140)의 모든 32개의 비휘발성 메모리들을 리셋하기 위하여 8개의 비휘발성 메모리들의 셋들의 이러한 페이징되지 않은 리셋을 수행한다. 도 3에 도시된 바와 같이, 8개의 비휘발성 메모리들을 일 시점에서 동시에 리셋하는 것은 큰 전류 스파이크들(310, 320, 330, 340)을 초래한다. 소형 폼 팩터 메모리 카드 표준에 따라, 최대 전류 소비 한도는 너무 많은 비휘발성 메모리들을 같은 시점에서 동시에 리셋함으로써 초과될 수 있다.

도 4는 도 1의 비휘발성 저장 디바이스 아키텍처에서의 페이징된 리셋 동작을 수행할 때의 예시적인 전류 소비를 도시하는 도면이다. 도 4의 예시적인 전류 소비 도면에서, 비휘발성 저장 디바이스는 칩 인에이블당 8개의 비휘발성 메모리들을 포함한다. 도 4의 전류 소비 도면을 생성하는 데 사용되는 예시적인 비휘발성 저장 디바이스에서, 비휘발성 저장 디바이스 컨트롤러는, 4개의 비휘발성 메모리들이 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있는 것으로 판정했다. 칩 인에이블과 연관된 나머지 비휘발성 메모리들을 리셋하기 위해서, 컨트롤러는 이용가능한 다이 특정 리셋 커맨드를 사용하여 칩 인에이블과 연관된 다른 메모리들을 개별적으로 리셋한다. 따라서, 도 4에 도시된 예에서, 컨트롤러는 8개의 메모리들 중 4개를 개별적으로 리셋하고, 그 후에 칩 인에이블의 나머지 4개의 메모리들을 동시에 리셋함으로써 칩 인에이블과 연관된 8개의 메모리들을 리셋할 수 있다. 디바이스 아키텍처의 유연성과 컨트롤러에 대해 이용가능한 커맨드 셋에 따라 다른 조합도 가능하다. 예를 들어, 비휘발성 저장 디바이스의 커맨드 셋 및 아키텍처에 의해 허용된다면, 칩 인에이블과 연관된 8개의 비휘발성 메모리들을 리셋하기 위하여 컨트롤러는 4개의 순차적인 리셋 커맨드들을 발행하여 2개의 비휘발성 메모리들을 일 시점에서 리셋할 수 있다.

도 4에 도시된 예에서, 컨트롤러가 리셋 전략을 판정하기 위해 사용하는 정보는 1개의 칩 인에이블과 연관된 1개의 비휘발성 메모리에 저장된다. 컨트롤러가 리셋 전략을 판정하기 위해 이로부터 정보를 판독할 수 있도록, 비휘발성 메모리는 처음에 리셋되어야 한다. 이러한 비휘발성 메모리는 전류 소비 임계값을 초과하지 않고 개별적으로 리셋될 수 있는 것으로 상정된다. 비휘발성 메모리 컨트롤러에 의해 처음에 리셋된 이러한 비휘발성 메모리에 저장된 정보는, 칩 인에이블과 연관된 디바이스들의 수량, 비휘발성 저장 디바이스에서 사용되는 비휘발성 메모리들의 유형 및/또는 제조자들에 대한 정보를 포함할 수 있다. 또한, 비휘발성 메모리는, 수량, 유형 및 디바이스 제조자 정보에 기초하여 컨트롤러가 전체 전류 소비를 계산할 수 있게 하는 룩업 테이블 또는 데이터베이스를 포함할 수 있다.

도 4에 도시되지 않은 다른 실시예에서는, 판정된 전략을 사용하여 컨트롤러에 의해 리셋될 비휘발성 메모리들의 외측에 컨트롤러가 리셋 전략을 판정하기 위해 필요로 하는 정보가 저장되어 있다면, 비휘발성 메모리들 중 하나를 초기에 리셋할 필요가 없다.

상술한 바와 같이, 도 4의 첫번째 전류 스파이크(410)는 1개의 칩 인에이블과 연관된 단일 비휘발성 메모리 디바이스를 리셋하는 것과 연관되며, 시스템 내의 모든 비휘발성 메모리들에 대해 동일한 것으로 상정될 수 있는 디바이스의 제조자 및 유형에 대한 정보를 검색하기 위하여 컨트롤러는 비휘발성 메모리에 커맨드들을 전송한다. 다른 것들 전에 리셋된 단일 비휘발성 메모리 디바이스는 각 칩 인에이블과 연관된 비휘발성 메모리들의 수에 대한 정보를 포함할 수도 있다. 이러한 정보의 일부 또는 전부를 이용하여, 컨트롤러는 칩 인에이블과 연관된 비휘발성 메모리들의 전부가 동시에 리셋될 수 있는지 여부를 판정할 수 있다. 도 4에 도시된 예에서, 컨트롤러(144)는 4개의 비휘발성 메모리들이 동시에 리셋될 수 있는 것으로 판정한다. 그 후에 컨트롤러(144)는 5개의 서브셋들을 생성하며, 5개의 서브셋들은 4개의 비휘발성 메모리들의 1개의 서브셋과 1개의 비휘발성 메모리의 4개의 서브셋들을 포함한다. 상술한 바와 같이, 비휘발성 저장 디바이스 아키텍처의 용량과 컨트롤러(144)에 이용가능한 리셋 커맨드들에 따라 다른 조합의 서브셋들도 가능하다. 단일 전류 스파이크(430)에 선행하는 3개의 전류 스파이크들(420)은, 컨트롤러(144)가 첫번째 칩 인에이블과 연관된 나머지 7개의 메모리들을 리셋하는 것을 나타낸다. 구체적으로, 3개의 전류 스파이크들(420)은, 컨트롤러(144)가 3개의 비휘발성 메모리들을 개별적으로 리셋하는 것이고, 보다 큰 단일 전류 스파이크(430)는 컨트롤러가 첫번째 칩 인에이블과 연관된 4개의 나머지 비휘발성 메모리들을 동시에 리셋하는 것을 도시한다.

그 후, 컨트롤러(144)는 컨트롤러가 다음 칩 인에이블과 연관된 나머지 4개 메모리들을 동시에 리셋하는 것인, 보다 큰 전류 스파이크(450)에 선행하는 4개의 전류 스파이크(440)에 의해 도시된 바와 같이, 다음의 칩 인에이블과 연관된 4개의 비휘발성 메모리들을 개별적으로 리셋한다. 이러한 프로세스는, 전류 스파이크들(460, 470, 480 및 490)에 의해 도시된 바와 같이, 비휘발성 저장 디바이스(140)에서의 나머지 2개의 칩 인에이블들에 대하여 반복된다. 도 4의 예가, 비휘발성 디바이스가 단일 비휘발성 메모리 또는 리셋되지 않은 칩 인에이블과 연관된 나머지 비휘발성 디바이스 중 어느 하나를 리셋할 수 있는 구체적인 리셋 용량을 도시하지만, 다른 디바이스들은, 비휘발성 디바이스 리셋들의 다른 조합 또는 순서가 가능한 더욱 유연하거나 다른 제어성을 포함할 수 있다.

도 3의 전류 소비와 도 4의 전류 소비를 비교하면, 동시에 리셋되는 메모리의 수를 줄이는 것은 피크 전류 소비와 기간 동안 최대 전류 소비를 실질적으로 감소시킬 수 있어, 비휘발성 저장 디바이스의 비휘발성 메모리들의 전부가 전류 소비 임계값을 초과하지 않고 리셋되게 할 수 있다는 것이 명백하다.

파워 집중 병렬 동작을 스텝들의 순차적인 스텝들로 분할하는 지능형 컨트롤러는, 소형 폼 팩터 메모리 카드 외측의 다른 어플리케이션에 이용될 수 있으며, 또는 병렬 동작이 동일하지 않거나 유사한 파워 소비 특성을 갖지 않는 디바이스들에 걸쳐 파워 집중 소비를 수행하는 것을 포함할 수 있다. 이러한 어플리케이션에서, 상술한 컨트롤러에 의해 수행되는 기본적인 스텝들은 여전히 적용가능하다. 구체적으로, 컨트롤러 조정 파워 집중 동작은 파워 집중 동작을 수행할 디바이스들의 파워 소비 특성들에 대한 정보를 수집하고, 전체 파워 소비가 임계값보다 큰지와 컨트롤러가 디바이스들에게 그 동작을 동시에 수행하라고 지시하는지를 판정하여, 만일 그렇다면, 디바이스들을 파워 집중 동작을 순차적으로 또는 페이징된 양식으로 수행할 서브셋들로 분할할 수 있다. 서브셋의 디바이스들은 전류 소비 임계값을 초과하지 않고 병렬로 파워 집중 동작을 수행한다. 하나의 서브셋이 파워 집중 동작을 완료하면, 다음 서브셋이 파워 집중 동작을 수행하는 것을 시작할 수 있다. 분할된 파워 집중 동작은, 모든 서브셋들이 파워 집중 동작을 수행했을 때 완료된다.

도 5는 페이징된 파워 집중 동작을 수행하기 위한 예시적인 시스템(500)을 도시하는 도면이다. 컨트롤러(502)는 ASIC(510), 디스플레이(520), 메모리(540) 및 전자기계 디바이스(550)와 같은 다수의 시스템 디바이스들과 통신할 수 있다. 예를 들어, 컨트롤러(502)는 인쇄 회로 어셈블리(PCA) 상의 파워 관리 집적 회로일 수 있다. 다른 예에서, 컨트롤러(502)는 상술한 디바이스들(510, 520, 540, 550)과 통신하는 다른 집적 회로 또는 ASIC 일 수 있다. 컨트롤러(502)는 리셋과 같은 파워 집중 동작을 수행하라는 요구를 수신할 수 있거나, 파워 집중 동작이 요구되는지에 스스로 판정할 수 있다. 컨트롤러(502)는 신호 또는 지시를 ASIC(510), 디스플레이(520), 메모리(540), 전자기계 디바이스(550)로 송신함으로써 파워 집중 동작을 동시에 완료할 수 있다. 이렇게 하기 전에, 컨트롤러(502)는 컨트롤러(502)에 의해 명령되는 파워 집중 동작을 완료하기 위해 요소들 전부에 대해 필요한 시스템 파워 요건을 계산할 수 있다. 계산은 컨트롤러(502)에 의해 저장된 정보에 기초하여 판정될 수 있거나, ASIC(510), 디스플레이(520), 메모리(540), 전자기계 디바이스(550) 또는 임의의 다른 소스에 대한 조회의 응답으로 컨트롤러(502)에 의해 수신될 수 있다. 검색된 정보는 디바이스의 제조자, 디바이스의 유형 또는 다른 파워 소비 정보를 포함할 수 있다. 파워 요건이 전류 소비 임계값을 초과한다면, 컨트롤러는 동작을 서브셋들로 분할할 수 있고, 시스템 요소들의 각 서브셋으로 순차적으로 지시를 전송하거나 신호를 송신하여 파워 집중 동작이 파워 소비 임계값을 초과하지 않고 완료될 수 있게 할 수 있다.

예를 들어, 전자기계 디바이스(550)가 디스크 드라이브이면, 컨트롤러(502)는 동일 시점에 전자기계 디바이스(550)를 리셋하는 것과 리셋되고 있는 디스플레이(520)가 전류 소비 임계값을 초과할 수 있다는 것을 판정할 수 있다. 컨트롤러(502)는, ASIC(510), 디스플레이(520) 및 메모리(540)가 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있다는 것과, 전자기계 디바이스(550)가 전류 소비 임계값을 초과하지 않고 개별적으로 리셋될 수 있다는 것을 판정할 수 있다. 이러한 판정을 하면, 그 후에 컨트롤러(502)는 전자기계 디바이스(550)를 리셋할 수 있고, 후속적으로 ASIC(510), 디스플레이(520) 및 메모리(540)를 동시에 리셋한다. 이렇게 함으로써, 컨트롤러는 시스템(500)에 존재하는 전류 소비 한도를 초과하지 않고 파워 집중 동작을 완료할 수 있다.

상술한 도면 및 부수되는 설명에 포함된 예시적인 실시예에서 나타낸 바와 같이, 파워 집중 동작을 수행하기 위한 파워 소비 요건을 지능적으로 계산하기 위한 방법 및 시스템이 개시되었다. 파워 집중 동작과 연관된 파워 소비 요건이 일단 계산되면, 컨트롤러는 이 정보를 이용하여 파워 집중 동작이 순간적인 피크 파워 또는 기간 동안의 평균 파워와 같은 전류 소비 임계값을 초과하지 않고 수행될 수 있는지 여부를 판정할 수 있다. 컨트롤러가, 파워 집중 동작이 전류 소비 임계값을 초과하지 않고 병렬로 수행될 수 없는 것으로 판정하면, 컨트롤러는 파워 집중 동작을 전류 소비 임계값을 초과하지 않고 순차적으로 수행될 수 있는 스텝들로 지능적으로 분할할 수 있다.

예를 들어, 소형 폼 팩터 메모리 카드에서, 컨트롤러는 단일 칩 인에이블 라인에 연결된 비휘발성 메모리들의 수를 검출할 수 있고, 단일 칩 인에이블 라인에 연결된 비휘발성 메모리들 전부가 (피크 또는 평균 돌입 전류와 같은) 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있는지 여부를 판정할 수 있다. 컨트롤러가, 비휘발성 메모리 전부가 리셋될 수 없는 것으로 판정하면, 컨트롤러는 비휘발성 메모리들을 동시에 안전하게 리셋될 수 있는 서브셋들로 지능적으로 분할할 수 있다. 일단 서브셋들이 식별되면, 컨트롤러는 그 후에 각 서브셋을 리셋하고, 소형 폼 팩터 메모리 카드 표준에 의해 확립된 전류 소비 임계값을 초과하는 리스크를 회피한다. 이러한 유연한 컨트롤러는, 비휘발성 메모리들의 수량, 비휘발성 메모리 제조자들 및 비휘발성 메모리 유형 또는 부품 번호를 포함하는 다양한 메모리 구성과 함께 이용될 수 있다. 또한, 이러한 컨트롤러는 상이한 소형 폼 팩터 메모리 카드 유형에서 이용될 수 있으며, 여기에서 컨트롤러는 특정 관련 표준에 대응하는 전류 소비 임계값 정보를 적용한다. 컨트롤러가 이러한 유연성을 가지므로, 각 어플리케이션에 대한 설계, 시험 및 맞춤형 컨트롤러 설계에 대한 관리에 대한 비용을 피할 수 있다.

다수의 상술한 예들 및 실시예들이 소형 폼 팩터 메모리 카드들 및 파워 온 리셋 동작에 적용되지만, 본 명세서에 개시된 방법들 및 시스템들은 병렬 동작이 너무 많은 파워를 소비할 가능성을 갖고, 병렬 동작이 파워 소비 임계값을 초과하는 것을 회피하기 위해 2개 이상의 순차적인 스텝들로 분할될 수 있는 임의의 파워 집중 동작 및 임의의 시스템 어플리케이션에 적용가능하다.

본 발명을 다양한 시스템 및 방법의 실시예들에 대하여 설명하였지만, 본 발명은 첨부된 청구항의 전체 범위 내에서 보호받을 자격이 있다는 것이 이해될 것이다.

110: 호스트
142: 카드 인터페이스
144: CPU/컨트롤러
502: 컨트롤러
520: 디스플레이
540: 메모리
550: 전자기계 디바이스

Claims

비휘발성 저장 디바이스를 리셋하기 위한 방법으로서,
비휘발성 저장 디바이스 내의 컨트롤러에 의해 - 상기 컨트롤러는 상기 비휘발성 저장 디바이스 내의 복수의 비휘발성 메모리들과 통신함 - ,
파워 리셋 검출에 응답하여, 상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 단계;
판정된 전류 소비가 전류 소비 임계값보다 작을 경우, 상기 복수의 비휘발성 메모리들의 전부를 동시에 리셋하는 단계; 및
상기 판정된 전류 소비가 상기 전류 소비 임계값보다 큰 경우:
상기 복수의 비휘발성 메모리들의 첫번째 서브셋을 리셋하는 단계; 및
미리 정해진 지연 후에, 상기 복수의 비휘발성 메모리들의 두번째 서브셋을 리셋하는 단계
를 수행하는 단계를 포함하는, 비휘발성 저장 디바이스 리셋 방법.
제 1항에 있어서,
상기 판정된 전류 소비가, 상기 복수의 비휘발성 메모리들 중 적어도 절반을 동시에 리셋하는 것이 상기 전류 소비 임계값을 초과할 것이라고 나타내는 경우, 상기 복수의 비휘발성 메모리들의 상기 두번째 서브셋이 리셋된 이후 두번째 미리 정해진 지연 후에 상기 복수의 비휘발성 메모리의 세번째 서브셋을 리셋하는 단계를 포함하는, 비휘발성 저장 디바이스 리셋 방법.
제 1항에 있어서,
상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 단계는, 상기 복수의 비휘발성 메모리들의 수량이 미리 정해진 수를 초과하는지 여부를 판정하는 단계를 포함하는, 비휘발성 저장 디바이스 리셋 방법.
제 1항에 있어서,
상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 단계는, 상기 복수의 비휘발성 메모리들의 유형을 판정하는 단계를 포함하는, 비휘발성 저장 디바이스 리셋 방법.
제 1항에 있어서,
상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 단계는, 상기 복수의 비휘발성 메모리들의 제조자를 판정하는 단계를 포함하는, 비휘발성 저장 디바이스 리셋 방법.
제 1항에 있어서,
상기 복수의 비휘발성 메모리들의 각각은 리셋 커맨드에 의해 리셋가능하고, 상기 복수의 비휘발성 메모리들의 상기 첫번째 서브셋을 리셋하는 단계는 상기 복수의 비휘발성 메모리들의 상기 첫번째 서브셋으로 리셋 커맨드를 송신하는 단계를 포함하는, 비휘발성 저장 디바이스 리셋 방법.
비휘발성 저장 디바이스로서,
복수의 비휘발성 메모리들;
상기 복수의 비휘발성 메모리들과 통신하는 컨트롤러
를 포함하고,
상기 컨트롤러는:
파워 리셋 검출에 응답하여, 상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하고;
판정된 전류 소비가 전류 소비 임계값보다 작을 경우, 상기 복수의 비휘발성 메모리들의 전부를 동시에 리셋하고;
상기 판정된 전류 소비가 상기 전류 소비 임계값보다 큰 경우:
상기 복수의 비휘발성 메모리들의 첫번째 서브셋을 리셋하고;
미리 정해진 지연 후에, 상기 복수의 비휘발성 메모리들의 두번째 서브셋을 리셋하도록
동작가능한, 비휘발성 저장 디바이스.
제 7항에 있어서,
상기 판정된 전류 소비가, 상기 복수의 비휘발성 메모리들 중 적어도 절반을 동시에 리셋하는 것이 상기 전류 소비 임계값을 초과할 것이라고 나타내고, 상기 컨트롤러는 상기 복수의 비휘발성 메모리들의 상기 두번째 서브셋이 리셋된 이후 두번째 미리 정해진 지연 후에 상기 복수의 비휘발성 메모리의 세번째 서브셋을 리셋하도록 추가적으로 동작가능한, 비휘발성 저장 디바이스.
제 7항에 있어서,
상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 것은, 상기 복수의 비휘발성 메모리들의 수량이 미리 정해진 수를 초과하는지 여부를 판정하는 것을 포함하는, 비휘발성 저장 디바이스.
제 7항에 있어서,
상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 것은, 상기 복수의 비휘발성 메모리들의 유형을 판정하는 것을 포함하는, 비휘발성 저장 디바이스.
제 7항에 있어서,
상기 비휘발성 저장 디바이스 내의 상기 복수의 비휘발성 메모리들을 리셋하는 데 필요한 전류 소비를 판정하는 것은, 상기 복수의 비휘발성 메모리들의 제조자를 판정하는 것을 포함하는, 비휘발성 저장 디바이스.
제 7항에 있어서,
상기 복수의 비휘발성 메모리들의 각각은 리셋 커맨드에 의해 리셋가능하고, 상기 복수의 비휘발성 메모리들의 상기 첫번째 서브셋을 리셋하는 것은 상기 복수의 비휘발성 메모리들의 상기 첫번째 서브셋으로 리셋 커맨드를 송신하는 것을 포함하는, 비휘발성 저장 디바이스.
시스템을 리셋하는 방법으로서,
시스템 내의 컨트롤러에 의해 - 상기 컨트롤러는 시스템 요소들의 셋과 통신함 - ,
파워 리셋 검출에 응답하여, 상기 시스템 내의 상기 시스템 요소들의 셋을 리셋하는 데 필요한 전류 소비를 판정하는 단계;
판정된 전류 소비가 전류 소비 임계값보다 작을 경우, 상기 시스템 요소들의 셋의 전부를 동시에 리셋하는 단계; 및
상기 판정된 전류 소비가 상기 전류 소비 임계값보다 큰 경우:
상기 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있는 시스템 요소들의 첫번째 서브셋을 식별하는 단계;
상기 시스템 요소들의 상기 첫번째 서브셋을 리셋하는 단계;
상기 전류 소비 임계값을 초과하지 않고 동시에 리셋될 수 있는 시스템 요소들의 두번째 서브셋을 식별하는 단계; 및
상기 시스템 요소들의 상기 두번째 서브셋을 리셋하는 단계
를 수행하는 단계를 포함하는, 시스템 리셋 방법.
제 13항에 있어서,
상기 시스템 내의 상기 시스템 요소들의 셋을 리셋하는 데 필요한 전류 소비를 판정하는 단계는, 상기 시스템 요소들의 수량이 미리 정해진 수를 초과하는지 여부를 판정하는 단계를 포함하는, 시스템 리셋 방법.
제 13항에 있어서,
상기 시스템 내의 상기 시스템 요소들의 셋을 리셋하는 데 필요한 전류 소비를 판정하는 단계는, 상기 시스템 요소들의 각각의 유형을 판정하는 단계를 포함하는, 시스템 리셋 방법.
제 13항에 있어서,
상기 시스템 내의 상기 시스템 요소들의 셋을 리셋하는 데 필요한 전류 소비를 판정하는 단계는, 상기 시스템 요소들의 각각의 제조자를 판정하는 단계를 포함하는, 시스템 리셋 방법.