JP5799472B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP5799472B2
JP5799472B2 JP2011136862A JP2011136862A JP5799472B2 JP 5799472 B2 JP5799472 B2 JP 5799472B2 JP 2011136862 A JP2011136862 A JP 2011136862A JP 2011136862 A JP2011136862 A JP 2011136862A JP 5799472 B2 JP5799472 B2 JP 5799472B2
Authority
JP
Japan
Prior art keywords
random number
game
special
signal
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011136862A
Other languages
English (en)
Other versions
JP2013000473A (ja
Inventor
保博 浅井
保博 浅井
Original Assignee
株式会社ソフイア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソフイア filed Critical 株式会社ソフイア
Priority to JP2011136862A priority Critical patent/JP5799472B2/ja
Publication of JP2013000473A publication Critical patent/JP2013000473A/ja
Application granted granted Critical
Publication of JP5799472B2 publication Critical patent/JP5799472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、始動領域および複数の入賞部が設けられた遊技領域と、始動領域を通過する遊技球を検出する始動入賞検出手段と、前記遊技領域における入賞部への入賞に応じて遊技価値を付与し、始動領域への遊技球の通過に応じて補助遊技を実行し、補助遊技が特別な結果になった場合に遊技者に特典を付与する遊技制御手段とを備えた遊技機に関する。
従来から、遊技盤上の遊技領域に、補助遊技の開始条件を与える始動入賞口と呼ばれる入賞口を設け、この始動入賞口への打球の入賞に基づいて乱数を取得して当選の判定を行い、この当選結果に基づいて遊技者に所定の利益(たとえば、いわゆる大当たり遊技)を提供するようにした遊技機が広く普及している。
このような遊技機には、遊技の制御を担うCPUの基準クロック等をカウントするカウンタを設け、前記始動入賞口への入賞を契機としてこのカウンタの値を大当たり等の判定用の乱数として取得するようにしているものがある。
具体的には、所定周波数のクロック信号を発生する発振器と、該発振器が発生したクロック信号をカウント(計数)するカウンタ手段と、該カウンタ手段がカウントしたカウンタ値をラッチするラッチ手段(レジスタとラッチ信号を生成する制御手段)などを有する乱数生成手段を設ける。そして、ラッチ手段によって、始動入賞が発生した時点で、カウンタ手段の値を読み出しラッチする。
また、遊技制御用マイクロコンピュータは、始動入賞が発生したことを検出すると、ラッチ手段がラッチしたカウンタ値を読み出して、そのカウンタ値をRAMの所定領域に格納する。このRAMに格納されたカウンタ値が大当り判定に用いられる乱数値となる。このようにして、遊技制御用マイクロコンピュータが、RAMの所定領域に格納した乱数値に基づいて大当り判定を行うようにした発明としては、例えば特許文献1に記載されているものがある。
特開2007−325662号公報
しかしながら、上記特許文献1に記載された遊技機では、乱数生成手段で生成された乱数値をラッチする手段における不具合を検出することが困難であった
本発明は、上記のような課題に着目してなされたもので、乱数値をラッチする手段に発生した故障等の不具合を容易に検出できるようにすることを目的とする。
請求項1に記載の発明は、
始動条件の成立に伴い遊技を実行し、該遊技の結果態様が特別な結果態様となった場合に遊技者に特典を付与する遊技制御手段を備えた遊技機において、
前記遊技制御手段は、
所定の周期のクロック信号に基づいて乱数値を生成する乱数生成手段と、
所定の乱数取得条件の成立に基づいて前記乱数生成手段が生成した乱数値を取り込んで保持する乱数値保持手段と、
前記乱数値保持手段に乱数値が保持されているか否かを示す乱数値保持情報を記憶する乱数値保持情報記憶手段と、
前記乱数値保持手段が保持している乱数値を、前記遊技の制御のために取得する乱数値取得手段と、を備え、
前記乱数値保持情報記憶手段には、前記乱数値保持情報として前記乱数値保持手段に乱数値が保持されていることを示す情報が記憶されている場合に、前記遊技制御手段によって前記乱数値保持手段に保持されている乱数値の取得が行われると、前記乱数値保持情報として前記乱数値保持手段に乱数値が保持されていないことを示す情報が記憶され、
前記遊技制御手段は、
前記始動条件の成立に対応して前記乱数値保持手段から乱数値の取得を行った後、前記乱数値保持情報記憶手段に記憶されている前記乱数値保持情報を参照し、
前記乱数値保持情報として前記乱数値保持手段に乱数値が保持されていることを示す情報が記憶されている場合に、異常報知を行うための制御を行うようにしたことを特徴とする。
ここで、「乱数生成手段」は専用のハードウェアとしてのカウンタ回路の他、CPUが持つ演算機能を用いてRAMのようなメモリに設定された所定領域の値を所定周期で更新するものを含む。また、「所定の乱数取得条件の成立」とは、始動入賞検出手段の検出結果を示す信号が遊技球の入賞検出状態に変化した場合や擬似始動入賞信号が入力された場合を含む。請求項1の発明では、乱数値取得手段が乱数値保持手段から乱数値を取得した場合に、乱数値保持手段の乱数値がクリアされそれによって乱数値保持情報が変化するようにしても良いし、乱数値をクリアせずに、単に乱数値保持情報を乱数値が保持されていないことを示す情報に変えるようにしても良い。
請求項1の発明によれば、乱数値保持手段に不具合が発生した場合には、乱数値保持手段にカ乱数値が保持されていることを示す乱数値保持情報が記憶されないので、乱数値取得手段によって乱数値が取得されず、補助遊技が実行されないため、遊技機のメーカにおける出荷時の検査において乱数値保持手段の不具合を確実に検出することができる。また、請求項1に記載の発明によれば、乱数値取得手段が乱数値保持手段から乱数値の取得する毎に、乱数値保持情報記憶手段に記憶されている乱数値保持情報を参照して乱数値保持手段が正常に機能しているか確認し、乱数値保持手段に異常が発生した場合には、発生した異常を報知する設定を行うようにしているので、乱数値保持手段の異常を早期に発見することができる。
本発明によれば、乱数値をラッチする手段に発生した故障等の不具合を容易に検出できるという効果がある。
本発明に係る遊技機の一実施形態を示す斜視図である。 実施形態の遊技機における遊技盤の構成例を示す正面図である。 実施形態の遊技機の裏面に設けられる制御システムおよび遊技制御装置の構成例を示すブロック図である。 図3の制御システムの遊技制御装置を構成する遊技用マイクロコンピュータの構成例を示すブロック図である。 図4の遊技用マイクロコンピュータに設けられた乱数生成回路およびクロック生成回路の構成例を示すブロック図である。 図5の乱数生成回路の乱数制御回路によって行われるラッチレジスタの保持制御の具体的な手順およびラッチデータ読込み制御の具体的な手順を示すフローチャートである。 (A)は乱数ステータスレジスタのビット構成例を、(B)は始動入賞口のセンサと入力ポートとのビット対応関係を示す図である。 実施形態の遊技制御装置の遊技用マイコンによって実行される遊技制御のうちメイン処理の具体的な手順の前半部分を示すフローチャートである。 実施形態の遊技制御装置の遊技用マイコンによって実行される遊技制御のうちメイン処理の具体的な手順の後半部分を示すフローチャートである。 実施形態の遊技制御装置の遊技用マイコンによって実行される遊技制御のうちタイマ割込み処理の具体的な手順を示すフローチャートである。 図10のタイマ割込み処理中に実行される特図ゲーム処理の具体的な手順の一例を示すフローチャートである。 図11の特図ゲーム処理中に実行される始動口スイッチ監視処理の具体的な手順の一例を示すフローチャートである。 図12の始動口スイッチ監視処理中に実行される特図始動口スイッチ共通処理の具体的な手順の一例を示すフローチャートである。 第1の実施例の変形例における特図始動口スイッチ共通処理の具体的な手順の一例を示すフローチャートである。 第2の実施例における特図始動口スイッチ共通処理の具体的な手順の一例を示すフローチャートである。 第3の実施例の遊技機における遊技制御装置としての主制御基板の要部の具体例を示した回路図である。 第3の実施例の遊技機における遊技制御装置の遊技用マイクロコンピュータによって実行される遊技制御のうちメイン処理の具体的な手順の一例の後半部分を示すフローチャートである。 第3の実施例のメイン処理(図17)中に実行される乱数回路確認処理の具体的な手順の一例を示すフローチャートである。
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図1は、本発明の一実施形態の遊技機の説明図である。
本実施形態の遊技機10は前面枠12を備え、該前面枠12は本体枠(外枠)11にヒンジ13を介して開閉回動可能に組み付けられている。遊技盤30(図2参照)は前面枠12の表側に形成された収納部(図示省略)に収納されている。また、前面枠(内枠)12には、遊技盤30の前面を覆うカバーガラス(透明部材)14を備えたガラス枠15が取り付けられている。
また、ガラス枠15の上部には、内部にランプ及びモータを内蔵した照明装置(ムービングライト)16や払出異常報知用のランプ(LED)17が設けられている。また、ガラス枠15の左右には内部にランプ等を内蔵し装飾や演出のための発光をする枠装飾装置18や、音響(例えば、効果音)を発するスピーカ(上スピーカ)19aが設けられている。さらに、前面枠12の下部にもスピーカ(下スピーカ)19bが設けられている。
また、前面枠12の下部には、図示しない打球発射装置に遊技球を供給する上皿21、遊技機10の裏面側に設けられている球払出装置から払い出された遊技球が流出する上皿球出口22、上皿21が一杯になった状態で払い出された遊技球を貯留する下皿23及び打球発射装置の操作部24等が設けられている。さらに、上皿21の上縁部には、遊技者からの操作入力を受け付けるための操作スイッチを内蔵した演出ボタン25が設けられている。さらに、前面枠12下部右側には、前面枠12を開放したり施錠したりするための鍵26が設けられている。
この実施形態の遊技機10においては、遊技者が上記操作部24を回動操作することによって、打球発射装置が、上皿21から供給される遊技球を遊技盤30前面の遊技領域32に向かって発射する。また、遊技者が演出ボタン25を操作することによって、表示装置41(図2参照)における変動表示ゲーム(飾り特図変動表示ゲーム)において、遊技者の操作を介入させた演出等を行わせることができる。
さらに、上皿21上方のガラス枠15の前面には、遊技者が隣接する球貸機から球貸しを受ける場合に操作する球貸ボタン27、球貸機のカードユニットからプリペイドカードを排出させるために操作する排出ボタン28、プリペイドカードの残高を表示する残高表示部(図示省略)等が設けられている。
次に、図2を用いて遊技盤30の一例について説明する。図2は、本実施形態の遊技盤30の正面図である。
遊技盤30の表面には、ガイドレール31で囲われた略円形状の遊技領域32が形成されている。遊技領域32は、遊技盤30の四隅に各々設けられた樹脂製のサイドケース33及びガイドレール31に囲繞されて構成される。遊技領域32には、ほぼ中央に表示装置41を備えたセンターケース40が配置されている。表示装置41は、センターケース40に設けられた凹部に、センターケース40の前面より奥まった位置に取り付けられている。即ち、センターケース40は表示装置41の表示領域の周囲を囲い、表示装置41の表示面よりも前方へ突出するように形成されている。
表示装置41は、例えば、LCD(液晶表示器)、CRT(ブラウン管)等の表示画面を有する装置で構成されている。表示画面の画像を表示可能な領域(表示領域)には、複数の識別情報(特別図柄)や特図変動表示ゲームを演出するキャラクタや演出効果を高める背景画像等が表示される。表示装置41の表示画面においては、識別情報として割り当てられた複数の特別図柄が変動表示(可変表示)されて、特図変動表示ゲームに対応した飾り特図変動表示ゲームが行われる。また、表示画面には遊技の進行に基づく演出のための画像(例えば、大当たり表示画像、ファンファーレ表示画像、エンディング表示画像等)が表示される。
遊技領域32のセンターケース40の左側には、普通図柄始動ゲート(普図始動ゲート)34が設けられている。センターケース40の左下側には、三つの一般入賞口35が配置され、センターケース40の右下側には、一つの一般入賞口35が配置されている。
これら一般入賞口35、…には、各一般入賞口35に入った遊技球を検出するための球検出手段としての入賞口スイッチ35a〜35n(図3参照)が配設されている。
また、センターケース40の下方には、特図変動表示ゲームの開始条件を与える始動入賞口36が設けられ、その直下には上部に逆「ハ」の字状に開いて遊技球が流入し易い状態に変換する一対の可動部材37b、37bを備えるとともに内部に第2始動入賞口を有する普通変動入賞装置(普電)37が配設されている。
普通変動入賞装置37の一対の開閉部材37b,37bは、常時は遊技球の直径程度の間隔をおいた閉じた閉状態(遊技者にとって不利な状態)を保持している。ただし、普通変動入賞装置37の上方には、始動入賞口36が設けられているので、閉じた状態では遊技球が入賞できないようになっている。
そして、普図変動表示ゲームの結果が所定の停止表示態様となった場合には、駆動装置としての普電ソレノイド37c(図3参照)によって、逆「ハ」の字状に開いて普通変動入賞装置37に遊技球が流入し易い開状態(遊技者にとって有利な状態)に変化させられるようになっている。
さらに、普通変動入賞装置37の下方には、特図変動表示ゲームの結果によって遊技球を受け入れない状態と受け入れ易い状態とに変換可能な特別変動入賞装置(大入賞口)38が配設されている。
特別変動入賞装置38は、上端側が手前側に倒れる方向に回動して開放可能になっているアタッカ形式の開閉扉を有しており、補助遊技としての特図変動表示ゲームの結果如何によって大入賞口を閉じた状態(遊技者にとって不利な閉塞状態)から開放状態(遊技者にとって有利な状態)に変換する。
即ち、特別変動入賞装置38は、例えば、駆動装置としての大入賞口ソレノイド38b(図3参照)により駆動される開閉扉によって開閉される大入賞口を備え、特別遊技状態中は、大入賞口を閉じた状態から開いた状態に変換することにより大入賞口内への遊技球の流入を容易にさせ、遊技者に所定の遊技価値(賞球)を付与するようになっている。
なお、大入賞口の内部(入賞領域)には、当該大入賞口に入った遊技球を検出する球検出手段としてのカウントスイッチ38a(図3参照)が配設されている。
特別変動入賞装置38の下方には、入賞口などに入賞しなかった遊技球を回収するアウト口39が設けられている。
また、遊技領域32の外側(例えば、遊技盤30の右下隅)には、特図変動表示ゲームをなす第1特図変動表示ゲームや第2特図変動表示ゲーム及び普図始動ゲート34への入賞をトリガとする普図変動表示ゲームを一箇所で実行する一括表示装置50が設けられている。
一括表示装置50は、7セグメント型の表示器(LEDランプ)等で構成された第1特図変動表示ゲーム用の第1特図変動表示部(特図1表示器)51及び第2特図変動表示ゲーム用の第2特図変動表示部(特図2表示器)52を備える。また、LEDランプで構成された普図変動表示ゲーム用の変動表示部(普図表示器)、同じくLEDランプで構成された各変動表示ゲームの始動記憶数報知用の記憶表示部、遊技状態を報知する表示部、エラーを表示するエラー表示部、大当り時のラウンド数(特別変動入賞装置38の開閉回数)を表示するラウンド表示部などからなるLED表示部53が設けられている。
特図1表示器と特図2表示器における特図変動表示ゲームは、例えば変動表示ゲームの実行中、即ち、表示装置41において飾り特図変動表示ゲームを行っている間は、中央のセグメントを点滅駆動させて変動中であることを表示する。そして、ゲームの結果が「はずれ」のときは、はずれの結果態様として例えば中央のセグメントを点灯状態にし、ゲームの結果が「当り」のときは、当りの結果態様(特別結果態様)としてはずれの結果態様以外の結果態様(例えば「3」や「7」の数字等)を点灯状態にしてゲーム結果を表示する。
本実施形態の遊技機10では、図示しない発射装置から遊技領域32に向けて遊技球(パチンコ球)が打ち出されることによって遊技が行われる。打ち出された遊技球は、遊技領域32内の各所に配置された障害釘や風車等の方向転換部材によって転動方向を変えながら遊技領域32を流下し、普図始動ゲート34、一般入賞口35、始動入賞口36、普通変動入賞装置37又は特別変動入賞装置38に入賞するか、遊技領域32の最下部に設けられたアウト口39へ流入し遊技領域から排出される。そして、一般入賞口35、始動入賞口36、普通変動入賞装置37又は特別変動入賞装置38に遊技球が入賞すると、入賞した入賞口の種類に応じた数の賞球が、払出制御装置200によって制御される払出ユニットから、前面枠12の上皿21又は下皿23に排出される。
一方、普図始動ゲート34内には、該普図始動ゲート34を通過した遊技球を検出するための非接触型のスイッチなどからなるゲートスイッチ34a(図3参照)が設けられており、遊技領域32内に打ち込まれた遊技球が普図始動ゲート34内を通過すると、ゲートスイッチ34aにより検出されて普図変動表示ゲームが行われる。
また、普図変動表示ゲームを開始できない状態、例えば、既に普図変動表示ゲームが行われ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームが当って普通変動入賞装置37が開状態に変換されている場合に、普図始動ゲート34を遊技球が通過すると、普図始動記憶数の上限数未満でならば、普図始動記憶数が加算(+1)されて普図始動記憶が1つ記憶されることとなる。この普図始動入賞の記憶数は、一括表示装置50のLED表示部53の始動入賞数報知用の記憶表示部に表示される。
また、普図始動記憶には、普図変動表示ゲームの当りはずれを決定するための当り判定用乱数値が記憶されるようになっていて、この当り判定用乱数値が判定値と一致した場合に、当該普図変動表示ゲームが当りとなって特定の結果態様(特定結果)が導出されることとなる。
普図変動表示ゲームは、一括表示装置50に設けられたLED表示部53の変動表示部(普図表示器)で実行されるようになっている。普図表示器は、普通識別情報(普図、普通図柄)として点灯状態の場合に当たりを示し、消灯状態の場合にはずれを示すLEDから構成され、このLEDを点滅表示することで普通識別情報の変動表示を行い、所定の変動表示時間の経過後、LEDを点灯又は消灯することで結果を表示するようになっている。
なお、普通識別情報として例えば数字、記号、キャラクタ図柄などを用い、これを所定時間変動表示させた後、停止表示させることにより行うように構成しても良い。この普図変動表示ゲームの停止表示が特定結果となれば、普図の当りとなって、普通変動入賞装置37の一対の可動部材37bが所定時間(例えば、0.3秒間)開放される開状態となる。これにより、普通変動入賞装置37の内部の第2始動入賞口へ遊技球が入賞し易くなり、第2特図変動表示ゲームが実行される回数が多くなる。
普図始動ゲート34への通過検出時に抽出した普図乱数値が当たり値であるときには、LED表示部53の普図表示器に表示される普通図柄が当たり状態で停止し、当たり状態となる。このとき、普通変動入賞装置37は、内蔵されている普電ソレノイド37c(図3参照)が駆動されることにより、可動部材37bが所定の時間(例えば、0.3秒間)だけ開放する状態に変換され、遊技球の入賞が許容される。
始動入賞口36への入賞球及び普通変動入賞装置37への入賞球は、それぞれは内部に設けられた始動口1スイッチ(センサ)36aと始動口2スイッチ(センサ)37aによって検出される。始動入賞口36へ入賞した遊技球は第1特図変動表示ゲームの始動入賞球として検出され、所定の上限数(例えば、4個)を限度に記憶されるとともに、普通変動入賞装置37へ入賞した遊技球は第2特図変動表示ゲームの始動入賞球として検出され、所定の上限数(例えば、4個)を限度に記憶される。
また、この始動入賞球の検出時にそれぞれ大当り乱数値や大当り図柄乱数値、並びに各変動パターン乱数値が抽出され、抽出された乱数値は、遊技制御装置100(図3参照)内の特図記憶領域(RAMの一部)に特図始動記憶として各々所定回数(例えば、最大で4回分)を限度に記憶される。そして、この特図始動記憶の記憶数は、一括表示装置50の始動入賞数報知用の記憶表示部に表示されるとともに、センターケース40の表示装置41においても表示される。
遊技制御装置100は、始動入賞口36若しくは普通変動入賞装置37への入賞、又はそれらの始動記憶に基づいて、一括表示装置50に設けられた特図1表示器または特図2表示器(変動表示装置)で第1または第2特図変動表示ゲームを行う。
第1特図変動表示ゲーム及び第2特図変動表示ゲームは、複数の特別図柄(特図、識別情報)を変動表示したのち、所定の結果態様を停止表示することで行われる。また、表示装置41にて各特図変動表示ゲームに対応して複数種類の識別情報(例えば、数字、記号、キャラクタ図柄など)を変動表示させる飾り特図変動表示ゲームが実行されるようになっている。
そして、特図変動表示ゲームの結果として、特図1表示器若しくは特図2表示器の表示態様が特別結果態様となった場合には、大当りとなって特別遊技状態(いわゆる、大当り状態)となる。また、これに対応して表示装置41の表示態様も特別結果態様となる。
表示装置41における飾り特図変動表示ゲームは、例えば前述した数字等で構成される飾り特別図柄(識別情報)が左(第一特別図柄)、右(第二特別図柄)、中(第三特別図柄)の順に変動表示を開始して、所定時間後に変動している図柄を順次停止させて、特図変動表示ゲームの結果を表示することで行われる。また、表示装置41では、特図始動記憶数に対応する飾り特別図柄による変動表示ゲームを行うとともに、興趣向上のためにキャラクタの出現など多様な演出表示が行われる。
なお、特図1表示器、特図2表示器は、別々の表示器でも良いし同一の表示器でも良いが、各々独立して、また、同時には実行しないように各特図変動表示ゲームが表示される。また、表示装置41も、第1特図変動表示ゲームと第2特図変動表示ゲームで別々の表示装置や別々の表示領域を使用するとしても良いし、同一の表示装置や表示領域を使用するとしても良いが、各々独立して、また、同時には実行しないように飾り特図変動表示ゲームが表示される。また、遊技機10に特図1表示器、特図2表示器を備えずに、表示装置41のみで特図変動表示ゲームを実行するようにしても良い。
また、第2特図変動表示ゲームは、第1特図変動表示ゲームよりも優先して実行されるようになっている。即ち、第1特図変動表示ゲームと第2特図変動表示ゲームの始動記憶がある場合であって、特図変動表示ゲームの実行が可能となった場合は、第2特図変動表示ゲームが実行されるようになっている。
また、第1特図変動表示ゲーム(第2特図変動表示ゲーム)が開始可能な状態で、且つ、始動記憶数が0の状態で、始動入賞口36(若しくは、普通変動入賞装置37)に遊技球が入賞すると、始動権利の発生に伴って始動記憶が記憶されて、始動記憶数が1加算されるととともに、直ちに始動記憶に基づいて、第1特図変動表示ゲーム(第2特図変動表示ゲーム)が開始され、この際に始動記憶数が1減算される。
一方、第1特図変動表示ゲーム(第2特図変動表示ゲーム)が直ちに開始できない状態、例えば、既に第1若しくは第2特図変動表示ゲームが行われ、その特図変動表示ゲームが終了していない状態や、特別遊技状態となっている場合に、始動入賞口36(若しくは、普通変動入賞装置37)に遊技球が入賞すると、始動記憶数が上限数未満ならば、始動記憶数が1加算されて始動記憶が1つ記憶されることになる。そして、始動記憶数が1以上となった状態で、第1特図変動表示ゲーム(第2特図変動表示ゲーム)が開始可能な状態(前回の特図変動表示ゲームの終了若しくは特別遊技状態の終了)となると、始動記憶数が1減算されるとともに、記憶された始動記憶に基づいて第1特図変動表示ゲーム(第2特図変動表示ゲーム)が開始される。
なお、以下の説明において、第1特図変動表示ゲームと第2特図変動表示ゲームを区別しない場合は、単に特図変動表示ゲームと称する。
なお、特に限定されるわけではないが、上記始動入賞口36内の始動口1スイッチ36a、普通変動入賞装置37内の始動口2スイッチ37a、ゲートスイッチ34a、一般入賞口スイッチ35a〜35n、カウントスイッチ38aには、磁気検出用のコイルを備え該コイルに金属が近接すると磁界が変化する現象を利用して遊技球を検出する非接触型の磁気近接センサ(以下、近接スイッチと称する)が使用されている。遊技機10のガラス枠15等に設けられた前枠開放検出スイッチ58や前面枠(遊技枠)12等に設けられた遊技枠開放検出スイッチ59には、機械的な接点を有するマイクロスイッチを用いることができる。
図3は、本実施形態のパチンコ遊技機10の制御システムのブロック図である。
遊技機10は遊技制御装置100を備え、遊技制御装置100は、遊技を統括的に制御する主制御装置(主基板)であって、遊技用マイクロコンピュータ(以下、遊技用マイコンと称する)111を有するCPU部110と、入力ポート回路(以下、入力ポート)を有する入力部120と、出力ポートやドライバなどを有する出力部130、CPU部110と入力部120と出力部130との間を接続するデータバス140などからなる。
上記CPU部110は、アミューズメントチップ(IC)と呼ばれる遊技用マイコン(CPU)111と、入力部120内の近接スイッチ用のインタフェースチップ(近接I/F)121からの信号(始動入賞検出信号)を論理反転して遊技用マイコン111に入力させるインバータなどからなる反転回路112と、強制的に擬似始動入賞信号を生成させる強制回路113と、水晶振動子のような発振子を備えCPUの動作クロックやタイマ割込み、乱数生成回路の基準となるクロックを生成する発振回路(水晶発振器)114などを有する。遊技制御装置100及び該遊技制御装置100によって駆動されるソレノイドやモータなどの電子部品には、電源装置400で生成されたDC32V,DC12V,DC5Vなど所定のレベルの直流電圧が供給されて動作可能にされる。
電源装置400は、24Vの交流電源から上記DC32Vの直流電圧を生成するAC−DCコンバータやDC32Vの電圧からDC12V,DC5Vなどのより低いレベルの直流電圧を生成するDC−DCコンバータなどを有する通常電源部410と、遊技用マイコン111の内部のRAMに対して停電時に電源電圧を供給するバックアップ電源部420と、停電監視回路や初期化スイッチを有し遊技制御装置100に停電の発生、回復を知らせる停電監視信号や初期化スイッチ信号、リセット信号などの制御信号を生成して出力する制御信号生成部430などを備える。
この実施形態では、電源装置400は、遊技制御装置100と別個に構成されているが、バックアップ電源部420及び制御信号生成部430は、別個の基板上あるいは遊技制御装置100と一体、即ち、主基板上に設けるように構成してもよい。遊技盤30及び遊技制御装置100は機種変更の際に交換の対象となるので、実施形態のように、電源装置400若しくは主基板とは別の基板にバックアップ電源部420及び制御信号生成部430を設けることにより、交換の対象から外しコストダウンを図ることができる。
上記バックアップ電源部420は、電解コンデンサのような大容量のコンデンサ1つで構成することができる。バックアップ電源は、遊技制御装置100の遊技用マイコン111(特に内蔵RAM)に供給され、停電中あるいは電源遮断後もRAMに記憶されたデータが保持されるようになっている。制御信号生成部430は、例えば通常電源部410で生成された32Vの電圧を監視してそれが例えば17V以下に下がると停電発生を検出して停電監視信号を変化させるとともに、所定時間後にリセット信号を出力する。また、電源投入時や停電回復時にもその時点から所定時間経過後にリセット信号を出力する。
初期化スイッチ信号は初期化スイッチがオン状態にされたときに生成される信号で、遊技用マイコン111内のRAM111C及び払出制御装置200内のRAMに記憶されている情報を強制的に初期化する。特に限定されるわけではないが初期化スイッチ信号は電源投入時に読み込まれ、停電監視信号は遊技用マイコン111が実行するメインプログラムのメインループの中で繰り返し読み込まれる。リセット信号は強制割込み信号の一種であり、制御システム全体をリセットさせる。
遊技用マイコン111は、遊技を統括的に制御する遊技制御手段を構成している。具体的には、遊技用マイコン111は、CPU(中央処理ユニット:マイクロプロセッサ)111A、読出し専用のROM(リードオンリメモリ)111B及び随時読出し書込み可能なRAM(ランダムアクセスメモリ)111C、クロックジェネレータ(クロック生成回路)150を備える。クロックジェネレータ150は、発振回路(水晶発振器)113から供給される例えば20MHzのようなシステムクロックMCLKを分周したり位相をシフトしたりして、CPUコア111Aを含む遊技用マイクロコンピュータ111内の各ブロックに供給する所定周期(例えば、4ミリ秒あるいは2ミリ秒)の動作クロックやタイマ割込み用のクロック、乱数カウンタ更新用のクロックなどを生成する。
ROM111Bは、遊技制御のための不変の情報(プログラム、固定データ、各種乱数の判定値等)を不揮発的に記憶し、RAM111Cは、遊技制御時にCPU111Aの作業領域や各種信号や乱数値の記憶領域として利用される。ROM111B又はRAM111Cとして、EEPROMのような電気的に書換え可能な不揮発性メモリを用いてもよい。
また、ROM111Bは、例えば、特図変動表示ゲームの実行時間、演出内容、リーチ状態の発生の有無などを規定する変動パターンを決定するための変動パターンテーブルを記憶している。
変動パターンテーブルとは、始動記憶として記憶されている変動パターン乱数1〜3をCPU111Aが参照して変動パターンを決定するためのテーブルである。また、変動パターンテーブルには、結果がはずれとなる場合に選択されるはずれ変動パターンテーブル、結果が15R当りや2R当りとなる場合に選択される大当り変動パターンテーブル等が含まれる。さらに、これらのパターンテーブルには、後半変動パターンテーブル、前半変動パターンテーブルが含まれている。
また、リーチ(リーチ状態)とは、表示状態が変化可能な表示装置を有し、該表示装置が時期を異ならせて複数の表示結果を導出表示し、該複数の表示結果が予め定められた特別結果態様となった場合に、遊技状態が遊技者にとって有利な遊技状態(特別遊技状態)となる遊技機10において、複数の表示結果の一部がまだ導出表示されていない段階で、既に導出表示されている表示結果が特別結果態様となる条件を満たしている表示状態をいう。
よって、例えば、特図変動表示ゲームに対応して表示装置に表示される飾り特図変動表示ゲームが、表示装置における左、中、右の変動表示領域の各々で所定時間複数の識別情報を変動表示した後、左、右、中の順で変動表示を停止して結果態様を表示するものである場合、左、右の変動表示領域で、特別結果態様となる条件を満たした状態(例えば、同一の識別情報)で変動表示が停止した状態がリーチ状態となる。またこの他に、すべての変動表示領域の変動表示を一旦停止した時点で、左、中、右のうち何れか二つの変動表示領域で特別結果態様となる条件を満たした状態(例えば、同一の識別情報となった状態、ただし特別結果態様は除く)をリーチ状態とし、このリーチ状態から残りの一つの変動表示領域を変動表示するようにしても良い。
そして、このリーチ状態には複数のリーチ演出が含まれ、特別結果態様が導出される可能性が異なる(信頼度が異なる)リーチ演出として、ノーマルリーチ、スペシャル1リーチ、スペシャル2リーチ、スペシャル3リーチ、プレミアリーチ等が設定されている。なお、信頼度は、リーチなし<ノーマルリーチ<スペシャル1リーチ<スペシャル2リーチ<スペシャル3リーチ<プレミアリーチの順に高くなるようになっている。また、このリーチ状態は、少なくとも特図変動表示ゲームで特別結果態様が導出される場合(大当りとなる場合)における変動表示態様に含まれるようになっている。即ち、特図変動表示ゲームで特別結果態様が導出されないと判定すると(はずれとなる場合)における変動表示態様に含まれることもある。よって、リーチ状態が発生した状態は、リーチ状態が発生しない場合に比べて大当りとなる可能性の高い状態である。
CPU111Aは、ROM111B内の遊技制御用プログラムを実行して、払出制御装置200や演出制御装置300に対する制御信号(コマンド)を生成したりソレノイドや表示装置の駆動信号を生成して出力して遊技機10全体の制御を行う。
また、図3には示されていないが、遊技用マイコン111は、特図変動表示ゲームの大当り判定用乱数や大当りの図柄を決定するための大当り図柄用乱数、特図変動表示ゲームでの変動パターン(各種リーチやリーチ無しの変動表示における変動表示ゲームの実行時間等を含む)を決定するための変動パターン乱数、普図変動表示ゲームの当たり判定用乱数等を生成するための乱数生成回路151(図4、図5参照)を備えている。
また、CPU111Aは、ROM111Bに記憶されている複数の変動パターンテーブルの中から、何れか一の変動パターンテーブルを取得する。具体的には、CPU111Aは、特図変動表示ゲームの遊技結果(大当り或いははずれ)や、現在の遊技状態としての特図変動表示ゲームの確率状態(通常確率状態或いは高確率状態)、現在の遊技状態としての普通変動入賞装置37の動作状態(通常動作状態或いは時短動作状態)、始動記憶数などに基づいて、複数の変動パターンテーブルの中から、何れか一の変動パターンテーブルを選択して取得する。
払出制御装置200は、図示しないが、CPU、ROM、RAM、入力インタフェース、出力インタフェース等を備え、遊技制御装置100からの賞球払出し指令(コマンドやデータ)に従って、払出ユニットの払出モータを駆動させ、賞球を払い出させるための制御を行う。また、払出制御装置200は、カードユニットからの貸球要求信号に基づいて払出ユニットの払出モータを駆動させ、貸球を払い出させるための制御を行う。
遊技用マイコン111の入力部120には、始動入賞口36内の始動口1スイッチ36a、普通変動入賞装置37内の始動口2スイッチ37a、普図始動ゲート34内のゲートスイッチ34a、一般入賞口スイッチ35a〜35n、カウントスイッチ38aが、中継端子基板80を介して接続され、これらのスイッチから供給されるハイレベルが11Vでローレベルが7Vのような負論理の信号が入力され、0V−5Vの正論理の信号に変換する近接スイッチ用インタフェースチップ(近接I/F)121が設けられている。
近接I/F121は、入力の範囲が7V−11Vとされることで、近接スイッチのリード線が不正にショートされたり、スイッチがコネクタから外されたり、リード線が切断されてフローティングになったような異常な状態を検出する機能を有し、異常を検知すると異常信号を出力するように構成されている。近接I/F121には、かかる異常検出機能を実現するため、入力電圧と所定の判定レベルとしての参照電圧とを比較する電圧比較回路(コンパレータ)と、該電圧比較回路の判定結果を異常信号として出力する出力回路(ドライバ)とが設けられている。
図3の実施例では、近接I/F121の出力はすべて第2入力ポート122へ供給されデータバス140を介して遊技用マイコン111に読み込まれるとともに、主基板100から中継基板70を介して図示しない試射試験装置へ供給されるようになっている。また、近接I/F121の出力のうち始動口1スイッチ36aと始動口2スイッチ37aの検出信号は、第2入力ポート122の他、反転回路112を介して遊技用マイコン111へ入力されるように構成されている。反転回路112を設けているのは、遊技用マイコン111の信号入力端子が、マイクロスイッチなどからの信号が入力されることを想定し、かつ負論理、即ち、ローレベル(0V)を有効レベルとして検知するように設計されているためである。
従って、始動口1スイッチ36aと始動口2スイッチ37aとしてマイクロスイッチを使用する場合には、反転回路112を設けずに直接遊技用マイコン111へ検出信号を入力させるように構成することができる。つまり、始動口1スイッチ36aと始動口2スイッチ37aからの負論理の信号を直接遊技用マイコン111へ入力させたい場合には、近接スイッチを使用することはできない。上記のように近接I/F121は、信号のレベル変換機能を有する。このようなレベル変換機能を可能にするため、近接I/F121には、電源装置400から通常のICの動作に必要な例えば5Vのような電圧の他に、12Vの電圧が供給されるようになっている。
また、入力部120には、上記近接I/F121により変換された始動入賞口36内の始動口1スイッチ36a、普通変動入賞装置37内の始動口2スイッチ37a、ゲートスイッチ34a、一般入賞口スイッチ35a〜35n、カウントスイッチ38aからの信号を取り込んでデータバス140を介して遊技用マイコン111に供給する第2入力ポート122の他、第1入力ポート123が設けられている。
第2入力ポート122に保持されているデータは、遊技用マイコン111が第2入力ポート122に割り当てられているアドレスをデコードすることでイネーブル信号CE1をアサート(有効レベルに変化)することによって、読み出すことができる。
さらに、第1入力ポート123には、遊技機10のガラス枠15等に設けられた前枠開放検出スイッチ58及び前面枠(遊技枠)12等に設けられた遊技枠開放検出スイッチ59からの信号が中継端子基板80を介して、また払出制御装置200からの払出異常を示すステータス信号や払出し前の遊技球の不足を示すシュート球切れスイッチ信号、オーバーフローを示すオーバーフロースイッチ信号が入力されている。オーバーフロースイッチ信号は、下皿23に遊技球が所定量以上貯留されていること(満杯になったこと)を検出したときに出力される信号である。
第1入力ポート123に保持されている各信号は第1入力ポート123に割り当てられているアドレスをデコードすることでイネーブル信号CE2をアサートすることによってデータバス140を介して遊技用マイコン111に読み込まれるように構成されている。
また、入力部120には、電源装置400からの停電監視信号や初期化スイッチ信号、リセット信号などの信号を遊技用マイコン111等に入力するためのシュミットトリガ回路124が設けられており、シュミットトリガ回路124はこれらの入力信号からノイズを除去する機能を有する。電源装置400からの信号のうち停電監視信号と初期化スイッチ信号は、一旦第1入力ポート123に入力され、データバス140を介して遊技用マイコン111に取り込まれる。つまり、前述の各種スイッチからの信号と同等の信号として扱われる。遊技用マイコン111に設けられている外部からの信号を受ける端子の数には制約があるためである。
一方、シュミットトリガ回路124によりノイズ除去されたリセット信号RSTは、遊技用マイコン111に設けられているリセット端子に直接入力されるとともに、出力部130の各ポートに供給される。また、リセット信号RSTは出力部130を介さずに直接中継基板70に出力することで、試射試験装置へ出力するために中継基板70のポート(図示省略)に保持される試射試験信号をオフするように構成されている。また、リセット信号RSTを、中継基板70を介して試射試験装置へ出力可能に構成するようにしてもよい。
なお、リセット信号RSTは入力部120の各ポート122,123には供給されない。リセット信号RSTが入る直前に遊技用マイコン111によって出力部130の各ポートに設定されたデータはシステムの誤動作を防止するためリセットする必要があるが、リセット信号RSTが入る直前に入力部120の各ポートから遊技用マイコン111が読み込んだデータは、遊技用マイコン111のリセットによって廃棄されるためである。
出力部130は、データバス140に接続され払出制御装置200へ出力する4ビットのデータ信号とデータの有効/無効を示す制御信号(データストローブ信号)及び演出制御装置300へ出力するデータストローブ信号SSTBを生成する第1出力ポート131と、演出制御装置300へ出力する8ビットのデータ信号を生成する第2出力ポート132とを備える。遊技制御装置100から払出制御装置200及び演出制御装置300へは、パラレル通信でデータが送信される。
また、出力部130には、演出制御装置300の側から遊技制御装置100へ信号を入力できないようにするため、即ち、片方向通信を保証するために第1出力ポート131からの上記データストローブ信号SSTB及び第2出力ポート132からの8ビットのデータ信号を出力する単方向のバッファ133が設けられている。なお、第1出力ポート131から払出制御装置200へ出力する信号に対してもバッファを設けるようにしてもよい。
さらに、出力部130には、データバス140に接続され図示しない認定機関の試射試験装置へ変動表示ゲームの特図図柄情報を知らせるデータや大当りの確率状態を示す信号などを、中継基板70を介して出力するバッファ134が実装可能に構成されている。このバッファ134は遊技店に設置される実機(量産販売品)としてのパチンコ遊技機の遊技制御装置(主基板)には実装されない部品である。なお、前記近接I/F121から出力される始動口スイッチなど加工の必要のないスイッチの検出信号は、バッファ134を通さずに中継基板70を介して試射試験装置へ供給される。
一方、そのままでは試射試験装置へ供給できない検出信号は、一旦遊技用マイコン111に取り込まれて他の信号若しくは情報に加工されて、例えば遊技機が遊技制御できない状態であることを示すエラー信号としてデータバス140からバッファ134、中継基板70を介して試射試験装置へ供給される。なお、中継基板70には、上記バッファ134から出力された信号を取り込んで試射試験装置へ供給するポートや、バッファを介さないスイッチの検出信号の信号線を中継して伝達するコネクタなどが設けられている。中継基板70上のポートには、遊技用マイコン111から出力されるチップイネーブル信号CEも供給され、該信号CEにより選択制御されたポートの信号が試射試験装置へ供給されるようになっている。
また、出力部130には、データバス140に接続され特別変動入賞装置38を開成させるソレノイド(大入賞口ソレノイド)38bや普通変動入賞装置37の可動部材37bを開成させるソレノイド(普電ソレノイド)37cの開閉データと、一括表示装置50のLEDのカソード端子が接続されているデジット線のオン/オフデータを出力するための第3出力ポート135、一括表示装置50に表示する内容に応じてLEDのアノード端子が接続されているセグメント線のオン/オフデータを出力するための第4出力ポート136、大当り情報など遊技機10に関する情報を外部情報端子79へ出力するための第5出力ポート137が設けられている。外部情報端子79から出力された遊技機10に関する情報は、例えば遊技店に設置された情報収集端末や遊技場内部管理装置(図示省略)に供給される。
さらに、出力部130には、第3出力ポート135から出力される大入賞口ソレノイド38bの開閉データ信号を受けてソレノイド駆動信号や普電ソレノイド37cの開閉データ信号を受けてソレノイド駆動信号を生成し出力する第1ドライバ(駆動回路)138a、第3出力ポート135から出力される一括表示装置50の電流引き込み側のデジット線のオン/オフ駆動信号を出力する第2ドライバ138b、第4出力ポート136から出力される一括表示装置50の電流供給側のセグメント線のオン/オフ駆動信号を出力する第3ドライバ138c、第5出力ポート137から管理装置等の外部装置へ供給する外部情報信号を外部情報端子79へ出力する第4ドライバ138dが設けられている。
上記第1ドライバ138aには、32Vで動作するソレノイドを駆動できるようにするため、電源電圧としてDC32Vが電源装置400から供給される。また、一括表示装置50のセグメント線を駆動する第3ドライバ138cには、DC12Vが供給される。デジット線を駆動する第2ドライバ138bは、表示データに応じたデジット線を電流で引き抜くためのものであるため、電源電圧は12V又は5Vのいずれであってもよい。12Vを出力する第3ドライバ138cによりセグメント線を介してLEDのアノード端子に電流を流し込み、接地電位を出力する第2ドライバ138bによりカソード端子よりセグメント線を介して電流を引き抜くことで、ダイナミック駆動方式で順次選択されたLEDに電源電圧が流れて点灯される。外部情報信号を外部情報端子79へ出力する第4ドライバ138dは、外部情報信号に12Vのレベルを与えるため、DC12Vが供給される。なお、バッファ134や第3出力ポート135、第1ドライバ138a等は、遊技制御装置100の出力部130、即ち、主基板ではなく、中継基板70側に設けるようにしてもよい。
さらに、出力部130には、外部の検査装置500へ各遊技機の識別コードやプログラムなどの情報を送信するためのフォトカプラ139が設けられている。フォトカプラ139は、遊技用マイコン111が検査装置500との間でシリアル通信によってデータの送受信を行なえるように双方通信可能に構成されている。なお、かかるデータの送受信は、通常の汎用マイクロプロセッサと同様に遊技用マイコン111が有するシリアル通信端子を利用して行なわれるため、入力ポート122,123のようなポートは設けられていない。
図4は、上記遊技制御装置100を構成する遊技用マイクロコンピュータ111のより具体的な構成を示すブロック図である。従来の遊技用マイクロコンピュータは、一般に乱数生成回路が外付けの回路として構成され、接続されていたのに対し、この実施例の遊技用マイクロコンピュータは乱数生成回路を内蔵している。
この実施例の遊技用マイクロコンピュータ111は、遊技制御を行う遊技制御ブロック110Aと情報管理を行う管理ブロック110Bとに区分され、以下に説明する各回路ブロックを構成する素子が1つ半導体基板上に半導体集積回路(アミューズメントチップ)として形成されている。
遊技制御ブロック110Aは、CPUコア111A、プログラムROM111B、ワークRAM111C、外部バスインターフェース141、バス切換え回路142、復号化・ROM書込み回路143、ミラードRAM144、割込制御回路としての割込みコントローラ145、ブートブロック146、リセット割込み制御回路147、アドレスデコーダ148、出力制御回路149、クロックジェネレータ150、乱数生成回路151及びHWパラメータROM152などの機能ブロックを含む。これらの機能ブロックおよび管理ブロック110B間は、CPUバス153によって接続されている。
CPUコア111Aは、アキュームレータなどの各種レジスタ、演算・論理部(ALU)、命令レジスタ(IR)、デコーダ、プログラムカウンタ(PC)、スタックポインタ(SP)、これらを結ぶデータバス、アドレスバス及び各種制御部をコア内に含み、例えば、Z80アーキテクチャで構成される。CPUコア111Aは、プログラムROM111Bに格納されている遊技制御プログラムをロードして実行することによって、遊技機10の制御に必要な各種機能をソフト的に実現する。
ワークRAM111Cは、CPUコア111Aの主記憶に相当し、例えば、S−RAM等の高速半導体デバイスで構成される。また、ワークRAM111Cは、遊技ブロック110Aにおける遊技プログラムに基づく処理を実行する際にワークエリア(作業領域)として用いられる。なお、ワークRAM111Cは、遊技用マイクロコンピュータ111の端子群の一つに割り当てられた専用の端子を用いてバッテリバックアップ機能を付与できるようになっており、遊技機10の電源オフ後もその記憶内容を保持する。また、ワークRAM111Cは、そのチップイネーブルの禁止及び許可が、図示しないプロテクト回路によってコントロールされるようになっており、チップイネーブルの禁止状態中(遊技機10への電源非供給時)は読み出しおよび書き込みのいずれも行うことができない。
外部バスインターフェース141は、外部デバイスとの間で、メモリリクエスト信号、入出力リクエスト信号、メモリ書込信号又はメモリ読出信号及びモード信号等の各種信号の入出力制御を行うための回路である。バス切換え回路142は、図示しない外部バスとチップ内部の上記CPUバス153との間で、アドレス信号およびデータ信号の入出力を可能にするためバスの切換えを行う回路である。例えば、メモリリクエスト信号MREQ又は入出力リクエスト信号IORQをアクティブにした状態でメモリ書込み信号WRをアクティブにすると、所定の外部I/Oに外部データ信号を書き込むことができ、メモリ読出し信号RDをアクティブにすると、所定の外部I/Oから外部データ信号を取り込むことができるようになる。
復号化・ROM書込み回路143は、暗号化されて送られて来たデータを復号したり電気的に書込み可能なプログラムROM111BやHWパラメータROM152の書込みに必要な電圧を生成したりタイミングを制御したりする回路である。例えば、モード信号MODEをアクティブにした状態で、外部アドレス信号を順次インクリメントしながら外部データ信号を外から与えると、プログラムROM111Bへの書込モードとなって遊技機の製造メーカ又は第三者機関による遊技プログラムの書き込みが可能になる。ただし、プログラムROM111Bへの遊技プログラムの書き込みが終了後に、後述のHWパラメータROM152の所定領域に書込終了コードを記録すると、それ以降はプログラムROM111Bへの遊技プログラムの書き込みができないようになる。
ミラードRAM144は、クロックの立ち下がり時にユーザワークエリアに記憶された情報を複製した情報を記憶する(CPUコアがZ80の場合には、クロックの立ち上がり時に処理を実行するため、同期して動くことがないようにしている)。
割込制御回路(割込みコントローラ)145は、外部からの割込み要求信号に応答してCPUコア111Aに対して割込み要求を行ったり、チップ内部の回路(例えば乱数生成回路)に対して制御信号を送ったりする回路である。また、リセット割込制御回路147は、外部から入力されるリセット信号に応答してCPUコア111Aをシステムリセットするとともに、遊技用マイクロコンピュータ111の内部の各種リソースを初期状態に設定する信号を生成する回路である。
ブートブロック146は、ブートプログラムを格納するROMを備え、遊技用マイクロコンピュータ111のシステムリセット時にこのブートプログラムが立ち上がって、所定の簡易チェックを行う。そして、ブートROMが正常であれば、プロテクト設定処理を実行した後、遊技プログラムの所定アドレス(CPU111Aのアドレス空間内における所定アドレス(一般に当該アドレス空間の先頭番地0000h))に処理を渡す。
アドレスデコーダ148は、CPUバス153のアドレス情報をデコードして、そのデコード結果に応じて、出力制御回路122を制御する。クロックジェネレータ150は、外部から供給されるシステムクロックMCLKに基づいて、CPUコア111Aを含む遊技用マイクロコンピュータ111内の各ブロックに供給する動作クロックやタイマ割込み用のクロック、カウンタ更新用のクロックなどを生成する。システムクロックMCLKとは別に乱数更新用のクロックEXCLKを受けるように構成しても良い。
乱数生成回路151は、大当りの判定等に使用される乱数を生成する回路であり、従来の遊技用マイクロコンピュータでは、外付けの回路として構成されていたものを内蔵するとともに、特有の機能を追加したものである。本実施形態においては、乱数生成回路151には、特図変動表示ゲームの結果が大当りとなる場合に停止図柄を決定するための大当り図柄乱数等を生成する第1乱数生成回路と、特図変動表示ゲームの結果を大当りとするか否かを決定するための大当り乱数を生成する第2乱数生成回路とが含まれる。これらの乱数生成回路については、図5を用いて後に詳しく説明する。
HWパラメータROM152は、プログラムROM111Cへのプログラムの書き込みを禁止するための前記書込終了コードを記録したり、ユーザーシステム(ハードウェア)に特有のパラメータを設定できるようにするためのもので、電気的に書き込み可能なメモリ(例えばEPROM,EEPROM,フラッシュメモリ等)により構成されている。
管理ブロック110Bは、管理用プログラムROM161、管理用ワークRAM162、バスモニタ回路163、IDプロパティメモリ164、管理用制御回路165、外部通信制御回路166及びこれらの回路ブロック間を接続するローカルバス167を含むとともに、バスモニタ回路163がローカルバス167と遊技制御ブロック110AのCPUバス153の両方に接続されることにより、CPUバス153を介してCPUコア111Aとの間でデータの送受信が行えるように構成されている。
管理用ワークRAM162は、バスモニタ回路163を介して読み込まれた遊技制御ブロック110Aの情報を一時的に保持するための記憶領域として使用される。バスモニタ回路163は、CPUバス153の状態を監視し、CPUバス153がCPUコア111Aによって使用されていないときは、必要に応じてCPUバス153を介して遊技制御ブロック110AのプログラムROM111BやユーザワークRAM111C等をアクセスし、所要のデータ(遊技プログラムやユーザワークRAM111Cの内容等)を管理ブロック110Bに取り込む。
IDプロパティメモリ164には、遊技用マイクロコンピュータ111の識別や正当性の判定のために使用する固有ID(固有情報)が書き込まれており、この固有IDは、バス167および外部通信制御回路166を介して遊技機外部の管理装置(ホールコンピュータ)で読み取ることができる。これによって、管理装置で遊技機の固有IDを監視することができる。具体的には、予め遊技機に設定された固有IDと、管理装置によって読み取られた固有IDとが一致しない場合は、管理装置は、各種信号の入出力を不可能にする。すると、遊技制御装置100に接続された各種装置(例えば、大入賞口ソレノイド58b及び普通変動入賞口ソレノイド57c)や従属制御装置とCPUコア111との信号の入出力が不可能となり、例えば、スイッチが操作できなくなったり、装飾用ランプが点灯しなかったりして、遊技機に異常が発生したことが明確となる。
また、IDプロパティメモリ164には、この固有IDに加えて、遊技種別コード、ランクコード、メーカ番号、機種コード及び検査番号等の各情報が書き込まれている。なお、遊技種別コードは、パチンコ遊技機やスロットルマシン等を区別するための情報であって、例えば、パチンコ遊技機の場合は“P”、スロットルマシンの場合は“G”で表される。ランクコードは、遊技機1の機種ランクコード(第1種、第2種等を区別するためのコード)、メーカ番号当該遊技機1の製造メーカを識別するためのメーカID(又はメーカコード)である。機種コードは、製造メーカが設定する当該遊技機1の製品コードである。検査番号(又は検定コード)は、第三者機関による検査に合格した遊技機1に付与される番号である。
さらに、IDプロパティメモリ164には、ROMとRAMが内蔵され、ROMの内容がRAMコピーされる。つまり、固有ID、遊技種別コード、ランクコード、メーカ番号、機種コード及び検査番号がROMに格納されていてそれらがRAMにコピーされる。コピーのタイミングは、遊技機の電源投入時又は遊技用マイクロコンピュータ111のシステムリセット時であって、例えば、システムリセット直後に管理ブロック110Bで実行される初期化処理の中で行うようにされる。
HPG制御回路165は、管理ブロック110Bの動作を制御するもので、バッファメモリを有している。HPG制御回路165は、例えば、バスモニタ回路163を介してCPUコア111Aの動作を監視し、非動作中に遊技ブロック110AのユーザワークRAM111Cに記憶された内容をミラードRAM144へコピーする。また、検査装置からの要求に応答して管理ブロック110BのIDプロパティメモリ164の内容を外部へ転送したり、プログラム要求に応答してバスモニタ回路163を介してユーザプログラムROM111B内のプログラムを外部へ転送したりする。バッファメモリは、転送時のタイミング調節のために用いられる。
外部通信制御回路166は、遊技機の外部に設けられた情報収集端末装置やID検査装置と通信を行う。例えば、情報収集端末装置が接続されている場合は、その情報収集端末装置からの要求に応答して、管理用ワークRAM162やIDプロパティメモリ164の記憶内容を要求元の情報収集端末装置に転送し、ID検査装置が接続されている場合は、そのID検査装置からの要求に応答して、少なくともIDプロパティメモリ164に記憶されている固有IDの情報を要求元のID検査装置に転送する。
次に、本発明の実施形態の遊技用マイクロコンピュータ111におけるクロックジェネレータ150および乱数生成回路151について詳細に説明する。
図5は、クロックジェネレータ150および乱数生成回路151のブロック図である。クロックジェネレータ150は、発振器113(図3)からのクロックEXCLKを分周する分周回路501と、システムクロックMCLKを分周する分周回路502、分周回路502により生成されたクロックφ2に基づいてCPUコア111Aの動作クロックCTCを生成するCTC(カウンタ・タイマ・サーキット)回路503を備える。
一方、乱数生成回路(乱数生成手段)150は、乱数生成回路全体を制御する乱数制御回路510とレジスタ群とにより構成される。
乱数制御回路(更新制御手段)510は、遊技制御の実行過程において用いる乱数の生成のための演算処理やレジスタへのデータのリード、ライト制御等を行うもので、カウンタ方式または生成多項式等を用いて一様性乱数を生成する数学的手法(例えば、M系列法あるいは合同法等)を利用して乱数を生成する。また、乱数制御回路510には、リセット割込み制御回路147からの割込み信号、クロックジェネレータ150を構成する分周回路501,502からの信号(φ1,φ2)が入力可能となっている。
なお、特に限定されるものではないが、乱数生成回路151は、クロックジェネレータ150内のCTC(Counter/Timer Circuit)回路503および該CTC回路503からの信号の入力とCPUコア111Aによる乱数更新トリガレジスタへの設定によっても乱数の更新処理が行なえるように構成されてもよい。また、乱数生成回路151は、カウンタ方式すなわちカウンタ値を−1ずつ更新することで乱数を生成するモードと、M系列乱数を生成するモードのいずれかを選択できるように構成されていてもよい。
乱数生成回路151のレジスタ群は、CPUバス153を介してCPUコア111Aによって乱数の初期値が設定される乱数初期値設定レジスタ511と、乱数回路起動レジスタ512および乱数カウンタ513を備える。乱数回路起動レジスタ512にCPUコア111Aによって所定の値が設定されると、乱数制御回路510が乱数生成の制御を開始するように構成されている。また、乱数カウンタ513はバイナリカウンタからなり、その計数範囲は、HWパラメータROMに所定の値を設定することで計数上限値を8ビット(FFh)から16ビット(FFFFh)の範囲で選択することができるように構成されている。複数種類の乱数が必要な場合は、複数の乱数カウンタ513を設けるとともに、乱数初期値設定レジスタ511には乱数カウンタ毎に異なる初期値を設定するように構成することができる。
さらに、乱数生成回路151は、前記乱数カウンタ513の値を取り込んで保持する3個の乱数ラッチレジスタ515,517,519と、これらのラッチレジスタへ乱数カウンタ513の値をラッチさせるトリガ信号を生成する乱数ラッチレジスタトリガ回路514,516,518を備える。乱数ラッチレジスタトリガ回路514,516,518は、レジスタによって構成され、CPUコア111Aが書き込みを行うことによりトリガ信号を生成させることができる。
乱数ラッチレジスタ515,517,519は、通常は乱数制御回路510が生成するラッチ信号に基づいて乱数カウンタ513の値をラッチするが、CPUコア111Aが乱数ラッチレジスタトリガ回路514,516,518に所定の値を設定した場合にも、ラッチトリガ信号が生成されて、乱数ラッチレジスタ515,517,519に乱数カウンタ513の値がラッチされる。
この実施例においては、上記分周回路501で分周されたクロックφ1またはφ2の立ち上がりによって乱数カウンタ513を更新させる一方、クロックφ1またはφ2の反転信号すなわち位相が180°異なるクロック/φ1または/φ2をラッチタイミング信号とすることによって、乱数カウンタ513の値が変化するタイミングでカウンタ値のラッチ動作がなされないようにしている。
乱数制御回路510には、割込みコントローラ145からのラッチ信号LAT0,LAT1,LAT2が入力されており、ラッチ信号LAT0,LAT1,LAT2の入力に基づいて乱数ラッチレジスタ515,517,519へカウンタをラッチさせるための制御信号を生成する。この実施例では、割込みコントローラ145に特図始動スイッチ36aと37aからの始動入賞検出信号DET0,DET1が入力されており、始動入賞が検出される度に乱数カウンタ513の値が乱数値として乱数ラッチレジスタ515,517のいずれかにラッチされる。
具体的には、割込みコントローラ145は、乱数カウンタ513に供給されるクロック信号にて256個のクロック(25.6μs:EXCLK又はMCLK=20MHz入力 時)にわたって連続して始動入賞検出信号DETを検出したタイミングで乱数制御回路510にラッチ信号LATを出力する。そして、乱数制御回路510はラッチ信号LATが入力されたタイミングでカウンタ値をラッチするのではなく、ラッチ信号LATが入力された直後のクロック信号の立ち上がりで乱数ラッチレジスタ515,517,519のうちいずれか対応するレジスタにカウンタ値をラッチさせる。
特に限定されるものではないが、この実施例では、DET0(LAT0)が始動口スイッチ1の信号とされ、該信号が入力されると乱数ラッチレジスタ515にカウンタ値がラッチされる。また、DET1(LAT1)が始動口スイッチ2の信号とされ、該信号が入力されると乱数ラッチレジスタ517にカウンタ値がラッチされるようにしている。割込みコントローラ145の3つの入力のうちひとつDET2(LAT2)および乱数ラッチレジスタ519は、遊技領域に3個の始動入賞口が設けられる遊技機に対応できるようにするため設けられており、この実施例の遊技機においては予備として扱われる。
なお、割込みコントローラの代わりに、外部から書き込み可能なコントロールレジスタを設けて、コントロールレジスタへの書込みに応じてカウンタ値のラッチ信号を生成するように構成しても良い。また、コントロールレジスタを設けた場合には、始動入賞検出信号DET0,DET1によってコントロールレジスタの所定のビットをセットし、それによって割込みコントローラ145に割込み信号が入力され、割込みコントローラ145によって上記と同様な制御を行うように構成しても良い。
さらに、上記乱数生成回路151は、CPUコア111Aに対して乱数生成回路151の内部の状態を知らせるための乱数ステータスレジスタ520と、乱数生成回路151を初期化させる乱数回路初期化レジスタ521を備える。乱数ステータスレジスタ520には、乱数ラッチレジスタ515,517,519へのカウンタ値のラッチを許可または禁止するラッチ許可フラグ(ラッチフラグと呼ぶ)が設けられており、このフラグをセットすることによってカウンタ値のラッチを許可し、フラグをクリアすることによってラッチを禁止できる。
この実施例では、上記ラッチ許可フラグは、各乱数ラッチレジスタ515,517,519に対応してそれぞれ設けられており、レジスタごとにラッチの許可/禁止を制御できるように構成されている。なお、乱数ステータスレジスタ520は、乱数制御回路510によって書き換えが行われ、CPUコア111Aはリードのみ可能でライトは行えないようになっている。これにより、プログラムを書き換えてCPUによって不正な乱数値を取得させるような不正行為を防止することができる。
図6(A)には、乱数制御回路510によるラッチレジスタへのカウンタ値の保持制御(ラッチ制御)手順が示されている。この制御では、先ずラッチ信号LAT0,LAT1,LAT2のいずれかが入力されているか否かを判定し(ステップS101)、ラッチ信号LAT0,LAT1,LAT2のいずれかが入力されている場合には、乱数ステータスレジスタ520のラッチ許可フラグがセットされているか判定する(ステップS102)。
ラッチ信号の入力がない場合あるいはラッチ信号があってもラッチ許可フラグがセットされていない場合には当該制御を終了し、ステップS142でラッチ許可フラグがセットされていると判定すると、乱数カウンタ513よりカウンタの値を読み出して対応する乱数ラッチレジスタ(515,517,519のいずれか)に格納する(ステップS103,S104)。続いて、乱数ステータスレジスタ520の対応するラッチ許可フラグを禁止状態にして当該制御を終了する(ステップS105)。
なお、ここで、乱数制御回路510は、格納前の乱数ラッチレジスタの値(乱数)を読み出してワークエリアに記憶しておいて、カンウタ値格納後に再度乱数ラッチレジスタの値を読み出して格納前の値と一致していないか判定し、一致していない場合に乱数ステータスレジスタ520の対応するラッチ許可フラグを禁止状態にするようにしてもよい。
図6(B)には、乱数制御回路510によるラッチデータ読込み時の制御手順が示されている。この制御では、先ずCPUコア111Aによる乱数ラッチレジスタ(515,517,519のいずれか)のデータ読込みがあったか否かを判定し(ステップS111)、データ(カウンタ値)の読込みがあった場合には、当該乱数ラッチレジスタのデータをクリアし、乱数ステータスレジスタ520の対応するラッチ許可フラグを許可状態にセットして当該制御を終了する(ステップS112,S113)。
乱数ラッチレジスタのデータを読み込んでからクリアしてラッチ許可フラグを許可状態にセットすることにより、回路の故障等何らかの不具合で乱数ラッチレジスタへのカウンタ値のラッチが行われなくなった場合にも、取得済みのカウンタ値を重複して取得するおそれがなくなる。これにより、直前に乱数ラッチレジスタに保持されていた値が大当りに相当するものであった場合に、続けて大当りが発生するのを防止することができる。
この実施例では、上記乱数制御回路510による乱数ラッチレジスタへのカウンタ値のラッチは、外部からの始動入賞検出信号DET0,DET1をトリガとして行なわれる。一方、始動入賞検出信号DET0またはDET1が遊技用マイクロコンピュータ111に入力されると、CPUコア111Aは、そのプログラム処理によって所定の条件が成立した場合に、乱数ラッチレジスタ515または517のデータ(カウンタ値)を大当り判定用の乱数値として読み込む。そして、カウンタの値が乱数ラッチレジスタにラッチされてからCPUにより読み込まれるまでは、乱数ステータスレジスタ520のラッチ許可フラグがラッチ禁止状態にされる。
そのため、上記のような制御を行うことによって、仮に乱数制御回路510へ入力されるラッチ信号LAT0,LAT1,LAT2にノイズがのったとしても、誤って乱数カウンタ513のカウンタ値が乱数ラッチレジスタにラッチされる(上書きされる)ことはなく、CPUが誤ったカウンタ値(乱数値)を読み込むこともない。なお、CPUコア111Aにより読み込まれたデータ(乱数)は、遊技用マイコン111内のRAM111Cの所定の領域に格納される。
図7(A)に乱数ステータスレジスタ520のビット構成例が、また図7(B)に各始動入賞口36,37のセンサ(始動口スイッチ)36a,37aと入力ポート122(図3)との対応関係の例が、それぞれ示されている。具体的には、始動入賞口36(始動口1)のセンサ36aからの信号が入力ポート122のビットA0に入力され、始動入賞口36(始動口2)のセンサ37aからの信号が入力ポート122のビットA1に入力されるように接続がなされている。また、図示しないが、入力ポート122の各ビットと乱数ステータスレジスタ520の各ビットが対応されている。
その結果、図7(A)に示すように、8ビットの乱数ステータスレジスタ520のビット「0」が始動口1の入賞検出信号DET0により乱数をラッチする乱数ラッチレジスタ0のステータスに対応され、ビット「1」が始動口2の入賞検出信号DET1により乱数をラッチする乱数ラッチレジスタ1のステータスに対応される。また、乱数ステータスレジスタ520のビット「2」は予備の始動口3の入賞検出信号DET2により乱数をラッチする乱数ラッチレジスタ2のステータスに対応されている。
なお、各始動口と入力ポートのビットとの対応は、上記のものに限定されず、自由に設定できるようにすることも可能である。各始動口と入力ポートのビットとの対応を、図7(B)のように設定することの優位性については、後に他の実施例(図15)として説明する。また、図7(B)においては、各始動口のセンサ36a,37aと入力ポート122との対応関係を分かりやすくするため、図3における近接インタフェース121は図示を省略してある。また、各センサ36a,37a……38aがオープンコレクタの出力方式である場合には、各センサの信号を伝達する信号線には、プルアップ抵抗が接続される。
次に、上記遊技制御装置100の遊技用マイクロコンピュータ(以下、遊技用マイコンと称する)110によって実行される遊技制御について説明する。
遊技用マイコン110による制御処理は、主に図8および図9に示すメイン処理と、所定時間周期(例えば2msecごと)に行われる図10に示すタイマ割込み処理とからなる。
〔メイン処理〕
先ず、メイン処理について説明する。メイン処理は、電源が投入されることで開始される。このメイン処理においては、図8に示すように、まず、割込み禁止する処理(ステップS1)を行ってから、割込みが発生したときに実行するジャンプ先のベクタアドレスを設定する割込みベクタ設定処理(ステップS2)、割込みが発生したときにレジスタ等の値を退避する領域の先頭アドレスであるスタックポインタを設定するスタックポインタ設定処理(ステップS3)、割込み処理のモードを設定する割込みモード設定処理(ステップS4)を行う。
次に、払出制御装置(払出基板)200のプログラムが正常に起動するのを待つため例えば4msecの時間待ちを行う(ステップS5)。これにより、電源投入の際に仮に遊技制御装置100が先に立ち上がって払出制御装置200が立ち上がる前にコマンドを払出制御装置200へ送ってしまい、払出制御装置200がコマンドを取りこぼすのを回避することができる。その後、RAMやEEPROM等の読出し書込み可能なRWM(リードライトメモリ:RAM111C)のアクセス許可をし、全出力ポートをオフ(出力が無い状態)に設定する(ステップS6,S7)。また、シリアルポート((遊技用マイコン111に予め搭載されているポート)この実施形態では、払出制御装置200や演出制御装置300とパラレル通信を行っているため使用しない)を使用しない状態に設定する処理を行う(ステップS8)。
続いて、電源装置400内の初期化スイッチがオンしているか否か判定する(ステップS9)。ここで、初期化スイッチがオフ(ステップS9;No)と判定すると、RWM内の停電検査領域1の値が正常な停電検査領域チェックデータであるかをチェックし(ステップS10)、正常であれば(ステップS11;Yes)、RWM内の停電検査領域2の値が正常な停電検査領域チェックデータであるかをチェックする(ステップS12)。次に、停電検査領域2の値が正常であれば(ステップS13;Yes)、RWM内の所定領域のチェックサムを算出し(ステップS14)、算出されたチェックサムと電源断時のチェックサムを比較して(ステップS15)、一致するかを判定する(ステップS16)。そして、一致する場合(ステップS16;Yes)は、図9のステップS17へ移行し、停電から正常に復旧した場合の処理を行う。
また、初期化スイッチがオン(ステップS9;Yes)と判定された場合や、停電検査領域のチェックデータが正常なデータでないと判定された場合(ステップS11;NoもしくはステップS13;No)、チェックサムが正常でない(ステップS16;No)と判定された場合は、図9のステップS24へ移行して初期化の処理を行う。
図9のステップS17では全ての停電検査領域をクリアし、チェックサム領域をクリアして(ステップS18)、エラーや不正監視に係る領域をリセットする(ステップS19)。次に、RWM内の遊技状態を記憶する領域を調べて遊技状態が高確率状態であるか否かを判定する(ステップS20)。ここで、高確率でない(ステップS20;No)と判定した場合は、ステップS21,S22をスキップしてステップS23へ移行する。
また、ステップS20で高確率である(ステップS20;Yes)と判定した場合は、高確率報知フラグ領域にON情報をセーブし(ステップS21)、例えば一括表示装置50に設けられる高確率報知LED(エラー表示器)のON(点灯)データをセグメント領域にセーブする(ステップS22)。そして、後述の特図ゲーム処理を合理的に実行するために用意されている処理番号に対応する電源復旧時のコマンドを演出制御装置300へ送信する処理(ステップS23)を行ってステップS29へ進む。
一方、ステップS9、S11、S13、S16からステップS24へジャンプした場合には、アクセス禁止領域より前の全作業領域をクリアし(ステップS24)、アクセス禁止領域より後の全スタック領域をクリアして(ステップS25)、初期化すべき領域に電源投入時の初期値をセーブする(ステップS26)。そして、RWMクリアに関する外部情報を出力する期間の時間値を設定し(ステップS27)、電源投入時のコマンドを演出制御装置300へ送信して(ステップS28)、ステップS29へ進む。ステップS29では、遊技用マイコン111(クロックジェネレータ)内のタイマ割込み信号を発生するCTC(Counter/Timer Circuit)回路503を起動する処理を行う。
上記ステップS29のCTC起動処理の後は、乱数生成回路151を起動設定する処理を行う(ステップS30)。具体的には、乱数生成回路151内の所定のレジスタ(乱数回路起動レジスタ512)へ乱数生成回路を起動させるためのコード(指定値)の設定などがCPU111Aによって行われる。それから、電源投入時の乱数生成回路内の所定のソフト乱数レジスタ(ex乱数ラッチレジスタ)の値を、対応する各種初期値乱数(大当り図柄を決定する乱数(大当り図柄乱数1、大当り図柄乱数2)、普図の当たりを決定する乱数(当り乱数))の初期値(スタート値)としてRWMの所定領域にセーブしてから(ステップS31)、割込みを許可する(ステップS32)。本実施形態で使用するCPU111A内の乱数生成回路151においては、電源投入毎にソフト乱数レジスタの初期値が変わるように構成されているため、この値を各種初期値乱数の初期値(スタート値)とすることで、ソフトウェアで生成される乱数の規則性を崩すことができ、遊技者による不正な乱数の取得を困難にすることができる。
続いて、各種初期値乱数の値を更新して乱数の規則性を崩すための初期値乱数更新処理(ステップS33)を行う。なお、本実施形態においては、特に限定されるわけではないが、大当り乱数は乱数生成回路において生成される乱数(大当り乱数)を使用して生成するように構成されている。つまり、大当り乱数はハードウェアで生成されるハード乱数であり、大当り図柄乱数、当り乱数はソフトウェアで生成されるソフト乱数である。
上記ステップS33の初期値乱数更新処理の後、電源装置400から入力されている停電監視信号をポート及びデータバスを介して読み込んでチェックする回数を設定し(ステップS34)、停電監視信号がONであるかの判定を行う(ステップS35)。停電監視信号がONでない場合(ステップS35;No)は、初期値乱数更新処理(ステップS33)に戻る。すなわち、停電が発生していない場合には、初期値乱数更新処理と停電監視信号のチェック(ループ処理)を繰り返し行う。初期値乱数更新処理(ステップS33)の前に割り込みを許可する(ステップS32)ことによって、初期値乱数更新処理中にタイマ割込みが発生すると割込み処理が優先して実行されるようになり、タイマ割込みが初期値乱数更新処理によって待たされることで割込み処理が圧迫されるのを回避することができる。
なお、上記ステップS33での初期値乱数更新処理は、メイン処理のほか、タイマ割込み処理の中においても初期値乱数更新処理を行う方法もあり、そのような方法を採用した場合には両方で初期値乱数更新処理が実行されるのを回避するため、メイン処理で初期値乱数更新処理を行う場合には割込みを禁止してから更新して割込みを解除する必要があるが、本実施形態のようにタイマ割込み処理の中での初期値乱数更新処理はせず、メイン処理内のみにした場合には初期値乱数更新処理の前に割込みを解除しても何ら問題はなく、それによってメイン処理が簡素化されるという利点がある。
また、停電監視信号がONである場合(ステップS35;Yes)は、ステップS34で設定したチェック回数分停電監視信号のON状態が継続しているかを判定する(ステップS36)。そして、チェック回数分停電監視信号のON状態が継続していない場合(ステップS36;No)は、停電監視信号がONであるかの判定(ステップS35;Yes)に戻る。また、チェック回数分停電監視信号のON状態が継続している場合(ステップS36;Yes)、すなわち、停電が発生していると判定した場合は、一旦割込みを禁止する処理(ステップS37)、全出力ポートにOFFデータを出力する処理(ステップS38)を行う。
その後、停電復旧検査領域1に停電復旧検査領域チェックデータ1をセーブし(ステップS39)、停電復旧検査領域2に停電復旧検査領域チェックデータ2をセーブする(ステップS40)。さらに、RWMの電源遮断時のチェックサムを算出する処理(ステップS41)、チェックサムをセーブする処理(ステップS42)を行った後、RWMへのアクセスを禁止する処理(ステップS43)を行ってから、遊技機の電源が遮断されるのを待つ。このように、停電復旧検査領域にチェックデータをセーブするとともに、電源遮断時のチェックサムを算出することで、電源の遮断の前にRWMに記憶されていた情報が正しくバックアップされているか否かを電源再投入時に判断することができる。
〔タイマ割込み処理〕
次に、タイマ割込み処理について図8のフローチャートを用いて説明する。
図10に示すタイマ割込み処理は、クロックジェネレータ150内のCTC回路503で生成される周期的なタイマ割込み信号がCPU111Aに入力されることで開始される。
タイマ割込み処理が開始されると、まず所定のレジスタに保持されている値をRWMに移すレジスタ退避の処理(ステップS51)を行う。なお、本実施形態において遊技用マイコンとして使用しているZ80系のマイコンでは、当該処理を表レジスタに保持されている値を裏レジスタに退避することで置き換えることができる。次に、各種センサ(始動口1スイッチ36a、始動口2スイッチ37a、普図のゲートスイッチ34a、カウントスイッチ38aなど)からの入力の取込み、即ち、各入力ポートの状態を読み込む入力処理(ステップS52)を行う。それから、各種処理でセットされた出力データに基づき、ソレノイド(大入賞口SOL38b、普電SOL37c)等のアクチュエータの駆動制御などを行うための出力処理(ステップS53)を行う。
次に、各種処理で送信バッファにセットされたコマンドを演出制御装置300や払出制御装置200等に出力するコマンド送信処理(ステップS54)、ソフト乱数を更新する乱数更新処理1(ステップS55)、乱数更新処理2(ステップS56)を行う。その後、始動口1スイッチ36a、始動口2スイッチ37a、普図のゲートスイッチ34a、入賞口スイッチ35a…35n、カウントスイッチ38aからの信号の入力があるか否かの監視を行い、各スイッチに対応する入賞球カウンタを更新するスイッチ監視処理(ステップS57)を行う。また、特図変動表示ゲームに関する処理を行う特図ゲーム処理(ステップS58)、普図変動表示ゲームに関する処理を行う普図ゲーム処理(ステップS59)を行う。
次に、遊技機10に設けられ、特図変動ゲームの表示や遊技に関する各種情報を表示するセグメントLEDを所望の内容を表示するように駆動するセグメントLED編集処理(ステップS60)、球検出スイッチとしての入賞口スイッチ35a〜35nやカウントスイッチ38a等からの検出信号をチェックして異常がないか判定するエラー監視処理(ステップS61)を行う。それから、外部の各種装置に出力する信号を出力バッファにセットする外部情報編集処理(ステップS62)を行う。続いて、割込み要求をクリアして割込みの終了を宣言する処理(ステップS63)を行い、ステップS51で退避したレジスタのデータを復帰する処理(ステップS64)を行った後、割込みを許可する処理(ステップS65)を行って、タイマ割込み処理を終了する。
〔特図ゲーム処理〕
次に、図11を用いて、上述のタイマ割込み処理における特図ゲーム処理(ステップS58)の詳細について説明する。
特図ゲーム処理では、始動口1スイッチ36a及び始動口2スイッチ37aの入力の監視と、特図変動表示ゲームに関する処理全体の制御、特図の表示の設定を行う。
図11に示すように、特図ゲーム処理では、先ず、始動口1スイッチ36a及び始動口2スイッチ37aの入賞を監視する始動スイッチ監視処理(ステップA1)を行う。
始動口スイッチ監視処理では、始動入賞口36、第2始動入賞口をなす普通変動入賞装置37に遊技球の入賞があると、各種乱数(大当り乱数など)の抽出を行い、当該入賞に基づく特図変動表示ゲームの開始前の段階で入賞に基づく遊技結果を事前に判定する遊技結果事前判定を行う。
次に、カウントスイッチ監視処理(ステップA2)を行う。このカウントスイッチ監視処理では、特別変動入賞装置38内に設けられたカウントスイッチ38aのカウント数を監視する処理を行う。
次に、特図ゲーム処理タイマを更新(−1)して、当該ゲーム処理タイマがタイムアップしたか否かをチェックして(ステップA3)、特図ゲーム処理タイマがタイムアップした(ステップA4;Yes)と判定すると、特図ゲーム処理番号に対応する処理に分岐させるために参照する特図ゲームシーケンス分岐テーブルをレジスタに設定する処理(ステップA5)を行って、当該テーブルを用いて特図ゲーム処理番号に対応する処理の分岐先アドレスを取得する処理(ステップA6)を行う。
そして、分岐処理終了後のリターンアドレスをスタック領域に退避させる処理(ステップA7)を行った後、ゲーム処理番号に応じてゲーム分岐処理(ステップA8)を行う。
ステップA8にて、ゲーム処理番号が「0」の場合は、特図変動表示ゲームの変動開始を監視し、特図変動表示ゲームの変動開始の設定や演出の設定や、特図変動中処理を行うために必要な情報の設定等を行う特図普段処理(ステップA9)を行う。
また、ステップA8にて、ゲーム処理番号が「1」の場合は、特図の停止表示時間の設定や、特図表示中処理を行うために必要な情報の設定等を行う特図変動中処理(ステップA10)を行う。
さらに、ステップA8にて、ゲーム処理番号が「2」の場合は、特図変動表示ゲームの遊技結果が大当りであれば、大当りの種類(2R大当りor15R大当り)に応じたファンファーレコマンドの設定や、各大当り(2R大当りor15R大当り)の大入賞口開放パターンに応じたファンファーレ時間の設定や、ファンファーレ/インターバル中処理を行うために必要な情報の設定等を行う特図表示中処理(ステップA11)を行う。
また、ステップA8にて、ゲーム処理番号が「3」の場合は、大入賞口の開放時間の設定や開放回数の更新、大入賞口開放中処理を行うために必要な情報の設定等を行うファンファーレ/インターバル中処理(ステップA12)を行う。
また、ステップA8にて、ゲーム処理番号が「4」の場合は、大当りラウンドが最終ラウンドでなければインターバルコマンドを設定する一方で最終ラウンドであれば大当り終了画面のコマンドを設定する処理や、大入賞口残存球処理を行うために必要な情報の設定等を行う大入賞口開放中処理(ステップA13)を行う。
また、ステップA8にて、ゲーム処理番号が「5」の場合は、大当りラウンドが最終ラウンドであれば大入賞口内にある残存球が排出されるための時間を設定する処理や、大当り終了処理を行うために必要な情報の設定等を行う大入賞口残存球処理(ステップA14)を行う。
また、ステップA8にて、ゲーム処理番号が「6」の場合は、特図普段処理(ステップA9)を行うために必要な情報の設定等を行う大当り終了処理(ステップA15)を行う。
そして、特図1表示器51または特図2表示器52の変動を制御するためのテーブルを準備した後(ステップA16)、特図1表示器51または特図2表示器52に係る図柄変動制御処理(ステップA17)を行い、当該特図ゲーム処理を終了する。
一方、ステップA4にて、特図ゲーム処理タイマがタイムアップしていない(ステップA4;No)と判定すると、処理をステップA16に移行して、それ以降の処理を行い、当該特図ゲーム処理を終了する。
以上説明したように、本実施形態においては、遊技制御装置100が変動表示ゲーム実行手段として機能する。
〔始動口スイッチ監視処理〕
次に、図12を用いて、上述の特図ゲーム処理における始動口スイッチ監視処理A1の詳細について説明する。
図12に示すように、始動口スイッチ監視処理では、先ず、始動口1への入賞による始動口入賞演出コマンドを設定するテーブルを準備し(ステップA111)、始動口1による保留の情報を設定するテーブルを準備した後(ステップA112)、特図始動口スイッチ共通処理(ステップA113)を行う。
なお、ステップA113における特図始動口スイッチ共通処理の詳細については、ステップA120における特図始動口スイッチ共通処理とともに後述する。
次に、普通電動役物(普通変動入賞装置37)が作動中である、即ち、普通変動入賞装置37が作動して遊技球の入賞が可能な開状態となっているか否かをチェックして(ステップA114)、普通電動役物が作動中である(ステップA115:Yes)と判定すると、ステップA118へジャンプする。一方、ステップA115にて、普通電動役物が作動中でない(No)と判定すると、普通変動入賞装置37への不正入賞数が不正発生判定個数以上であるかをチェックして(ステップA116)、不正入賞数が不正発生判定個数以上であるか否かを判定する処理(ステップA117)を行う。
普通変動入賞装置37は、閉状態では遊技球が入賞不可能であり、開状態でのみ遊技球が入賞可能である。よって、閉状態で遊技球が入賞した場合は何らかの異常や不正が発生した場合であり、このような閉状態で入賞した遊技球があった場合はその数を不正入賞数として計数する。そして、このように計数された不正入賞数が所定の不正発生判定個数(上限値)以上であるかが判定される。
ステップA117にて、不正入賞数が不正判定個数以上でない(No)と判定すると、始動口2への入賞による始動口入賞演出コマンドを設定するテーブルを準備し(ステップA118)、始動口2による保留の情報を設定するテーブルを準備した後(ステップA119)、特図始動口スイッチ共通処理(ステップA120)を行って、始動口スイッチ監視処理を終了する。
また、ステップA117にて、不正入賞数が不正判定個数以上である(Yes)と判定された場合は、ステップA118〜A120をスキップして始動口スイッチ監視処理を終了する。即ち、第2始動記憶をそれ以上発生させないようにする。
〔特図始動口スイッチ共通処理〕
次に、図13を用いて、上述の始動口スイッチ監視処理中における特図始動口スイッチ共通処理(ステップA113、A120)の詳細について説明する。
特図始動口スイッチ共通処理は、始動口1スイッチ36aや始動口2スイッチ37aの入力があった場合に、各々の入力について共通して行われる処理である。
図13に示すように、特図始動口スイッチ共通処理では、CPU111Aは、先ず監視対象となる始動口スイッチ(始動口1スイッチ36aまたは始動口2スイッチ37a)の状態を取得する(ステップA200)。そして、始動口1スイッチ36aと始動口2スイッチ37aのうち、監視対象の始動口スイッチ(例えば、始動口1スイッチ36a等)に入力があるか否かをチェックして(ステップA201)。
ここで、監視対象の始動口スイッチに入力がない(ステップA202;No)と判定すると、特図始動口スイッチ共通処理から抜ける。
一方、ステップA202にて、監視対象の始動口スイッチに入力がある(ステップA202;Yes)と判定すると、前述した乱数生成回路151(図5)内の乱数ステータスレジスタ520の状態を取得する(ステップA203)。そして、監視対象となる始動口スイッチに対応する乱数ラッチレジスタに乱数を取り込んだか否かを示すラッチフラグをチェックする(ステップA206)。ここで、乱数のラッチがない(ステップA205;No)と判定すると、特図始動口スイッチ共通処理から抜ける。また、乱数のラッチがある(ステップA205;Yes)と判定すると、当該監視対象の始動口スイッチの始動口入賞フラグをセーブする(ステップA206)。
なお、前述したように、乱数ステータスレジスタ520のビットと各始動口のセンサ36a,37aとが、図7に示すような対応関係に設定されている場合には、ステップA202での判定とステップA205での判定に同一の判定値を用いることができるという利点がある。
その後、予めROM111B内に記憶されている更新エラーフラグの状態(0または1)とロードアドレスとの対応を示すテーブル(大当り乱数アドレステーブル)を参照して、更新エラーフラグの状態(0または1)に対応したロードアドレスを取得する(ステップA207)。そして、取得したロードアドレスに格納されている値を大当り乱数としてロード(大当り乱数の抽出)する(ステップA208)。
上記のように、ステップA205で乱数のラッチがある(Yes)と判定した場合に、始動口入賞フラグをセーブするステップA206へ移行することによって、乱数生成回路151が故障していて乱数生成回路151において乱数カウンタ513から対応する乱数ラッチレジスタ515,517,519へ乱数がラッチされていないにも関わらず、ステップA206以降の処理が実行されて遊技制御が続行されてしまうのを回避することができる。
また、大当り乱数アドレステーブルには、更新エラーフラグの「0」に対応して乱数生成回路151内の乱数カウンタ513のアドレスが格納され、更新エラーフラグの「1」に対応してRAM111C(RWM)内の大当り乱数領域のアドレスが格納されているため、ステップS207では、更新エラーフラグが「0」のときは乱数カウンタ608b7の値がロードされ、更新エラーフラグが「1」のときはRAM111C内の大当り乱数領域の値がロードされることとなる。
その後、始動口1スイッチ36a及び始動口2スイッチ37aのうち、監視対象の始動口スイッチ(例えば、始動口1スイッチ36a等)への入賞の回数に関する情報が遊技機10の外部の管理装置に対して出力された回数(始動口信号制御出力回数)をロードする(ステップA209)。そして、ロードした値を更新(+1)し、出力回数がオーバーフローするか否かをチェックして(ステップA210)、出力回数がオーバーフローしない(ステップA211;No)と判定すると、更新後の値をRWMの始動口信号出力回数領域にセーブして(ステップA212)、処理をステップA212に移行する。
一方、ステップA211にて、出力回数がオーバーフローしていると判定された場合は(ステップA211;Yes)、ステップA212をスキップしてステップA213に移行する。
そして、ステップA213にて、始動口1スイッチ36a及び始動口2スイッチ37aのうち、監視対象の始動口スイッチ(例えば、始動口1スイッチ36a等)に対応する更新対象の特図保留(始動記憶)数が上限値未満か否かをチェックして、特図保留数が上限値未満か否かを判定する処理(ステップA214)を行う。
ステップA214にて、特図保留数が上限値未満でない(ステップA214;No)と判定すると、ステップA202に係る始動口スイッチの入力が始動口1スイッチ36aの入力であるか否かをチェックして(ステップA215)、始動口1スイッチ36aの入力である(ステップA216;Yes)と判定すると、飾り特図保留数コマンド(オーバーフローコマンド)を準備し(ステップA217)、コマンド設定処理(ステップA218)を行って、特図始動口スイッチ共通処理を終了する。
また、ステップA216にて、始動口1スイッチ36aの入力でない(ステップA215;No)と判定された場合は、ステップA217〜A218をスキップして当該特図始動口スイッチ共通処理を終了する。
一方、ステップA214にて、特図保留数が上限値未満である(ステップA214;Yes)と判定すると、ステップA219へ移行して更新対象の特図保留数(例えば、特図1保留数等)を更新(+1)する処理を行った後、始動口1スイッチ36a及び始動口2スイッチ37aのうち、監視対象の始動口スイッチ(例えば、始動口1スイッチ36a等)の飾り特図保留数コマンド(MODE)を準備した後(ステップA220)、特図保留数に対応する飾り特図保留数コマンド(ACTION)を準備して(ステップA221)、コマンド設定処理(ステップA222)を行う。
それから、特図保留数に対応する乱数セーブ領域のアドレスを算出する処理(ステップA223)を行った後、算出したアドレスを用いて大当り乱数をRWMの乱数セーブ領域にセーブする(ステップA224)。
その後、予めROM内に記憶されている始動口スイッチごとの更新エラーフラグの状態(0または1)とロードアドレスとの対応を示すテーブル(大当り図柄乱数アドレステーブル)を取得する(ステップA225)。そして、該テーブルより、更新エラーフラグの状態(0または1)に対応したロードアドレスを取得する(ステップA226)。そして、取得したロードアドレスに格納されている値を大当り図柄乱数として大当り図柄乱数をRWMの乱数セーブ領域にセーブする(ステップA227)。大当り図柄乱数アドレステーブルには、更新エラーフラグの「0」に対応して乱数生成回路151内の乱数カウンタ513のアドレスが格納され、更新エラーフラグの「1」に対応してRAM111C(RWM)内の大当り図柄乱数領域のアドレスが格納されているため、ステップS227では、更新エラーフラグが「0」のときは乱数カウンタ513の値がセーブされ、更新エラーフラグが「1」のときはRAM111C内の大当り図柄乱数領域の値がセーブされることとなる。
次に、RWM内の変動パターン乱数1領域から変動パターン乱数1を抽出(ロード)し、抽出した値をRWMの変動パターン乱数1セーブ領域にセーブする処理(ステップA228)、RWM内の変動パターン乱数2領域から変動パターン乱数2を抽出(ロード)し、抽出した値をRWMの乱数セーブ領域にセーブする処理(ステップA229)、RWM内の変動パターン乱数3領域から変動パターン乱数3を抽出(ロード)し、抽出した値をRWMの乱数セーブ領域にセーブする処理(ステップA230)を行う。
続いて、始動口への入賞による始動記憶に基づく特図変動表示ゲームの開始タイミングより前に当該始動記憶に対応した結果関連情報の判定を行う特図保留情報判定処理(ステップA231)を実行して、特図始動口スイッチ共通処理を終了する。
なお、普図ゲートスイッチ(34a)がオンした場合にも、図10の普図ゲーム処理S59の中で、普図の当り乱数に関して上記(図13)と同様な処理により、乱数生成回路151が生成した当り乱数の取得が行われるようになっている。
以上の説明から、本出願には、始動領域および複数の入賞部が設けられた遊技領域と、前記始動領域を通過する遊技球を検出する始動入賞検出手段と、前記遊技領域における入賞部への入賞に応じて遊技価値を付与し、前記始動領域への遊技球の通過に応じて補助遊技を実行し、前記補助遊技が特別な結果になった場合に遊技者に特典を付与する遊技制御手段とを備えた遊技機において、
前記遊技制御手段は、所定の周期のクロック信号に基づいて計数動作をするカウンタ手段と、前記遊技制御手段に入力される前記始動入賞検出手段の検出結果を示す信号が遊技球の入賞検出状態に変化したことに基づいて前記カウンタ手段が計数したカウンタ値を取り込んで保持するカウンタ値保持手段と、前記カウンタ値保持手段にカウンタ値が保持されているか否かを示すカウンタ値保持情報を記憶するカウンタ値保持情報記憶手段と、前記カウンタ値保持手段が保持しているカウンタ値を、前記補助遊技の制御のために取得するカウンタ値取得手段と、前記カウンタ値保持手段に取り込まれたカウンタ値が取得されるまで、前記カウンタ値保持手段が保持しているカウンタ値の変更を禁止するカウンタ値変更禁止手段と、を備え、
前記カウンタ値取得手段は、前記始動入賞検出手段の検出結果を示す信号が遊技球を検出したことを示し、かつ、前記カウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報が、前記カウンタ値保持手段にカウンタ値が保持されていること示す場合に、前記カウンタ値保持手段からカウンタ値の取得を行うようにした第1の発明が含まれていることが分かる。
そして、上記のような発明によれば、カウンタ値保持手段に不具合が発生した場合には、カウンタ値保持手段にカウンタ値が保持されていることを示すカウンタ値保持情報が記憶されないので、カウンタ値取得手段によってカウンタ値が取得されず、補助遊技が実行されないため、遊技機のメーカにおける出荷時の検査においてカウンタ値保持手段の不具合を確実に検出することができる。また、カウンタ値保持手段に取り込まれたカウンタ値が取得されるまで、前記カウンタ値保持手段が保持しているカウンタ値の変更を禁止するカウンタ値変更禁止手段を備えるため、カウンタ値保持手段が正常に機能せずに取得するべきでないカウンタ値を取得してしまうことにより、遊技の結果に影響を及ぼしてしまうことを防止することができる。
(変形例)
次に、上述実施例の変形例を、図14を用いて説明する。この変形例は、図13の特図始動口スイッチ共通処理の手順を変えたものである。
具体的には、図13のステップA209〜A212における始動口入賞信号の更新処理に代えて、乱数ステータスレジスタの状態を取得して監視対象の始動口スイッチのラッチフラグをチェックするステップA209’〜A211’を設け、当該フラグが“ラッチあり”の状態になっていた(ステップA211’:Yes)場合に、ラッチ異常コマンドを演出制御装置300へ送信する設定(ステップA232)を行うようにしたものである。ステップA209’〜A211’およびA232以外は、図13のものと同様であるので、重複した説明は省略する。
前述したように、上記実施例の乱数生成回路151の乱数制御回路510は、乱数カウンタ513から乱数ラッチレジスタ515,517,519へ乱数を格納した場合に、乱数ステータスレジスタ520の対応するラッチフラグをセット(“ラッチあり”の状態)する一方、CPUコア111Aが乱数ラッチレジスタ515,517,519へ乱数をリードした場合には、対応するラッチフラグをクリア(“ラッチなし”の状態)にするようにしている。
そのため、CPUコア111AがステップA207で乱数ラッチスレジスタの乱数をロードしたにもかかわらず、乱数ステータスレジスタの対応するラッチフラグが“ラッチあり”の状態になっていれば、乱数生成回路151が故障していると考えられる。
従って、図14のステップA211’でYesと判定した場合には、ステップA232へ移行してラッチ異常コマンドを演出制御装置300へ送信する。そして、このコマンドを受信した演出制御装置300がランプを点灯させるなどの処理を行うようにすれば、メーカにおける遊技機の検査工程で乱数生成回路151が故障している否か容易に判断することができるようになる。
なお、CPUコア111Aが乱数ラッチスレジスタの乱数をロードした場合に、直ちに乱数ステータスレジスタ520に反映されない場合も考えられるので、ステップA208とS209’との間に適当な待ち時間(ウェイト処理)を入れるようにしてもよい。
(第2実施例)
次に、図15を用いて、第2の実施例を説明する。第2の実施例は、図13の特図始動口スイッチ共通処理の手順を変えたものである。
なお、上記第1の実施例およびその変形例においては、乱数ステータスレジスタ520のビットと、始動入賞口のセンサ36a,37aの信号が入力される入力ポート122のビットとが、図7に示すような対応関係にある必要がない、つまりビットが対応していなくても実施可能である。これに対し、第2の実施例は、乱数ステータスレジスタ520のビットと、始動入賞口のセンサ36a,37aの信号が入力される入力ポート122のビットとが、図7に示すような対応関係にあることが前提となる。
第2の実施例の特図始動口スイッチ共通処理(図15)においては、図13のステップA200〜A25における、監視対象の始動口入賞信号と乱数ステータスレジスタ520の状態を取得して監視対象の始動口スイッチのラッチフラグをチェックする処理に代えて、始動口1および始動口2のセンサ(スイッチ)からの信号が入力される入力ポート1(図3の122)の状態を取得する処理(ステップA200’)と、乱数ステータスレジスタ520の状態を取得する処理(ステップA203’)と、入力ポート1の入力状態を示すデータ(8ビット)と乱数ステータスレジスタ520の値(8ビット)との論理積を算出する処理(ステップA204’)と、算出されたデータに基づいて監視対象の始動口が対応されたビットがオン(=1)であるか否か判定するステップA205’を設け、当該ビットがオン(=1)である(ステップA205’:Yes)場合に、ステップA206へ移行するようにしたものである。
なお、ステップA206以降の処理は、図13のものと同様であるので、重複した説明は省略する。
第2の実施例の特図始動口スイッチ共通処理(図15)においては、上記のような処理(A209’〜A211’)を行うことにより、第1の実施例およびその変形例に比べて、各始動入賞口への入賞が発生しているかの判定処理を簡略化することができ、CPUコア111Aの負担を軽くするとともに判定のためのプログラムを簡素化することができるという利点がある。
(第3実施例)
次に、図16〜図18を用いて第3の実施例を説明する。
第3実施例は、遊技用マイコン111によって、自身に入力される始動入賞信号(疑似始動入賞信号)を強制的に発生できるように構成した。つまり、このような疑似始動入賞信号を発生する機能を設けることによって、例えば遊技機の製造ラインの検査工程で実際に始動口へ遊技球を入賞させることなく、プログラムで始動入賞信号を入力させることで検査の効率化を図ることができるようにしたものである。
図16は、CPUコア111Aや入力ポート122などが実装された遊技制御装置100としての主制御基板の要部の具体的な構成例を示した回路図である。
図16において、符号36a,37a……38aが付されているのが近接スイッチを使用した始動入賞口36,37に設けられた始動口スイッチや変動入賞装置38に設けられた入賞球検出スイッチ、80は中継端子基板であり、各球検出スイッチ36a,37a……38aは各々独立したケーブル71a,71b,……71hによって中継端子基板80を経由して遊技制御装置100に接続されている。近接スイッチがオープンコレクタ出力であるため、ケーブル71a,71b,……71hの終端には、プルアップ抵抗PR1が接続されている。なお、図示しないが、各スイッチと中継端子基板80との間および中継端子基板80と遊技制御装置100との間にはコネクタが設けられる。
この実施例では、球検出スイッチ36a,37a……38aの信号は、近接スイッチ用インタフェースチップ(近接I/F)121に入力され、プリント配線などからなる信号線72a,72b……72hを介して入力ポート122へ入力される。入力ポート122には、型番74HC244のような汎用ICを使用することができる。また、近接I/F121もオープンコレクタ出力であるため、信号線72a,72b……72hの終端には、プルアップ抵抗PR2が接続されている。
また、近接I/F121の出力のうち始動口1と始動口2の検出信号(Y0,Y1)は、インバータ91a,91bを介して遊技用マイコン111の外部入力端子DET0,DET1に入力されている。
さらに、この実施例の遊技制御装置100には、遊技用マイコン111の外部入力端子DET0,DET1に入力する疑似始動入賞信号を発生させるための強制回路114が設けられている。強制回路114は、例えば出力ポート131の出力端子Q1,Q2にベース端子が接続されたトランジスタ92a,92bと、該トランジスタ92a,92bのコレクタ端子とインバータ91a,91bの出力端子(遊技用マイコン111の外部入力端子DET0,DET1)との間に接続された抵抗Ra,Rbとから構成されている。インバータ91aと91bは、図3に示されている反転回路112に相当する。
なお、出力ポート122には、型番74HC273のような汎用ICを使用することができる。抵抗Ra,Rbは、インバータ91a,91bの出力端子と、トランジスタ92a,92bのコレクタおよび遊技用マイコン111の外部入力端子DET0,DET1の接続ノードとの間に接続してもよい。
近接スイッチ用のインタフェースチップ(近接I/F)121の出力は、始動口1と始動口2の検出信号がない状態ではローレベル(接地電位に近い電位)にされるため、そのときインバータ91a,91bの出力はハイレベル(電源電圧Vccに近い電位)である。そのため、遊技用マイコン111が出力ポート131の出力端子Q0,Q1をハイレベルにするようなデータを、データバス140を介して出力ポート131へ供給すると、トランジスタ92a,92bがオン状態となりコレクタ電流が流れて、遊技用マイコン111の外部入力端子DET0,DET1がローレベルとなる。つまり、疑似始動入賞信号が入力されたこととなる。なお、トランジスタ92a,92bは、1つずつオン状態にしても良いが、同時にオンさせるようにしても良い。また、論理は逆になるが、強制回路114は、インバータ91a,91bの出力側でなく、近接I/F121とインバータ91a,91bとの間に設けることも可能である。
図17には、上記第3実施例を適用した場合に、遊技制御装置100の遊技用マイコン111によって実行されるメイン処理のフローチャート(後半)が示されている。なお、メイン処理のフローチャートの前半は、第1の実施例におけるメイン処理のフローチャート(図8)と同じであるので、図示を省略する。
図17のフローチャートと図9のフローチャートとの違いは、図9のフローチャートにおいてはCTCを起動する処理ステップS29後で行う乱数回路の起動設定処理ステップS30を、図17のフローチャートではステップS29のCTC起動処理の前に実行すると共に、該CTC起動処理後に乱数回路確認処理ステップS44を行う点にある。
この乱数回路確認処理ステップS44が、上記強制回路114を使用した疑似始動入賞信号発生に関わる処理であり、詳細な処理手順の一例が図18に示されている。
このように、乱数回路確認処理をメイン処理の中で行うようにすることで、電源投入ごとにこの乱数回路が正常か否かの確認が可能となり、異常が検出されるとステップS37へ移行して停電検出後と同じ処理を実行することで、通常の遊技制御処理が実行されないようにすることができる。
図18の乱数回路確認処理においては、先ず出力ポート131に、前記強制回路114のトランジスタ92a,92bをオンさせるデータ(図18では“00000011”)を設定して、遊技用マイコン111の外部入力端子DET0,DET1に入力される疑似始動信号0と疑似始動信号1をローレベル“L”に変化させる(ステップS441)。
そして、次のステップS442で、適当なウェイト時間(例えば256クロック以上)を経過するのを待って、ステップS443へ進み、乱数生成回路151内の乱数ステータスレジスタ520の状態(値)を取得する。遊技用マイコン111の外部入力端子DET0,DET1がローレベルにされると、前述したように、乱数制御回路522が乱数カウンタ513の値を対応する乱数ラッチレジスタ515,517へ格納(同一の乱数値の場合もある)し、乱数ステータスレジスタ520の対応するビットのフラグをラッチ禁止状態である“1”にする。
それから、乱数ステータスレジスタ520の値が“乱数ラッチあり”状態すなわち“00000011”であるか否か判定する(ステップS444)。ここで、“乱数ラッチあり”状態でない(ステップS444;No)と判定すると、ステップS454へジャンプして、乱数ステータスレジスタの異常を知らせるコマンドを演出制御装置300へ送信設定を行ってから、符号「3」に従って、図17のステップS37へ移行し、停電検出後と同じ処理(ステップS37〜S43)を実行して待機状態となる。
また、ステップS444で、“乱数ラッチあり”状態である(=Yes)と判定すると、ステップS445へ進んで、乱数ラッチレジスタ515(ラッチ1レジスタ)の値を取得しCPU内のRAM111Cの所定領域に記憶する。続いて、乱数ラッチレジスタ517(ラッチ2レジスタ)の値を取得しRAM111Cに記憶する。CPUが乱数生成回路151内の乱数ラッチレジスタ515,517の値を読み込んでRAMに記憶すると、前述したように乱数制御回路522が乱数ステータスレジスタ520の対応するビットのフラグをラッチ許可状態である“0”にする。
その後、ステップS447へ進み、乱数生成回路151内の乱数ステータスレジスタ520の状態(値)を取得する。そして、乱数ステータスレジスタ520の値が“乱数ラッチなし”状態すなわち“00000000”であるか否か判定する(ステップS448)。ここで、“乱数ラッチなし”状態でない(ステップS448;No)と判定すると、ステップS454へジャンプして、乱数ステータスレジスタの異常を知らせるコマンドを演出制御装置300へ送信設定を行ってから、符号「3」に従って、図17のステップS37へ移行し、停電検出後と同じ処理(ステップS37〜S43)を実行して待機状態となる。
また、ステップS448で、“乱数ラッチなし”状態である(=Yes)と判定すると、ステップS449へ進んで、再び強制回路114のトランジスタ92a,92bをオンさせて、遊技用マイコン111の外部入力端子DET0,DET1に入力される疑似始動信号0と疑似始動信号1をローレベル“L”に変化させるように出力ポート131を設定する。
その後、乱数ラッチレジスタ515(ラッチ1レジスタ)の値を取得し、続いて、乱数ラッチレジスタ517(ラッチ2レジスタ)の値を取得する(ステップS450,S451)。そして、取得した値と既にRAMに記憶されている値とを比較して、一致している否か判定する(ステップS452)。
ここで、一致していない(ステップS452;No)と判定すると、ステップS449へ戻って上記処理を繰り返す。稀に、乱数生成回路151において同一の乱数値が取得される場合があるからである。また、仮に、乱数生成回路151が故障していて同一の乱数値が取得され続けると、ステップS449〜S452のループから抜けることができないので、次のステップS453の乱数確認完了コマンドの送信を受けて、例えば演出制御装置300が所定のランプが点灯させる処理が実行されないことで、検査工程においては、乱数生成回路151に異常があることを見つけることができる。
また、ステップS452で、取得した値と既にRAMに記憶されている値が一致している(=Yes)と判定すると、ステップS453へ進んで、乱数確認完了コマンドを演出制御装置300へ送信する設定を行って、乱数回路確認処理を終了する。電源投入時に毎回上記処理を実行して、正常であるとステップS453の乱数確認完了コマンドの送信が行われ、それを受けて演出制御装置300が所定のランプが点灯させることで、遊技店の係員に正常であることを分からせることができる。
前記第2実施例の説明から、本出願には、始動領域および複数の入賞部が設けられた遊技領域と、前記始動領域を通過する遊技球を検出する始動入賞検出手段と、前記遊技領域における入賞部への入賞に応じて遊技価値を付与し、前記始動領域への遊技球の通過に応じて補助遊技を実行し、前記補助遊技が特別な結果になった場合に遊技者に特典を付与する遊技制御手段と、を備えた遊技機において、
前記遊技制御手段からの指示に基づいて、入力された複数の信号の情報を前記遊技制御手段に一括して送出する入力ポート回路を備え、
前記遊技制御手段は、所定の周期のクロック信号に基づいて計数動作をするカウンタ手段と、前記遊技制御手段に入力される前記始動入賞検出手段の検出結果を示す信号が遊技球の入賞検出状態に変化したことに基づいて前記カウンタ手段が計数したカウンタ値を取り込んで保持するカウンタ値保持手段と、前記カウンタ値保持手段にカウンタ値が保持されているか否かを示すカウンタ値保持情報を記憶するカウンタ値保持情報記憶手段と、前記始動入賞検出手段の検出結果を示す信号が遊技球を検出したことを示し、かつ、前記カウンタ値保持情報記憶手段に前記カウンタ値保持手段にカウンタ値を保持したことを示す情報が記憶されている場合に乱数取得条件が成立したと判定し、前記カウンタ値保持手段が保持しているカウンタ値を前記補助遊技の制御のために取得するカウンタ値取得手段と、前記カウンタ値保持手段に取り込まれたカウンタ値が取得されるまで、前記カウンタ値保持手段が保持しているカウンタ値の変更を禁止するカウンタ値変更禁止手段と、を備え、
前記カウンタ値保持情報記憶手段は、複数ビットで構成されるとともに、前記複数ビットのうちの1ビットに前記カウンタ値保持情報が割り当てられ、
前記始動入賞検出手段の検出結果を示す信号が、前記入力ポート回路において、前記カウンタ値保持情報が割り当てられたビットと同一のビットに入力されるように接続がなされ、
前記カウンタ値取得手段は、前記入力ポート回路から送出された前記始動入賞検出手段の検出結果を含む情報と、前記カウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報とで所定の論理演算を行い、該演算結果に基づいて前記乱数取得条件が成立したか否かを判定し、該判定により乱数取得条件が成立した場合に前記カウンタ値保持手段からのカウンタ値の取得を行うようにした第2の発明が含まれていることが分かる。
そして、上記のような発明によれば、カウンタ値取得手段は入力ポート回路から送出された始動入賞検出手段の検出結果を含む情報とカウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報とで所定の論理演算を行い、該演算結果に基づいて乱数取得条件が成立したか否かを判定し、乱数取得条件が成立したと判定した場合にカウンタ値保持手段からのカウンタ値の取得を行うので、カウンタ値保持手段に不具合が発生した場合にはカウンタ値保持手段からカウンタ値が取得されず補助遊技が実行されないため、遊技機のメーカにおける出荷時の検査においてカウンタ値保持手段の不具合を確実に検出することができる。
また、カウンタ値保持手段が正常に機能せずに取得するべきでないカウンタ値を取得してしまうことにより、遊技の結果に意図しない影響を及ぼしてしまうのを防止できる。さらに、始動入賞検出手段の検出結果を示す信号が、入力ポート回路において、カウンタ値保持情報が割り当てられたビットと同一のビットに入力されるように接続したので、乱数取得条件が成立したか否かの判定処理を簡略化することができ、CPUの負担を軽くするとともに判定を行うためのプログラムを簡素化することができる。
また、前記変形例の説明より、本出願には、上記第1及び第2の発明において、
遊技機において発生した異常を報知する異常報知手段を備え、
前記カウンタ値保持情報記憶手段には、
前記カウンタ値保持手段にカウンタ値が保持されると前記カウンタ値保持手段にカウンタ値が保持されていることを示す情報が記憶され、
前記カウンタ値保持手段にカウンタ値が保持されていることを示す情報が記憶されている場合に、前記遊技制御手段によって前記カウンタ値保持手段に保持されているカウンタ値の取得が行われると、前記カウンタ値保持手段にカウンタ値が保持されていないことを示す情報が記憶され、
前記カウンタ値取得手段は、
前記始動入賞検出手段が遊技球を検出した場合に、前記カウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報を参照し、
前記カウンタ値保持情報が前記カウンタ値保持手段にカウンタ値が保持されていないことを示す場合に、前記異常報知手段が異常報知をするように指示する設定を行うようにした発明が含まれていることが分かる。
そして、上記のような発明によれば、始動入賞検出手段が遊技球を検出する毎に、カウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報を参照してカウンタ値保持手段が正常に機能しているか確認し、カウンタ値保持手段に異常が発生した場合には、発生した異常を報知する設定を行うようにしているので、カウンタ値保持手段の異常を早期に発見することができる。
また、本出願には、上記発明において、前記カウンタ値取得手段は、前記カウンタ値保持手段からカウンタ値の取得を行った後、前記カウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報を参照し、前記カウンタ値保持情報が前記カウンタ値保持手段にカウンタ値が保持されていること示す場合に、前記異常報知手段が異常報知をするように指示する設定を行うようにした発明が含まれている。
そして、かかる発明によれば、カウンタ値取得手段がカウンタ値保持手段からカウンタ値の取得する毎に、カウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報を参照してカウンタ値保持手段が正常に機能しているか確認し、カウンタ値保持手段に異常が発生した場合には、発生した異常を報知する設定を行うようにしているので、カウンタ値保持手段の異常を早期に発見することができる。
さらに、前記第3実施例の説明から、本出願には、上記発明において、前記遊技制御手段から所定の信号が出力されると、前記始動入賞検出手段の検出状態に関係なく、該始動入賞検出手段の検出結果を示す信号を遊技球の入賞検出状態に変化させる信号強制手段を備え、前記遊技制御手段は、前記補助遊技に係る制御を開始させる前に前記所定の信号を出力するとともに、前記カウンタ値取得手段により前記カウンタ値保持手段からカウンタ値を取得し、前記カウンタ値を取得する前と前記カウンタ値を取得した後で、前記カウンタ値保持情報記憶手段に記憶されているカウンタ値保持情報が、前記カウンタ値保持手段にカウンタ値が保持されていることを示す情報から、前記カウンタ値保持手段にカウンタ値が保持されていないこと示す情報に変化することを確認し、その後、前記補助遊技に係る制御を実行するようにした発明が含まれていることが分かる。
そして、かかる発明によれば、始動入賞検出手段の検出結果を示す信号を遊技球の入賞検出状態に変化させる強制手段を設けたことで、より確実にカウンタ値保持手段が正常に機能している否かを判断することができる。また、カウンタ値保持手段が正常に機能していることを確認した後に、補助遊技に係る制御を実行するようにしたので、カウンタ値保持手段の不具合によって、取得するべきでないカウンタ値を取得してしまうことにより、遊技の結果に意図しない影響を及ぼしてしまうことを防止することができる。
また、本出願には、上記発明において、前記遊技制御手段は、異なるタイミングで複数回前記所定の信号を出力して、前記カウンタ値取得手段により複数のカウンタ値を取得し、該取得した複数のカウンタ値が互いに異なるか否かの判定を実行可能であり、前記カウンタ値取得手段により取得したカウンタ値が、前回取得したカウンタ値と異なると判定されるまで、前記所定の信号の出力およびカウンタ値の取得と、取得したカウンタ値の判定を繰り返し行い、前記判定により取得した複数のカウンタ値が互いに異なると判定された場合に、前記補助遊技に係る制御を実行するようにした発明が含まれている。
そして、かかる発明によれば、取得した複数のカウンタ値が互いに異なると判定された場合、つまり、カウンタ値保持手段が正常にカウンタ値を取り込んで保持していることを確認した後に、補助遊技に係る制御を実行するようにしたので、カウンタ値保持手段の不具合によって、取得するべきでないカウンタ値を取得してしまうことにより、遊技の結果に意図しない影響を及ぼしてしまうのをより確実に防止することができる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、今回開示した実施形態は、全ての点で例示であって制限的なものではない。例えば、前記実施形態では、補助遊技としての変動表示ゲームの結果を判定するための乱数値を生成する乱数生成回路が遊技用マイクロコンピュータに内蔵されている場合について説明したが、乱数生成回路が遊技用マイクロコンピュータの外部回路として設けられる場合にも適用することができる。
また、前記実施形態では、乱数生成回路によって生成する乱数として変動表示ゲームが特定の停止態様となるか否か決定するための大当り乱数を想定して説明したが、乱数生成回路によって生成する乱数は大当り乱数に限定されず、大当り図柄乱数や普図当り判定用の乱数や変動パターン選択用の乱数、さらには変動表示ゲーム以外の遊技に使用する乱数であっても良い。
さらに、前記実施形態では、主として本発明を、パチンコ遊技機に適用したものを説明したが、本発明はこのようなパチンコ遊技機に限定されず、アレンジボール遊技機、雀球遊技機、及びスロットマシンなどの遊技機にも適用可能である。
10 遊技機
30 遊技盤
32 遊技領域
36 始動入賞口(始動領域:第1始動口)
37 普通変動入賞装置(始動領域:第2始動口)
36a,37b 始動口スイッチ(始動入賞検出手段)
100 遊技制御装置
110 遊技用マイクロコンピュータ(遊技制御手段、カウンタ値取得手段)
114 強制回路(信号強制手段)
131 入力ポート回路
151 乱数生成回路
510 乱数制御回路(カウンタ値変更禁止手段)
512 乱数カウンタ回路(カウンタ手段)
515,517,519 乱数ラッチレジスタ(カウンタ値保持手段)
520 乱数ステータスレジスタ(カウンタ値保持情報記憶手段)
300 演出制御装置(異常報知手段)

Claims (1)

  1. 始動条件の成立に伴い遊技を実行し、該遊技の結果態様が特別な結果態様となった場合に遊技者に特典を付与する遊技制御手段を備えた遊技機において、
    前記遊技制御手段は、
    所定の周期のクロック信号に基づいて乱数値を生成する乱数生成手段と、
    所定の乱数取得条件の成立に基づいて前記乱数生成手段が生成した乱数値を取り込んで保持する乱数値保持手段と、
    前記乱数値保持手段に乱数値が保持されているか否かを示す乱数値保持情報を記憶する乱数値保持情報記憶手段と、
    前記乱数値保持手段が保持している乱数値を、前記遊技の制御のために取得する乱数値取得手段と、を備え、
    前記乱数値保持情報記憶手段には、前記乱数値保持情報として前記乱数値保持手段に乱数値が保持されていることを示す情報が記憶されている場合に、前記遊技制御手段によって前記乱数値保持手段に保持されている乱数値の取得が行われると、前記乱数値保持情報として前記乱数値保持手段に乱数値が保持されていないことを示す情報が記憶され、
    前記遊技制御手段は、
    前記始動条件の成立に対応して前記乱数値保持手段から乱数値の取得を行った後、前記乱数値保持情報記憶手段に記憶されている前記乱数値保持情報を参照し、
    前記乱数値保持情報として前記乱数値保持手段に乱数値が保持されていることを示す情報が記憶されている場合に、異常報知を行うための制御を行うようにしたことを特徴とする遊技機。
JP2011136862A 2011-06-21 2011-06-21 遊技機 Expired - Fee Related JP5799472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011136862A JP5799472B2 (ja) 2011-06-21 2011-06-21 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011136862A JP5799472B2 (ja) 2011-06-21 2011-06-21 遊技機

Publications (2)

Publication Number Publication Date
JP2013000473A JP2013000473A (ja) 2013-01-07
JP5799472B2 true JP5799472B2 (ja) 2015-10-28

Family

ID=47669667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011136862A Expired - Fee Related JP5799472B2 (ja) 2011-06-21 2011-06-21 遊技機

Country Status (1)

Country Link
JP (1) JP5799472B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6286787B2 (ja) * 2013-05-16 2018-03-07 株式会社ソフイア 遊技機
JP6192515B2 (ja) * 2013-05-16 2017-09-06 株式会社ソフイア 遊技機
JP6192514B2 (ja) * 2013-05-16 2017-09-06 株式会社ソフイア 遊技機
JP6232573B2 (ja) * 2013-05-16 2017-11-22 株式会社ソフイア 遊技機
JP6192513B2 (ja) * 2013-05-16 2017-09-06 株式会社ソフイア 遊技機
JP6446637B2 (ja) * 2013-11-28 2019-01-09 株式会社ソフイア 遊技機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4664999B2 (ja) * 2008-02-07 2011-04-06 株式会社大都技研 遊技台
JP2009225942A (ja) * 2008-03-21 2009-10-08 Sankyo Co Ltd 遊技機
JP4528864B2 (ja) * 2008-06-10 2010-08-25 株式会社大都技研 遊技台
JP5393228B2 (ja) * 2009-04-13 2014-01-22 株式会社三共 遊技機
JP5540259B2 (ja) * 2009-05-20 2014-07-02 株式会社ソフイア 遊技機
JP5215335B2 (ja) * 2010-02-16 2013-06-19 京楽産業.株式会社 パチンコ遊技機

Also Published As

Publication number Publication date
JP2013000473A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
JP5572829B2 (ja) 遊技機
JP5989352B2 (ja) 遊技機
JP5799472B2 (ja) 遊技機
JP5807250B2 (ja) 遊技機
JP5906219B2 (ja) 遊技機
JP5555959B2 (ja) 遊技機
JP2012245041A (ja) 遊技機
JP6040407B2 (ja) 遊技機
JP5451583B2 (ja) 遊技機
JP2012200426A (ja) 遊技機および遊技システム
JP2011087607A (ja) 遊技機
JP2013000472A (ja) 遊技機
JP5573589B2 (ja) 遊技機
JP5800065B2 (ja) 遊技機
JP5298315B2 (ja) 遊技機
JP5876741B2 (ja) 遊技機
JP7148051B2 (ja) 遊技機
JP5874092B2 (ja) 遊技機
JP5560428B2 (ja) 遊技機
JP2015221329A (ja) 遊技機
JP5989351B2 (ja) 遊技機
JP5876742B2 (ja) 遊技機
JP5883281B2 (ja) 遊技機
JP5555958B2 (ja) 遊技機
JP2013158580A (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140801

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150807

R150 Certificate of patent or registration of utility model

Ref document number: 5799472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees