JP5555958B2 - 遊技機 - Google Patents

Description

本発明は、カウンタ値を循環して更新する乱数生成手段を備え、乱数生成手段が生成したカウンタ値を乱数として遊技制御に利用する遊技機に関する。

従来から、遊技球を使用した遊技機としてのパチンコ遊技機では、遊技盤上の遊技領域に始動入賞口と称される入賞口を設け、この始動入賞口への打球の入賞に基づいて乱数を取得して当選の判定を行い、この当選結果に基づいて遊技者に所定の利益（たとえば、いわゆる大当り遊技）を提供するようにした遊技機が広く普及している。
乱数を遊技制御に利用するこの種の遊技機には、乱数を生成する手段として所定周期でカウント動作を行う複数の乱数カウンタを備え、任意のタイミングでそれら乱数カウンタがカウントしていたカウンタ値を取得し、それらのカウンタ値を乱数として利用するものがある。

具体的には、Ｍ個のカウンタ値を所定周期のクロック信号で０からＭ−１までカウントしその後「０」に戻って再びカウントを続ける循環更新方式の第１乱数生成手段（乱数カウンタ）と、Ｎ個（Ｍ≠Ｎ）のカウンタ値を所定周期のクロック信号で０からＮ−１までカウントしその後「０」に戻って再びカウントを続ける第２乱数生成手段（乱数カウンタ）とを備える。そして、遊技球が始動入賞口のような所定の入賞口に入賞したタイミングで第１及び第２の乱数カウンタによる両カウンタ値を乱数として取得し、取得した各乱数を利用して遊技の制御に関する判定（抽選）を行っていた（例えば、特許文献１参照）。

特開２００８−２１２７３１号公報

ところで、上記先願発明においては、第１乱数生成手段と第２乱数生成手段を同時に起動すると、第１乱数生成手段によるカウント値が一巡する間のカウント回数（即ち、「Ｍ」回）と、第２乱数生成手段によるカウント値が一巡する間のカウント回数（即ち、「Ｎ」回）との最小公倍数（ＬＣＭ（Ｍ，Ｎ））のカウント動作を行った時点で、両カウンタ値は起動時の状態に戻る。即ち、第１と第２乱数生成手段は、最小公倍数（ＬＣＭ（Ｍ，Ｎ））に相当する周期で同期するカウント動作を行うこととなる。

そのため、第１と第２の乱数生成手段のカウンタ値の最小公倍数（ＬＣＭ（Ｍ，Ｎ））が小さいものでは、比較的短い周期で第１と第２の乱数生成手段のカウンタ値が同期する。このとき、第１及び第２の乱数生成手段のカウント回数（「Ｍ」「Ｎ」）の設定の仕方によっては、第１及び第２の乱数生成手段のカウンタ値の取り得る値の組み合わせに偏りが発生する。すなわち、発生しない組み合わせがあったり、頻繁に発生する組み合わせがあったりして、遊技の一様性が低下するという課題があった。

本発明は、上記事情に鑑みてなされたもので、遊技制御に使用する複数の乱数を生成する乱数生成手段を備え、生成される複数の乱数間に相関がないようにして複数の乱数カウンタ値の組み合わせに偏りが発生するのを防止し、遊技の一様性を確保することが可能な遊技機を提供することを目的とする。

上記課題を解決するため、請求項１に記載の発明は、
遊技領域に設けた始動領域への遊技球入賞により変動表示遊技を実行し、該変動表示遊技が特定の結果態様となる場合に、遊技者に遊技価値を付与する特別遊技状態を発生可能な遊技機において、
画像を表示可能な表示装置と、
前記変動表示遊技が実行され、複数種類の図柄が表現可能な表示器と、
遊技を統括的に制御するとともに、少なくとも前記表示器を制御する遊技制御装置と、
前記遊技制御装置からの指示に基づいて、前記表示器で実行される変動表示遊技と同期させて、前記表示装置にて装飾図柄を用いた変動表示を制御する表示制御装置と、を備え、
前記遊技制御装置は、
第１カウンタ値を更新し、複数種類の前記変動表示の演出パターンをグルーピングした複数の変動パターングループから１つを選択するために用いられる第１乱数値を生成する第１乱数生成手段と、
第２カウンタ値を更新し、前記第１乱数値に基づいて選択された変動パターングループから前記表示装置で実行される前記変動表示の演出パターンを決定するために用いられる第２乱数値を生成する第２乱数生成手段と、
第３カウンタ値を更新し、前記特別遊技状態の終了後に前記特別遊技状態の発生確率を高確率にする確率変動状態を発生させるか否かの抽選に用いられる第３乱数値を生成する第３乱数生成手段と、を備え、
第１乱数生成手段で更新される第１カウンタ値の一巡に要する総数をＮａ、第１カウンタ値の更新間隔をＴａ、第２乱数生成手段で更新される第２カウンタ値の一巡に要する総数をＮｂ、第２カウンタ値の更新間隔をＴｂ、第３乱数生成手段で更新される第３カウンタ値の一巡に要する総数をＮｃ、第３カウンタ値の更新間隔をＴｃとし、
第１カウンタ値の更新間隔Ｔａと第３カウンタ値の更新間隔Ｔｃとの比Ｔａ／ＴｃをＫａｃ、
ＰａをＮａと互いに素となる整数、ＰｃをＮｃと互いに素となる整数としたとき、
第１及び第３乱数生成手段は、
Ｋａｃ＝Ｎａ／ＰｃまたはＫａｃ＝Ｐａ／Ｎｃ
であり、かつ、
Ｐａ≦Ｎｃ，Ｐｃ≦Ｎａ
を満たす第１及び第３カウンタ値の総数Ｎａ、Ｎｃと、第１及び第３カウンタ値の更新間隔Ｔａ、Ｔｃとに基づいて、第１及び第３カウンタ値の更新を行い、
第２カウンタ値の更新間隔Ｔｂと第３カウンタ値の更新間隔Ｔｃとの比Ｔｂ／ＴｃをＫｂｃ、
ＰｂをＮｂと互いに素となる整数、ＰｃをＮｃと互いに素となる整数としたとき、
第２及び第３乱数生成手段は、
Ｋｂｃ＝Ｎｂ／ＰｃまたはＫｂｃ＝Ｐｂ／Ｎｃ
であり、かつ、
Ｐｂ≦Ｎｃ，Ｐｃ≦Ｎｂ
を満たす第２及び第３カウンタ値の総数Ｎｂ、Ｎｃと、第２及び第３カウンタ値の更新間隔Ｔｂ、Ｔｃとに基づいて、第２及び第３カウンタ値の更新を行い、
第３乱数生成手段で更新される第３カウンタ値の総数は、「２」および「５」のみを素因数として含む数、又は、「２」のみを素因数として含む数、又は、「５」のみを素因数として含む数とした。

請求項１に記載の発明によれば、第１乱数生成手段により生成される第１カウンタ値（変動パターン乱数１）と第３乱数生成手段により生成される第３カウンタ値（大当り図柄乱数）との間に相関がなくなり、第１カウンタ値と第３カウンタ値の取り得る値の組み合わせに偏りが発生しないとともに、第２乱数生成手段により生成される第２カウンタ値（変動パターン乱数２）と第３乱数生成手段により生成される第３カウンタ値（大当り図柄乱数）との間に相関がなくなり、第２カウンタ値と第３カウンタ値の取り得る値の組み合わせに偏りが発生しないため、変動表示遊技の一様性を確保することができる。

請求項２に記載の発明は、請求項１に記載の遊技機において、
前記遊技制御装置は、
所定の遊技プログラムに基づいて遊技制御を実行する演算処理装置を備え、
前記演算処理装置は、
当該演算処理装置であることを識別可能な個体識別情報が記憶される個体識別情報記憶部と、
前記個体識別情報記憶部に記憶された前記個体識別情報を遊技機外の外部装置に送信する個体情報送信手段と、を備え、
前記第２カウンタ値が一巡したか否かの監視を行い、前記第２カウンタ値が一巡したことを条件に前記個体識別情報記憶部に記憶された前記個体識別情報を遊技機外の外部装置に送信することを特徴とする。

請求項２に記載の発明によれば、第２カウンタ値が一巡する毎に個体識別情報（チップＩＤ）を遊技機の外部に送信するようにしたので、第２カウンタ値が適切な周期で更新されているか否かを監視することで、プログラムの誤動作等で乱数カウンタ値の組み合わせに偏りが発生しているか否かを検出することができ、偏りが発生している場合にはリセットをかけるなどして偏らないようにすることにより、遊技の一様性を確保することができる。
また、情報収集端末や管理装置のような遊技機外の外部装置は、第２カウンタ値が一巡する毎に送信される個体識別情報（チップＩＤ）に基づいて、所定の周期で定期的に送られて来ているか判定することで、乱数生成回路が正常に更新されているか監視することができ、基板交換などの不正行為や故障を発見し易くなる。

本発明によれば、遊技制御に使用する複数の乱数を生成する乱数生成手段を備え、生成される複数の乱数間に相関がないようにして複数の乱数カウンタ値の組み合わせに偏りが発生するのを防止し、遊技の一様性を確保することが可能な遊技機を実現することができるという効果がある。

本発明に係る遊技機を適用したパチンコ遊技機を備えた遊技装置の一実施形態を示す正面図である。 実施形態の遊技機の裏面の構成例を示す背面図である。 実施形態の遊技機における遊技盤の実施例を示す正面図である。 実施形態の遊技機の裏面に設けられる制御システムの構成例を示すブロック図である。 図４の制御システムの遊技制御装置を構成する遊技用マイクロコンピュータの構成例を示すブロック図である。 図５の遊技用マイクロコンピュータに設けられた第１乱数生成回路およびクロックジェネレータの構成例を示すブロック図である。 図６の第１乱数生成回路の乱数更新コントローラ（更新制御手段）によって行われる乱数更新制御の具体的な手順の前半部分を示すフローチャートである。 図６の乱数生成回路の乱数更新コントローラ（更新制御手段）によって行われる乱数更新制御の具体的な手順の後半部分を示すフローチャートである。 図５の遊技用マイクロコンピュータに設けられた第２乱数生成回路およびクロックジェネレータの構成例を示すブロック図である。 図９の第２乱数生成回路におけるカウンタ回路の更新タイミングとカウンタ値のラッチタイミングとの関係を示すタイミングチャートである。 図９の第２乱数生成回路の乱数更新コントローラによって行われるラッチレジスタの保持制御の具体的な手順を示すフローチャートである。 図９の第２乱数生成回路の乱数更新コントローラによって行われるラッチデータ読込み時制御の具体的な手順を示すフローチャートである。 遊技制御装置の遊技用マイクロコンピュータによって実行される遊技制御のうちメイン処理の具体的な手順の一例の前半部分を示すフローチャートである。 遊技制御装置の遊技用マイクロコンピュータによって実行される遊技制御のうちメイン処理の具体的な手順の一例の後半部分を示すフローチャートである。 遊技制御装置の遊技用マイクロコンピュータによって実行される遊技制御のうちタイマ割込み処理の具体的な手順の一例を示すフローチャートである。 図１５のタイマ割込み処理中に実行される特図ゲーム処理の具体的な手順の一例を示すフローチャートである。 図１６の特図ゲーム処理中に実行される始動口ＳＷ２監視処理の具体的な手順の一例を示すフローチャートである。 図１５のタイマ割込み処理中に実行されるチップＩＤ送信処理の具体的な手順の一例を示すフローチャートである。 （Ａ）は従来の遊技制御装置において生成される大当り図柄乱数値と大当り乱数値との関係を示す説明図、（Ｂ）は第１発明の実施例の遊技制御装置において第１と第２の乱数生成回路により生成される大当り図柄乱数値と大当り乱数値との関係を示す説明図である。 第１発明の実施例の遊技制御装置において、大当り図柄乱数を０〜９の範囲に設定した場合の各乱数と当り図柄および振り分け内容との関係の一例を示す説明図である。 第１発明の実施例の遊技制御装置において、変動パターン乱数の範囲を１〜７、大当り図柄乱数の範囲を０〜９のように設定した場合における変動パターン選択テーブルの例を示す説明図である。 第１発明の実施例の遊技制御装置の第２乱数生成回路（乱数カウンタ）における有効ビット数と生成される乱数の総数との関係の一例を示す説明図である。 （Ａ）は本出願の第２発明における２つの乱数の総数と更新間隔を決定する場合の条件を示す説明図、（Ｂ）は第２の実施例において２つの乱数の総数を「５」と「７」にした場合の第１と第２の乱数生成回路により生成される大当り図柄乱数値と大当り乱数値との関係を示す説明図である。 第２の発明の実施例において２つの乱数の総数を「１０」と「１０」にし、更新間隔Ｔａ＝１０Ｔｂとした場合の第１と第２の乱数生成回路により生成される大当り図柄乱数値と大当り乱数値との関係を示す説明図である。 第２の発明の実施例において２つの乱数の総数を「１０」と「５」にし、更新間隔Ｔａ＝２Ｔｂ／５とした場合の第１と第２の乱数生成回路により生成される大当り図柄乱数値と大当り乱数値との関係を示す説明図である。 第２の発明の実施例を適用して、大当り図柄乱数および２種類の変動パターン乱数１と変動パターン乱数２を生成した場合の各乱数の関係を示す説明図である。 図２６と同様の条件で更新処理をして大当り図柄乱数および変動パターン乱数１と変動パターン乱数２を生成し変動表示ゲームの結果が外れとなる場合に使用される変動パターン選択テーブルの例を示す説明図である。 図２６と同様の条件で更新処理をして大当り図柄乱数および変動パターン乱数１と変動パターン乱数２を生成し変動表示ゲームの結果が大当りとなる場合に使用される変動パターン選択テーブルの例を示す説明図である。 第３発明の実施例の遊技制御装置の遊技用マイクロコンピュータによって実行される遊技制御のうちメイン処理の後半部分を示すフローチャートである。 第３発明の実施例のメイン処理中に実行される大当り図柄乱数更新処理の具体的な手順の一例を示すフローチャートである。 第３発明の第２実施例において遊技制御装置の遊技用マイクロコンピュータによって実行されるタイマ割込み処理の手順の一例を示すフローチャートである。 第３発明の第２実施例において遊技制御装置の遊技用マイクロコンピュータによって実行される遊技制御のうちメイン処理の後半部分を示すフローチャートである。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明の一実施形態の遊技装置の全体を示す正面図である。
本実施形態の遊技装置は、遊技者が保有する遊技媒体数（遊技球数）もしくはそれに変換可能な金銭の額等の有価価値を記憶する記憶媒体が挿入されるカードユニット７０及び実際に遊技媒体としての遊技球を使用した遊技を実行して所定数の遊技球を賞品球として払出可能な遊技機１０を備える。
遊技機１０は、本体枠（外枠）１１と前面枠１２を備え、該前面枠１２は本体枠（外枠）１１にヒンジ１３を介して開閉回動可能に組み付けられている。上記前面枠１２の前面側に形成された収納部（図示省略）に、遊技盤５０（図３参照）が収納されている。また、前面枠１２には、遊技盤５０の前面を覆うカバーガラス（透明部材）を備えたガラス枠１５が取り付けられている。

ガラス枠１５のカバーガラスの周囲には、内部にランプやＬＥＤ等からなる発光装置を備えた装飾部材１６が設けられている。ガラス枠１５の上方にも内部に発光装置を備えた照明ユニット１７が設けられている。これらの発光装置が所定の態様に従って発光されることによって、遊技の演出効果を高める装飾発光や遊技状態を示す発光がなされる。
さらに、照明ユニット１７の右側には、遊技機１０のエラー発生や前面枠１２の開放をホール店員に通知するためのエラー報知ＬＥＤ１８が設けられている。ガラス枠１２の下部左側には、音響（例えば、効果音）を発するスピーカ１９が設けられている。

前面枠１２の下部には開閉パネル２０と固定パネル３０が設けられ、開閉パネル２０には、図示しない打球発射装置に遊技球を供給する上皿２１が設けられ、該上皿２１の上縁部には、遊技者からの操作入力を受け付けるためのセレクトスイッチ２２及び操作スイッチ２３が設けられている。また、固定パネル３０には灰皿３１、下皿３２及び打球発射装置の操作部３３等が設けられている。さらに、下皿３２には、該下皿３２に貯まった遊技球を排出するための下皿球抜き機構３４が設けられている。

この実施形態の遊技装置にあっては、遊技者が上記操作部３３を回動操作することによって、打球発射装置が、上皿２１から供給される遊技球を発射する。また、遊技者がセレクトスイッチ２２を操作することによって、遊技盤の中央に設けられている表示装置６１（図３参照）における変動表示ゲームの演出内容を選択することができる。さらに、遊技者が操作スイッチ２３を操作することによって、表示装置６１で実行される変動表示ゲームにおいて、遊技者の操作を介入させた演出を行わせることができる。

上皿２１の右上部には、遊技者が遊技媒体を借り受ける際に操作する球貸ボタン２６、及び、カードユニット７０からプリペイドカードを排出させるために操作する排出ボタン２７が設けられている。また、これらのボタン２６、２７の間には、プリペイドカードの残高を表示する残高表示部２８が設けられている。
遊技機１０の左側に隣接して配置されているカードユニット７０の下部には、プリペイドカード又は会員カード等のカードが挿入可能なカード挿入口７１が設けられている。プリペイドカード又は会員カード等のカードには、当該カードの識別情報、当該カードの所有者（遊技者）の会員情報、及び残高等が記憶されている。

カード挿入口７１にプリペイドカード又は会員カード等のカードが挿入された場合、内部のカードリーダ・ライタによって、カードに記憶された情報が読み出される。そして、読み出された情報のうちカード残高が、遊技機１０の残高表示部２８及びカードユニット７０の中央付近に設けられた残高表示部７２に表示される。
残高表示部７２の上方には、紙幣を挿入可能な紙幣挿入口７３が設けられており、紙幣挿入口７３に挿入された紙幣の金額は、カードに残高として記憶される。紙幣挿入口７３の上方には、動作表示部７４が設けられている。動作表示部７４は、カードユニット７０の動作状態に対応して発光色が変化される。

次に、図２を用いて遊技機１０の裏面側の構成を説明する。図２は、本実施形態の遊技機１０の背面図である。
遊技機１０の裏面側、具体的には、前面枠１２の背部には、中央に略正方形状の開口部を有する枠状の裏機構盤４０が取り付けられている。裏機構盤４０の上部には、島設備に設けられた補給装置（図示省略）から補給された遊技球を貯留すると共に、貯留した遊技球を流下させる球貯留ユニット４１が配設されている。裏機構盤４０の側部（図２の右側）には、球貯留ユニット４１から流下してきた遊技球を、遊技機前面に配設された上皿２１及び下皿３２に払い出す球排出ユニット４２が配設されている。

裏機構盤４０の中央部には、遊技を統括的に制御する遊技制御装置１００と、遊技制御装置１００から送信される演出制御指令に基づいて変動表示ゲームの演出を制御する演出制御装置１５０とが配設され、遊技制御装置１００には、検査装置に接続される検査装置接続端子１０７が配設されている。
裏機構盤４０の下部には、遊技制御装置１００から送信されるデータに基づいて球排出ユニット４２の動作を制御する払出制御装置２００と、電源装置１６０とが配設されている。払出制御装置２００には、検査装置に接続される検査装置接続端子２１７及び払出制御装置２００に発生したエラーの種類を数字で表示するエラーナンバー表示器４３が配設されている。また、電源装置１６０の右側には、遊技機１０をカードユニット７０に接続するためのカードユニット接続端子１７０が配設されている。

次に、遊技盤５０について、図３を用いて説明する。図３は、本実施形態の遊技盤５０の正面図である。
遊技盤５０の表面には、ガイドレール５３で囲われた略円形状の遊技領域５１が形成されている。遊技領域５１は、遊技盤５０の四隅に各々設けられた樹脂製のサイドケース５２及びガイドレール５３によって構成される。
遊技領域５１には、ほぼ中央に表示装置６１を備えたセンターケース６０が配置されている。表示装置６１は、センターケース６０に設けられた凹部に、センターケース６０の前面より奥まった位置に取り付けられている。すなわち、センターケース６０は表示装置６１の表示領域の周囲を囲い、表示装置６１の表示面よりも前方へ突出するように形成されている。

表示装置６１は、例えば、ＬＣＤ（液晶表示器）、ＣＲＴ（ブラウン管）等の表示画面を有する装置で構成されている。表示画面の画像を表示可能な領域（表示領域）には、複数の識別情報（特別図柄）や特図変動表示ゲームを演出するキャラクタが表示される。表示画面は１つであるが、複数（例えば３つ）の変動表示領域を有するとみることができ、各変動表示領域には、識別情報として割り当てられた特別図柄が変動表示（可変表示）して特図変動表示ゲームが行われる。その他、表示画面には遊技の進行に基づく画像（例えば、大当り表示、ファンファーレ表示、エンディング表示等）が表示される。
センターケース６０の左側には、普通図柄始動ゲート５４が設けられている。センターケース６０の左下側には、三つの一般入賞口５５が配置され、センターケース６０の右下側には、一つの一般入賞口５５が配置されている。また、センターケース６０の下側には、始動入賞口５６が、またその直下には開閉可能な普通変動入賞装置５７ａを備える始動入賞装置５７が配設されている。

さらに、始動入賞装置５７の下方には、表示装置６１の変動表示ゲームの結果によって遊技球を受け入れない状態と受け入れ易い状態とに変換可能な特別変動入賞装置（大入賞口）５８が配設される。また、遊技盤５０の右上には、セグメント型表示器などからなる普図表示器６２と、特図表示器６３と、特図変動表示ゲーム及び普図変動表示ゲームの未処理回数を表示する発光表示ユニット６４が設けられている。普図表示器６２は、遊技球が普通図柄始動ゲート５４を通過した場合に行われる普図変動表示ゲームが表示される。特図表示器６３には、遊技球が始動入賞口５６または始動入賞装置５７に入賞した場合に行われる特図変動表示ゲームが表示される。

本実施形態の遊技機１０では、図示しない発射装置から遊技領域５１に向けて遊技球（パチンコ球）が打ち出されることによって遊技が行われる。打ち出された遊技球は、遊技領域５１内の各所に配置された障害釘や風車等の方向転換部材によって転動方向を変えながら遊技領域５１を流下し、普通図柄始動ゲート５４、一般入賞口５５、始動入賞口５６、始動入賞装置５７又は特別変動入賞装置５８に入賞するか、遊技領域５１の最下部に設けられたアウト口５９へ流入し遊技領域から排出される。

なお、始動入賞装置５７の状態には、普通変動入賞装置５７ａの開閉によって、遊技球が入賞しやすい状態と遊技球が入賞しにくい状態とがある。通常、普通変動入賞装置５７ａは閉状態であり、始動入賞装置５７は、遊技球が入賞しない状態もしくは入賞しにくい状態にされている。普通図柄始動ゲート５４を遊技球が通過することによって、普図表示器６２で普図変動表示ゲームが実行され、普図変動表示ゲームの結果、当り状態が発生すると、普通変動入賞装置５７ａが開状態に変換され、始動入賞装置５７は遊技球が入賞し易い状態となる。

一般入賞口５５への遊技球の入賞は、一般入賞口５５に設けられた一般入賞口スイッチ５５ａ〜５５ｎ（図４参照）によって検出される。始動入賞口５６への遊技球の入賞は特図始動スイッチ５６ａ（図４参照）によって、始動入賞装置５７への遊技球の入賞は特図始動スイッチ５７ｂによって検出される。この遊技球の通過タイミングによって抽出された特別図柄乱数カウンタ値は、遊技制御装置１００内の特図記憶領域（ＲＡＭの一部）に特別図柄入賞記憶として所定回数（例えば、最大で４回分）を限度に記憶される。そして、この特別図柄入賞記憶の記憶数は、発光表示ユニット６４及び表示装置６１の特別図柄入賞記憶数表示部（複合記憶表示部）に表示される。遊技制御装置１００は、特別図柄入賞もしくはその記憶に基づいて、特図表示器６３で特図変動表示ゲームを行うとともに、表示装置６１にて演出表示としての飾り特図変動表示ゲームを行う。

始動入賞口５６または始動入賞装置５７に遊技球の入賞があると、表示装置６１で、前述した数字等で構成される特別図柄（識別情報）が左（第一特別図柄）、右（第二特別図柄）、中（第三特別図柄）の順に変動表示を開始して、特図変動表示ゲームに関する画像が表示される。つまり、表示装置６１では、特別図柄入賞記憶の記憶数に対応する特別図柄変動表示ゲームが行われ、興趣向上のために多様な表示を演出する。
始動入賞口５６または始動入賞装置５７への入賞が所定のタイミングでなされたとき（具体的には、入賞検出時の当り乱数値が当り値であるとき）には特図変動表示ゲームの結果として表示図柄により特定の結果態様（特別結果態様）が導出されて、大当り状態となる。具体的には、表示装置６１の特別図柄入賞記憶表示部では、当り図柄である一桁の特別図柄で停止して、表示装置６１は、三つの特別図柄が揃った状態（大当り図柄）で停止する。これに応じて、特別変動入賞装置５８は、内蔵されている大入賞口ソレノイド５８ｂ（図４参照）が駆動されることによって、所定の時間だけ遊技球を受け入れない閉状態から遊技球を受け入れやすい開状態に変換され、遊技者は多くの賞球を獲得することができるという特典が付与される。

特別変動入賞装置５８への遊技球の入賞は、カウントスイッチ５８ａ（図４参照）によって検出される。普通図柄始動ゲート５４への遊技球の通過は、普図始動スイッチ５４ａ（図４参照）で検出される。この遊技球の通過タイミングによって抽出された普通図柄乱数カウンタ値は、遊技制御装置１００内の普図記憶領域（ＲＡＭの一部）に普通図柄入賞記憶として所定回数（例えば、最大で４回分）を限度に記憶される。そして、この普図入賞記憶の記憶数は、表示装置６１の図示しない普図入賞記憶数表示部に表示される。

普図入賞記憶があると、遊技制御装置１００は、普図入賞記憶に基づいて普図入賞記憶数表示部で普図変動表示ゲームを開始する。すなわち、普通図柄始動ゲート５４への通過検出が所定のタイミングでなされたとき（具体的には、通過検出時の普図乱数カウンタ値が当り値であるときには）には、普図入賞記憶数表示部に表示される普通図柄が当り状態で停止し、当り状態となる。このとき、普通変動入賞装置５７ａは、内蔵されている普電ソレノイド５７ｃ（図４参照）が駆動されることにより、所定の時間だけ開放するように変換され、遊技球の始動入賞装置５７への入賞が許容される。なお、普通変動入賞装置５７ａの開放時間は、例えば、確率変動状態及び変動時間短縮状態では２．９秒間、通常遊技状態では０．５秒間として、遊技状態に応じて開放態様が変化するように制御することができる。
このようにして、一般入賞口５５、始動入賞口５６、５７又は特別変動入賞装置５８に遊技球が入賞すると、入賞した入賞口の種類に応じた数の賞球が払出制御装置２００によって制御される払出ユニット４２から、前面枠１２の上皿２１又は下皿３２に排出される。

図４は、本実施形態の遊技装置の制御システムのブロック図である。
遊技機１０は遊技機全体の制御を行う遊技制御装置１００を備え、遊技制御装置１００は、遊技用マイクロコンピュータ１１０、入力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１０５、出力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１０６及び検査装置接続端子１０７を備え、上記遊技用マイクロコンピュータ１１０は、ＣＰＵ１１１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１１２及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１３を備える。

ＣＰＵ１１１は、遊技を統括的に制御する主制御装置であって、プログラムの命令コードを解読（デコード）して遊技制御装置１００内部の制御信号を生成する命令実行部や、データの演算を行う演算論理ユニット、演算を行うデータを一時的に保持するアキュームレータなどを備え、制御プログラムに従って遊技制御を実行する。ＲＯＭ１１２は、遊技制御のための不変の情報（プログラム、固定データ等）を記憶している。ＲＡＭ１１３は、遊技制御時にＣＰＵの作業領域を提供するワークエリアとして利用される。

遊技制御装置１００には検査装置接続端子１０７が設けられており、検査装置接続端子１０７からは、遊技用マイクロコンピュータ（遊技用マイコン）１１０に設定された識別番号を出力することができる。これによって、検査装置接続端子１０７に検査装置を接続すると、検査装置は遊技機１０を識別することができる。
また、遊技制御装置１００には出力Ｉ／Ｆ１０６を介して外部情報端子１０８が接続されており、遊技機１０に関する情報や遊技用マイコン１１０のチップ識別コード（チップＩＤ）等を、外部情報端子１０８より、遊技店に設置された情報収集装置や遊技場内部管理用のホールコンピュータなどの管理装置３００へ出力するように構成されている。
該外部情報端子１０８からは払出制御装置２００からの情報も管理装置３００へ出力可能にされている。なお、遊技用マイコン１１０からの情報は外部情報端子１０８を介さずに直接、管理装置３００へ出力するように構成してもよい。

遊技制御装置１００には、各種検出装置（特図始動スイッチ５６ａ，５７ｂ、普図始動スイッチ５４ａ、カウントスイッチ５８ａ、一般入賞口スイッチ５５ａ〜５５ｎ、オーバーフロースイッチ３２ａ、枠開放スイッチ１２ａ及び球切れスイッチ４１ａ）からの検出信号が入力される。オーバーフロースイッチ３２ａは、下皿３２に遊技球が所定数以上貯留されていることを検出する。枠開放スイッチ１２ａは、前面枠１２が開いたことを検出する。球切れスイッチ４１ａは、球貯留ユニット４１に配設され、球貯留ユニット４１に貯留される遊技球が所定数以下になることを検出する。

遊技制御装置１００に入力された上記各種検出装置からの検出信号は、入力Ｉ／Ｆ１０５を介してＣＰＵ１１１に入力され、ＣＰＵ１１１はこれらの信号に基づいて大当り抽選等、種々の処理を行う。また、ＣＰＵ１１１は、出力Ｉ／Ｆ１０６を介して、発光表示ユニット６４、普図表示器６２、特図表示器６３、普電ＳＯＬ（ソレノイド）５７ｃ、大入賞口ＳＯＬ（ソレノイド）５８ｂ、払出制御装置２００及び演出制御装置１５０に指令信号を送信して、遊技を統括的に制御する。
さらに、遊技制御装置１００は、球払出ユニット４２の払出モータ４２ａを制御する払出制御装置２００へ払出し指令信号を送信するとともに、演出制御装置１５０へ、変動開始コマンド、客待ちデモコマンド、ファンファーレコマンド、確率情報コマンド、及びエラー指定コマンド等を、演出制御指令信号として送信する。

次に、払出制御装置２００及び演出制御装置１５０について説明する。演出制御装置１５０は、遊技制御装置１００から入力される各種信号に基づいて、エラー報知ＬＥＤ１８、スピーカ１９及び表示装置６１を制御する。
払出制御装置２００は、遊技制御装置１００からの賞球払出し指令信号に従って、払出ユニット４２の払出モータ４２ａを駆動させ、賞球を払い出させるための制御を行う。また、払出制御装置２００は、カードユニット７０からの貸球要求信号に基づいて遊技制御装置１００から送信される払出指令信号に従って、払出ユニット４２の払出モータ４２ａを駆動させ、貸球を払い出させるための制御を行う。

払出制御装置２００は、遊技用マイクロコンピュータ２１０、入力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２１５、出力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２１６及び検査装置接続端子２１７を備え、遊技用マイクロコンピュータ２１０は、ＣＰＵ２１１、ＲＯＭ２１２及びＲＡＭ２１３を備える。
ＣＰＵ２１１は、払い出しを統括的に制御する制御装置であって、払出制御を司る。ＲＯＭ２１２は、払出制御のための不変の情報（プログラム、データ等）を記憶している。ＲＡＭ２１３は、払出制御時にワークエリアとして利用される。
ＣＰＵ２１１には、入力Ｉ／Ｆ２１５を介して払出ユニット４２内の払出球検出スイッチ４２ｂ、オーバーフロースイッチ３２ａ、不正検出スイッチとしての枠開放スイッチ１２ａ、球切れスイッチ４１ａ、エラー解除スイッチ４４からの信号が入力される。また、ＣＰＵ２１１は、出力Ｉ／Ｆ２１６を介して、払出ユニット４２内の払出モータ４２ａ、発射制御装置１８０、エラーナンバー表示器４３等の駆動信号を出力する。

エラー解除スイッチ４４は、払出制御装置２００にエラーが発生した場合に、遊技店の店員等が発生したエラーの原因を解消した際に、遊技店の店員等によって操作され、エラー状態を解除するためのスイッチである。発射制御装置１８０は、遊技球を遊技領域５１内に発射するための発射装置を制御する。エラーナンバー表示器４３は、払出制御装置２００の裏面側に配設され、払出制御装置２００で発生したエラーの種類を特定可能に表示する。

なお、遊技制御装置１００、演出制御装置１５０、及び払出制御装置２００は、電源装置１６０に接続される。電源装置１６０は、バックアップ電源１６１、ＲＡＭクリアスイッチ１６２を備える。バックアップ電源１６１は、停電時においても、遊技制御装置１００、演出制御装置１５０、及び払出制御装置２００に電源を供給する（演出制御装置１５０には供給しなくてもよい）。ＲＡＭクリアスイッチ１６２は、遊技制御装置１００内のＲＡＭ１１３及び払出制御装置２００内のＲＡＭ２１３に記憶されている情報を強制的に初期化するスイッチである。

また、遊技機１０に設けられている球貸ボタン２６が操作されると、カードユニット７０は、プリペイドカード又は会員カード等のカードに記憶されている有価価値から貸し出される遊技球分の有価価値を減算して、減算された有価価値の値を遊技機１０の残高表示部２８に表示する。また、遊技機１０に設けられている排出ボタン２７が操作されると、カードユニット７０は、カード挿入口７１に挿入されているカードを排出するように構成されている。

図５は、上記遊技制御装置１００を構成する遊技用マイクロコンピュータ（遊技用演算処理装置）１１０のより具体的な構成を示すブロック図である。従来の遊技用マイクロコンピュータは、一般に乱数生成回路が外付けの回路として構成され、接続されていたのに対し、この実施例の遊技用マイクロコンピュータは乱数生成回路を内蔵している。
この実施例の遊技用マイクロコンピュータ１１０は、遊技制御を行う遊技制御ブロック１１０Ａと情報管理を行う管理ブロック１１０Ｂとに区分され、以下に説明する各回路ブロックを構成する素子が１つ半導体基板上に半導体集積回路（アミューズメントチップ）として形成されている。

遊技制御ブロック１１０Ａは、ＣＰＵコア１１１、プログラムＲＯＭ１１２、ワークＲＡＭ１１３、外部バスインターフェース１１４、バス切換え回路１１５、復号化・ＲＯＭ書込み回路１１６、ミラードＲＡＭ１１７、割込制御回路としての割込みコントローラ１１８、ブートブロック１１９、リセット割込み制御回路１２０、アドレスデコーダ１２１、出力制御回路１２２、クロックジェネレータ１２３、乱数生成回路１２４及びＨＷパラメータＲＯＭ１２５、チップ識別コード（チップＩＤ）を保持するチップＩＤレジスタ１２７、外部のデバイスとの間でシリアル通信方式によりデータを送受信するシリアル送受信回路１２８などの機能ブロックを含む。これらの機能ブロックおよび管理ブロック１１０Ｂ間は、ＣＰＵバス１２６によって接続されている。

ＣＰＵコア１１１は、アキュームレータなどの各種レジスタ、演算・論理部（ＡＬＵ）、命令レジスタ（ＩＲ）、デコーダ、プログラムカウンタ（ＰＣ）、スタックポインタ（ＳＰ）、これらを結ぶデータバス、アドレスバス及び各種制御部をコア内に含み、例えば、Ｚ８０アーキテクチャで構成される。ＣＰＵコア１１１は、プログラムＲＯＭ１１２に格納されている遊技制御プログラムをロードして実行することによって、遊技機１０の制御に必要な各種機能をソフト的に実現する。

ワークＲＡＭ１１３は、ＣＰＵコア１１１の主記憶に相当し、例えば、Ｓ−ＲＡＭ等の高速半導体デバイスで構成される。また、ワークＲＡＭ１１３は、遊技ブロック１１０Ａにおける遊技プログラムに基づく処理を実行する際にワークエリア（作業領域）として用いられる。なお、ワークＲＡＭ１１３は、遊技用マイクロコンピュータ１１０の端子群の一つに割り当てられた専用の端子を用いてバッテリバックアップ機能を付与できるようになっており、遊技機１０の電源オフ後もその記憶内容を保持する。また、ワークＲＡＭ１１３は、そのチップイネーブルの禁止及び許可が、図示しないプロテクト回路によってコントロールされるようになっており、チップイネーブルの禁止状態中（遊技機１０への電源非供給時）は読み出しおよび書き込みのいずれも行うことができない。

外部バスインターフェース１１４は、外部デバイスとの間で、メモリリクエスト信号、入出力リクエスト信号、メモリ書込信号又はメモリ読出信号及びモード信号等の各種信号の入出力制御を行うための回路である。バス切換え回路１１５は、図示しない外部バスとチップ内部の上記ＣＰＵバス１２６との間で、アドレス信号およびデータ信号の入出力を可能にするためバスの切換えを行う回路である。例えば、メモリリクエスト信号ＭＲＥＱ又は入出力リクエスト信号ＩＯＲＱをアクティブにした状態でメモリ書込み信号ＷＲをアクティブにすると、所定の外部Ｉ／Ｏに外部データ信号を書き込むことができ、メモリ読出し信号ＲＤをアクティブにすると、所定の外部Ｉ／Ｏから外部データ信号を取り込むことができるようになる。

復号化・ＲＯＭ書込み回路１１６は、暗号化されて送られて来たデータを復号したり電気的に書込み可能なプログラムＲＯＭ１１２やＨＷパラメータＲＯＭ１２５の書込みに必要な電圧を生成したりタイミングを制御したりする回路である。例えば、モード信号ＭＯＤＥをアクティブにした状態で、外部アドレス信号を順次インクリメントしながら外部データ信号を外から与えると、プログラムＲＯＭ１１２への書込モードとなって遊技機の製造メーカ又は第三者機関による遊技プログラムの書き込みが可能になる。ただし、プログラムＲＯＭ１１２への遊技プログラムの書き込みが終了後に、後述のＨＷパラメータＲＯＭ１２５の所定領域に書込終了コードを記録すると、それ以降はプログラムＲＯＭ１１２への遊技プログラムの書き込みができないようになる。

ミラードＲＡＭ１１７は、クロックの立ち下がり時にユーザワークエリアに記憶された情報を複製した情報を記憶する（ＣＰＵコアがＺ８０の場合には、クロックの立ち上がり時に処理を実行するため、同期して動くことがないようにしている）。
割込制御回路１１８は、外部からの割込み要求信号に応答してＣＰＵコア１１１に対して割込み要求を行ったり、チップ内部の回路（例えば乱数生成回路）に対して制御信号を送ったりする回路である。また、リセット割込制御回路１２０は、外部から入力されるリセット信号に応答してＣＰＵコア１１１をシステムリセットするとともに、遊技用マイクロコンピュータ１１０の内部の各種リソースを初期状態に設定する信号を生成する回路である。

ブートブロック１１９は、ブートプログラムを格納するＲＯＭを備え、遊技用マイクロコンピュータ１１０のシステムリセット時にこのブートプログラムが立ち上がって、所定の簡易チェックを行う。そして、ブートＲＯＭが正常であれば、プロテクト設定処理を実行した後、遊技プログラムの所定アドレス（ＣＰＵ１１１のアドレス空間内における所定アドレス（一般に当該アドレス空間の先頭番地００００ｈ））に処理を渡す。
アドレスデコーダ１２１は、ＣＰＵバス１２６のアドレス情報をデコードして、そのデコード結果に応じて、出力制御回路１２２を制御する。クロックジェネレータ１２３は、外部から供給されるシステムクロックＭＣＬＫに基づいて、ＣＰＵコア１１１を含む遊技用マイクロコンピュータ１１０内の各ブロックに供給する動作クロックやタイマ割込み用のクロック、カウンタ更新用のクロックなどを生成する。システムクロックＭＣＬＫとは別に乱数更新用のクロックＥＸＣＬＫを受けるように構成しても良い。

乱数生成回路１２４は、大当りの判定等に使用される乱数を生成する回路であり、従来の遊技用マイクロコンピュータでは、外付けの回路として構成されていたものを内蔵するとともに、特有の機能を追加したものである。本実施形態においては、乱数生成回路１２４には、特図変動表示ゲームの結果が大当りとなる場合に停止図柄を決定するための大当り図柄乱数等を生成する第１乱数生成回路と、特図変動表示ゲームの結果を大当りとするか否かを決定するための大当り乱数を生成する第２乱数生成回路とが含まれる。これらの乱数生成回路については、図６〜図９を用いて後に詳しく説明する。

ＨＷパラメータＲＯＭ１２５は、プログラムＲＯＭ１１２へのプログラムの書き込みを禁止するための前記書込終了コードを記録したり、ユーザーシステム（ハードウェア）に特有のパラメータを設定できるようにするためのもので、電気的に書き込み可能なメモリ（例えばＥＰＲＯＭ，ＥＥＰＲＯＭ，フラッシュメモリ等）により構成されている。
チップＩＤレジスタ１２７は、後述の管理ブロック１１０Ｂ内のＩＤプロパティメモリ１３４から読み取られたチップ識別コード（チップＩＤ）を保持する。シリアル送受信回路１２９は、外部のデバイスとの間でシリアル方式によってデータを送受信する機能を有するもので、チップＩＤレジスタ１２７に保持されたチップＩＤもこのシリアル送受信回路１２７により、前記出力インタフェース１０６および外部情報端子を介して管理装置３００へ送信される。

管理ブロック１１０Ｂは、管理用プログラムＲＯＭ１３１、管理用ワークＲＡＭ１３２、バスモニタ回路１３３、ＩＤプロパティメモリ１３４、管理用制御回路１３５、外部通信制御回路１３６及びこれらの回路ブロック間を接続するローカルバス１３７を含むとともに、バスモニタ回路１３３がローカルバス１３７と遊技制御ブロック１１０ＡのＣＰＵバス１２６の両方に接続されることにより、ＣＰＵバス１２６を介してＣＰＵコア１１１との間でデータの送受信が行えるように構成されている。

管理用ワークＲＡＭ１３２は、バスモニタ回路１３３を介して読み込まれた遊技制御ブロック１１０Ａの情報を一時的に保持するための記憶領域として使用される。バスモニタ回路１３３は、ＣＰＵバス１２６の状態を監視し、ＣＰＵバス１２６がＣＰＵコア１１１によって使用されていないときは、必要に応じてＣＰＵバス１２６を介して遊技制御ブロック１１０ＡのプログラムＲＯＭ１１２やユーザワークＲＡＭ１１３等をアクセスし、所要のデータ（遊技プログラムやユーザワークＲＡＭ１１３の内容等）を管理ブロック１１３Ｂに取り込む。

ＩＤプロパティメモリ１３４には、遊技用マイクロコンピュータ１１０の識別や正当性の判定のために使用するチップに固有の識別コード（管理用固有ＩＤやチップＩＤ）が書き込まれている。チップＩＤは、ユーザプログラムでバス１２６および１３７を介して読み取ることができるコードである。固有ＩＤは、ユーザプログラムでアクセスすることはできず、バス１３７および外部通信制御回路１３６を介して遊技機外部の検査装置や管理装置（ホールコンピュータ）で直接読み取ることができる。これによって、検査装置や管理装置で遊技機の固有ＩＤを監視することができる。具体的には、予め遊技機に設定された固有ＩＤと、管理装置によって読み取られた固有ＩＤとが一致しない場合は、管理装置は、各種信号の入出力を不可能にする。すると、遊技制御装置１００に接続された各種装置（例えば、大入賞口ソレノイド５８ｂ及び普通変動入賞口ソレノイド５７ｃ）や従属制御装置とＣＰＵコア１１１との信号の入出力が不可能となり、例えば、スイッチが操作できなくなったり、装飾用ランプが点灯しなかったりして、遊技機に異常が発生したことが明確となる。

また、ＩＤプロパティメモリ１３４には、この固有ＩＤに加えて、遊技種別コード、ランクコード、メーカ番号、機種コード及び検査番号等の各情報が書き込まれている。なお、遊技種別コードは、パチンコ遊技機やスロットルマシン等を区別するための情報であって、例えば、パチンコ遊技機の場合は“Ｐ”、スロットルマシンの場合は“Ｇ”で表される。ランクコードは、遊技機１の機種ランクコード（第１種、第２種等を区別するためのコード）、メーカ番号当該遊技機１の製造メーカを識別するためのメーカＩＤ（又はメーカコード）である。機種コードは、製造メーカが設定する当該遊技機１の製品コードである。検査番号（又は検定コード）は、第三者機関による検査に合格した遊技機１に付与される番号である。

さらに、ＩＤプロパティメモリ１３４には、ＲＯＭとＲＡＭが内蔵され、ＲＯＭの内容がＲＡＭコピーされる。つまり、固有ＩＤ、遊技種別コード、ランクコード、メーカ番号、機種コード及び検査番号がＲＯＭに格納されていてそれらがＲＡＭにコピーされる。コピーのタイミングは、遊技機の電源投入時又は遊技用マイクロコンピュータ１１０のシステムリセット時であって、例えば、システムリセット直後に管理ブロック１１０Ｂで実行される初期化処理の中で行うようにされる。

制御回路１３５は、管理ブロック１１０Ｂの動作を制御するもので、バッファメモリを有している。制御回路１３５は、例えば、バスモニタ回路１３３を介してＣＰＵコア１１の動作を監視し、非動作中に遊技ブロック１１０ＡのユーザワークＲＡＭ１１３に記憶された内容をミラードＲＡＭ１１７へコピーする。また、検査装置からの要求に応答して管理ブロック１１０ＢのＩＤプロパティメモリ１３４の内容を外部へ転送したり、プログラム要求に応答してバスモニタ回路１３３を介してユーザプログラムＲＯＭ１１２内のプログラムを外部へ転送したりする。バッファメモリは、転送時のタイミング調節のために用いられる。

外部通信制御回路１３６は、遊技機の外部に設けられた情報収集端末装置やＩＤ検査装置と通信を行う。例えば、情報収集端末装置が接続されている場合は、その情報収集端末装置からの要求に応答して、管理用ワークＲＡＭ１３２やＩＤプロパティメモリ１３４の記憶内容を要求元の情報収集端末装置に転送し、ＩＤ検査装置が接続されている場合は、そのＩＤ検査装置からの要求に応答して、少なくともＩＤプロパティメモリ１３４に記憶されている固有ＩＤの情報を要求元のＩＤ検査装置に転送する。

次に、本発明の実施形態の遊技用マイクロコンピュータ１１０における乱数生成回路１２４について詳細に説明する。前述したように、乱数生成回路１２４は、大当り図柄乱数等を生成する第１乱数生成回路１２４Ａと大当り乱数を生成する第２乱数生成回路１２４Ｂとを有する。
図６は、第１乱数生成回路１２４Ａのブロック図である。第１乱数生成回路（第１乱数生成手段）１２４Ａは、乱数更新コントローラ６０８ａ、第１乱数用レジスタ群６０８ｂ、第２乱数用レジスタ群６０８ｃ、第３乱数用レジスタ群６０８ｄ、及び第４乱数用レジスタ群６０８ｅ等により構成される。

乱数更新コントローラ（更新制御手段）６０８ａは、遊技制御の実行過程において用いる乱数の生成のための演算処理を行うもので、カウンタ方式または生成多項式等を用いて一様性乱数を生成する数学的手法（例えば、Ｍ系列法あるいは合同法等）を利用して乱数を生成する。また、乱数更新コントローラ６０８ａには、リセット割込み制御回路１２０からの割込み信号、クロックジェネレータ１２３を構成する信号発生手段としてのＣＴＣ（Counter/Timer Circuit）回路２３２および分周回路２３１からの信号（ＣＴＣ２，φ
１）が入力可能となっている。

なお、特に限定されるものではないが、本実施例の第１乱数生成回路１２４Ａは、後述のように、クロックジェネレータ１２３内のＣＴＣ回路２３２からの信号ＣＴＣ２の入力とＣＰＵ１１１による乱数更新トリガレジスタ（６０８ｂ３）への設定のいずれによっても乱数の更新処理が行なえるように構成されている。また、第１乱数生成回路１２４Ａは、後述のように、カウンタ方式すなわちカウンタ値を−１ずつ更新することで乱数を生成するモードと、Ｍ系列乱数を生成するモードのいずれかを選択できるように構成されている。

第１乱数用レジスタ群６０８ｂは、ＣＴＣ更新許可レジスタ６０８ｂ１、タップ設定レジスタ６０８ｂ２、乱数更新トリガレジスタ６０８ｂ３、最大値設定レジスタ（範囲情報記憶手段）６０８ｂ４、スタート値設定レジスタ６０８ｂ５、一周完了報知レジスタ６０８ｂ６、乱数カウンタ（乱数値記憶手段）６０８ｂ７、ワークエリア（更新手段）６０８ｂ８、及び乱数更新中報知レジスタ（更新中情報記憶手段）６０８ｂ９、更新エラー報知レジスタ６０８ｂ１０、乱数回路リセットレジスタ６０８ｂ１１、乱数カウンタ６０８ｂ７の周回数を計数する周回カウンタ６０８ｂ１２、分周信号φ１の入力回数を計数する回数カウンタ６０８ｂ１３などにより構成される。

なお、第２乱数用レジスタ群６０８ｃ、第３乱数用レジスタ群６０８ｄ、及び第４乱数用レジスタ群６０８ｅに関しては、第１乱数用レジスタ群６０８ｂと同様の構成を有するため説明は省略する。複数の乱数用レジスタ群を備えることにより、大当り停止図柄を決定する大当り図柄乱数、特図変動表示ゲームにおける変動パターン決定する変動パターン乱数、普図変動表示ゲームにおいて当りを発生させるか否かを決定する当り乱数など、遊技制御で使用する複数の乱数を並行して生成することができる。

ＣＴＣ更新許可レジスタ６０８ｂ１は、乱数カウンタ６０８ｂ７の自動更新を許可／不可の何れかに設定するものであり、「許可」に設定されていれば、ＣＴＣ回路２３２からの信号ＣＴＣ２をトリガにして乱数カウンタ６０８ｂ７が更新されることとなる。
タップ設定レジスタ６０８ｂ２は、「カウンタモード」の場合において、乱数カウンタ６０８ｂ７を作動させるものであり、電源投入時は「０」となっており、このとき、乱数カウンタ６０８ｂ７は作動しないようになっている。そして、タップ設定レジスタ６０８ｂ２に「０」以外の値が書き込まれることによって、乱数カウンタ６０８ｂ７が作動するようになっている。また、「乱数モード」の場合、タップ設定レジスタ６０８ｂ２に書き込まれた値によって、Ｍ系列の漸化式の種類が決定される。従って、タップ設定レジスタ６０８ｂ２が乱数値の更新を開始するか否かを示す起動情報を記憶する起動情報記憶手段として機能する。

乱数更新トリガレジスタ６０８ｂ３は、ＣＰＵコア１１１から直接書込みが可能なレジスタであり、ＣＰＵコア１１１が例えば割込み処理で所定値を書き込むと、乱数更新コントローラ６０８ａがそれを認知して乱数カウンタ６０８ｂ７のカウンタ値を更新するように構成されている。なお、このとき、ＣＴＣ更新許可レジスタ６０８ｂ１の設定が「許可」／「不可」の何れの場合でも乱数カウンタ６０８ｂ７が更新される。従って、乱数更新トリガレジスタ６０８ｂ３が乱数値の更新を指示する更新指示記憶手段として機能する。

最大値設定レジスタ６０８ｂ４は、乱数カウンタ６０８ｂ７の最大値とモードを設定するものである。最大値は８以上４０９５以下の値に設定される。また、モードは「乱数モード」か「カウンタモード」の何れかに設定される。そして、設定された最大値をＮとした場合、「乱数モード」において乱数カウンタ６０８ｂ７は１〜Ｎの範囲で更新され、「カウンタモード」において乱数カウンタ６０８ｂ７は０〜Ｎの範囲で更新される。従って、最大値設定レジスタ６０８ｂ４が第１乱数生成回路１２４Ａの更新範囲情報を記憶する範囲情報記憶手段として機能する。

スタート値設定レジスタ６０８ｂ５は、乱数カウンタ６０８ｂ７の更新スタート値（開始値）を設定するものである。乱数カウンタ６０８ｂ７が所定の周期を１周したときに、乱数更新コントローラ６０８ａによってこのスタート値が乱数カウンタ６０８ｂ７に設定される。具体的には、例えば、最大値設定レジスタ６０８ｂ４において設定された最大値Ｎよりも大きな値をスタート値Ｓとして設定した場合には、乱数カウンタ６０８ｂ７が所定の周期を１周したときに最大値Ｎをスタート値Ｓで除した際の余り値が乱数カウンタ６０８ｂ７に設定される。従って、スタート値設定レジスタ６０８ｂ５が乱数値の開始値を記憶する開始値記憶手段として機能し、乱数更新コントローラ６０８ａが開始値設定手段として機能する。

一周完了報知レジスタ６０８ｂ６は、乱数カウンタ６０８ｂ７が所定の周期を１周したことを報知するものであり、ＣＰＵコア１１１がスタート値設定レジスタ６０８ｂ５にスタート値を設定するとオンに設定され、オンに設定された後、乱数カウンタ６０８ｂ７が所定の周期を１周すると、オフに設定される。そして、周回カウンタ６０８ｂ１２が、乱数カウンタ６０８ｂ７の周回数を計数する。

乱数カウンタ６０８ｂ７は、１２次（１２ビット）の乱数列で構成され、タップ設定レジスタ６０８ｂ２に所定の値が書き込まれるまでは、データを設定して乱数の電源投入時におけるスタート値を変更することができる。故に、乱数カウンタ６０８ｂ７の範囲は、「乱数モード」であれば１〜４０９５の間の値を取りうることになり、「カウンタモード」であれば、０〜４０９５の間の値をとり得ることになる。また、「乱数モード」では、カウンタ値が一周するまで、同じ乱数値が生成されないようになっている。

ワークエリア６０８ｂ８は、乱数カウンタ６０８ｂ７の更新用バッファとして機能するものであり、ワークエリア６０８ｂ８で乱数の更新がなされ更新された値が乱数カウンタ６０８ｂ７に格納される。従って、ワークエリア６０８ｂ８が乱数の更新手段として機能し、乱数カウンタ６０８ｂ７が乱数値記憶手段として機能する。ワークエリア６０８ｂ８はＣＰＵからの読込みが不能なレジスタとされ、これにより誤って更新中の不確定な値がＣＰＵに取り込まれるのを防止することができる。なお、停電時には停電直前の値がワークエリア６０８ｂ８に保持される。

ワークエリア６０８ｂ８の値は、ＣＴＣ回路２３２からの信号や乱数更新トリガレジスタ６０８ｂ３の書込みにより乱数の更新が指令されると、最大値設定レジスタ６０８ｂ４で示される範囲の値となるまで更新され続ける。そして、このワークエリア６０８ｂ８の値が更新されている間は、「乱数モード」であっても「カウンタモード」であっても、乱
数カウンタ６０８ｂ７には「０」が設定される。従って「乱数モード」の場合には、更新範囲内の数値（１〜Ｎ）に属しない「０」が乱数カウンタ６０８ｂ７に設定されていると、乱数カウンタ６０８ｂ７が更新中であることが示される。また、「カウンタモード」では、ワークエリア６０８ｂ８でダウンカウント方式によりカウント値を更新する。アップカウント方式によりカウント値を更新するように構成しても良い。

乱数更新中報知レジスタ６０８ｂ９は、乱数が更新中であることを報知するものであり、信号発生手段としてのＣＴＣ回路２３２や乱数更新トリガレジスタ６０８ｂ３により乱数カウンタ６０８ｂ７が更新されている間はオンに設定され、更新中でなければオフに設定される。従って、乱数更新中報知レジスタ６０８ｂ９が乱数値を更新中であるか否かを示す更新中情報が記憶される更新中情報記憶手段として機能する。

更新エラー報知レジスタ６０８ｂ１０は、乱数カウンタ６０８ｂ７の値が更新されなかった場合に、乱数更新コントローラ６０８ａによってエラーを示す値が設定され、ＣＰＵ１１１がこのレジスタの値を読み込むことで乱数更新エラーが発生しているか否か知ることができるようになっている。従って、更新エラー報知レジスタ６０８ｂ１０が乱数生成回路６０８の異常情報記憶手段として機能する。更新エラーすなわちワークエリア６０８ｂ８の値が更新されたか否かは、乱数更新コントローラ６０８ａによって判定することができる。

乱数回路リセットレジスタ６０８ｂ１１は、乱数更新エラーが発生した場合に乱数生成回路６０８を外部からリセットするためのもので、ＣＰＵ１１１がこのレジスタに所定の値を書き込むと、乱数更新コントローラ６０８ａはリセット指令があったと判定して回路内部をリセット状態にする。回数カウンタ６０８ｂ１３は、分周信号φ１の入力回数を計数する。

クロックジェネレータ１２３は、ＣＴＣ回路２３２と分周回路２３１とを備えており、分周回路２３１は、外部（発振回路）から入力された原クロック信号ＭＣＬＫを分周し、原クロック信号の周期の２倍の周期のクロック信号φ１を生成して乱数コントローラ６０８ａへ動作クロックとして供給するとともに、原クロック信号ＭＣＬＫよりも周期の長いクロック信号φ２を生成しＣＴＣ回路２３２に入力する。
ＣＴＣ回路２３２は、分周回路２３１からのクロック信号φ２に基づいて、ＣＰＵ１１１に対して所定周期（例えば、２ミリ秒）のタイマ割込み信号（ＣＴＣ１）および乱数コントローラ６０８ａへ供給する乱数更新のトリガを与える信号ＣＴＣ２を発生する。従って、ＣＴＣ回路２３２は乱数更新のトリガを与える信号の発生手段として機能する。なお、ＣＴＣ回路２３２は、発生する信号ＣＴＣ１，ＣＴＣ２の周期を自由に設定できるように構成されている。

次に、乱数更新コントローラ６０８ａによる第１乱数生成回路１２４Ａ内の制御の手順について説明する。
図７には、乱数更新コントローラによる処理の前半部分のフローチャートが、また図８には乱数更新コントローラによる処理の後半部分のフローチャートが示されている。

乱数更新コントローラ６０８ａは、まず、リセット割込み制御回路１２０によるリセット割込信号に基づき、ワークエリア６０８ｂ８に記憶された値を除いて、他の記憶領域やレジスタに記憶されている値を初期化する（ステップＳ１０１）。また、このとき、周回カウンタ６０８ｂ１２の値を「０」に設定する。次に、ワークエリア６０８ｂ８に記憶された乱数カウンタの値を乱数カウンタ６０８ｂ７に取り込む（ステップＳ１０２）。続いて、乱数カウンタ６０８ｂ７の変更を許可し（ステップＳ１０３）、タップ設定レジスタ６０８ｂ２の設定を待つ（ステップＳ１０４）。

その後、乱数更新コントローラ６０８ａは、乱数カウンタ６０８ｂ７の変更を禁止し（ステップＳ１０５）、このときの乱数カウンタ６０８ｂ７の値をワークエリア６０８ｂ８に記憶し（ステップＳ１０６）、回数カウンタ６０８ｂ１３を「０」に設定する（ステップＳ１０７）。なお、乱数カウンタ６０８ｂ７の変更が禁止されるまでの間は、ＣＰＵコア１１１（図５）によって乱数カウンタ６０８ｂ７に任意の値を書き込むことが可能である。

次に、ＣＴＣ回路２３２によるＣＴＣ信号（ＣＴＣ２）が発生（検出）したか否かを判定する（ステップＳ１０８）。このＣＴＣ回路２３２によるＣＴＣ信号が発生したか否かの判定（ステップＳ１０８）において、ＣＴＣ回路２３２によるＣＴＣ信号が発生した場合（Ｙｅｓ）は、ＣＴＣ使用モードか否か、具体的には、ＣＴＣ更新許可レジスタ６０８ｂ１が「許可」に設定されているか否かの判定（ステップＳ１０９）を行う。

そして、このＣＴＣ使用モードか否かの判定（ステップＳ１０９）において、ＣＴＣ使用モードの場合（Ｙｅｓ）は、ステップＳ１１１へ進む。一方、このＣＴＣ使用モードか否かの判定（ステップＳ１０９）において、ＣＴＣ使用モードでない場合、すなわち、ＣＴＣ更新許可レジスタ６０８ｂ１が「不可」に設定されている場合（Ｎｏ）は、乱数更新トリガレジスタ６０８ｂ３に指定値が書き込まれているか否かの判定（ステップＳ１１０）を行う。

また、ＣＴＣ回路２３２によるＣＴＣ信号が発生したか否かの判定（ステップＳ１０８）において、ＣＴＣ回路２３２によるＣＴＣ信号が発生していない場合（Ｎｏ）は、乱数更新トリガレジスタ６０８ｂ３に指定値が書き込まれているか否かの判定（ステップＳ１１０）を行う。この判定（ステップＳ１１０）において、乱数更新トリガレジスタ６０８ｂ３に指定値が書き込まれている場合（Ｙｅｓ）は、ステップＳ１１１へ進む。一方、ステップＳ１１０の判定において、乱数更新トリガレジスタ６０８ｂ３に指定値が書き込まれていないと判定した場合（Ｎｏ）は、ステップＳ１０８へ戻る。

次に、乱数更新中報知レジスタ６０８ｂ９をオンに設定する（ステップＳ１１１）とともに、乱数カウンタ６０８ｂ７の値を「０」に設定し（ステップＳ１１２）し、分周回路２３１からの分周信号φ１の入力を待つ（ステップＳ１１３）。それから、最大値設定レジスタ６０８ｂ４に設定されたモードが「乱数モード」であるか「カウンタモード」であるかの判定（ステップＳ１１４）を行う。この判定（ステップＳ１１４）において、最大値設定レジスタ６０８ｂ４に設定されたモードが「カウンタモード」の場合、ワークエリア６０８ｂ８の値が「０」より大きいか否かの判定（ステップＳ１１５）を行う。

そして、ワークエリア６０８ｂ８の値が「０」より大きいか否かの判定（ステップＳ１１５）において、ワークエリア６０８ｂ８の値が「０」の場合（Ｎｏ）は、ワークエリア６０８ｂ８の値を最大値に設定する（ステップＳ１１６）。一方、このワークエリア６０８ｂ８の値が「０」より大きいか否かの判定（ステップＳ１１５）において、ワークエリア６０８ｂ８の値が「０」より大きい（Ｙｅｓ）と判定した場合は、ワークエリア６０８ｂ８の値を１デクリメントする（ステップＳ１１７）。

次に、周回カウンタ６０８ｂ１２の値を１インクリメントし（ステップＳ１１８）、周回カウンタの値が乱数カウンタの最大値に１足した値以上か否かの判定を行う（ステップＳ１１９）。そして、周回カウンタの値が乱数カウンタ６０８ｂ７の最大値に１足した値以上の場合（ステップＳ１１９；Ｙｅｓ）は、周回カウンタの値を「０」に設定する（ステップＳ１２０）。一方、この周回カウンタの値が乱数カウンタ６０８ｂ７の最大値に１足した値以上か否かの判定（ステップＳ１１９）において、周回カウンタの値が乱数カウンタ６０８ｂ７の最大値に１足した値以上でない場合（ステップＳ１１９；Ｎｏ）は、ステップＳ１３４へ進む。

次に、スタート値設定レジスタ６０８ｂ５において乱数更新のスタート値の取得及び最大値以下にする補正を行う（ステップＳ１２１）。具体的には、このとき、最大値よりも取得したスタート値の方が大きい場合には、最大値をスタート値で除した際の余り値をスタート値とする補正を行う。そして、ワークエリア６０８ｂ８にスタート値を取り込み（ステップＳ１２２）、一周完了報知レジスタ６０８ｂ６をオンに設定する（ステップＳ１２３）。

次に、回数カウンタ６０８ｂ１３の値が規定値に達したか否かの判定を行う（ステップＳ１３４）。ここで、規定値（規定更新時間）は、例えば、「カウンタモード」の場合は規定値が「２」、「乱数モード」の場合であって最大値が「１７」以上の場合は規定値が「２０」、「乱数モード」の場合であって最大値が「１６」以下の場合は規定値が「２００」に設定される。これらの規定値（規定更新時間）のデータは、遊技用マイクロコンピュータ１１０のＲＯＭ１１２に予め記憶されている。

従って、乱数カウンタ６０８ｂ７の更新が開始されると、分周回路２３１から乱数更新コントローラ６０８ａへ分周信号入力ごとに乱数を更新するのではなく、入力される分周信号が所定回数検出されるまでは、乱数カウンタ６０８ｂ７を更新しないことになり、さらに、その検出回数がある程度のまとまった数に固定されることになる。言い換えれば、「カウンタモード」の場合は、乱数カウンタ６０８ｂ７を更新するために、分周信号が２回発生する時間（規定更新時間）を要することになる。また、「乱数モード」の場合であって乱数カウンタの最大値が「１７」以上の場合は、乱数カウンタ６０８ｂ７を更新するために、分周信号が２０回発生する時間を要することになり、「乱数モード」の場合であって乱数カウンタの最大値が「１６」以下の場合は、乱数カウンタ６０８ｂ７を更新するために、分周信号が２００回発生する時間を要することになる。

回数カウンタ６０８ｂ１３の値が規定値に達したか否かの判定（ステップＳ１３４）において、回数カウンタの値が規定値に達していない場合（Ｎｏ）は、分周信号を待ち（ステップｓ１３７）、回数カウンタの値を１インクリメントして（ステップＳ１３８）、ステップＳ１３４へ戻る。一方、回数カウンタの値が規定値に達したか否かの判定（ステップＳ１３４）において、回数カウンタの値が規定値に達した場合（Ｙｅｓ）は、ワークエリア６０８ｂ８の値を乱数カウンタ６０８ｂ７に設定し（ステップＳ１３５）、乱数更新中報知レジスタ６０８ｂ９をオフに設定し（ステップＳ１３６）、ステップＳ１０７に戻る。

また、最大値設定レジスタ６０８ｂ４に設定されたモードが「乱数モード」であるか「カウンタモード」であるかの判定（ステップＳ１１４）において、最大値設定レジスタ６０８ｂ４に設定されたモードが「乱数モード」の場合、ステップＳ１２４へ進む。そして、ワークエリア６０８ｂ８にてＭ系列乱数を更新し（ステップＳ１２４）、ワークエリア６０８ｂ８のＭ系列乱数に基づく値が最大値よりも大きいか否かの判定を行う（ステップＳ１２５）。

この判定（ステップＳ１２５）において、ワークエリア６０８ｂ８のＭ系列乱数に基づく値が最大値よりも大きい場合（Ｙｅｓ）は、分周信号を検出したか否かの判定（ステップＳ１２６）を行う。そして、この判定（ステップＳ１２６）において、分周信号を検出した場合（Ｙｅｓ）は、回数カウンタ６０８ｂ１３の値を１インクリメントし（ステップＳ１２７）、ステップＳ１２４へ戻る。一方、この分周信号を検出したか否かの判定（ステップＳ１２６）において、分周信号を検出していない場合（Ｎｏ）は、ステップＳ１２４へ戻る。

また、ステップＳ１２５の判定において、ワークエリア６０８ｂ８のＭ系列乱数に基づく値が最大値よりも大きくない場合（ステップＳ１２５；Ｎｏ）は、周回カウンタ６０８ｂ１２の値を１インクリメントし（ステップＳ１２８）、周回カウンタの値が最大値以上か否かの判定を行う（ステップＳ１２９）。この判定（ステップＳ１２９）において、周回カウンタの値が最大値以上の場合（Ｙｅｓ）は、周回カウンタの値を「０」に設定する（ステップＳ１３０）。一方、周回カウンタの値が最大値以上か否かの判定（ステップＳ１２９）において、周回カウンタの値が最大値以上でない場合（Ｎｏ）は、ステップＳ１３４へ進む。

次に、スタート値設定レジスタ６０８ｂ５においてスタート値の取得及び最大値以下にする補正を行う（ステップＳ１３１）。具体的には、このとき、最大値よりも取得したスタート値の方が大きいため、最大値をスタート値で除した際の余り値をスタート値とする補正を行う。そして、ワークエリア６０８ｂ８にスタート値を取り込み（ステップＳ１３２）、一周完了報知レジスタ６０８ｂ６をオンに設定し（ステップＳ１３３）、ステップＳ１３４へ進む。そして、この判定（ステップＳ１３４）において、回数カウンタ６０８ｂ１３の値が規定値に達した（Ｙｅｓ）と判定した場合は、前述したように、ワークエリア６０８ｂ８の値を乱数カウンタ６０８ｂ７に設定し（ステップＳ１３５）、乱数更新中報知レジスタ６０８ｂ９をオフに設定し（ステップＳ１３６）、ステップＳ１０７に戻る。

なお、図７および図８には示されていないが、乱数更新コントローラ６０８ａは、乱数更新処理後に乱数カウンタ６０８ｂ７の値をチェックして、更新がされていない場合には更新エラーと判定して、更新エラー報知レジスタ６０８ｂ１０にエラーが発生したことを示す値を設定するように構成されている。

次に、図９を用いて、本実施例の遊技用マイクロコンピュータ１１０に内蔵されている乱数生成回路１２４を構成する第２乱数生成回路１２４Ｂについて説明する。
第２乱数生成回路１２４Ｂはクロックジェネレータ１２３内のシステムクロックＭＣＬＫを分周する分周回路２３１から供給されるクロックφ１と、ＣＴＣ（カウンタ・タイマ・サーキット）回路２３２から供給される信号ＣＴＣ２とにより動作する。クロックジェネレータ１２３の構成は、図６のクロックジェネレータ１２３と同一であるので、説明を省略する。

第２乱数生成回路１２４Ｂは、該乱数生成回路全体を制御する乱数更新コントローラ２４０と、ＣＰＵバス１２６を介してＣＰＵコア１１１によって乱数の初期値が設定される第２乱数初期値設定レジスタ２４１と、第２乱数回路起動レジスタ２４２および第２乱数カウンタ２４３を備える。
第２乱数回路起動レジスタ２４２にＣＰＵコア１１１によって所定の値が設定されると、乱数更新コントローラ２４０が乱数生成の制御を開始するように構成されている。また、第２乱数カウンタ２４３はバイナリカウンタからなり、その計数範囲は、ＨＷパラメータＲＯＭに所定の値を設定することで計数上限値を８ビット（ＦＦｈ）から１６ビット(ＦＦＦＦｈ)の範囲で選択することができるように構成されている。第１乱数生成回路１２４Ａと同様に、最大値設定レジスタを設けるようにしても良い。複数種類の乱数が必要な場合は、複数の第２乱数カウンタ２４３を設けるとともに、第２乱数初期値設定レジスタ２４１には乱数カウンタ毎に異なる初期値を設定するように構成することができる。

さらに、第２乱数生成回路１２４Ｂは、前記第２乱数カウンタ２４３の値を取り込んで保持する３個の第２乱数ラッチレジスタ２４５，２４７，２４９と、始動入賞検出信号を
擬似的に発生させてこれらのラッチレジスタへ第２乱数カウンタ２４３の値をラッチさせるトリガ信号を生成する第２乱数ラッチレジスタトリガ回路２４４，２４６，２４８を備える。第２乱数ラッチレジスタトリガ回路２４４，２４６，２４８は、レジスタによって構成することができる。第２乱数ラッチレジスタ２４５，２４７，２４９は、通常は乱数更新コントローラ２４０が生成するラッチ信号に基づいて第２乱数カウンタ２４３の値をラッチするが、ＣＰＵコア１１１が第２乱数ラッチレジスタトリガ回路２４４，２４６，２４８に所定の値を設定した場合にも、ラッチトリガ信号が生成されて、第２乱数ラッチレジスタ２４５，２４７，２４９に第２乱数カウンタ２４３の値がラッチされる。

この実施例においては、図１０に示すように、上記分周回路２３１で分周されたクロックφ１（ＣＴＣ回路２３２からの信号ＣＴＣ２）の立ち上がりによって第２乱数カウンタ２４３を更新させる一方、クロックφ１（ＣＴＣ２）の反転信号すなわち位相が１８０°異なるクロック／φ１（または／ＣＴＣ２）をラッチタイミング信号とすることによって、第２乱数カウンタ２４３の値が変化するタイミングでカウンタ値のラッチ動作がなされないようにしている。

乱数更新コントローラ２４０には、割込みコントローラ１１８からのラッチ信号ＬＡＴ０，ＬＡＴ１，ＬＡＴ２が入力されており、ラッチ信号ＬＡＴ０，ＬＡＴ１，ＬＡＴ２の入力に基づいて第２乱数ラッチレジスタ２４５，２４７，２４９へカウンタをラッチさせるための制御信号を生成する。この実施例では、割込みコントローラ１１８に特図始動スイッチ５６ａと５７ｂからの始動入賞検出信号ＤＥＴ０，ＤＥＴ１が入力されており、始動入賞が検出される度に第２乱数カウンタ２４３の値が第２乱数ラッチレジスタ２４５，２４７のいずれかにラッチされる。

具体的には、割込みコントローラ１１８は、第２乱数カウンタ２４３に供給されるクロック信号にて２５６個のクロック（２５．６μs：ＥＸＣＬＫ又はＭＣＬＫ＝２０ＭＨｚ入力時）にわたって連続して始動入賞検出信号ＤＥＴを検出したタイミングで乱数更新コントローラ２４０にラッチ信号ＬＡＴを出力する。そして、乱数更新コントローラ２４０はラッチ信号ＬＡＴが入力されたタイミングでカウンタ値をラッチするのではなく、ラッチ信号ＬＡＴが入力された直後のクロック信号の立ち上がりで第２乱数ラッチレジスタ２４５，２４７，２４９のうちいずれか対応するレジスタにカウンタ値をラッチさせる。

特に限定されるものではないが、この実施例では、ＤＥＴ０（ＬＡＴ０）には始動口スイッチ１の信号が入力され、該信号が入力されると第２乱数ラッチレジスタ２４５にカウンタ値がラッチされる。ＤＥＴ１（ＬＡＴ１）には始動口スイッチ２の信号が入力され、該信号が入力されると第２乱数ラッチレジスタ２４７にカウンタ値がラッチされるようにしている。割込みコントローラ１１８の３つの入力のうちひとつＤＥＴ２（ＬＡＴ２）および第２乱数ラッチレジスタ２４９は、遊技領域に３個の始動入賞口が設けられる遊技機に対応できるようにするため設けられており、この実施例の遊技機においては予備として扱われる。

なお、割込みコントローラの代わりに、外部から書き込み可能なコントロールレジスタを設けて、コントロールレジスタへの書込みに応じてカウンタ値のラッチ信号を生成するように構成しても良い。また、コントロールレジスタを設けた場合には、始動入賞検出信号ＤＥＴ０，ＤＥＴ１によってコントロールレジスタの所定のビットをセットし、それによって割込みコントローラ１１８に割込み信号が入力され、割込みコントローラ１１８によって上記と同様な制御を行うように構成しても良い。

さらに、上記第２乱数生成回路１２４Ｂは、ＣＰＵコア１１１に対して第２乱数生成回路１２４Ｂの内部の状態を知らせるための第２乱数ステータスレジスタ２５０と、第２乱
数生成回路１２４Ｂを初期化させる第２乱数回路初期化レジスタ２５１を備える。第２乱数ステータスレジスタ２５０には、第２乱数ラッチレジスタ２４５，２４７，２４９へのカウンタ値のラッチを許可または禁止するラッチ許可フラグが設けられており、このフラグをセットすることによってカウンタ値のラッチを許可し、フラグをクリアすることによってラッチを禁止できる。

この実施例では、上記ラッチ許可フラグは、各第２乱数ラッチレジスタ２４５，２４７，２４９に対応してそれぞれ設けられており、レジスタごとにラッチの許可／禁止を制御できるように構成されている。なお、第２乱数ステータスレジスタ２５０は、乱数更新コントローラ２４０によって書き換えが行われ、ＣＰＵコア１１１はリードのみ可能でライトは行えないようになっている。これにより、プログラムを書き換えてＣＰＵによって不正な乱数値を取得させるような不正行為を防止することができる。

図１１には、乱数更新コントローラ２４０によるラッチレジスタへのカウンタ値の保持制御（ラッチ制御）手順が示されている。この制御では、先ずラッチ信号ＬＡＴ０，ＬＡＴ１，ＬＡＴ２のいずれかが入力されているか否かを判定し（ステップＳ１４１）、ラッチ信号ＬＡＴ０，ＬＡＴ１，ＬＡＴ２のいずれかが入力されている場合には、第２乱数ステータスレジスタ２５０のラッチ許可フラグがセットされているか判定する（ステップＳ１４２）。ラッチ信号の入力がない場合あるいはラッチ信号があってもラッチ許可フラグがセットされていない場合には当該制御を終了し、ステップＳ１４２でラッチ許可フラグがセットされていると判定すると、第２乱数カウンタ２４３よりカウンタの値を読み出して対応する第２乱数ラッチレジスタ（２４５，２４７，２４９のいずれか）に格納する（ステップＳ１４３，Ｓ１４４）。続いて、第２乱数ステータスレジスタ２５０の対応するラッチ許可フラグを禁止状態にして当該制御を終了する（ステップＳ１４５）。

図１２には、乱数更新コントローラ２４０によるラッチデータ読込み時の制御手順が示されている。この制御では、先ずＣＰＵコア１１１による第２乱数ラッチレジスタ（２４５，２４７，２４９のいずれか）のデータ読込みがあったか否かを判定し（ステップＳ１５１）、データ（カウンタ値）の読込みがあった場合には、当該第２乱数ラッチレジスタのデータをクリアし、第２乱数ステータスレジスタ２５０の対応するラッチ許可フラグを許可状態にセットして当該制御を終了する（ステップＳ１５２，Ｓ１５３）。第２乱数ラッチレジスタのデータを読み込んでからクリアしてラッチ許可フラグを許可状態にセットすることにより、回路の故障等何らかの不具合で第２乱数ラッチレジスタへのカウンタ値のラッチが行われなくなった場合にも、取得済みのカウンタ値を重複して取得するおそれがなくなる。これにより、直前に第２乱数ラッチレジスタに保持されていた値が大当りに相当するものであった場合に、続けて大当りが発生するのを防止することができる。

この実施例では、上記乱数更新コントローラ２４０による第２乱数ラッチレジスタ２４５，２４７へのカウンタ値のラッチは、外部からの始動入賞検出信号ＤＥＴ０，ＤＥＴ１によって行なわれる。一方、始動入賞検出信号ＤＥＴ０またはＤＥＴ１がマイクロコンピュータに入力されると、ＣＰＵコア１１１は、そのプログラム処理によって所定の条件が成立した場合に、第２乱数ラッチレジスタ２４５または２４７のデータ（カウンタ値）を大当り判定用の乱数値として読み込む。そして、カウンタの値が第２乱数ラッチレジスタにラッチされてからＣＰＵにより読み込まれるまでは、第２乱数ステータスレジスタ２５０のラッチ許可フラグがラッチ禁止状態にされる。

そのため、上記のような制御を行うことによって、仮に乱数更新コントローラ２４０へ入力されるラッチ信号ＬＡＴ０，ＬＡＴ１，ＬＡＴ２にノイズがのったとしても、誤って第２乱数カウンタ２４３のカウンタ値が第２乱数ラッチレジスタにラッチされる（上書きされる）ことはなく、ＣＰＵが誤ったカウンタ値（乱数値）を読み込むこともない。なお、ＣＰＵコア１１１により読み込まれたデータ（第２乱数）は、遊技用マイコン１１０内のＲＡＭ１１３の所定の領域に格納される。

また、乱数生成回路が外付け回路として接続されていた従来の遊技制御回路では、遊技者が不正な操作によって本来の始動入賞検出信号と異なるタイミングでラッチ信号を与えると、誤ったカウンタ値（乱数値）がＣＰＵに読み込まれるおそれがあったものが、この実施例では、不正に始動入賞検出信号ＤＥＴ０，ＤＥＴ１を入力してカウンタ値をラッチレジスタにラッチさせたとしても、そのラッチデータはＣＰＵによって読み込まれることはなく、その後、正規に発生した始動入賞検出信号ＤＥＴ０，ＤＥＴ１によってカウンタ値がラッチレジスタにラッチされて、ＣＰＵによって読み込まれる。その結果、不正行為による誤った乱数値の取得を困難にすると共に、始動入賞に基づいてラッチされたカウンタ値を確実に遊技制御で使用できるようになる。

次に、上記遊技制御装置１００の遊技用マイクロコンピュータ（以下、遊技用マイコンと称する）１１０によって実行される遊技制御について説明する。
遊技用マイコン１１０による制御処理は、主に図１３および図１４に示すメイン処理と、所定時間周期（例えば２ｍｓｅｃごと）に行われる図１５に示すタイマ割込み処理とからなる。

メイン処理は、電源が投入されることで開始される。このメイン処理においては、図１３に示すように、まず、割込み禁止する処理（ステップＳ１）を行なってから、割込みが発生したときに実行するジャンプ先のベクタアドレスを設定する割込みベクタ設定処理（ステップＳ２）、割込みが発生したときにレジスタ等の値を退避する領域の先頭アドレスであるスタックポインタを設定するスタックポインタ設定処理（ステップＳ３）、割込み処理のモードを設定する割込みモード設定処理（ステップＳ４）を行う。

次に、ＲＡＭやＥＥＰＲＯＭ等の読出し書込み可能なＲＷＭ（リードライトメモリ）のアクセス許可をし、全出力ポートをオフ（出力が無い状態）に設定する（ステップＳ５，Ｓ６）。その後、遊技用マイコン１１１内のチップＩＤレジスタ１２７（図５）からチップＩＤを取得し（ステップＳ７）、該チップＩＤを管理装置３００へ送信するために送信バッファに設定する（ステップＳ８）。送信バッファに設定されたチップＩＤは、シリアル送受信回路１２７により、前記出力インタフェース１０６および外部情報端子を介して管理装置３００へ順次送信される。続いて、電源装置１６０内のバックアップ用メモリのクリアスイッチ１６２がオンしているか否か判定する（ステップＳ９）。ここで、クリアスイッチがオフであれば、ステップＳ１０で、ＲＷＭ内の停電検査領域のデータをチェックした後、停電復旧か否かおよびチェックサムと呼ばれるデータの正常／異常を調べるためのコードを検査する（ステップＳ１１，Ｓ１２）。

ステップＳ１１で停電復旧であると判定しステップＳ１２でチェックサムが正常と判定した場合は、ステップＳ１３で、読出し書込み可能なＲＷＭに停電復旧時の初期値を設定してから、遊技枠の状態に係るデータを記憶しているメモリ領域をクリアし、他の制御装置へ停電復旧コマンドを送信する処理（ステップＳ１４，Ｓ１５）を行なって、図１４のステップＳ１９へ移行する。一方、ステップＳ１１で停電復旧でないと判定またはステップＳ１２でチェックサムが異常と判定した場合は、ステップＳ１６で、使用中の読出し書込み可能なＲＷＭをクリアする。それから、ＲＷＭに電源投入時の初期値をセーブしてから、他の制御装置へ電源投入コマンドを送信する処理（ステップＳ１７，Ｓ１８）を行なって、図１４のステップＳ１９へ移行する。

また、上記ステップＳ９で、クリアスイッチがオンと判定した場合は、ステップＳ１６へジャンプして使用中の読出し書込み可能なＲＷＭをクリアし、ＲＷＭに電源投入時の初期値をセーブしてから、他の制御装置へ電源投入コマンドを送信する処理（ステップＳ１７，Ｓ１８）を行なって、図１４のステップＳ１９へ移行する。

ステップＳ１９では割込みタイマを起動し、次のステップＳ２０で、乱数生成回路の起動処理を行なって乱数生成回路１２４を起動させる。具体的には、第１乱数生成回路１２４Ａ（図６参照）では、ＣＴＣ更新許可レジスタ６０８ｂ１への設定、ソフト乱数処理の場合の最大値設定レジスタ６０８ｂ４への最大値とモードの設定、タップ設定レジスタ６０８ｂ２への乱数生成回路を起動させるためのコード（指定値）の設定などがＣＰＵ１１１によって行われる。第２乱数生成回路１２４Ｂ（図９参照）では、第２乱数回路起動レジスタ２４２に回路を起動させるためのコードをセットして第２乱数生成回路１２４Ｂを起動させる。

その後、一旦割込みを禁止して（ステップＳ２１）、第１乱数生成回路１２４Ａにより生成される大当り図柄判定用乱数などの乱数の初期値を更新して乱数の時間的な規則性を崩すための初期値乱数更新処理（ステップＳ２２）を行う。それから、割込みを許可して（ステップＳ２３）、停電検査領域のデータをチェックする処理（ステップＳ２４）を行う。そして、停電が発生したか否かの判定（ステップＳ２５）を行い、停電が発生していない場合（Ｎｏ）には、上述の割込みを禁止する処理（ステップＳ２１）に戻り、ステップＳ２２〜Ｓ２５の処理を繰り返し行う。

一方、ステップＳ２５において、停電が発生していると判定した場合（Ｙｅｓ）は、一旦割込みを禁止する処理（ステップＳ２６）、全出力ポートをオフにする処理（ステップＳ２７）、停電検査領域をクリアする処理（ステップＳ２８）を行う。その後さらに、停電復旧検査領域に停電復旧検査領域チェックデータをセーブする処理（ステップＳ２９）、ＲＷＭの電源遮断時のチェックサムを算出する処理（ステップＳ３０）を行なった後、ＲＷＭへのアクセスを禁止する処理（ステップＳ３１）を行なってから、遊技機の電源が遮断されるのを待つ。このように、停電復旧検査領域にチェックデータをセーブするとともに、電源遮断時のチェックサムを算出することで、電源の遮断の前にＲＷＭに記憶されていた情報が正しくバックアップされているか否かを電源再投入時に判断することができる。

次に、図１５のタイマ割込み処理について説明する。このタイマ割込み処理は、クロックジェネレータ１２３内のＣＴＣ回路２３２で生成される周期的なタイマ割込み信号ＣＴＣ１がＣＰＵコア１１１に入力されることで、例えば２ｍｓごとに開始される。遊技用マイコン１１０にタイマ割込みが発生すると、図１５のタイマ割込み処理が開始される。

タイマ割込み処理が開始されると、まず所定のレジスタに保持されている値をＲＡＭに移すレジスタ退避の処理（ステップＳ４０）を行う。次に、各種センサ（特図始動スイッチ５６ａ、５７ｂ、普図始動スイッチ５４ａ、枠開放スイッチ１２ａ、球切れスイッチ４１ａなど）からの入力を取り込む入力処理（ステップＳ４１）を行う。それから、各種処理でセットされた出力データに基づき、ソレノイド（大入賞口ＳＯＬ５８ｂ、普電ＳＯＬ５７ｂ）等のアクチュエータの駆動制御を行うための出力処理（ステップＳ４２）を行う。遊技球の入賞及び通過を検出するスイッチからの入力は、上記ステップＳ４１の入力処理にて入力ポートの読み込みを２ｍｓごとに行い、チャタリングの除去を行った状態を解析し、スイッチのレベル状態が０から１に変化した時にスイッチのオンとする。

さらに、ステップＳ４１の入力処理では、入力ポート状態を取得する際のスイッチの入力に対するチャタリング除去の方法として、１割込み毎に入力ポートよりスイッチのポート状態を読み込み、解析するスイッチのポート状態を摘出し、２割込み分の連続するデータが一致していればその状態を正常なポート状態とする。そして、その状態をレベル状態の確定とし、レベル状態を更新する。データが一致していなければ前回のレベル状態を継続する。また、レベル状態の変化により立ち上がりエッジを更新する。この時、更新した立ち上がりエッジがＲＡＭに記憶される。以上の処理が遊技球の入賞及び通過を検出するスイッチの全てにおいて行われる。

次に、各種処理で送信バッファにセットされたコマンドを演出制御装置１５０や払出制御装置２００等に出力するコマンド送信処理（ステップＳ４３）、乱数更新処理（ステップＳ４４）を行う。この乱数更新処理（ステップＳ４４）では、第１乱数生成回路１２４Ａ（図６）に設けられている乱数更新トリガレジスタ６０８ｂ３への更新指令（所定値の書込み）を行う。従って、乱数更新処理（ステップＳ４４）も乱数更新手段の一部を構成することとなる。一方、第２乱数生成回路１２４Ｂ（図９）は、一旦起動されるとＣＰＵからの更新指令を受けずに乱数更新コントローラ２４０により、更新が行われる。

なお、第１乱数生成回路１２４Ａより生成される特図変動表示ゲームの大当り図柄を判定するための大当り図柄乱数の取込み、および特図変動表示ゲームでの変動パターンを決定するための変動パターン乱数の取込み、第２乱数生成回路１２４Ｂにより生成される特図変動表示ゲームの当り／はずれを判定するための大当り判定用乱数の取込みはこのステップには含まれない。大当り判定用乱数、変動パターン乱数および大当り判定用乱数の取込みは、後述の特図ゲーム処理の始動口ＳＷ２監視処理（図１６）の中で実行される。また、第１乱数生成回路１２４Ａより生成される普図変動表示ゲームの当りはずれを判定するための当り乱数の取込みは、後述の普図ゲーム処理（ステップＳ４７）の中で実行される。

次に、特図始動スイッチ５６ａ、５７ｂ、普図始動スイッチ５４ａ、入賞口スイッチ５５ａ…５５ｎ、カウントスイッチ５８ａから正常な信号の入力があるか否かの監視や、エラーの監視を行う入賞口スイッチ／エラー監視処理（ステップＳ４５）を行う。また、特図変動表示ゲームに関する処理を行う特図ゲーム処理（ステップＳ４６）、普図変動表示ゲームの当り乱数の取込みや当りはずれの判定等、普図変動表示ゲームに関する処理を行う普図ゲーム処理（ステップＳ４７）を行う。特図ゲーム処理（ステップＳ４６）の詳細については、後に図１６を用いて説明する。

次に、遊技機１０に設けられ、遊技に関する各種情報を表示するセグメントＬＥＤを所望の内容を表示するように駆動するセグメントＬＥＤ編集処理（ステップＳ４８）を行う。それから、外部の管理装置に出力する信号を出力バッファにセットする外部情報編集処理（ステップＳ４９）、チップＩＤを管理装置等へ送信するチップＩＤ送信処理（ステップＳ５０）を行う。続いて、割込みの終了を宣言する処理（ステップＳ５１）を行い、待避したレジスタのデータを復帰する処理（ステップＳ５２）を行った後、割込みを許可する処理（ステップＳ５３）を行なって、タイマ割込み処理を終了する。チップＩＤ送信処理（ステップＳ５０）の詳細については、後に図１８を用いて説明する。

次に、図１５のタイマ割込み処理における特図ゲーム処理（ステップＳ４６）の詳細を、図１６を用いて説明する。
図１６に示すように、特図ゲーム処理では、まず、始動入賞口５６および第２の始動入賞口を有する普通変動入賞装置５７への入賞（特図始動ＳＷ１，ＳＷ２）の監視と、入賞検出に基づき各種乱数値の取得および記憶を行う始動口スイッチ監視処理（ステップＳ３６１）を実行する。始動口スイッチ監視処理は、始動入賞口５６の入賞の監視を行う始動口ＳＷ１監視処理（始動口スイッチ１監視処理）と普通変動入賞装置５７への入賞の監視を行う始動口ＳＷ２監視処理（始動口スイッチ２監視処理）からなる。その後、特別変動入賞装置５８内のカウントスイッチ５８ａからの入力の監視と入力数の計数を行うカウントスイッチ監視処理（ステップＳ３６２）を実行する。

次に、特図変動表示ゲームの実行に関する各処理で設定されるゲーム処理タイマがタイムアップしたか否かを判定する（ステップＳ３６３）。ここで、ゲーム処理タイマがタイムアップしていないと判定した場合（Ｎｏ）は、特図変動表示ゲームの制御に関する特図変動制御処理（ステップＳ３７５）を行って特図ゲーム処理を終了する。また、ゲーム処理タイマがタイムアップしたか否かの判定（ステップＳ３６３）において、ゲーム処理タイマがタイムアップしていると判定した場合（Ｙｅｓ）は、ゲームを合理的に進行させるために設けたゲーム処理番号に基づき次に実行する処理を選択するゲーム分岐処理（ステップＳ３６４）を行う。

ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「０」であると判定した場合は、特別図柄の変動開始を監視し、特別図柄の変動開始の設定や演出の設定、又は特図普段処理を行うために必要な情報の設定を行う特図普段処理（ステップＳ３６５）を行う。また、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「１」であると判定した場合は、特図変動表示ゲームの前半変動時間に係る情報の設定を行う特図前半変動開始処理（ステップＳ３６６）を行う。

なお、ここで、前半変動時間とは、特図変動表示ゲームの開始からリーチ状態が発生するまでの期間である。一方、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「２」であると判定した場合は、特図後半変動開始処理（ステップＳ３６７）を行う。この特図後半変動開始処理では、特図変動表示ゲームのリーチ状態の発生から特図変動表示ゲームの終了までの期間である後半変動時間に係る情報の設定を行う。そして、後述する変動パターン選択テーブルに基づいて変動パターンに対応する変動開始コマンドを決定し、決定した変動開始コマンドを演出制御装置に送信するために送信バッファに設定する。

また、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「３」であると判定した場合は、表示装置６１で実行される飾り特図変動表示ゲームの変動中の図柄の更新や図柄を仮停止した後に再変動させるなどの制御を行う特図変動中処理（ステップＳ３６８）を行う。また、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「４」であると判定した場合は、特図変動ゲームにおいて最終的な図柄の停止タイミングを設定したりする特図表示中処理（ステップＳ３６９）を行う。

さらに、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「５」であると判定した場合は特別遊技状態（大当り）における効果音や照明ユニット１７の発光駆動、所定のインターバル（例えば１秒）を挟んだ特別変動入賞装置５８（大入賞口）の複数回の開放動作処理などを行うファンファーレ／インターバル中処理（ステップＳ３７０）を行う。
また、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「６」であると判定した場合は大入賞口開放中処理（ステップＳ３７１）を行う。この大入賞口開放中処理（ステップＳ３７１）では、特別遊技状態が最終ラウンドでなければファンファーレ／インターバル中処理（ステップＳ３７０）を行うために必要な情報の設定を、また特別遊技状態が最終ラウンドであれば、特別遊技状態の終了画面のコマンドの設定や次の大入賞口残存球処理（ステップＳ３７２）を行うために必要な情報の設定を行う。

また、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「７」であると判定した場合は、大入賞口を閉鎖した後に大入賞口内に残存する全ての遊技球がカウントスイッチ５８ａで検出されるまで時間を設定する大入賞口残存球処理（ステップＳ３７２）を行う。また、ゲーム分岐処理（ステップＳ３６４）において、ゲーム処理番号が「８」であると判定した場合は、特別遊技状態を終了する処理を行うとともに、前記特図普段処理（ステップＳ３６５）を行うために必要な情報を設定する大当り終了処理（ステップＳ３７３）を行う。
さらに、ゲーム処理番号に基づく上述の各処理を行った後、設定された各種データをセーブするテーブルデータセーブ処理（ステップＳ３７４）を行なってから、ゲーム処理タイマの更新などの処理を行う特図変動制御処理（ステップＳ３７５）を行なって特図ゲーム処理を終了する。

次に、図１６の特図ゲーム処理中の始動口スイッチ監視処理（ステップＳ３６１）において実行される始動口ＳＷ２監視処理（始動口スイッチ２監視処理）の詳細を、図１７を用いて説明する。
始動口ＳＷ２監視処理（始動口スイッチ２監視処理）では、まず、普通変動入賞装置５７が作動中であるか否か、すなわち普通変動入賞装置５７が作動して遊技球の入賞が可能な開状態となっているか否かの判定（ステップＳ６１１）を行う。この判定において、普通変動入賞装置が作動中である場合（Ｙｅｓ）は、ステップＳ６１３へジャンプして始動口スイッチ２（５７ｂ）がオンであるか否かの判定を行う。また、ステップＳ６１１において、普通変動入賞装置が作動中でないと判定した場合（Ｎｏ）は、次のステップで不正入賞数が上限値であるか否かの判定（ステップＳ６１２）を行う。

なお、上記ステップＳ６１３での始動口スイッチの判定では、前述した図１５のステップＳ４１の入力処理でＲＡＭに記憶された始動口スイッチに対応する立ち上がりエッジの有無を調べ、更新した立ち上がりエッジが「あり」の時は、スイッチの状態がオンであると判定し、更新した立ち上がりエッジが「なし」の時は、スイッチの状態がオフであると判定する。
普通変動入賞装置５７は、閉状態では遊技球が入賞不可能であり、開状態でのみ遊技球が入賞可能である。よって、閉状態で遊技球が入賞した場合は何らかの異常や不正が発生した場合であり、このような閉状態で入賞した遊技球があった場合はその数を不正入賞数として計数するようになっている。

そして、不正入賞数が上限値であるか否かの判定（ステップＳ６１２）では、このように計数された不正入賞数が所定の上限値以上であるかが判定される。この判定において、不正入賞数が上限値である場合（Ｙｅｓ）は、始動口ＳＷ監視処理を終了する。すなわち、この場合は始動記憶を発生させないようにする。また、ステップＳ６１２において、不正入賞数が上限値でないと判定した場合（Ｎｏ）は、ステップＳ６１３で、始動口スイッチ２（５７ｂ）がオンであるか否かの判定を行う。
ステップＳ６１３で始動口スイッチ２がオンでないと判定された場合には、始動口ＳＷ２監視処理を終了する。一方、ステップＳ６１３で始動口スイッチ２がオンであると判定された場合には、ステップＳ６１４へ進んで、普通変動入賞装置５７への遊技球の入賞回数を更新する始動口信号出力回数更新処理（ステップＳ６１４）を行う。

次に、始動記憶数が上限値であるか否かの判定（ステップＳ６１５）が行われ、この判定において、始動記憶数が上限値でない場合（Ｎｏ）は、次のステップＳ６１６で始動記憶数をインクリメント（＋１）した後、第２乱数生成回路１２４Ｂ内の第２乱数ラッチレジスタ（２４５，２４７，２４９）の値を大当り乱数値として取得しＲＡＭ（１１３）の所定領域に記憶する処理（ステップＳ６１７）を行う。

遊技用マイコン１１０は、上記ステップＳ６１７の後、第１乱数生成回路１２４Ａの乱数更新中報知レジスタ６０８ｂ９を参照し（ステップＳ６１８）、乱数更新中か否かを判定する（ステップＳ６１９）。ステップＳ６１９で乱数更新中（Ｙｅｓ）と判定するとステップＳ６１８へ戻る。Ｍ系列乱数の更新処理の場合には更新に時間がかかるため、乱数が更新されるのを待つためである。ステップＳ６１９で乱数更新中（Ｎｏ）と判定すると、第１乱数生成回路１２４Ａの乱数カウンタ６０８ｂ７の値を取得し大当り図柄乱数としてＲＡＭに記憶する処理（ステップＳ６２０）、変動パターン乱数を取得しＲＡＭに記憶する処理（ステップＳ６２１）を行う。さらに、演出制御装置１５０へ送信する飾り特図始動記憶数コマンドを送信回路に設定する処理（ステップＳ６２２）を実行して始動口ＳＷ２監視処理を終了する。

また、上記ステップＳ６１５の判定で、始動記憶数が上限値であると判定した場合（Ｙｅｓ）、すなわちこれ以上始動記憶を記憶できない場合は、ステップＳ６２３へ移行して、第２乱数生成回路１２４Ｂ内の第２乱数ラッチレジスタ（２４５，２４７，２４９）の値を取得すなわち読出しだけ行なって始動口ＳＷ２監視処理を終了する。始動記憶数が上限値である場合にも、ラッチレジスタ（２４５，２４７，２４９）の値を取得することで、次に始動入賞が検出されたときに乱数カウンタ２４３からラッチレジスタ（２４５，２４７，２４９）へのカウンタ値の取込みが可能にされる。第２乱数生成回路１２４Ｂは、ラッチレジスタからの乱数値の読み込みをしないと、次のカウンタ値の取得が行えないためである。

また、図１６の始動口スイッチ監視処理（ステップＳ３６１）では、上記した始動口スイッチ２監視処理に続いて始動口ＳＷ１監視処理（始動口スイッチ１監視処理）が実行される。始動口スイッチ１監視処理は始動口スイッチ２監視処理とほぼ同様である。
始動口スイッチ２監視処理と始動口スイッチ１監視処理の差異は、始動口スイッチ１監視処理では図１７の始動口スイッチ２監視処理のステップＳ６１１の普通変動入賞装置５７が作動中であるか否かの判定、ステップＳ６１２の不正入賞数が上限値であるか否かの判定を行わないようにし、さらに、ステップ６１３で、始動口スイッチ２（５７ｂ）ではなく始動口スイッチ１（５６ａ）がオンであるか否かの判定を行うようにすることができる。

次に、図１５のタイマ割込み処理におけるチップＩＤ送信処理（ステップＳ５０）の詳細を、図１８を用いて説明する。
図１８に示すように、チップＩＤ送信処理においては、先ずＲＡＭ１１３（図４）に記憶した変動パターン乱数を取得する（ステップＳ５０１）。そして、取得した乱数が開始値と一致しているか否か、つまり乱数値が一巡したか否か判定する（ステップＳ５０２）。そして、ステップＳ５０２で、開始値と一致していない（Ｎｏ）と判定すると当該チップＩＤ送信処理から抜ける。なお、変動パターン乱数の代わりに、大当り乱数あるいは停止図柄乱数を用いて判定しても良い。また、変動パターン乱数は、第１乱数生成回路１２４Ａの乱数カウンタで生成されたものに限らず、例えばユーザプログラムによって図１５のステップＳ４４で、ＲＡＭ１１３上に記憶されたカウンタ値をタイマ割込み毎に＋１更新する乱数であってもよい。

一方、ステップＳ５０２で、変動パターン乱数が開始値と一致している（Ｙｅｓ）と判定すると、ステップＳ５０３へ進み、遊技用マイコン１１０内のチップＩＤレジスタ１２７（図５）に保持されているチップＩＤを取得する。そして、該チップＩＤを管理装置３００へ送信するために送信バッファに設定（ステップＳ５０２）して、当該チップＩＤ送信処理から抜ける。なお、開始値との一致判定の代わりに、第１乱数生成回路１２４Ａの乱数カウンタ６０８ｂ７と第２乱数生成回路１２４Ｂの乱数カウンタ２４３の値が一致した場合（２つの乱数の組合せが一巡した場合）に、チップＩＤを送信するようにしても良い。

上記チップＩＤ送信によって、管理装置３００は、チップＩＤが所定の周期で定期的に送られて来ているか判定することで、遊技用マイコン１１０の乱数生成回路が正常に更新されているか監視することができ、基板交換などの不正行為や故障を発見し易くなる。また、偏りが発生している場合にはリセットをかけるなどして偏らないようにすることにより、遊技の一様性を確保することができる。
さらに、変動パターン乱数は大当り乱数など他の乱数に比べて乱数の取り得る範囲が広いので、上記のように変動パターン乱数が一巡した場合にチップＩＤを送信するようにすることで、チップＩＤの送信周期が短くなりすぎて、ＣＰＵの負担が大きくなるのを回避することができる。

（第１発明）
次に、第１乱数生成回路１２４Ａおよび第２乱数生成回路１２４Ｂを備えた実施形態の遊技制御装置における第１発明に係る大当り乱数値と大当り図柄乱数値の生成の仕方を、図１９を用いて説明する。大当り乱数値の代わりに普図変動表示ゲームの当り乱数値（以下、普図当り乱数値と称する）または変動パターン乱数値と、大当り図柄乱数値とを生成する場合も同様である。そこで、以下、主として大当り乱数値と大当り図柄乱数値の生成の仕方について説明し、普図当り乱数値または変動パターン乱数値と大当り図柄乱数値の生成ついては補足的に説明をする。

従来の遊技機においては、遊技制御装置における大当り乱数値や大当り図柄乱数値の生成は、それぞれの発生確率を決定し、その確率や使用するカウンタ回路（バイナリカウンタのビット数）等に応じて乱数の更新範囲を設定しており、各乱数の相関については考慮していなかった。
そのため、例えば大当り乱数の範囲を１〜４、大当り図柄乱数の範囲を０〜９のように設定し、同一のクロックで動作するカウンタを使用して乱数を生成する場合、２種類の乱数の一巡に要する更新回数をそれぞれＭとＮとすると、２種類の乱数の組み合わせは、ＭとＮの最小公倍数に相当するカウント動作を行った時点で初期状態に戻る。そのため、２つ乱数値の取り得る範囲を上記のように設定した場合には、図１９（Ａ）から分かるように、初期状態（例えば１，０）が更新回数２０回に１回のように比較的頻繁に現れるとともに、（２，０）（４，０）（６，０）（８，０）（１，１）（１，３）（１，５）（１，７）……のように、現れないものがあるため、乱数の組み合わせに偏りが発生して遊技の一様性が低下してしまうという不具合がある。

そこで、本実施例においては、大当り乱数（第２カウンタ値）の総数は、因数分解した場合の素因数として「２」または「５」を含まない数とし、大当り図柄乱数（第１カウンタ値）は、因数分解した場合の素因数に「２」および「５」を含む数となるように設定するようにした。具体的には、例えば図１９（Ｂ）に示すように、大当り乱数の範囲を１〜７、大当り図柄乱数の範囲を０〜９のように設定する。つまり、大当り乱数の総数は素因数として「２」または「５」を含まない「７」とし、大当り図柄乱数の総数は素因数に「２」および「５」を含む「１０」とするようにした。なお、「７」は素因数として「２」および「５」を含まない数とも言える。

上記のような設定を行うことにより、初期状態（例えば１，０）からすべての乱数の組み合わせが出現するまでの間（７０回）に、一度出現した乱数の組み合わせは再出現しないため、大当り乱数と大当り図柄乱数の組み合わせに偏りが発生して遊技の一様性が低下するのを防止することができる。普図当り乱数の総数または変動パターン乱数の総数を、素因数として「２」または／および「５」を含まない数とし、大当り図柄乱数の総数は素因数に「２」および「５」を含む数となるように設定した場合にも、普図当り乱数または変動パターン乱数と大当り図柄乱数の組み合わせに偏りが発生するのを防止することができる。

なお、大当り乱数の総数は「７」に限定されるものでなく、素因数として「２」または「５」を含まない、つまり「３」「７」「１１」「１３」「１７」「１９」……の素因数のうち幾つかの素因数の掛け算で表わされる数とすればよい。また、大当り図柄乱数の総数は「１０」に限定されるものでなく、素因数として「２」または「５」を含むようにするのがよい。
さらに、最小公倍数を大きくするため、２種類の乱数の総数は互いに同一の素因数を含まないようにする。ここで、大当り図柄乱数の総数は素因数として「２」または「５」を含む数としたのは、百分率に基づいた正確な振り分け（例えば４０％とか１５％など端数とならない出現率）や抽選が行い易いためである。具体的には、大当り図柄乱数の総数は、「２」のみを素因数として含む数（２、２×２、２×２×２…）、または「５」のみを素因数として含む数（５、５×５、５×５×５…）、あるいは「２」および「５」のみを素因数として含む数（２×５、２×５×２、２×５×５、２×５×２×２…）のように決定するのが良い。

図２０には、大当り図柄乱数の範囲を「００００」〜「１００１」（１０進数で「０」〜「９」）とし、大当り図柄として例えば「０」〜「９」の１０種類の数字を使用した場合における大当り図柄乱数と、大当り図柄と、振り分け内容との関係を示す。
なお、図２０において、「ラウンド数：１５Ｒ、低確率（時短１００回）」とは、発生した大当り遊技において特別変動入賞装置５８の開放が１５回実行され、大当り遊技終了後には、特図変動表示ゲームにおける確率状態が低確率となり、特図変動表示ゲームの変動時間が通常よりも短い時短制御が１００回実行される特定遊技状態が発生することを意味している。

また、「ラウンド数：１５Ｒ、高確率（時短∞回）」とは、発生した大当り遊技において特別変動入賞装置５８の開放が１５回実行され、大当り遊技終了後には、特図変動表示ゲームにおける確率状態が高確率となり、次に大当りが発生するまで時短制御が実行される特定遊技状態が発生することを意味している。

図２０のような大当り図柄乱数の範囲の設定と振り分けを行うことにより、大当り遊技終了後の確率状態は、低確率が４０％で高確率が６０％となり百分率に基づいた振り分けや抽選が行い易いことが分かる。その結果、遊技者に例えば確率を報知する場合などに、より正確な報知が可能となる。また、上記のような振り分けを行うことで、大当り図柄乱数は、確率変動状態を発生させるか否かの判定を行うための乱数とみなすことができる。
なお、上記実施例では、大当り乱数と大当り図柄乱数との関係について説明したが、大当り乱数と大当り図柄乱数との関係において上述した条件で各乱数を生成するとともに、普図当り乱数もしくは変動パターン乱数と大当り図柄乱数との関係において上述した条件が満たされるように各乱数を生成するようにしてもよい。

図２１には、変動パターン乱数の範囲を１〜７、大当り図柄乱数の範囲を０〜９のように設定、つまり変動パターン乱数の総数は素因数として「２」および「５」を含まない「７」とし、大当り図柄乱数は素因数に「２」および「５」を含む「１０」とするように設定した場合における変動パターン選択テーブルの例が示されている。
このうち図２１（Ａ）は変動表示ゲームの結果が外れとなる場合に使用される変動パターン選択テーブル、図２１（Ｂ）は変動表示ゲームの結果が大当りとなる場合に使用される変動パターン選択テーブルである。図２１（Ｂ）に示すように、変動表示ゲームの結果が大当りとなる場合には、大当り図柄乱数および変動パターン乱数の組合せに応じて変動パターンを選択する。

変動パターン乱数の総数は素因数として「２」および「５」を含まないようにし、大当り図柄乱数は素因数に「２」および「５」を含むように設定することで、上記のような変動パターン選択テーブルを使用して変動パターンを選択した場合に、大当り図柄と変動パターンとの組み合わせに偏りが発生して、乱数の生成方法に起因して大当りとなる変動表示ゲームにおいて特定の変動パターンの出現率が低下するのを防止することができる。

図２２には、大当り乱数を生成する図９の第２乱数生成回路１２４Ｂにおける乱数カウンタ２４３の有効ビット数と、生成可能な乱数の範囲との関係を示す。
乱数生成回路としてのバイナリカウンタの有効ビット数をｎとすると、カウンタの計数可能な値は１〜２n−１の２n個（ｎは正の整数）である。ところで、数学的には、１０進数における「２n−１」に相当する数（３，７，１５，３１……）は、「２」を含まない
１つの素因数または２つ以上の素因数の掛け算で表されることが知られている。さらに、図２２に示すように、カウンタの有効ビット数ｎが２の倍数（４，８，１２，１６……）である場合には、「２n−１」なる数は素因数として「５」を含む。

従って、上記実施例で説明したように、第２乱数生成回路１２４Ｂによって素因数として「２」または「５」を含まない大当り乱数を生成する場合には、乱数カウンタ２４３の有効ビット数ｎを２の倍数以外の数（図２２では２，３，５，６，７，９，１０，１１，１３，１４または１５）に設定して、「１」〜「２n−１」の範囲のカウンタ値を発生させるようにすれば、図６の第１乱数生成回路１２４Ａのように最大値設定レジスタ６０８ｂ４を設けずに、素因数として「２」および「５」を含まない大当り乱数を生成することができる。なお、有効ビット数はユーザプログラムＲＯＭにＨＷパラメータとして記憶され、ユーザプログラムの起動開始時に設定される。また、乱数生成回路に有効ビット設定レジスタを設け、ユーザプログラムの中で設定してもよい。

ところで、乱数生成回路の分野では、従来よりＭ系列乱数ではカウンタ値を「０」からではなく「１」からスタートすることが行われており、カウンタの初期値として「０」をとることがないカウンタをハード的に実現することは困難ではない。
また、上記実施例では、大当り図柄乱数（または普図当り乱数、変動パターン乱数）を、タイマ割込み処理（図１５のステップＳ４４）で更新される第１乱数生成回路１２４Ａによって生成し、大当り乱数はタイマ割込み処理に依存せずに更新される生成多項式を用いたＭ系列方式によってカウンタ値を更新可能な第２乱数生成回路１２４Ｂによって生成するようにしたものを説明したが、大当り乱数もタイマ割込み処理で更新される第１乱数生成回路１２４Ａと同様な乱数生成回路によって生成するようにしてもよいし、大当り乱数および大当り図柄乱数を乱数生成回路でなくタイマ割込みによるプログラム処理で生成する、つまりＲＡＭ上にカウンタ領域を設けソフトウェアにより乱数の更新を行うように構成することも可能である。
なお、第２乱数生成回路によるカウンタ値の更新は、Ｍ系列方式に限らず、カウントアップ方式あるいはカウントダウン方式を採用するようにしても良い。

上述した説明より、本出願には、遊技領域に設けた始動領域（５６，５７）への遊技球入賞により変動表示遊技を実行し、該変動表示遊技が特定の結果態様となる場合に、遊技者に遊技価値を付与する特別遊技状態を発生するとともに、該特別遊技状態終了後の遊技進行が有利になる特定遊技状態を発生可能な遊技機において、
画像を表示可能な表示装置（６１）と、
前記変動表示遊技が実行され、複数種類の図柄が表現可能な表示器（６３）と、
遊技を統括的に制御するとともに、少なくとも前記表示器を制御する遊技制御装置（１００）と、
前記遊技制御装置からの指示に基づいて、前記表示器で実行される変動表示遊技と同期させて、前記表示装置にて装飾図柄を用いた変動表示を制御する表示制御装置（１５０）と、を備え、
前記遊技制御装置は、
第１カウンタ値を循環して更新し、前記変動表示遊技の実行結果が前記特定の結果態様となる場合に、前記特定遊技状態を発生させるか否かの抽選に用いられる第１乱数値を生成する第１乱数生成手段と、
第２カウンタ値を循環して更新し、前記表示装置で実行される前記変動表示の演出パターンを決定するために用いられる第２乱数値を生成する第２乱数生成手段と、を備え、
前記第１乱数生成手段により更新される第１カウンタ値の一巡に要する総数は、「２」および「５」をともに素因数として含む数とし、
前記第２乱数生成手段により更新される第２カウンタ値の一巡に要する総数は、「２」および「５」のいずれも素因数として含まない数となるようにした発明が含まれていることが分かる。

上記のような発明によれば、第１カウンタ値の総数および第２カウンタ値の総数は互いに共通する素因数を含まない数となるので、第１及び第２の乱数カウンタのカウンタ値の取り得る値の組み合わせに偏りが発生しないため、変動表示遊技の一様性を確保することができる。また、第１乱数生成手段で更新される第１カウンタ値の総数は、「２」および「５」を素因数として含む数としたので、第１カウンタを用いて特定遊技状態を発生させる振り分けや抽選を行う際に、百分率に基づいた正確な振り分けや抽選を行うことができる。

また、前記第２乱数生成手段は、生成多項式を用いたＭ系列方式によってカウンタ値を更新し、前記第２カウンタ値の更新範囲として、１〜２ｎ−１（ｎ：整数）を設定可能とするようにしてもよい。これにより、Ｍ系列方式によって第２カウンタ値を更新することで、第２カウンタ値に偏りが発生することを防止することができる。また、第２カウンタ値の更新範囲として、１〜２ｎ−１（ｎ：整数）を設定することで、第２カウンタ値の総数として「２」を素因数として含まない数を設定することができ、「５」を素因数として含む数を少なくすることができ、「２」又は「５」を素因数として含まない数を第２カウンタ値の総数として設定することができる。

（第２発明）
第２の発明は、タイマ割込み処理で更新される前記第１乱数生成回路１２４Ａと同様な乱数生成回路を使用するなどして、タイマ割込みによって大当り乱数および大当り図柄乱数等を更新する場合に、乱数の組み合わせに偏りが生じないように乱数の更新を行える乱数生成方法を提供するものである。なお、第２の発明の実施例は、前述した第１の発明の実施例の遊技機と同様な構成を有し、同様な構成、機能を有する制御装置を備える。つまり、第２の発明の実施例のハードウェアは、前述した第１の発明の実施例と同じで良い。

第２の発明においては、図２３（Ａ）に示すように、例えば大当り図柄乱数として使用する乱数１（第１カウンタ値）の総数をＮａ、例えば大当り乱数（または普図当り乱数、変動パターン乱数）として使用する乱数２（第２カウンタ値）の総数をＮｂ、乱数１の更新間隔をＴａ（ｍｓ:ミリ秒）、乱数２の更新間隔をＴｂ（ｍｓ）とし、ＰａをＮａと互いに素となる整数（但しＰａ≦Ｎｂ）もしくは「１」、ＰｂをＮｂと互いに素となる整数（但しＰｂ≦Ｎａ）もしくは「１」としたときに、次式、
Ｔｂ＝ｋＴａ
ｋ＝Ｎａ／ＰｂまたはＰａ／Ｎｂ
を満足するように、Ｎａ，Ｎｂ，Ｔａ，Ｔｂ，ｋを決定するようにしたものである。なお、ここで、互いに素となる整数とは、お互いに割り切ることができないとともに共通の素因数を含まない整数を意味する。

例えばＮａ＝５，Ｎｂ＝７とした場合、上記条件より、Ｐａは１，２，３，７の中から、Ｐｂは１，２，３，５の中から選択する必要があり、ｋ＝Ｎａ／ＰｂまたはＰａ／Ｎｂであればよいので、ｋは５／１，５／２，５／３，５／５；１／７，２／７，３／７，７／７のいずれかを取り得る。ここで、仮にＰａ＝７，Ｐｂ＝５を選択した場合には、ｋ＝Ｎａ／Ｐｂ（＝Ｐａ／Ｎｂ）よりｋ＝１、従って、Ｔａ＝Ｔｂとなるように設定すれば良い。

図２３（Ｂ）に、上記のように設定を行って更新処理をした場合の大当り乱数（または普図当り乱数、変動パターン乱数）と大当り図柄乱数との関係を示す。それぞれの乱数の更新間隔Ｔａ、Ｔｂは、Ｔａ＝Ｔｂより２ｍｓとした。
図２３（Ｂ）より、この実施例の場合、初期状態（例えば０，０）からすべての乱数の組み合わせが出現するまでの間（３５回）に、一度出現した乱数の組み合わせは再出現しない為、遊技の一様性が低下するのを防止することができることが分かる。

一方、例えばＮａ＝１０，Ｎｂ＝１０とした場合、「１０」の素因数は「２」と「５」であるため、上記条件より、Ｐａは１，３，７，９の中から、Ｐｂも１，３，７，９の中から選択する必要があるが、ｋ＝Ｎａ／ＰｂまたはＰａ／Ｎｂであればよいので、ｋは１０／１，１０／３，１０／７，１０／９；１／１０，３／１０，７／１０，９／１０のいずれかを取り得る。ここで、仮にＰａ＝１を選択した場合には、ｋ＝Ｐａ／Ｎｂよりｋ＝１／１０、従って、Ｔａ＝１０Ｔｂとなるように設定すれば良い。

図２４に、上記のように設定を行って更新処理をした場合の大当り図柄乱数と大当り乱数（または普図当り乱数、変動パターン乱数）との関係を示す。それぞれの乱数の更新間隔は、Ｔｂ＝１ｍｓとすると、ＴａはＴａ＝１０Ｔｂより１０ｍｓとなる。
図２４より、初期状態（例えば０，０）は大当り乱数の更新回数１００回に１回のように出現する頻度が低くなるとともに、２種類の乱数の取り得るすべて組み合わせが１００回に１回ずつ現れ、遊技の一様性が向上するようになることが分かる。

また、例えばＮａ＝１０，Ｎｂ＝５とした場合、「１０」と「５」の素因数は「５」であるため、上記条件より、Ｐａは１，２，３，４，６，７，８，９の中から、Ｐｂは１，２，３，４の中から選択する必要があるが、ｋ＝Ｎａ／ＰｂまたはＰａ／Ｎｂであればよいので、ｋ＝１／１０，２／１０，３／１０，４／１０，６／１０，７／１０，８／１０，９／１０；５／１，５／２，５／３，５／４のいずれかを取り得る。そこで、例えばＰｂ＝４を選択したとすると、ｋ＝Ｎａ／Ｐｂよりｋ＝１０／４＝５／２、従って、５Ｔａ＝２Ｔｂとなるように設定すればよい。

図２５に、上記のように設定を行って更新処理をした場合の大当り図柄乱数と大当り乱数（または普図当り乱数、変動パターン乱数）との関係を示す。それぞれの乱数の更新間隔は、Ｔａ＝２ｍｓとすると、Ｔｂは５Ｔａ＝２Ｔｂより５ｍｓとなる。つまり、大当り図柄乱数を２ｍｓに１回更新したとすると、大当り乱数（または普図当り乱数、変動パターン乱数）は５ｍｓに１回更新すればよいこととなる。
図２５より、この実施例の場合、初期状態（例えば０，０）からすべての乱数の組み合わせが出現するまでの間（５０回）に、一度出現した乱数の組み合わせは出現しない為、遊技の一様性が低下するのを防止することができることが分かる。

上記のように、ｋが「１」以外の適当な値をとるとき、すなわち大当り図柄乱数の更新間隔と大当り乱数（または普図当り乱数、変動パターン乱数）の更新間隔を異なる値に設定した場合には、大当り図柄乱数の総数Ｎａと大当り乱数（または普図当り乱数、変動パターン乱数）の総数Ｎｂが、共通の素因数（図２５の例では「５」）を含んでいたとしても、大当り図柄乱数の総数と大当り乱数（または普図当り乱数、変動パターン乱数）の総数の積に相当する回数に１回の頻度で初期状態が出現するようにすることができる。
なお、大当り乱数（または普図当り乱数、変動パターン乱数）および大当り図柄乱数を乱数生成回路でなく、タイマ割込みによるプログラム処理で生成してもよい。つまりＲＡＭ上にカウンタ領域を設けソフトウェアにより乱数の更新を行うように構成することも可能である。

また、本実施例では、大当り乱数または普図の当り乱数もしくは変動パターン乱数と、大当り図柄乱数と、の関係について説明したが、大当り乱数と大当り図柄乱数との関係において上述した条件を満たすように各乱数を生成し、さらに普図当り乱数もしくは変動パターン乱数と大当り図柄乱数との関係において上述した条件が満たされるように各乱数を生成するようにしてもよい。
また、大当り図柄乱数に対して変動パターン乱数を２種類用意して、変動パターン乱数１と変動パターン乱数２との組み合わせで変動パターンを選択するとともに、変動パターン乱数１と大当り図柄乱数との関係が上述した条件を満たし、かつ変動パターン乱数２と大当り図柄乱数との関係が上述した条件を満たすように各乱数を生成（更新）するようにしてもよい。

図２６には、上記条件で更新処理をして、大当り図柄乱数および２種類の変動パターン乱数１と変動パターン乱数２を生成した場合の各乱数の関係が示されている。この実施例では、大当り図柄乱数（乱数１）の範囲を０〜４とし更新間隔を２ｍｓに設定する一方、変動パターン乱数１（乱数２）の範囲を０〜６とし更新間隔を２ｍｓに設定し、変動パターン乱数２（乱数３）の範囲を０〜２とし更新間隔を２ｍｓに設定している。
つまり、この場合、大当り図柄乱数（乱数１）の一巡に要する総数は「５」、変動パターン乱数１（乱数２）の一巡に要する総数は「７」、変動パターン乱数２（乱数３）の一巡に要する総数は「３」であり、それぞれの乱数の総数は互いに素となる整数の関係にある。また、ここでは、各乱数の更新間隔Ｔａ，Ｔｂ，Ｔｃは同一、つまりＴａ＝Ｔｂ＝Ｔｃ（＝２ｍｓ）としている。従って、図２３（Ａ）に記載されている条件を満たしている。これにより、それぞれの乱数の組合せは、１０５（＝５×７×３）回の更新で一巡し、生成される乱数の組合せに偏りがないことが分かる。

図２７は、図２６の条件で更新処理をして大当り図柄乱数および変動パターン乱数１と変動パターン乱数２を生成し変動表示ゲームの結果が外れとなる場合に使用される変動パターン選択テーブル、図２８は、同様な条件で変動表示ゲームの結果が大当りとなる場合に使用される変動パターン選択テーブルを示す。図２７に示すように、変動表示ゲームの結果が外れとなる場合には、変動パターン乱数１と変動パターン乱数２の組合せに応じて変動パターンが選択され、図２８に示すように、変動表示ゲームの結果が大当りとなる場合には、大当り図柄乱数および変動パターン乱数１と変動パターン乱数２の組合せに応じて変動パターンが選択される。

なお、図２７は、変動パターン乱数１が０で、変動パターン乱数２が０である場合には、変動パターングループ１が選択され、この変動パターングループ１に属する変動パターン１が選択されることを示している。
図２８は、大当り図柄乱数が１で、変動パターン乱数１が０で、かつ変動パターン乱数２が０である場合には、変動パターングループ１５が選択され、この変動パターングループ１５に属する変動パターン４３が選択されることを示している。
また、図２７のはずれ時の変動パターン選択テーブルと同様に、変動パターングループ８には変動パターン２２〜２４、変動パターングループ９には変動パターン２５〜２７というように、各変動パターングループに３種類の変動パターンを属するようにしている。
実施例の遊技制御装置１００は、図２７、２８の変動パターン選択テーブルにより選択した変動パターンに対応する変動開始コマンドを決定し、演出制御装置１５０へ送信することで表示装置６１にて飾り特図変動表示ゲームを行うようにしている。

つまり、変動パターン乱数１によって変動パターン選択テーブルのグループが決定され、変動パターン乱数２によって、変動パターン乱数１で決定された選択テーブルを使用して演出パターンとしての変動パターンが決定されることとなる。従って、変動パターン乱数１（第１乱数値）を生成する第１乱数生成回路１２４Ａは、第１カウンタ値を循環して更新し、複数種類の前記変動表示の演出パターンをグルーピングした複数の変動パターングループから１つを選択するために用いられる第１乱数値を生成する第１乱数生成手段で、変動パターン乱数２（第２乱数値）を生成する第１乱数生成回路１２４Ａは、第２カウンタ値を循環して更新し、第１乱数値に基づいて選択された変動パターングループから表示装置で実行される変動表示の演出パターンを決定するために用いられる第２乱数値を生成する第２乱数生成手段であるとも言える。

上述した説明より、本出願には、遊技領域に設けた始動領域（５６，５７）への遊技球入賞により変動表示遊技を実行し、該変動表示遊技が特定の結果態様となる場合に、遊技者に遊技価値を付与する特別遊技状態を発生可能な遊技機において、
画像を表示可能な表示装置（６１）と、
前記変動表示遊技が実行され、複数種類の図柄が表現可能な表示器（６３）と、
遊技を統括的に制御するとともに、少なくとも前記表示器を制御する遊技制御装置（１００）と、
前記遊技制御装置からの指示に基づいて、前記表示器で実行される変動表示遊技と同期させて、前記表示装置にて装飾図柄を用いた変動表示を制御する表示制御装置（１５０）と、を備え、
前記遊技制御装置は、
第１カウンタ値を循環して更新し、複数種類の前記変動表示の演出パターンをグルーピングした複数の変動パターングループから１つを選択するために用いられる第１乱数値を生成する第１乱数生成手段と、
第２カウンタ値を循環して更新し、前記第１乱数値に基づいて選択された変動パターングループから前記表示装置で実行される前記変動表示の演出パターンを決定するために用いられる第２乱数値を生成する第２乱数生成手段と、を備え、
前記第１乱数生成手段で更新される第１カウンタ値の一巡に要する総数をＮａ、第１カウンタ値の更新間隔をＴａ、前記第２乱数生成手段で更新される第２カウンタ値の一巡に要する総数をＮｂ、第２カウンタ値の更新間隔をＴｂとし、
前記第１カウンタ値の更新間隔Ｔａと前記第２カウンタ値の更新間隔Ｔｂとの比Ｔａ／Ｔｂをｋ、
ＰａをＮａと互いに素となる整数、ＰｂをＮｂと互いに素となる整数としたとき、
前記第１及び第２乱数生成手段は、
ｋ＝Ｎａ／Ｐｂまたはｋ＝Ｐａ／Ｎｂ
であり、かつ、
Ｐａ≦Ｎｂ，Ｐｂ≦Ｎａ
を満たす第１及び第２カウンタ値の総数Ｎａ、Ｎｂと、第１及び第２カウンタ値の更新間隔Ｔａ、Ｔｂとに基づいて、前記第１カウンタ値及び第２カウンタ値の更新を行うようにした発明が含まれていることが分かる。

上記のような発明によれば、第１乱数生成手段により生成される第１カウンタ値（変動パターン乱数１）と第２乱数生成手段により生成される第２カウンタ値（変動パターン乱数２）との間に相関がなくなり、第１カウンタ値と第２カウンタ値の取り得る値の組み合わせに偏りが発生しないため、変動表示遊技の一様性を確保することができる。

なお、この第２の発明においては、前記更新間隔Ｔａ、ＴｂがＴａ＝Ｔｂである場合に、前記第１乱数生成手段により更新される第１カウンタ値の総数、および前記第２乱数生成手段により更新される第２カウンタ値の総数は、互いに共通する素因数を含まない数となるようにしてもよい。
これにより、第１カウンタ値の総数と第２カウンタ値の総数との最小公倍数が、第１カウンタ値の総数と第２カウンタ値の総数とを掛け算した数と等しくなり、最小公倍数に相当する回数の更新を行った場合に、第１カウンタ値と第２カウンタ値の組み合わせとして第１カウンタ値と第２カウンタ値の取り得る値の組み合わせのすべてを発生させることができ、遊技の一様性を確保することができる。

また、第２の発明においても、第１の発明と同様に、前記第１乱数生成手段で更新される第１カウンタ値の総数は、２又は５を素因数として含む数とし、前記第２乱数生成手段で更新される第２カウンタ値の総数は、２又は５を素因数として含まない数としてもよい。
これにより、第１カウンタを用いて振り分けや抽選を行う際に、百分率（例えば４０％、１５％など）に基づいた正確な振り分けや抽選を行うことができる。また、前記第２乱数生成手段により更新される第２カウンタ値の総数は、「２」又は「５」を素因数として含まない数としたので、第１カウンタ値の総数および第２カウンタ値の総数は互いに共通する素因数を含まない数となる。

（第３発明）
次に、図２９および図３０を用いて第３の発明の実施例を説明する。
第３の発明の第１実施例は、図１４に示す第１発明の実施例におけるメイン処理のステップＳ２２で実行される初期値乱数更新処理の代わりに、大当り図柄乱数更新処理を設け、ＲＡＭ１１３内に設けた図柄乱数領域に格納されている乱数を直接更新するようにしたものである。

図３０にこの大当り図柄乱数更新処理の詳しい手順の例が示されている。なお、図１４において、ステップＳ２２の前後に設けられていた割込み禁止と割込み許可は、第３の実施例では、図３０の大当り図柄乱数更新処理の中に設けられている。これは、割込み禁止期間をできるだけ短くすることによって、タイマ割込みによる処理を実行する時間が圧迫されないようにするためである。

この実施例の大当り図柄乱数更新処理においては、図３０に示すように、先ず、ＲＡＭ１１３内に設けた図柄乱数領域のアドレスを設定する処理（ステップＳ２０１）を行い、加算繰り返し数として例えば「３」のような素数を設定する（ステップＳ２０２）。加算繰り返し数は「３」に限定されるものでないが、あまり大きな値は避けるのが良い。大きな値を使用すると乱数の更新に時間がかかり、割込み処理が圧迫されるためである。

上記ステップＳ２０２で加算繰り返し数を設定した後は、割込みを禁止（ステップＳ２０３）してから、ステップＳ２０１でアドレスを設定した図柄乱数領域の値に「１」を加算する処理を行う（ステップＳ２０４）。この処理は、ＲＡＭ１１３からデータを読み出してＣＰＵの演算ユニットで加算し結果をアキュームレータに保持しそれをＲＡＭ１１３の元のアドレス位置の図柄乱数領域に格納するものではなく、ＲＡＭ内の値を直接更新（＋１）するものであり、例えばそのような新たな命令をＣＰＵに設けることで実現することができる。

上記ステップＳ２０４で図柄乱数領域の値に「１」を加算する処理を行った後は、ステップＳ２０２で設定した加算繰り返し数を減算（−１）する（ステップＳ２０５）。そして、次のステップＳ２０６で繰り返し数が「０」になったか否かを判定する（ステップＳ２０６）。ここで、繰り返し数が「０」になっていない（Ｎｏ）と判定すると、ステップＳ２０４へ戻って上記処理を繰り返す。一方、ステップＳ２０６で、繰り返し数が「０」になった（Ｙｅｓ）と判定すると、ステップＳ２０７へ進んでステップＳ２０３で禁止した割込みを許可して、当該大当り図柄乱数更新処理を終了する。

本実施例の大当り図柄乱数更新処理のように、ＲＡＭ内に記憶されている乱数値を直接更新することによって、ＲＡＭからのデータの読み出しを行っている間にノイズによって値が変化してしまうのを回避することができ、正確な乱数の更新が可能となる。また、大当り図柄乱数更新処理をメイン処理の中で繰り返し実行することによって、次のタイマ割込みが入るまでの残余時間が毎回異なることで、大当り図柄乱数更新処理の実行回数が変化しそれによって生成される乱数がよりランダムな値となる。さらに、ステップＳ２０２のように加算繰り返し数を設定することによって、固定された値を加算する方式に比べて不正を行いにくくすることができる。

（第２実施例）
次に、図３１および図３２を用いて第３の発明の第２実施例を説明する。
第１実施例は、メイン処理の中に大当り図柄乱数更新処理を設け、ＲＡＭ１１３内の図柄乱数領域に格納されている値に素数を加算することで乱数を更新するようにしているので、仮に加算する値として「０」つまり加算繰り返し数として「０」が設定されると、ステップＳ２０５で−１されることで、図柄乱数領域の値は、繰り返し数が８ビットの場合にはＦＦ、１６ビットの場合にはＦＦＦＦとなり、次のステップＳ２０６での判定で「Ｙｅｓ」となるまでの時間が非常に長くなってしまう。

そのため、例えば、大当り図柄乱数４〜６（図２０参照 付与される遊技価値が一番高
い）に更新されたタイミングでステップＳ２０２の加算繰り返し数として「０」を設定する不正がなされたとすると、その後割込みが禁止された状態でステップＳ２０４〜Ｓ２０６を何度も繰り返すことで、タイマ割込み処理の実行時間が短くなって割込み時間内にすべての処理を終了することができなくなって、正常な遊技制御がなされなくなるおそれがある。そこで、第２実施例では、図３１に示すように、タイマ割込み処理内に割込み処理を監視する処理を設けて、上記のような不正を回避するようにしたものである。

図３１に示す本実施例のタイマ割込み処理と図１５に示す第１発明の実施例におけるタイマ割込み処理との差異は、本実施例のタイマ割込み処理においては、図１５のステップＳ４０とＳ４１との間に、割込み処理監視フラグがオンになっているか否かを判定する処理（ステップＳ４０ａ）と、割込み処理監視フラグがオンでない場合（Ｎｏ）に割込み処理監視フラグをオンする処理（ステップＳ４０ｂ）、割込みの終了を宣言する処理（ステップＳ４０ｃ）、割込みを許可する処理（ステップＳ４０ｄ）を設けた点と、これに伴い図１５のステップＳ５２の次の割込みを許可する処理（ステップＳ５３）を削除し、代わりに割込み処理監視フラグをオフする処理（ステップＳ５４）を設けた点とにある。

図３１に示す本実施例のタイマ割込み処理においては、仮にステップＳ４１〜Ｓ５２の途中まで処理が進んだ時点で１回の割込み処理に与えられた時間が過ぎてしまい、次のタイマ割込みが入って来たとする。すると、ステップＳ５４の割込み処理監視フラグをオフする処理が実行されていないため、次のタイマ割込み処理の実行の際にステップＳ４０ａで割込み処理監視フラグがオンになっている（Ｙｅｓ）と判定して、ステップＳ５５へ移行して割込みが禁止され、その後、符号Ｂに従って図３２のメイン処理のステップＳ４１へジャンプして、ＲＷＭ（リードライトメモリ）のアクセスが禁止されることとなる。

そのため、例えば、大当り図柄乱数４〜６（図２０参照 付与される遊技価値が一番高
い）に更新されたタイミングでステップＳ２０２の加算繰り返し数として「０」を設定するような不正がなされ、その後割込みが禁止された状態でステップＳ２０４〜Ｓ２０６を何度も繰り返すことで、タイマ割込み処理の実行時間が短くなって割込み時間内にすべての処理を終了することができなくなって、正常な遊技制御がなされなくなる事態が発生するのを防止することができる。

上述したように、本出願には、所定数を更新範囲として第１カウンタ値を循環して更新する第１乱数生成手段と、所定数を更新範囲として第２カウンタ値を循環して更新する第２乱数生成手段と、遊技プログラムにより遊技を統括的に制御するともに、任意のタイミングで前記第１及び第２の乱数生成手段が更新する前記第１及び第２カウンタ値を取得し、前記第１及び第２カウンタ値を乱数として遊技制御を行う遊技制御手段と、を備えた遊技機において、
前記遊技制御手段は、所定周期で開始される割込みルーチンと、前記割込みルーチンの残余時間に繰り返し実行されるループ処理を有するメインルーチンと、を実行し、前記第１乱数生成手段は、前記割込みルーチンの残余時間でループ処理を実行するメインルーチンの中で、前記第１カウンタ値に所定の素数値を加算することにより、前記第１カウンタ値の更新を行うようにした発明が含まれている。

上記のような発明によれば、割込みルーチンの残余時間でループ処理を実行するメインルーチンの中で、第１カウンタ値に所定の素数値を加算することにより、第１カウンタ値の更新を行うようにしたので、第１カウンタが周回する更新周期が定まらずに変化することとなるため、第１乱数生成手段により生成される第１カウンタ値と第２乱数生成手段により生成される第２カウンタ値との間に相関がなくなり、第１カウンタ値と第２カウンタ値の取りうる値の組み合わせに偏りが発生して遊技の一様性が低下することを防止することができる。

この第３の発明においては、前記遊技プログラムにより遊技制御を含む所定の演算処理の作業領域として必要なデータを記憶する作業領域データ記憶手段と、前記遊技制御手段は、前記第１カウンタ値と、前記遊技プログラムにより遊技制御を含む所定の演算処理に必要なデータを記憶し、電源断後も記憶保持可能な記憶手段を備え、前記第１乱数生成手段は、前記記憶手段から前記第１カウンタ値をアキュームレータに取得することなく、前記記憶手段に記憶されている前記第１カウンタ値に所定の素数値を加算する所定の演算処理を含み、前記所定の演算処理の開始に先立って前記割込みルーチンの実行を禁止状態とし、該演算処理の終了後に前記割込みルーチンの実行を許可状態とするようにしてもよい。

これにより、ノイズ等によって誤った値が記憶手段に記憶されることを防止することができる。つまり、レジスタ等に読み出して演算を行う必要がない為、記憶手段から取得した値、記憶手段への書込む値がノイズ等によって任意の値に変化し、誤った値を第１カウンタ値としてしまうこと防止することができる。
また、第３の発明においても、第１の発明と同様に、前記第１乱数生成手段で更新される第１カウンタ値の総数は、２又は５を素因数として含む数とし、前記第２乱数生成手段で更新される第２カウンタ値の総数は、２又は５を素因数として含まない数としてもよい。

さらに、第３の発明において、入賞口に遊技球が入賞したことに関連して所定の遊技価値付与可能な遊技機であって、前記所定の遊技価値として、特別遊技状態と、該特別遊技状態の終了後に前記特別遊技状態の発生確率が高確率である確率変動状態と、を発生可能であり、前記特別遊技状態を発生させるか否かの判定は、前記第２カウンタ値に基づいて行い、前記確率変動状態を発生させるか否かの判定は、前記第１カウンタ値に基づいて行うようにしてもよい。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、今回開示した実施形態は、全ての点で例示であって制限的なものではない。また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲での全ての変更が含まれることが意図される。
実施例では、大当り乱数、普図の当り乱数、変動パターン乱数、大当り図柄乱数等の各種乱数を、第１乱数生成回路１２４Ａ又は、第２乱数生成回路１２４Ｂで更新を行なう方法を一例として示したが、前述した更新条件を満たせばどのような更新方法を採用してもよい。例えば、ユーザプログラムによって実行される図１５のステップＳ４４で、ＲＡＭ１１３上に記憶されたカウンタ値をタイマ割込み毎に＋１更新する乱数であってもよい。
また、前記第１実施例では、大当り図柄乱数等を、タイマ割込み処理（図１５のステップＳ４４）で更新される第１乱数生成回路１２４Ａによって生成し、大当り乱数はタイマ割込み処理では更新されない第２乱数生成回路１２４Ｂによって生成するようにしたものを、また前記第３実施例では、大当り図柄乱数を乱数生成回路でなくプログラムによるメイン処理で生成する、つまりＲＡＭ上にカウンタ領域を設けソフトウェアにより乱数の更新を行うように構成したものを説明したが、普図当り判定用の乱数や変動パターン選択用の乱数、さらに大当り乱数もプログラムによるメイン処理で生成することも可能である。その場合、図３１のステップＳ４４の乱数更新処理は不要となる。

さらに、前記実施例では、主として本発明を、カードユニットによって遊技媒体としての遊技球が貸し出されるパチンコ遊技機に適用したものを説明したが、本発明はこのようなパチンコ遊技機に限定されないとともに、アレンジボール遊技機、雀球遊技機、及びスロットマシンなどの遊技機にも適用可能である。

１０ 遊技機
５０ 遊技盤
５４ 普通図柄始動ゲート
５５ 一般入賞口制御装置
５６ 始動入賞口
５７ 始動入賞装置
５８ 特別変動入賞装置
５９ アウト口
６１ 表示装置
６３ 特図表示器
１００ 遊技制御装置
１１０ 遊技用マイクロコンピュータ（遊技制御手段）
１１３ ＲＡＭ（データ記憶手段）
１２４Ａ 第１乱数生成回路（第１乱数生成手段，第２乱数生成手段）
１２４Ｂ 第２乱数生成回路
１５０ 演出制御装置

Claims (2)

1. 遊技領域に設けた始動領域への遊技球入賞により変動表示遊技を実行し、該変動表示遊技が特定の結果態様となる場合に、遊技者に遊技価値を付与する特別遊技状態を発生可能な遊技機において、
   画像を表示可能な表示装置と、
   前記変動表示遊技が実行され、複数種類の図柄が表現可能な表示器と、
   遊技を統括的に制御するとともに、少なくとも前記表示器を制御する遊技制御装置と、
   前記遊技制御装置からの指示に基づいて、前記表示器で実行される変動表示遊技と同期させて、前記表示装置にて装飾図柄を用いた変動表示を制御する表示制御装置と、を備え、
   前記遊技制御装置は、
   第１カウンタ値を更新し、複数種類の前記変動表示の演出パターンをグルーピングした複数の変動パターングループから１つを選択するために用いられる第１乱数値を生成する第１乱数生成手段と、
   第２カウンタ値を更新し、前記第１乱数値に基づいて選択された変動パターングループから前記表示装置で実行される前記変動表示の演出パターンを決定するために用いられる第２乱数値を生成する第２乱数生成手段と、
   第３カウンタ値を更新し、前記特別遊技状態の終了後に前記特別遊技状態の発生確率を高確率にする確率変動状態を発生させるか否かの抽選に用いられる第３乱数値を生成する第３乱数生成手段と、を備え、
   第１乱数生成手段で更新される第１カウンタ値の一巡に要する総数をＮａ、第１カウンタ値の更新間隔をＴａ、第２乱数生成手段で更新される第２カウンタ値の一巡に要する総数をＮｂ、第２カウンタ値の更新間隔をＴｂ、第３乱数生成手段で更新される第３カウンタ値の一巡に要する総数をＮｃ、第３カウンタ値の更新間隔をＴｃとし、
   第１カウンタ値の更新間隔Ｔａと第３カウンタ値の更新間隔Ｔｃとの比Ｔａ／ＴｃをＫａｃ、
   ＰａをＮａと互いに素となる整数、ＰｃをＮｃと互いに素となる整数としたとき、
   第１及び第３乱数生成手段は、
   Ｋａｃ＝Ｎａ／ＰｃまたはＫａｃ＝Ｐａ／Ｎｃ
   であり、かつ、
   Ｐａ≦Ｎｃ，Ｐｃ≦Ｎａ
   を満たす第１及び第３カウンタ値の総数Ｎａ、Ｎｃと、第１及び第３カウンタ値の更新間隔Ｔａ、Ｔｃとに基づいて、第１及び第３カウンタ値の更新を行い、
   第２カウンタ値の更新間隔Ｔｂと第３カウンタ値の更新間隔Ｔｃとの比Ｔｂ／ＴｃをＫｂｃ、
   ＰｂをＮｂと互いに素となる整数、ＰｃをＮｃと互いに素となる整数としたとき、
   第２及び第３乱数生成手段は、
   Ｋｂｃ＝Ｎｂ／ＰｃまたはＫｂｃ＝Ｐｂ／Ｎｃ
   であり、かつ、
   Ｐｂ≦Ｎｃ，Ｐｃ≦Ｎｂ
   を満たす第２及び第３カウンタ値の総数Ｎｂ、Ｎｃと、第２及び第３カウンタ値の更新間隔Ｔｂ、Ｔｃとに基づいて、第２及び第３カウンタ値の更新を行い、
   第３乱数生成手段で更新される第３カウンタ値の総数は、「２」および「５」のみを素因数として含む数、又は、「２」のみを素因数として含む数、又は、「５」のみを素因数として含む数としたことを特徴とする遊技機。
2. 前記遊技制御装置は、
   所定の遊技プログラムに基づいて遊技制御を実行する演算処理装置を備え、
   前記演算処理装置は、
   当該演算処理装置であることを識別可能な個体識別情報が記憶される個体識別情報記憶部と、
   前記個体識別情報記憶部に記憶された前記個体識別情報を遊技機外の外部装置に送信する個体情報送信手段と、を備え、
   前記第２カウンタ値が一巡したか否かの監視を行い、前記第２カウンタ値が一巡したことを条件に前記個体識別情報記憶部に記憶された前記個体識別情報を遊技機外の外部装置に送信することを特徴とする請求項１に記載の遊技機。