JP5788649B2 - 電流基準回路 - Google Patents

Description

本発明は、電流基準回路に関し、特に低い温度依存性を有する電流基準回路に関する。

集積回路に使用されるアナログ回路は、回路の動作点を設定するためにバイアス回路が使用される。特に、演算増幅器の直流ＤＣ及び交流ＡＣ動作特性を決定するために定電流源である電流基準回路が必要になる。一般的に使用されるバイアス回路は、温度、電源電圧、及び製造工程の変化に影響を多く受ける。

従って、集積回路の設計において、温度、電源電圧、及び製造工程の変化に影響を少なく受けるバイアス回路が必要になる。

従来の電流基準回路は、温度依存性を下げるために追加される回路が複雑であり、半導体チップ上で占める面積が広く、電力消費が多い。

韓国特許０８６２４７５号明細書 韓国特許０７１２５５５号明細書 特開２００７−１７２１５３号公報

本発明の目的は、半導体ウエハー上で狭い面積を占めて、消費電力が少なく且つ温度依存性の低い電流基準回路を提供することにある。

本発明の他の目的は、半導体ウエハー上で狭い面積を占めて、消費電力が少なく且つ電源電圧依存性が低い電流基準回路を提供することにある。

前記目的を達成するために、本発明の一の実施形態に係る電流基準回路は絶対温度比例電流発生器、バンドギャップ基準回路、及び電流複製回路を含む。

絶対温度比例電流発生器は、絶対温度比例電流ＩＰＴＡＴを発生する。バンドギャップ基準回路は前記絶対温度比例電流に基づいて基準電圧を発生し、前記絶対温度比例電流でゼロ（０）の温度係数を有する第１電流ＩＺＴＣを除去し、正（＋）の温度係数を有する第２電流ＩＰＴＣを発生する。電流複製回路は、前記絶対温度比例電流と前記第２電流ＩＰＴＣに基づいて前記第１電流ＩＺＴＣを複製する。

本発明の一つの実施形態によると、前記バンドギャップ基準回路及び前記電流基準回路はそれぞれ前記絶対温度比例電流発生器と電流ミラー形態で接続されて前記絶対温度比例電流をミラーリングすることができる。

本発明の一つの実施形態によると、前記電流複製回路は、前記バンドギャップ基準回路と電流ミラー形態で接続されて前記第２電流をミラーリングすることができる。

本発明の一つの実施形態によると、前記電流複製回路は、前記絶対温度比例電流ＩＰＴＡＴで前記第２電流ＩＰＴＣを減算して前記第１電流ＩＺＴＣを複製することができる。

本発明の一つの実施形態によると、前記絶対温度比例電流発生器は第１ＰＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、及び第１抵抗を含むことができる。

第１ＰＭＯＳトランジスタは電源電圧が印加されるソース、第１ノードに電気的に共通接続されたゲート、及びドレインを有する。第２ＰＭＯＳトランジスタは前記電源電圧が印加されるソース、前記第１ノードに電気的に接続されたゲート、及び絶対温度比例電流ＩＰＴＡＴが流れるドレインを有する。第１ＮＭＯＳトランジスタは前記第１ノードに電気的に接続されたドレイン及び第２ノードに電気的に接続されたゲートを有する。第２ＮＭＯＳトランジスタは前記第２ＰＭＯＳトランジスタのドレインに電気的に共通接続されたゲートとドレイン、及び接地に電気的に接続されたソースを有する。第１抵抗は、前記第１ＮＭＯＳトランジスタのソースと前記接地との間に接続される。

本発明の一つの実施形態によると、前記バンドギャップ基準回路は、第３ＰＭＯＳトランジスタ、第２抵抗、第３抵抗、及び第３ＮＭＯＳトランジスタを含むことができる。

第３ＰＭＯＳトランジスタは、前記第１ＰＭＯＳトランジスタに電流ミラー形態で接続され、電源電圧が印加されるソース、前記第１ノードに電気的に接続されたゲート、及び第３ノードに電気的に接続され、前記絶対温度比例電流ＩＰＴＡＴが流れるドレインを有する。第２抵抗は、前記第３ノードと前記接地との間に接続され、第３抵抗は、前記第３ノードに接続された第１端子を有する。第３ＮＭＯＳトランジスタは、前記第３抵抗の第２端子に電気的に共通接続されたドレインとゲート、及び前記接地に電気的に接続されたソースを有する。

本発明の一つの実施形態によると、前記電流複製回路は、第４ＰＭＯＳトランジスタ、第４ＮＭＯＳトランジスタ、第５ＮＭＯＳトランジスタ、及び第６ＮＭＯＳトランジスタを含むことができる。

前記第４ＰＭＯＳトランジスタは、前記第１ＰＭＯＳトランジスタに電流ミラー形態で接続され、電源電圧が印加されるソース、前記第１ノードに電気的に接続されたゲート及び前記絶対温度比例電流ＩＰＴＡＴが流れるドレインを有する。第４ＮＭＯＳトランジスタは、前記第４ＰＭＯＳトランジスタのドレインに電気的に接続されたドレイン、前記第３ＮＭＯＳトランジスタのゲートに電気的に接続されたゲート、及び前記接地に電気的に接続されたソースを有する。第５ＮＭＯＳトランジスタは、前記第４ＰＭＯＳトランジスタのドレインに電気的に共通接続されたゲートとドレイン、及び接地に電気的に接続されたソースを有する。第６ＮＭＯＳトランジスタは、前記第５ＮＭＯＳトランジスタのゲートに電気的に接続されたゲート、前記接地に電気的に接続されたソース、及び前記第１電流ＩＺＴＣが流れるドレインを有する。

本発明の一つの実施形態によると、前記絶対温度比例電流発生器、前記バンドギャップ基準回路、及び前記電流複製回路は、それぞれカスコード構造で配置されたＭＯＳトランジスタを含むことができる。

本発明の一つの実施形態によると、前記電流基準回路は、前記絶対温度比例電流発生器に含まれたカスコード構造のＭＯＳトランジスタをバイアスするための第１バイアス回路、及び前記バンドギャップ基準回路と前記電流複製回路に含まれたカスコード構造のＭＯＳトランジスタをバイアスするための第２バイアス回路を独立的に有することができる。

本発明の一つの実施形態によると、前記電流基準回路は、１つのバイアス回路を共通で使用して前記絶対温度比例電流発生器、前記バンドギャップ基準回路、及び前記電流複製回路に含まれたカスコード構造のＭＯＳトランジスタをバイアスすることができる。

本発明の一つの実施形態によると、前記絶対温度比例電流発生器、前記バンドギャップ基準回路、及び前記電流複製回路はバイアスのための追加的な回路のブランチを使用せずにセルフバイアスを行うことができる。

本発明に実施形態に係る電流基準回路は、絶対温度比例電流発生器、バンドギャップ基準回路、及び電流複製回路を使用して、絶対温度比例電流ＩＰＴＡＴを発生し、絶対温度比例電流に基づいて基準電圧を発生し、絶対温度比例電流でゼロ（０）の温度係数を有する第１電流ＩＺＴＣを除去し、正（＋）の温度係数を有する第２電流ＩＰＴＣを発生し、絶対温度比例電流と前記第２電流ＩＰＴＣに基づいて前記第１電流ＩＺＴＣを複製する。

従って、本発明の実施形態に係る電流基準回路は、半導体ウエハー上で狭い面積を占め、消費電力が少なく且つ温度依存性が低い。また、本発明の実施形態に係る電流基準回路は半導体ウエハー上で狭い面積を占め、消費電力が少なく且つ電源電圧の依存性が低い。

従って、本発明の実施形態に係る電流基準回路を含む演算増幅器などのアナログは、周囲温度の変化に関係なく安定的な動作ができ、ウエハー上で狭い面積を占め、消費電力が少なく、製品の単価が低く、且つ親環境的な設計を行うことができる。

本発明の一の実施形態に係る電流基準回路を示すブロック図である。 図１の電流基準回路に含まれた絶対温度比例電流発生器、バンドギャップ基準回路、及び電流複製回路の一つの例を示す回路図である。 図２の電流基準回路に含まれたバンドギャップ基準回路の等価回路を示す回路図である。 従来のバンドギャップ基準回路の等価回路を示す回路図である。 バンドギャップ基準回路の動作原理を説明するための概念図である。 絶対温度比例電流がゼロ（０）の温度係数を有する第１電流ＩＺＴＣと正（＋）の温度係数を有する第２電流ＩＰＴＣで構成されてあることを説明するためのグラフである。 図１の電流基準回路に含まれた絶対温度比例電流発生器、バンドギャップ基準回路、及び電流複製回路の他の一例を示す回路図である。 図１の電流基準回路に含まれた絶対温度比例電流発生器、バンドギャップ基準回路、及び電流複製回路のまた他の一例を示す回路図である。 図１の電流基準回路に含まれた絶対温度比例電流発生器、バンドギャップ基準回路、及び電流複製回路のさらに他の一例を示す回路図である。 本発明の他の一実施形態に係る電流基準回路を示すブロック図である。 図１０の電流基準回路の具体的な回路を示す回路図である。 図２に示す低電圧形態の電流基準回路の温度変化による出力電流の変化を示すシミュレーション図である。 図８に示すカスコード形態の電流基準回路の温度変化による出力電流の変化を示すシミュレーション図である。 低電圧形態の電流基準回路とカスコード形態の電流基準回路に対して電源電圧の変化に対する出力電流の変化を示すシミュレーション図である。

以下、添付図面を参照して本発明の望ましい実施形態を説明する。

図１は、本発明の一の実施形態に係る電流基準回路を示すブロック図である。

図１を参照すると、電流基準回路１００は、絶対温度比例電流発生器（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０、バンドギャップ基準回路（ＢＡＮＤ−ＧＡＰ ＲＥＦＥＲＥＮＣＥ ＣＩＲＣＵＩＴ）１３０、及び電流複製回路（ＣＵＲＲＥＮＴ ＲＥＰＬＩＣＡＴＩＯＮ ＣＩＲＣＵＩＴ）１５０を含む。

絶対温度比例電流発生器１１０は、絶対温度比例電流ＩＰＴＡＴを発生する。バンドギャップ基準回路１３０は、絶対温度比例電流ＩＰＴＡＴに基づいて基準電圧を発生し、絶対温度比例電流ＩＰＴＡＴでゼロ（０）の温度係数を有する第１電流ＩＺＴＣを除去し、正（＋）の温度係数を有する第２電流ＩＰＴＣを発生する。電流複製回路１５０は、絶対温度比例電流ＩＰＴＡＴと前記第２電流ＩＰＴＣに基づいて前記第１電流ＩＺＴＣを複製する。

電流複製回路１５０は、絶対温度比例電流ＩＰＴＡＴで第２電流ＩＰＴＣを減算して第１電流ＩＺＴＣを複製することができる。

後述のように、電流複製回路１００に含まれた絶対温度比例電流発生器１１０、バンドギャップ基準回路１３０、及び電流複製回路１５０が互いにミラー形態で接続されている。例えば、絶対温度比例電流発生器１１０に含まれた第１ＭＯＳトランジスタとバンドギャップ基準回路１３０に含まれた第２ＭＯＳトランジスタは電流ミラー形態で接続されることができ、前記第１ＭＯＳトランジスタと電流複製回路１５０に含まれた第３ＭＯＳトランジスタは電流ミラー形態で接続されることができ、前記第２及び第３トランジスタは、電流ミラー形態で接続することができる。

図２は、図１の電流基準回路１００に含まれた絶対温度比例電流発生器１１０、バンドギャップ基準回路１３０、及び電流複製回路１５０の一つの例を示す回路図である。

図２を参照すると、電流基準回路１００ａは、絶対温度比例電流発生器（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０ａ、バンドギャップ基準回路１３０ａ、及び電流複製回路１５０ａを含む。

絶対温度比例電流発生器１１０ａは、第１ＰＭＯＳトランジスタＭＰ１、第２ＰＭＯＳトランジスタＭＰ２、第１ＮＭＯＳトランジスタＭＮ１、第２ＮＭＯＳトランジスタＭＮ２、及び第１抵抗Ｒ１を含む。

第１ＰＭＯＳトランジスタＭＰ１は、電源電圧ＶＤＤが印加されるソース、第１ノードＮ１に電気的に共通接続されたゲート、及びドレインを有する。第２ＰＭＯＳトランジスタＭＰ２は電源電圧ＶＤＤが印加されるソース、第１ノードＮ１に電気的に接続されたゲート、及びドレインを有する。第１ＮＭＯＳトランジスタＭＮ１は、第１ＰＭＯＳトランジスタＭＰ１のドレイン、つまり、第１ノードＮ１に電気的に接続されたドレイン、第２ノードＮ１に電気的に接続されたゲートを有する。第２ＮＭＯＳトランジスタＭＮ２は第２ＰＭＯＳトランジスタＭＰ２のドレインに電気的に共通接続されたゲートとドレイン、及び接地に電気的に接続されたソースを有する。第１抵抗Ｒ１は、第１ＮＭＯＳトランジスタＭＮ１のソースと接地との間に接続された。第１ＰＭＯＳトランジスタＭＰ１及び第２ＰＭＯＳトランジスタＭＰ２が電流ミラー形態で接続され、第１及び第２ＮＭＯＳトランジスタが、また他の電流ミラー形態で接続されたため、絶対温度比例電流ＩＰＴＡＴは２つの電流経路をそれぞれ流れる。つまり、絶対温度比例電流ＩＰＴＡＴは第２ＮＭＯＳトランジスタＭＮ２を通じて流れ、第１ＮＭＯＳトランジスタＭＮ１及び第１抵抗Ｒ１を通じて流れる。

バンドギャップ基準回路１３０ａは、第３ＰＭＯＳトランジスタＭＰ３、第２抵抗Ｒ２、第３抵抗Ｒ３、及び第３ＮＭＯＳトランジスタＭＮ３を含む。

第３ＰＭＯＳトランジスタＭＰ３は、前記第１ＰＭＯＳトランジスタＭＰ１に電流ミラー形態で接続され、電源電圧が印加されるソース、前記第１ノードに電気的に接続されたゲート及び第３ノードに電気的に接続されたドレインを有する。第２抵抗Ｒ２は、第３ノードＮ３と接地との間に接続される。第３抵抗Ｒ３は、第３ノードＮ３に接続された第１端子を有する。第３ＮＭＯＳトランジスタＭＮ３は第３抵抗Ｒ３の第２端子に電気的に共通接続されたドレインとゲート、及び接地に電気的に接続されたソースを有する。第１ＰＭＯＳトランジスタＭＰ１及び第３ＰＭＯＳトランジスタＭＰ３が電流ミラー形態で接続されたため、絶対温度比例電流ＩＰＴＡＴは、第３ＰＭＯＳトランジスタＭＰ３のドレインＭＰ３のドレインと第３ノードＮ３との間に接続されたブランチ（ｂｒａｎｃｈ）を通じて流れ、第３ノードＮ３で第１電流ＩＺＴＣ及び第２電流ＩＰＴＣに分けられる。第１電流ＩＺＴＣは、第２抵抗Ｒ２を通じて流れ、第２電流ＩＰＴＣは、第３抵抗Ｒ３を通じて流れる。

電流複製回路１５０ａは、第４ＰＭＯＳトランジスタＭＰ４、第４ＮＭＯＳトランジスタＭＮ４、第５ＮＭＯＳトランジスタＭＮ５、及び第６ＮＭＯＳトランジスタＭＮ６を含む。

第４ＰＭＯＳトランジスタＭＰ４は、第１ＰＭＯＳトランジスタＭＰ１に電流ミラー形態で接続し、電源電圧ＶＤＤが印加されるソース、第１ノードＮ１に電気的に接続されたゲート、及び第４ノードＮ４に電気的に接続されたドレインを有する。第４ＮＭＯＳトランジスタＭＮ４は、第４ノードＮ４に電気的に接続されたドレイン、第３ＮＭＯＳトランジスタＭＮ３のゲートに電気的に接続されたゲート、及び接地に電気的に接続されたソースを有する。第５ＮＭＯＳトランジスタＭＮ５は、第４ノードＮ４に電気的に共通接続されたゲートとドレイン、及び接地に電気的に接続されたソースを有する。第６ＮＭＯＳトランジスタＭＮ６は、第５ＮＭＯＳトランジスタＭＮ５のゲートに電気的に接続されたゲート、接地に電気的に接続されたソース、及びドレインを有する。第１ＰＭＯＳトランジスタＭＰ１及び第４ＰＭＯＳトランジスタＭＰ４が電流ミラー形態で接続されたため、絶対温度比例電流ＩＰＴＡＴは、第４ＰＭＯＳトランジスタＭＰ４のドレインと第４ノードＮ４との間に接続されたブランチ（ｂｒａｎｃｈ）を通じて流れ、第４ノードＮ４で第１電流ＩＺＴＣ及び第２電流ＩＰＴＣに分けられる。第２電流ＩＰＴＣは、第４ＮＭＯＳトランジスタＭＮ４を通じて流れ、第１電流ＩＺＴＣは、第５ＮＭＯＳトランジスタＭＮ５を通じて流れる。第３ＮＭＯＳトランジスタＭＮ３及び第４ＮＭＯＳトランジスタＭＮ４がまた他の電流ミラー形態で接続されたため、第１電流ＩＺＴＣと同一出力電流ＩＯＵＴは第６ＮＭＯＳトランジスタＭＮ６を通じて流れる。

図３は図２の電流基準回路に含まれたバンドギャップ基準回路の等価回路を示す回路図であり、図４は従来のバンドギャップ基準回路の等価回路を示す回路図であり、図５はバンドギャップ基準回路の動作原理を説明するための概念図である。図６は絶対温度比例電流がゼロ（０）の温度係数を有する第１電流ＩＺＴＣと正（＋）の温度係数を有する第２電流ＩＰＴＣで構成されていることを説明するためのグラフである。

以下、図１〜図６を参照して、図１に示す本発明の実施形態に係る電流基準回路の動作を説明する。

ＭＯＳトランジスタの空間電荷領域（ｓｐａｃｅ−ｃｈａｒｇｅ ｒｅｇｉｏｎ）で発生する電流の量を無視することができ、ＭＯＳトランジスタのチャネルの長さが充分長く、ＭＯＳトランジスタの表面状態の密度と表面位置エネルギー変化を無視することができ、ＭＯＳトランジスタのドレイン−ソース間の電圧が室温においての熱電圧（ｔｈｅｒｍａｌ ｖｏｌｔａｇｅ）より充分大きな条件で、弱反転領域（ｗｅａｋ ｉｎｖｅｒｓｉｏｎ ｒｅｇｉｏｎ）で、ｎチャネルＭＯＳトランジスタの電流−電圧（Ｉ／Ｖ）特性は、ババイポーラ接合トランジスタのＩ−Ｖ特性と類似していて、式（１）のように表現することができる。

式（１）で、ＩＤ０は発生電流を、ＳはＭＯＳトランジスタの幾何学的形態の要素としてチャネルの有効長さに対する有効幅（ｗｉｄｔｈ）、ｑは電子一つの電荷、ｎは傾斜要素、ｋはボルツマン定数、Ｔは絶対温度、ＶＧＳはゲート−ソース電圧、ＶｔｈはＭＯＳトランジスタのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）をそれぞれ示す。

式（１）から、与えられた電流に対してＭＯＳトランジスタのゲート−ソース電圧は、式（２）のように示すことができる。

式（２）で、ＶＴは熱電圧（ｔｈｅｒｍａｌ ｖｏｌｔａｇｅ）として、ｋＴ／ｑのような値を有する。ＭＯＳトランジスタのゲート−ソース電圧ＶＧＳの温度係数（＝∂ＶＧＳ／∂Ｔ）は負の値を有する。例えば、ＶＧＳの温度係数は、−１，０６１ｐｐｍ／℃であることができる。従って、弱反転領域（ｗｅａｋ ｉｎｖｅｒｓｉｏｎ ｒｅｇｉｏｎ）で、ｎチャネルＭＯＳトランジスタのＶＧＳは温度の一次関数である。

式（２）から分かるように、弱反転領域で、ｎチャネルＭＯＳトランジスタのゲート−ソース電圧ＶＧＳは、大概温度で線形的に減少するため、バンドギャップ基準電圧ＶＲＥＦは、図５に示すようにゲート−ソース電圧ＶＧＳにＶＴの１次関数を有する量を和して得ることができる。この概念に基づいた従来のバンドギャップ基準回路を図４に示している。図４において、ダイオード形態で接続された（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）ＮＭＯＳトランジスタＭＮ３のＶＧＳは式（３）のように示すことができる。

基準電圧（ＶＲＥＦ）は式（４）に示すように、絶対温度比例電流（ｐｒｏｐｏｒｔｉｏｎａｌ−ｔｏ−ａｂｓｏｌｕｔｅ−ｔｅｍｐｅｒａｔｕｒｅ ｃｕｒｒｅｎｔ；ＩＰＴＡＴ）と抵抗Ｒ３を乗算した値にＶＧＳを和して得ることができる。

図４に示した回路によって得ることのできる基準電圧はシリコンのエネルギーバンドギャップである約１．２Ｖである。従って、図４に示すような従来のバンドギャップ基準回路は１Ｖ以下の電源電圧においては動作できない。

図６に示したように、本発明の実施形態に係る電流基準回路の絶対温度比例電流ＩＰＴＡＴは、関心範囲（ｒａｎｇｅ ｏｆ ｉｎｔｅｒｅｓｔ）でゼロ（０）である温度係数を有する第１電流ＩＺＴＣと正（＋）の温度係数を有する第２電流ＩＰＴＣで構成されている。

図４に示した従来のバンドギャップ基準回路の動作電圧制限を克服するための本発明の実施形態による回路を図３に示していて、図３は、図２のバンドギャップ基準回路１３０ａに対応する回路である。図３のバンドギャップ基準回路は、図４のバンドギャップ基準回路にゼロ（０）の温度係数を有する第１電流ＩＺＴＣを発生する電流源のブランチ（ｂｒａｎｃｈ）が追加された回路である。

図３のバンドギャップ基準回路で、ＮＭＯＳトランジスタＭＮ３のゲート−ソース電圧（ＶＧＳＰ）は式（５）のように示すことができる。

ＩＰＴＣ＝ＩＰＴＡＴ−ＩＺＴＣであるため、式（５）は式（６）のように示すことができる。

図３に示した本発明の実施形態によるバンドギャップ基準回路にあるＮＭＯＳトランジスタＭＮ３のゲート−ソース電圧（ＶＧＳＰ）は、図４に示した従来のバンドギャップ基準回路にあるＮＭＯＳトランジスタＭＮ３のゲートソース電圧（ＶＧＳ）より小さくなる。

図３のバンドギャップ基準回路の基準電圧（ＶＲＥＦＰ）は、式（７）のように示すことができる。

従って、図３の構造を有するバンドギャップ基準回路は、１Ｖより小さい基準電圧も発生することのできる低電圧バンドギャップ基準回路である。

図１及び図２に示した電流基準回路１００、１００ａは、図３に示したバンドギャップ基準回路の概念を含む。

図２を参照すると、電流基準回路１００ａは絶対温度比例電流発生器１１０ａ、バンドギャップ基準回路１３０ａ、及び電流複製回路１５０ａを含む。

絶対温度比例電流発生器１１０ａは、絶対温度に比例して変化する絶対温度比例電流ＩＰＴＡＴを発生する。第１ＮＭＯＳトランジスタＭＮ１と第２ＮＭＯＳトランジスタＭＮ２のサイズ比（ｓｉｚｅ ｒａｔｉｏ）がＫであるとき、絶対温度比例電流ＩＰＴＡＴは式（８）にように示すことができる。

図２に示したバンドギャップ基準回路１３０ａを参照すると、ゼロ（０）の温度係数を有する第１電流ＩＺＴＣは式（９）のように示すことができる。

式（９）を式（７）に代入すると、本発明の実施形態によるバンドギャップ基準回路１３０ａの基準電圧（ＶＲＥＦＰ）は式（１０）のように示すことができる。

式（１０）を式（４）と比べると、本発明の実施形態によるバンドギャップ基準回路１３０ａは、第２抵抗Ｒ２と第３抵抗Ｒ３の値を調節することによって、従来のバンドギャップ基準回路の基準電圧より低い基準電圧を発生することができる。

式（９）と式（１０）から、ゼロ（０）の温度係数を有する第１電流ＩＺＴＣは式（１１）のように示すことができる。

第１電流ＩＺＴＣを出力して使用するために、電流複製回路１５０ａが使用される。電流複製回路１５０ａは、バンドギャップ基準回路１３０ａに電流ミラー形態で接続され、絶対温度比例電流ＩＰＴＡＴで正（＋）の温度係数を有する第２電流ＩＰＴＣを減算することによって、ゼロ（０）の温度係数を有する第１電流ＩＺＴＣを発生する。第１電流ＩＺＴＣは、第５ＮＭＯＳトランジスタＭＮ５と電流ミラー形態で接続された第６ＮＭＯＳトランジスタＭＮ６を通じて出力される。

図７、図８、及び図９は、図１の電流基準回路１００に含まれた絶対温度比例電流発生器１１０、バンドギャップ基準回路１３０、及び電流複製回路１５０の他の実施形態を示す回路図である。図７、図８、図９は、基準電流の電源電圧（ＶＤＤ）の依存性を減らすためにカスコード形態で配列されたＭＯＳトランジスタを含む。

図７を参照すると、電流基準回路１００ｂは、絶対温度比例電流発生器（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０ｂ、バンドギャップ基準回路１３０ｂ、電流複製回路１５０ｂ、及び出力回路１６０ｂを含む。図７の電流基準回路１００ｂは、絶対温度比例電流発生器１１０ｂの安定したバイアスのためのバイアス回路１１２ｂ、バンドギャップ基準回路１３０ｂ、及び電流複製回路１５０ｂの安定したバイアスのためのバイアス回路１５２ｂを含む。

図７に示した電流基準回路１００ｂは、図２に示した電流基準回路１００ａと類似しているため、電流基準回路１００ｂの動作説明は省略する。

図８を参照すると、電流基準回路１００ｃは絶対温度比例電流発生器（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０ｃ、バンドギャップ基準回路１３０ｃ、電流複製回路１５０ｃ、及び出力回路１６０ｃを含む。図８の電流基準回路１００ｃは、絶対温度比例電流発生器１１０ｃ、バンドギャップ基準回路１３０ｃ、及び電流複製回路１５０ｃの安定したバイアスのためのバイアス回路１１２ｃを含む。図８の電流基準回路１００ｃは、バイアス回路１１２ｃの一つを使用して絶対温度比例電流発生器１１０ｃ、バンドギャップ基準回路１３０ｃ、及び電流複製回路１５０ｃをバイアスするため、回路が簡単である。

図８に示した電流基準回路１００ｃは、図２に示した電流基準回路１００ａと類似しているため、電流基準回路１００ｃの動作説明は省略する。

図９を参照すると、電流基準回路１００ｄは、絶対温度比例電流発生器（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０ｄ、バンドギャップ基準回路１３０ｄ、電流複製回路１５０ｄ、及び出力回路１６０ｄを含む。図９の電流基準回路１００ｄは絶対温度比例電流発生器１１０ｄ、バンドギャップ基準回路１３０ｄ、及び電流複製回路１５０ｄのバイアスのためのバイアス回路を別途に置かず、セルフバイアスする。絶対温度比例電流発生器１１０ｄは、ダイオード形態で接続されたＰＭＯＳトランジスタ１１１ｄとＮＭＯＳトランジスタ１１２ｄを使用してセルフバイアスを行い、バンドギャップ基準回路１３０ｄ、及び電流複製回路１５０ｄはダイオード形態で接続されたＮＭＯＳトランジスタ１５１ｄを使用してセルフバイアスを行う。また、図９の電流基準回路１００ｄは、出力回路１６０ｄのバイアスのためにダイオード形態で接続されたＰＭＯＳトランジスタ１６１ｄを含む。

図９の電流基準回路１００ｃは絶対温度比例電流発生器１１０ｄ、バンドギャップ基準回路１３０ｄ、及び電流複製回路１５０ｄをバイアスするためのバイアス回路を付加的に使用せず、即ち、バイアスのための追加的な回路ブランチを使用せずにセルフバイアスを行うために回路が簡単になる。図９に示した電流基準回路１００ｄは、図２に示した電流基準回路１００ａと類似しているため、電流基準回路１００ｄの動作説明は省略する。

図７、図８、図９に示したカスコード構造を有する電流基準回路１００ｂ、１００ｃ、１００ｄは電源電圧依存度の低い基準電流を出力することができる。

図１０は、本発明の他の一実施形態に係る電流基準回路を示すブロック図である。

図１０を参照すると、電流基準回路２００は、絶対温度比例電流発生器（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０、バンドギャップ基準回路（ＢＡＮＤ−ＧＡＰ ＲＥＦＥＲＥＮＣＥ ＣＩＲＣＩＴ）１３０，電流複製回路（ＣＵＲＲＥＮＴ ＲＥＰＬＩＣＡＴＩＯＮ ＣＩＲＣＵＩＴ）１５０、及び始動回路（ｓｔａｒｔ−ｕｐ ｃｉｒｃｕｉｔ）２１０を含む。

絶対温度比例電流発生器１１０は、絶対温度比例電流ＩＰＴＡＴを発生する。バンドギャップ基準回路１３０は、絶対温度比例電流ＩＰＴＡＴに基づいて基準電圧を発生し、絶対温度比例電流ＩＰＴＡＴでゼロ（０）である温度係数を有する第１電流ＩＺＴＣを除去し、正（＋）の温度係数を有する第２電流ＩＰＴＣを発生する。電流複製回路１５０は、絶対温度比例電流ＩＰＴＡＴと第２電流ＩＰＴＣの基づいて第１電流ＩＺＴＣを複製する。始動回路（ｓｔａｒｔ−ｕｐ ｃｉｒｃｕｉｔ）２１０は、絶対温度比例電流発生器１１０、バンドギャップ基準回路１３０、及び電流複製回路１５０を始動（ｓｔａｒｔ−ｕｐ）する。

電流複製回路１５０は、絶対温度比例電流ＩＰＴＡＴで第２電流ＩＰＴＣを減算して第１電流ＩＺＴＣを複製することができる。

後述のように、電流基準回路２００に含まれた絶対温度比例電流発生器１１０、バンドギャップ基準回路１３０、及び電流複製回路１５０は、互いに電流ミラー形態で接続されている。

図１１は、図１０の電流基準回路の具体的な回路を示す回路図である。

図１１を参照すると、電流基準回路２００ａは絶対温度比例電流発生器（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０ａ、バンドギャップ基準回路１３０ａ、電流複製回路１５０ａ、及び始動回路２１０を含む。

図１１に示した絶対温度比例電流（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０ａ、バンドギャップ基準回路１３０ａ、及び電流複製回路１５０ａは、図２に示した絶対温度比例電流（ＩＰＴＡＴ ＧＥＮＥＲＡＴＯＲ）１１０ａ、バンドギャップ基準回路１３０ａ、及び電流複製回路１５０ａと同一の回路構成を有する。

始動回路２１０は、第５ＰＭＯＳトランジスタＭＰ５、第７ＮＭＯＳトランジスタＭＮ７、及び第８ＮＭＯＳトランジスタＭＮ８を含む。

第５ＰＭＯＳトランジスタＭＰ５は、電源電圧ＶＤＤが印加されるソース、接地に接続されたゲート、及び第５ノードＮ５に接続されたドレインを有する。第７ＮＭＯＳトランジスタＭＮ７は、第１ノードに接続されたドレイン、第５ノードＮ５に接続されたゲート、及び接地に接続されたソースを有する。第８ＮＭＯＳトランジスタＭＮ８は、第５ノードＮ５に接続されたドレイン、第２ノードＮ２に接続されたゲート、及び接地に接続されたソースを有する。

回路動作の初期に、電源電圧ＶＤＤの大きさが充分に増加すると、第５ＰＭＯＳトランジスタＭＰ５がターンオンし、第５ノードＮ５の電圧が増加して第１ノードＮ１の電圧の大きさが増加して互いにミラー形態で接続されたトランジスタ（ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４）がターンオンされる。従って、絶対温度比例電流発生器１１０、バンドギャップ基準回路１３０、及び電流複製回路１５０は始動（ｓｔａｒｔ−ｕｐ）される。

図１１の電流基準回路２００ａに含まれた絶対温度比例電流発生器１１０ａ、バンドギャップ基準回路１３０ａ、及び電流複製回路１５０ａの動作は、図２に示した絶対温度比例電流、バンドギャップ基準回路、及び電流複製回路１５０ａの動作と同一である。従って、図１１の電流基準回路２００ａの動作説明は省略する。

図１２は、図２に示す低電圧形態の電流基準回路の温度変化による出力電流の変化を示すシミュレーション図であり、図１３は、図８に示すカスコード形態の電流基準回路の温度変化による出力電流の変化を示すシミュレーション図である。図１２及び図１３は、温度が−２５℃から７５℃まで変化するとき、図２及び図８の電流基準回路の出力電流（ＩＯＵＴ＝ＩＺＴＣ）の変化を示すグラフである。

図１２を参照すると、出力電流ＩＯＵＴは、２３℃で９４1ｎＡを有し、−２５℃から７５℃までの温度範囲内で約２．７６ｎＡの偏差（ｄｒｉｆｔ）を有する。これは、２９．３ｐｐｍ／℃の温度偏差を意味する。

図１３を参照すると、出力電流ＩＯＵＴは、２０℃で９９１ｎＡを有し、−２５℃から７５℃までの温度範囲で、約３ｎＡの偏差（ｄｒｉｆｔ）を有する。これは、３０ｐｐｍ／℃の温度偏差を意味する。

図１２及び図１３を参照すると、図２に示した低電圧形態の電流基準回路と図８に示したカスコード形態の電流基準回路は低い温度偏差を有する出力電流を発生する。

図１４は、低電圧形態の電流基準回路とカスコード形態の電流基準回路に対して電源電圧の変化に対する出力電流の変化を示すシミュレーション図である。

図１４を参照すると、低電圧形態の電流基準回路ＲＥＳＵＬＴ１に対して、最少電源電圧は、０．７Ｖであり、電源電圧依存度（ｓｕｐｐｌｙ ｄｅｐｅｎｄｅｎｃｙ）は、２６１１６ｐｐｍ／Ｖである。カスコード形態の電流基準回路ＲＥＳＵＬＴ２に対して、最少電源電圧は０．８５Ｖであり、電源電圧の依存度（ｓｕｐｐｌｙ ｄｅｐｅｎｄｅｎｃｙ）は１８５６ｐｐｍ／Ｖである。

従って、低電圧形態の電流基準回路がカスコード形態の電流基準回路に比べて最少電源電圧が低く、カスコード形態の電流基準回路が低電圧形態の電流基準回路に比べて電源電圧の依存度が低い。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変形例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。

本発明の集積回路に適用することが可能であり、特に電流基準回路を使用するアナログ集積回路に適用することが可能である。

１００ 電流基準回路
１００ａ、１００ｂ 電流基準回路
１００ｃ、１００ｄ 電流基準回路
２００，２００ａ 電流基準回路
１１０ 絶対温度比例電流発生器
１１０ａ、１００ｂ 絶対温度比例電流発生器
１１０ｃ、１１０ｄ 絶対温度比例電流発生器
１３０ バンドギャップ基準回路
１３０ａ、１３０ｂ バンドギャップ基準回路
１３０ｃ、１３０ｄ バンドギャップ基準回路
１５０ 電流複製回路
１５０ａ、１５０ｂ 電流複製回路
１５０ｃ、１５０ｄ 電流複製回路
２１０ 始動回路

Claims (10)

1. 絶対温度比例電流ＩＰＴＡＴを発生する絶対温度比例電流発生器と、
   ゼロ（０）の温度係数を有する第１電流ＩＺＴＣを発生する電流源のブランチを有し、前記電流源のブランチを用いて、前記絶対温度比例電流に基づいて基準電圧を発生し、前記絶対温度比例電流から前記第１電流ＩＺＴＣを除去し、正（＋）の温度係数を有する第２電流ＩＰＴＣを発生するバンドギャップ基準回路と、
   前記絶対温度比例電流と前記第２電流ＩＰＴＣに基づいて前記第１電流ＩＺＴＣを複製する電流複製回路と、を含む電流基準回路。
2. 前記バンドギャップ基準回路及び前記電流複製回路はそれぞれ前記絶対温度比例電流発生器と電流ミラー形態で接続されて前記絶対温度比例電流を複製することを特徴とする請求項１に記載の電流基準回路。
3. 前記電流複製回路は、前記バンドギャップ基準回路と電流ミラー形態で接続されて前記第２電流を複製することを特徴とする請求項２に記載の電流基準回路。
4. 前記電流複製回路は、
   前記絶対温度比例電流ＩＰＴＡＴから前記第２電流ＩＰＴＣを減算して前記第１電流ＩＺＴＣを複製することを特徴とする請求項１に記載の電流基準回路。
5. 前記絶対温度比例電流発生器は、
   電源電圧が印加されるソース、第１ノードに電気的に共通的に接続されたゲート、及びドレインを有する第１ＰＭＯＳトランジスタと、
   前記電源電圧が印加されるソース、前記第１ノードに電気的に接続されたゲート、及び第２ノードと接続されたドレインを有する第２ＰＭＯＳトランジスタと、
   前記第１ノードに電気的に接続されたドレイン及び第２ノードに電気的に接続されたゲートを有する第１ＮＭＯＳトランジスタと、
   前記第２ＰＭＯＳトランジスタのドレインに電気的に共通接続されたゲートとドレイン、及び接地に電気的に接続されたソースを有する第２ＮＭＯＳトランジスタと、
   前記第１ＮＭＯＳトランジスタのソースと前記接地との間に接続された第１抵抗と、を含むことを特徴とする請求項１に記載の電流基準回路。
6. 前記バンドギャップ基準回路は、
   前記第１ＰＭＯＳトランジスタに電流ミラー形態で接続され、電源電圧が印加されるソース、前記第１ノードに電気的に接続されたゲート、及び第３ノードに電気的に接続された流れるドレインを有する第３ＰＭＯＳトランジスタと、
   前記第３ノードと前記接地との間に接続され、前記電流源のブランチを形成する第２抵抗と、
   前記第３ノードに接続された第１端子を有する第３抵抗と、
   前記第３抵抗の第２端子に電気的に共通接続されたドレインとゲート、及び前記接地に電気的に接続されたソースを有する第３ＮＭＯＳトランジスタと、を含むことを特徴とする請求項５に記載の電流基準回路。
7. 前記電流複製回路は、
   前記第１ＰＭＯＳトランジスタに電流ミラー形態で接続され、電源電圧が印加されるソース、前記第１ノードに電気的に接続されたゲート、及び第４ノードに電気的に接続されたドレインを有する第４ＰＭＯＳトランジスタと、
   前記第４ノードに電気的に接続されたドレイン、前記第３ＮＭＯＳトランジスタのゲートに電気的に接続されたゲート、及び前記接地に電気的に接続されたソースを有する第４ＮＭＯＳトランジスタと、
   第４ノードに電気的に共通接続されたゲートとドレイン、及び接地に電気的に接続されたソースを有する第５ＮＭＯＳトランジスタと、
   前記第５ＮＭＯＳトランジスタのゲートに電気的に接続されたゲート及び前記接地に電気的に接続されたソースを有する第６ＮＭＯＳトランジスタと、を含むことを特徴とする請求項６に記載の電流基準回路。
8. 前記絶対温度比例電流発生器、前記バンドギャップ基準回路、及び前記電流複製回路は、それぞれカスコード構造で配置されたＭＯＳトランジスタの対を含むことを特徴とする請求項１に記載の電流基準回路。
9. 前記電流基準回路は、
   前記絶対温度比例電流発生器に含まれたカスコード構造のＭＯＳトランジスタの対をバイアスするための第１バイアス回路、及び前記バンドギャップ基準回路と前記電流複製回路に含まれたカスコード構造のＭＯＳトランジスタの対をバイアスするための第２バイアス回路を独立的に有することを特徴とする請求項８に記載の電流基準回路。
10. 前記電流基準回路は、
    １つのバイアス回路を共通で使用して前記絶対温度比例電流発生器、前記バンドギャップ基準回路、及び前記電流複製回路に含まれたカスコード構造のＭＯＳトランジスタの対をバイアスすることを特徴とする請求項８に記載の電流基準回路。

Images