CN116149420A

CN116149420A - 一种零温漂电流产生电路

Info

Publication number: CN116149420A
Application number: CN202310229829.8A
Authority: CN
Inventors: 彭双
Original assignee: Shanghai Awinic Technology Co Ltd
Current assignee: Shanghai Awinic Technology Co Ltd
Priority date: 2023-03-10
Filing date: 2023-03-10
Publication date: 2023-05-23

Abstract

本申请涉及集成电路设计领域，公开了一种零温漂电流产生电路。本申请的零温漂电流产生电路包括：带隙基准模块，用于生成并输出基准参考电压和与绝对温度成正比的第一正温电流；稳压模块，用于对带隙基准模块输出的基准参考电压进行钳位后生成与第一正温电流相关的第二正温电流；零温漂电流产生模块，用于根据第一正温电流和第二正温电流生成零温漂电流。具体地，基准参考电压随工艺、电源、温度等因素变化极小，具有较高的精度。该零温漂电流产生电路通过简单的电路结构实现与电源、温度无关，对电阻的温度系数要求也较低的零温漂电流，并且可适应于大部分电路的工作要求，存在较高的应用价值。

Description

一种零温漂电流产生电路

技术领域

本申请涉及集成电路设计领域，特别涉及一种零温漂电流产生电路。

背景技术

在集成电路设计领域中，模拟电路广泛地包含零温漂电流，零温漂电流是直流量，作为标准参数，其大小不随温度变化而改变，是模拟电路不可或缺的一部分。现有技术一般采用正温度系数电流与负温度系数电流抵消的方式获取零温漂电流。如图1所示，Vref为不受温度影响的基准电压，RA和RB为不同材质的电阻，其中，RA为正温度特性的电阻(即当温度升高时RA的阻值变大)，RB为负温度特性的电阻(即当温度升高时RB的阻值变小)，通过选择合适的RA和RB的阻值，可以使它们的正负温漂相互抵消，且又因Vref不受温度影响，因而可以得到不受温度影响的零温漂电流Io，具体为

然而该电路存在一个比较严重的问题：因电阻RA和RB采用不同材质制作，RA和RB电阻变化受工艺波动的影响是不同的，这就会造成虽然在某一工艺条件下匹配的RA和RB的阻值可以使其温漂为0，但是当工艺条件发生变化时，RA和RB的阻值可能都会发生变化，此时温漂将不再是零。

发明内容

为解决现有技术无法有效提供精准的零温漂电流的问题，本申请实施例提供了一种零温漂电流产生电路，该电路也不受电阻工艺条件的影响，且其偏置电流也不受温度的影响，实现了零温漂。

本申请实施例提供了一种零温漂电流产生电路，包括：

带隙基准模块，用于生成并输出基准参考电压和与绝对温度成正比的第一正温电流；

稳压模块，用于对带隙基准模块输出的基准参考电压进行钳位后生成与第一正温电流相关的第二正温电流；

零温漂电流产生模块，用于根据第一正温电流和第二正温电流生成零温漂电流。

具体地，基准参考电压随工艺、电源、温度等因素变化极小，具有较高的精度。该零温漂电流产生电路通过简单的电路结构实现与电源、温度无关，对电阻的温度系数要求也较低的零温漂电流，并且可适应于大部分电路的工作要求，存在较高的应用价值。

在上述第一方面的一种可能的实现中，带隙基准模块包括：

核心电路单元，用于生成基准参考电压和与绝对温度成正比的参考正温电流；

共源共栅电路单元，与核心电路单元连接，用于输出正比于参考正温电流的第一正温电流。

在上述第一方面的一种可能的实现中，核心电路单元包括：第一电阻、第二电阻、第三电阻、第四电阻、第一三极管和第二三极管；

第一电阻的第一端连接共源共栅电路单元，用于输出基准参考电压，第一电阻的第二端分别连接第二电阻的第一端和第三电阻的第一端，第二电阻的第二端连接第一三极管的发射极，第三电阻的第二端连接第四电阻的第一端，第四电阻的第二端连接第二三极管的发射极，第一三极管的基极和集电极以及第二三极管的基极和集电极接地；

其中，第一电阻至第四电阻的温度特性相同且第二电阻和第三电阻的阻值相同，第二电阻上的电压降等于第三电阻上的电压降，参考正温电流流经第一电阻。

具体地，对于第一电阻至第四电阻，构成各电阻的单根电阻的材质和尺寸(即单根电阻的长、宽)均相同，以保证第一电阻至第四电阻的温度特性相同。本方案可采用简单的电路结构实现参考基准电压和正温电流。

在上述第一方面的一种可能的实现中，核心电路单元还包括：第二PMOS管和第三PMOS管；其中，

第二PMOS管的源极分别连接第三PMOS管的源极和共源共栅电路单元，第二PMOS管的栅极连接第二电阻的第二端，第三PMOS管的栅极连接第三电阻的第二端。

在上述第一方面的一种可能的实现中，核心电路单元还包括：第四NMOS管、第五NMOS管、第六NMOS管、第八电阻和电容；其中，

第四NMOS管和第五NMOS管的栅极互连，第四NMOS管的漏极与其栅极互连且连接第二PMOS管的漏极，第四NMOS管的源极接地，第五NMOS管的漏极分别连接第六NMOS管的栅极、第三PMOS管的漏极以及第八电阻的一端，第五NMOS管的源极接地，第六NMOS管的漏极连接共源共栅电路单元，第六NMOS管的源极接地，第八电阻的另一端通过电容接地。

在上述第一方面的一种可能的实现中，共源共栅电路单元包括：第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管；其中，

第五PMOS管和第九PMOS管、第六PMOS管和第十PMOS管、第七PMOS管和第十一PMOS管以及第八PMOS管和第十二PMOS管分别构成共源共栅结构，第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管栅极互连且它们的源极均连接电源端，第九PMOS管的漏极连接第五PMOS管的源极，第十PMOS管的漏极连接第六PMOS管的源极，第十一PMOS管的漏极连接第七PMOS管的源极，第十二PMOS管的漏极连接第八PMOS管的源极，第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管栅极互连，第五PMOS管的漏极连接第一电阻的第一端，第六PMOS管的漏极分别连接第二PMOS管的源极和第三PMOS管的源极，第七PMOS管的漏极通过第七电阻连接第六NMOS管的漏极，第八PMOS管的漏极用于输出第一正温电流。

在上述第一方面的一种可能的实现中，稳压模块包括第五电阻，第五电阻的温度特性与第四电阻的温度特性相同，基准参考电压进行钳位后施加于第五电阻上以生成第二正温电流。

即本方案通过将基准参考电压加到温度特性与带隙基准模块中的电阻的温度特向相同的电阻上，可得到与第一正温电流相关的第二正温电流，从而利于零温漂电流产生模块对第一正温电流和第二正温电流进行处理生成零温漂电流。

在上述第一方面的一种可能的实现中，稳压模块还包括：运放、第一PMOS管、第五电阻和第六电阻；

第一PMOS管的栅极分别连接运放的输出端和零温漂电流产生模块，第一PMOS管的源极分别连接零温漂电流产生模块和电源端，第一PMOS管的漏极连接第六电阻的第一端；运放的正相输入端连接带隙基准模块，用于接收基准参考电压，运放的负相输入端分别连接第五电阻的第一端和第六电阻的第二端，第五电阻的第二端接地。

在上述第一方面的一种可能的实现中，零温漂电流产生模块包括：第四PMOS管、第一NMOS管和第二NMOS管；

所述第四PMOS管的栅极连接所述稳压模块，所述第四PMOS管的源极连接电源端，第四PMOS管的漏极与第二NMOS管的漏极连接，第一NMOS管和第二NMOS管的栅极互连且连接第一NMOS管的漏极，第一NMOS管的源极和第二NMOS管的源极接地，第一NMOS管的漏极还连接带隙基准模块，用于接收第一正温电流。

在上述第一方面的一种可能的实现中，零温漂电流产生模块还包括第三NMOS管，第三NMOS管的漏极和栅极互连且连接第二NMOS管的漏极，第三NMOS管的源极接地，第三NMOS管的漏极作为零温漂电流的引出端。

附图说明

图1根据本申请的一些实施例，示出了现有的零温漂电流的一种实现电路结构示意图；

图2根据本申请的一些实施例，示出了现有的零温漂电流的另一种实现电路的结构示意图；

图3根据本申请的一些实施例，示出了零温漂电流产生电路的结构框图；

图4根据本申请的一些实施例，示出了零温漂电流产生电路的整体结构示意图一；

图5根据本申请的一些实施例，示出了带隙基准模块的电路结构示意图；

图6根据本申请的一些实施例，示出了零温漂电流产生电路的结构示意图二；

图7根据本申请的一些实施例，示出了零温漂电流随温度变化的示意图。

具体实施方式

下面结合具体实施例和附图对本申请做进一步说明。可以理解的是，本公开的说明性实施例包括但不限于零温漂电流产生电路，此处描述的具体实施例仅仅是为了解释本申请，而非对本申请的限定。此外，为了便于描述，附图中仅示出了与本申请相关的部分而非全部的结构或过程。

以下由特定的具体实施例说明本申请的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本申请的其他优点及功效。虽然本申请的描述将结合较佳实施例一起介绍，但这并不代表此申请的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本申请的权利要求而有可能延伸出的其它选择或改造。为了提供对本申请的深度了解，以下描述中将包含许多具体的细节。本申请也可以不使用这些细节实施。此外，为了避免混乱或模糊本申请的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

零温漂电流产生电路是电源产品中较为重要的模块，可通过电压或者电流正负温度系数的相互抵消，产生一个与电源和工艺无关，具有确定温度特性的高精度零温漂电流，从而为芯片内部误差放大器以及其它模块电路提供电流基准。

图2示出零温漂电流的一种实现电路形式，包括基准电压产生电路和偏置电流产生电路，其中，基准电压产生电路包括第一MOS管PM0’、第二MOS管PM1’、第三MOS管PM2’、第四MOS管NM0’、第五MOS管NM1’、第一三极管Q0’、第二三极管Q1’、第三三极管Q2’、第一电阻R0’和第二电阻R1’，第一MOS管PM0’、第二MOS管PM1’、第三MOS管PM2’采用电流镜结构，并且源极连接电源VDD，第一MOS管PM0’的漏极连接第四MOS管NM0’的漏极，第一MOS管PM0’的栅极与漏极相连，第二MOS管PM1’的漏极连接第五MOS管NM1’的漏极，第三MOS管PM2’的漏极连接第二电阻R1’的一端，第四MOS管NM0’和第五MOS管NM1’的栅极相连，第五MOS管NM1’的栅极与漏极相连，第四MOS管NM0’的源极连接第一电阻R0’的一端，第一电阻R0’的另一端连接第一三极管Q0’的发射极，第五MOS管NM1’的源极连接第二三极管Q1’的发射极，第二电阻R1’的另一端连接第三三极管Q2’的发射极，第一三极管Q0’、第二三极管Q1’、第三三极管Q2’的基极和集电极均接地GND，在第三MOS管PM2’的漏极与第二电阻R1’之间引出一条支路作为基准电压产生电路的输出端；偏置电流产生电路包括运算放大器、第六MOS管NM2’、第七MOS管PM3’、第八MOS管PM4’和第三电阻R2’，基准电压产生电路的输出端连接运算放大器的正向输入端，运算放大器的反向输入端连接第六MOS管NM2’的源极，运算放大器的输出端连接第六MOS管NM2’的栅极，第六MOS管NM2’的漏极连接第七MOS管PM3’的漏极，第七MOS管PM3’和第八MOS管PM4’的源极均连接电源VDD，第七MOS管PM3’和第八MOS管PM4’的栅极相连，第七MOS管PM3’的栅极和漏极相连，第三电阻R2’的一端连接第六MOS管NM2’的源极，另一端接地GND，将第八MOS管PM4’的漏极引出作为偏置电流产生电路Io’的输出端。该电路通过基准电压产生电路输出不受温度影响的基准电压Vref’，并选取一定材质的电阻R1’，从而使正负温漂相互抵消得到零温漂电流。

具体地，在上述电路中，电阻R1’材质的温度变化率必须小于Vbe(Vbe为第三三极管Q2’基极和发射极之间的电压差)的温度变化率，这样才能保证正负温漂相互抵消，从而得到零温漂电流。由于R1’为特定材质电阻，因此该电路存在对电元件选型及工艺要求高的问题。

有鉴于此，本申请提供了一种零温漂电流产生电路，以解决上述问题。

根据本申请的实施例的零温漂电流产生电路包括，用于生成并输出基准参考电压和与绝对温度成正比的第一正温电流的带隙基准模块，用于对带隙基准模块输出的基准参考电压进行钳位后生成与第一正温电流相关的第二正温电流的稳压模块，以及用于根据第一正温电流和第二正温电流生成零温漂电流的零温漂电流产生模块。

在本申请的一些实施例中，稳压模块中的电阻的温度特性与带隙基准模块中的电阻的温度特性相同，稳压模块对基准参考电压进行钳位，钳位电压通过与带隙基准模块中的电阻温度特性相同(具体为电阻中的单根电阻的长度和宽度以及材质等相同)的电阻产生第一正温电流。

具体地，图3根据本申请的一些实施例，示出了一种零温漂电流产生电路的结构示意图。具体地，零温漂电流产生电路可用于传感器芯片等电子器件中。

如图3所示，零温漂电流产生电路包括带隙基准模块11、稳压模块12和零温漂电流产生模块13。具体地，带隙基准模块11用于生成并输出基准参考电压Vref和与绝对温度成正比的第一正温电流I_1PTAT；稳压模块12与带隙基准模块11连接，用于对带隙基准模块11输出的基准参考电压Vref进行钳位后使钳位电压施加于温度特性与带隙基准模块11中的电阻的温度特性相同的电阻上以生成与第一正温电流I_1PTAT相关的第二正温电流I_2PTAT。零温漂电流产生模块13分别连接带隙基准模块11、稳压模块12，用于接收带隙基准模块11输出的第一正温电流I_1PTAT和稳压模块12输出的第二正温电流I_2PTAT，并对第一正温电流I_1PTAT和第二正温电流I_2PTAT进行处理从而生成零温漂电流输出。

具体地，继续参考图3，带隙基准模块11包括核心电路单元111和共源共栅电路单元112。其中，核心电路单元111分别与共源共栅电路单元112和稳压模块12连接，用于生成基准参考电压和与绝对温度成正比的参考正温电流，并将基准参考电压输出至稳压单元。共源共栅电路单元112还与零温漂电流产生模块13连接，用于根据参考正温电流，生成与参考正温电流成正比例关系的第一正温电流I_1PTAT，并将第一正温电流I_1PTAT输出至零温漂电流产生模块13。

进一步地，参考图5所示，核心电路单元111包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一三极管Q1和第二三极管Q2。

第一电阻R1的第一端连接共源共栅电路单元112，用于输出基准参考电压Vref，第一电阻R1的第二端分别连接第二电阻R2的第一端和第三电阻R3的第一端，第二电阻R2的第二端连接第一三极管Q1的发射极，第三电阻R3的第二端连接第四电阻R4的第一端，第四电阻R4的第二端连接第二三极管Q2的发射极，第一三极管Q1的基极和集电极以及第二三极管Q2的基极和集电极接地。

其中，第一电阻R1至第四电阻R4的温度特性相同且第二电阻R2和第三电阻R3的阻值相同，第二电阻R2上的电压降等于第三电阻R3上的电压降，参考正温电流流经第一电阻R1。

具体地，对于第一电阻R1电阻至第四电阻R4，构成各电阻的单根电阻的材质和尺寸(即单根电阻的长、宽)均相同，以保证第一电阻R1至第四电阻R4的温度特性相同。

由于第二电阻R2的第一端和第三电阻R3的第一端互连，因此，第二电阻R2的第一端和第三电阻R3的第一端的电压相等，又因为第二电阻R2上的电压降等于第三电阻R3上的电压降，从而，在该核心电路中，需保证第二电阻R2的第二端的电压和第三电阻R3的第二端的电压相等。在本申请的一种可能的实现方式中，核心电路单元111还包括：第二PMOS管MP2和第三PMOS管MP3；其中，第二PMOS管MP2的源极和第三PMOS管MP3的源极互连且连接共源共栅电路单元112，第二PMOS管MP2的栅极连接第二电阻R2的第二端，第三PMOS管MP3的栅极连接第三电阻R3的第二端。

具体地，当第二PMOS管MP2和第三PMOS管MP3正常工作时，它们的源极电压相等且阈值相等，从而第二PMOS管MP2和第三PMOS管MP3的栅极电压相等，进而保证了与第二PMOS管MP2的栅极连接的第二电阻R2的第二端和与第三PMOS管MP3的栅极连接的第三电阻R3的第二端的电压相等。

具体地，当带隙基准模块11正常工作时，输出随PVT(process/voltage/temperature，工艺/电压/温度)变化极小的高精度的基准参考电压Vref，以及与绝对温度成正比的第一正温电流I_1PTAT。参考基准电压Vref与第一正温电流I_1PTAT的生成过程如下：

如图5所示，第四电阻R4两端的电压降为第一三极管Q1和第二三极管Q2基级-发射极电压的差值ΔVbe(ΔVbe具体等于第一三极管Q1的基极-发射极电压减去第二三极管Q2的基极-发射极电压)，此时流经第四电阻R4所在支路的电流I_R4为

又因为第二电阻R2和第三电阻R3的阻值相同且第二电阻R2上的电压降与第三电阻R3上的电压降也相同，因此流经第二电阻R2的电流等于流经第三电阻R3的电流。进一步地，流经R1上的参考正温电流

基准参考电压Vref满足：

其中Vbe为第一三极管Q1发射结正向压降，即第一三极管Q1的基极与发射极之间的电压差。

令

则J为确定常数，此时，参考基准电压Vref可表述为Vref＝J*ΔVbe+Vbe。

进一步地，继续参考图5，共源共栅电路单元112包括第五PMOS管MP5、第六PMOS管MP6、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10和第十二PMOS管MP12。其中，所述第五PMOS管MP5和所述第九PMOS管MP9、所述第六PMOS管MP6和所述第十PMOS管MP10、所述第八PMOS管MP8和所述第十二PMOS管MP12分别构成共源共栅结构。具体地，第九PMOS管MP9、第十PMOS管MP10和第十二PMOS管MP12栅极互连，且它们的源极连接电源端VDD；第九PMOS管MP9、第十PMOS管MP10和第十二PMOS管MP12的漏极分别连接第五PMOS管MP5、第六PMOS管MP6和第八PMOS管MP8的源极。第五PMOS管MP5、第六PMOS管MP6和第八PMOS管MP8的栅极互连，第五PMOS管MP5的漏极与第一电阻R1的第一端连接，参考正温电流从第五PMOS管MP5的漏极流向第一电阻R1，第六PMOS管MP6的漏极与第二PMOS管MP2的源极连接，第八PMOS管MP8的漏极用于输出第一正温电流I_1PTAT。

进一步地，第九PMOS管MP9与第十二PMOS管MP12的尺寸比为K：1(K≥1)，则第一正温电流I_1PTAT为：

继续参考图5，在本申请的一些可能的实施方式中，为了保证带隙基准模块11稳定工作，核心电路单元111还包括第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第八电阻R8和电容C；共源共栅电路单元112还包括第七PMOS管MP7、第十一PMOS管MP11和第七电阻R7。

具体地，第十一PMOS管MP11与第七PMOS管MP7为共源共栅结构，第十一PMOS管MP11的漏极连接第七PMOS管MP7的源极，第十一PMOS管的栅极与第九PMOS管MP9共栅，且第十一PMOS管的源极连接电源端VDD。第七PMOS管MP7与第五PMOS管MP5共栅，第七PMOS管MP7的漏极通过第七电阻R7与第六NMOS管MN6的漏极连接。第四NMOS管MN4和第五NMOS管MN5共栅，且第四NMOS管MN4的漏极分别与其栅极和第二PMOS管MP2的漏极连接，第五NMOS管MN5的漏极与第三PMOS管MP3的漏极、第六NMOS管MN6的栅极以及第八电阻R8的一端连接；第八电阻R8的另一端与电容C串联后接地；第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的源极接地。

示例性的，图4示出了本申请的一实施例的稳压模块和零温漂电流产生模块的电路结构示意图。如图4所示，稳压模块12包括运放、第一PMOS管MP1、第五电阻R5和第六电阻R6；零温漂电流产生模块13包括零温漂电流产生单元131，零温漂电流产生单元131包括：第四PMOS管MP4、第一NMOS管MN1和第二NMOS管MN2。

具体地，在本实施例中，第四PMOS管MP4和第一PMOS管MP1构成镜像电路，第一PMOS管MP1的栅极分别连接运放的输出端和零温漂电流产生模块13中第四PMOS管MP4的栅极，第一PMOS管MP1的源极和第四PMOS管MP4的源极均连接电源端VDD，第一PMOS管MP1的漏极连接第六电阻R6的第一端；运放的正相输入端连接带隙基准模块11，用于接收基准参考电压，运放的负相输入端分别连接第五电阻R5的第一端和第六电阻R6的第二端，第五电阻R5的第二端接地。第四PMOS管MP4的漏极与第二NMOS管MN2的漏极连接，第一NMOS管MN1和第二NMOS管MN2的栅极互连且连接第一NMOS管MN1的漏极，第一NMOS管MN1的源极和第二NMOS管MN2的源极接地，第一NMOS管MN1的漏极还连接带隙基准模块11，用于接收第一正温电流。

具体地，对于第一电阻R1至第六电阻R6，构成各电阻的单根电阻的材质和尺寸(即单根电阻的长、宽)均相同，设第四电阻R4的阻值为R，则第五电阻R5＝P*R，P为R5与R4的比例系数。

当Vref建立后，输入运放的正相输入端，当运放正常工作时负相输入端的电压与正相输入端的电压相等，即第五电阻R5上的电压V_R5为V_R5＝Vref

又第五电阻R5＝P*R，则流过第五电阻R5的电流I_2PTAT为：

进一步地，继续参考图4，零温漂电流产生模块13还包括偏置电流单元132，用于输出零温漂电流。具体地，偏置电流单元132包括第三NMOS管MN3，第三NMOS管MN3的漏极和栅极互连且连接第二NMOS管MN2的漏极，第三NMOS管MN3的源极接地，第三NMOS管MN3的漏极作为零温漂电流的引出端。

具体地，在图4所示的零温漂电流产生电路中，第一PMOS管MP1和第四PMOS管MP4的尺寸比为1：M，第一NMOS管MN1和第二NMOS管MN2的尺寸比为1：N，因此，流经第四PMOS管MP4的电流I₊₂等于M*I_2PTAT，流经第二NMOS管MN2的电流I₊₁等于N*I_1PTAT，根据电流I₊₁和I₊₂可生成与温度无关的零温漂电流I_ref，具体地，I_ref满足以下关系式：

即零温漂电流

而后通过第三NMOS管MN3的漏极引出该零温漂电流Iref。

由零温漂电流Iref的计算式可知，P为电阻的比例系数、R为电阻的确定阻值，J为确定的常数，因此可以通过调整第四PMOS管MP4与第二NMOS管MN2的系数M与N的值，实现零温漂电流Iref的输出。

示例性的，为了进一步保证该零温漂电流产生电路的稳定工作，本申请的一个实施例还提供了稳压模块和零温漂电流产生模块的另一种电路结构，如图6所示，在该实施例中，零温漂电流产生单元131除了包括上述第一NMOS管MN1、第二NMOS管MN2以及第四PMOS管MP4之外，还包括第八NMOS管MN8和第九NMOS管MN9，偏置电流单元132除了包括上述第三NMOS管MN3之外，还包括第七NMOS管MN7、第十NMOS管MN10和第十一NMOS管MN11。其中，第八NMOS管MN8和第一NMOS管MN1、第九NMOS管MN9和第二NMOS管MN2、第十NMOS管MN10和第三NMOS管MN3以及第十一NMOS管MN11和第七NMOS管MN7分别构成共源共栅结构。具体地，第八NMOS管MN8和第九NMOS管MN9共栅，且其栅极与基准参考电压的输出端连接，第八NMOS管MN8的漏极用于接收第一正温电流，第八NMOS管MN8的源极与第一NMOS管MN1的漏极连接，第九NMOS管MN9的漏极分别与第四PMOS管MP4的漏极和第十NMOS管MN10的漏极连接，第九NMOS管MN9的源极与第二NMOS管MN2的漏极连接，第十NMOS管MN10和第十一NMOS管MN11共栅，且栅极连接基准参考电压的输出端；第十NMOS管MN10的源极与第三NMOS管MN3的漏极连接，第十一NMOS管MN11的源极连接第七NMOS管MN7的漏极，第十一NMOS管MN11的漏极作为零温漂电流的引出端。第七NMOS管MN7与第三NMOS管MN3共栅且连接所述第四PMOS管MP4的漏极，第七NMOS管MN7的源极和第三NMOS管MN3的源极均接地，第七NMOS管MN7的漏极连接第十一NMOS管MN11的源极。

具体地，第二NMOS管MN2、第三NMOS管MN3以及第七NMOS管MN7的尺寸比为1:1:1。

具体地，与图4所述的电路类似，在图6所示的电路中，零温漂电路的产生原理如下：

由于第一PMOS管MP1和第四PMOS管MP4的尺寸比为1：M，第一NMOS管MN1和第二NMOS管MN2的尺寸比为1：N，因此，流经第四PMOS管MP4的电流I₊₂等于M*I_2PTAT，流经第二NMOS管MN2的电流I₊₁等于N*I_1PTAT，根据电流I₊₁和I₊₂可生成与温度无关的电流I₄，且电流I₄经第十NMOS管MN10和第三NMOS管MN3流入接地端。

同样的，电流I₄满足如下公式：

具体地，第七NMOS管MN7与第三MOS管MN3的尺寸比为1:1，即第七NMOS管MN7与第三MOS管MN3组成一电流镜，第七NMOS管MN7可用于将第三NMOS管MN3内的电流I₄镜像复制成零温漂电流Iref，也就是说零温漂电流Iref等于电流I₄。零温漂电流Iref可表述为：

而后通过第十一NMOS管MN11的漏极引出该零温漂电流Iref。

图7为零温漂电路产生的电流Iref随温度变化的示意图，由图7可知，在-40℃～150℃的范围内，零温漂电流产生电路产生的电流Iref的变化值为6.6nA，温漂较小，可认为Iref为零温漂电流。

本申请提供的零温漂电流产生电路采用较为简单的电路架构，通过改变MOS管的系数M与N的值可实现高精度的零温漂电流源；并且本申请构架的零温漂电流产生电路对电阻的温度特性要求较小，工艺上易于实现。

在附图中，可以以特定布置和/或顺序示出一些结构或方法特征。然而，应该理解，可能不需要这样的特定布置和/或排序。而是，在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来布置。另外，在特定图中包括结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这些特征或者可以与其他特征组合。

需要说明的是，本申请各设备实施例中提到的各单元/模块都是逻辑单元/模块，在物理上，一个逻辑单元/模块可以是一个物理单元/模块，也可以是一个物理单元/模块的一部分，还可以以多个物理单元/模块的组合实现，这些逻辑单元/模块本身的物理实现方式并不是最重要的，这些逻辑单元/模块所实现的功能的组合才是解决本申请所提出的技术问题的关键。此外，为了突出本申请的创新部分，本申请上述各设备实施例并没有将与解决本申请所提出的技术问题关系不太密切的单元/模块引入，这并不表明上述设备实施例并不存在其它的单元/模块。

需要说明的是，在本专利的示例和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然通过参照本申请的某些优选实施例，已经对本申请进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims

1.一种零温漂电流产生电路，其特征在于，包括：

带隙基准模块，用于输出基准参考电压和与绝对温度成正比的第一正温电流；

稳压模块，用于对所述带隙基准模块输出的基准参考电压进行钳位后生成与所述第一正温电流相关的第二正温电流；

零温漂电流产生模块，用于根据所述第一正温电流和所述第二正温电流生成零温漂电流。

2.如权利要求1所述的零温漂电流产生电路，其特征在于，所述带隙基准模块包括：

核心电路单元，用于生成所述基准参考电压和与绝对温度成正比的参考正温电流；

共源共栅电路单元，与所述核心电路单元连接，用于输出正比于所述参考正温电流的所述第一正温电流。

3.如权利要求2所述的零温漂电流产生电路，其特征在于，所述核心电路单元包括：第一电阻、第二电阻、第三电阻、第四电阻、第一三极管和第二三极管；

所述第一电阻的第一端连接所述共源共栅电路单元，用于输出所述基准参考电压，所述第一电阻的第二端分别连接所述第二电阻的第一端和所述第三电阻的第一端，所述第二电阻的第二端连接所述第一三极管的发射极，所述第三电阻的第二端连接所述第四电阻的第一端，所述第四电阻的第二端连接所述第二三极管的发射极，所述第一三极管的基极和集电极以及所述第二三极管的基极和集电极接地；

其中，所述第一电阻至所述第四电阻的温度特性相同且所述第二电阻和所述第三电阻的阻值相同，所述第二电阻上的电压降等于所述第三电阻上的电压降，所述参考正温电流流经所述第一电阻。

4.如权利要求3所述的零温漂电流产生电路，其特征在于，所述核心电路单元还包括：第二PMOS管和第三PMOS管；其中，

所述第二PMOS管的源极分别连接所述第三PMOS管的源极和所述共源共栅电路单元，所述第二PMOS管的栅极连接所述第二电阻的第二端，所述第三PMOS管的栅极连接所述第三电阻的第二端。

5.如权利要求3所述的零温漂电流产生电路，其特征在于，所述稳压模块包括第五电阻，所述第五电阻的温度特性与所述第四电阻的温度特性相同，所述基准参考电压进行钳位后施加于所述第五电阻上以生成所述第二正温电流。

6.如权利要求1所述的零温漂电流产生电路，其特征在于，所述稳压模块包括：运放、第一PMOS管、第五电阻和第六电阻；

所述第一PMOS管的栅极分别连接所述运放的输出端和所述零温漂电流产生模块，所述第一PMOS管的源极连接电源端，所述第一PMOS管的漏极连接所述第六电阻的第一端；所述运放的正相输入端连接所述带隙基准模块，用于接收所述基准参考电压，所述运放的负相输入端分别连接所述第五电阻的第一端和所述第六电阻的第二端，所述第五电阻的第二端接地。

7.如权利要求1所述的零温漂电流产生电路，其特征在于，所述零温漂电流产生模块包括：第四PMOS管、第一NMOS管和第二NMOS管；

所述第四PMOS管的栅极连接所述稳压模块，所述第四PMOS管的源极连接电源端，所述第四PMOS管的漏极与所述第二NMOS管的漏极连接，所述第一NMOS管和所述第二NMOS管的栅极互连且连接所述第一NMOS管的漏极，所述第一NMOS管的源极和所述第二NMOS管的源极接地，所述第一NMOS管的漏极还连接所述带隙基准模块，用于接收所述第一正温电流。

8.如权利要求7所述的零温漂电流产生电路，其特征在于，所述零温漂电流产生模块还包括第三NMOS管，所述第三NMOS管的漏极和栅极互连且连接所述第二NMOS管的漏极，所述第三NMOS管的源极接地，所述第三NMOS管的漏极作为所述零温漂电流的引出端。

9.如权利要求4所述的零温漂电流产生电路，其特征在于，所述核心电路单元还包括第四NMOS管、第五NMOS管、第六NMOS管、第八电阻和电容；其中，

所述第四NMOS管和所述第五NMOS管的栅极互连，所述第四NMOS管的漏极与其栅极互连且连接所述第二PMOS管的漏极，所述第四NMOS管的源极接地，所述第五NMOS管的漏极分别连接所述第六NMOS管的栅极、所述第三PMOS管的漏极以及所述第八电阻的一端，所述第五NMOS管的源极接地，所述第六NMOS管的漏极连接所述共源共栅电路单元，所述第六NMOS管的源极接地，所述第八电阻的另一端通过所述电容接地。

10.如权利要求9所述的零温漂电流产生电路，其特征在于，所述共源共栅电路单元包括：第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管；其中，

所述第五PMOS管和所述第九PMOS管、所述第六PMOS管和所述第十PMOS管、第七PMOS管和第十一PMOS管以及所述第八PMOS管和所述第十二PMOS管分别构成共源共栅结构，所述第九PMOS管、所述第十PMOS管、所述第十一PMOS管和所述第十二PMOS管栅极互连且它们的源极均连接电源端，所述第九PMOS管的漏极连接所述第五PMOS管的源极，所述第十PMOS管的漏极连接所述第六PMOS管的源极，所述第十一PMOS管的漏极连接所述第七PMOS管的源极，所述第十二PMOS管的漏极连接所述第八PMOS管的源极，所述第五PMOS管、所述第六PMOS管、所述第七PMOS管和所述第八PMOS管栅极互连，所述第五PMOS管的漏极连接所述第一电阻的第一端，所述第六PMOS管的漏极分别连接所述第二PMOS管的源极和所述第三PMOS管的源极，所述第七PMOS管的漏极通过第七电阻连接所述第六NMOS管的漏极，所述第八PMOS管的漏极用于输出所述第一正温电流。