JP5784773B2 - 組み込まれたｐｎ接合を有するショットキダイオード - Google Patents

組み込まれたｐｎ接合を有するショットキダイオード Download PDF

Info

Publication number
JP5784773B2
JP5784773B2 JP2014043087A JP2014043087A JP5784773B2 JP 5784773 B2 JP5784773 B2 JP 5784773B2 JP 2014043087 A JP2014043087 A JP 2014043087A JP 2014043087 A JP2014043087 A JP 2014043087A JP 5784773 B2 JP5784773 B2 JP 5784773B2
Authority
JP
Japan
Prior art keywords
semiconductor
drift layer
semiconductor device
additional layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014043087A
Other languages
English (en)
Other versions
JP2014143428A (ja
Inventor
クリストファー・ハリス
セム・バセリ
ケント・ベルティルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cree Sweden AB
Original Assignee
Cree Sweden AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Sweden AB filed Critical Cree Sweden AB
Publication of JP2014143428A publication Critical patent/JP2014143428A/ja
Application granted granted Critical
Publication of JP5784773B2 publication Critical patent/JP5784773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ｎまたはｐの第１導電型のドーパントによりドープされたドリフト層により相互接続されたソースコンタクトとドレインコンタクトを有し、デバイスの順バイアス状態で、ソースコンタクトとドレインコンタクトとの間の導電経路を多数電荷キャリアが移動し、このデバイスは、ドリフト層の上に、ソースコンタクトに属し、ドリフト層にショットキコンタクトを形成する複数の金属層領域を含み、金属層領域は、ドリフト層の上に半導体材料からなる追加の層の形状で形成され、ドリフト層との界面においてｐｎ接合を形成するために第１導電型と反対の第２導電型のドーパントでドープされ、デバイスが逆バイアス状態で連続したブロッキングｐｎ接合を形成してショットキコンタクト領域を保護する領域により、横方向に分離され、ソースコンタクトは追加の層の上にも適用される半導体デバイスに関する。
このタイプの半導体デバイスは、マージドＰＮ／ショットキダイオード（ＭＰＳ）と呼ばれる。ドリフト層は、ドーピング濃度の異なる１またはそれ以上の副層（sub-layer）を有しても良いことが指摘される。
このタイプの半導体デバイスは、順導電状態で低いオン電圧を有するショットキダイオードの特性と、デバイスの逆バイアスブロッキング状態で高い破壊電界強度を有するｐｎダイオードの特性とを併せ持つ。
隣接する追加の層の間には、可能な限り間隔を有し、これによりショットキコンタクト領域は可能な限り大きな総面積を有することが望まれる。なぜならば、これは、順バイアス状態において、デバイスがより低い抵抗であることを意味するからである。しかしながら、デバイスの逆バイアスブロッキング状態で、ショットキコンタクト領域を保護するｐｎ接合が信頼性を持って得られないので、そのような追加の層の間の距離はあまり大きくはできない。
本発明は、すべてのタイプの半導体材料からなるデバイスを含む。ここでは、ＳｉＣの場合について説明するが、これは本発明を限定するものでは無い。
通常動作と場合、ＳｉＣの成分は、１．５Ｖの領域のオン電圧を有し、そこを流れる電流は例えば５Ａである。しかしながら、サージが発生した場合には５０Ａの領域の電流が流れ、デバイスを破壊する温度の上昇を招く。それぞれの追加の層と、それに近いドリフト層の部分との間の電圧は、例えばＳｉＣでは２．８Ｖより大きな十分なレベルまで上昇し、サージが十分に大きい場合、そのような追加の層からドリフト層の中に少数電荷キャリアの注入が始まる。これが、ドリフト層の抵抗を減らし、これによりその温度を下げ、サージ保護として機能する。しかしながら、ショットキコンタクトから、追加の層に近いドリフト層部分に、多数電荷キャリアの注入された結果、そのようなサージ保護に必要とされる電圧は、所定の状況では、デバイスが破壊されてしまうまで得られない。
本発明の目的は、公知のデバイスに対してサージにおける挙動を改良した、上述のタイプの半導体デバイスを提供する。
本発明の目的は、少なくとも１つの追加の層が実質的により大きな横方向の拡がりを有し、これにより隣接する層より面積の広いドリフト層との界面を有し、その層とドリフト層との間に十分な電圧のビルドアップ（building-up）を容易にし、デバイスが順導電状態の場合、サージにおいてその層からドリフト層中に少数電荷キャリアを注入し、ドリフト層の抵抗を低減して、これによりサージにおけるその温度を下げるようなデバイスの提供により得られる。
サージ保護のためのこの新しいアプローチにより、サージ保護のために、少数電荷キャリアをドリフト層に注入するのに十分である、少なくとも１つの追加の層とそこに近いドリフト層部分との間の電圧が従来より速く得られ、これにより、サージ時のデバイスの温度が抑制され、デバイスの破壊が防止される。より広い追加の層は、あたかも隣接する層がより狭いような隣接するショットキコンタクトからの多数電荷キャリアの注入により、電圧のビルドアップは妨害されないことを意味する。広い横方向の拡がりを有する全ての追加の層が必要なわけではないことが見出された。これは、デバイスの通常動作では、順導電状態でデバイスは実質的により高い抵抗となるが、有効なサージ保護を得るためには、そのような広い横方向の拡がりを有する層の幾つかのみを有するだけで十分であることを意味する。
本発明の具体例では、ドリフト層の上部に沿った横方向において、少なくとも７番目毎に、特徴的には少なくとも６番目毎に、好適には少なくとも５番目毎に、より好適には４番目または３番目毎に、追加の層は、隣接する追加の層より実質的に広い横方向の拡がりを有する。他の追加の層に対してより広い横方向の拡がりを有する追加の層の数の割合は、デバイスの有効なサージ保護となる。これにより、追加の層の多数は、順導電性の観点から好ましい、より小さな横方向の拡がりを有し、効果的なサージ保護が得られる。
本発明の他の具体例では、少なくとも１つの追加の層は、少なくとも１．５、特徴的には少なくとも２、好適には２から４、より好適には３から４の数をかけた追加の層の横方向の拡がりに等しい。少なくとも１つの追加の層がそのように横方向に拡がることにより、隣接する追加の層に関する少数電荷キャリアの注入のために十分な電圧のビルドアップに関する特性が十分に改良される。
本発明の他の具体例では、少なくとも１つの追加の層の横方向の拡がりは、５μｍから１５μｍであり、一方、隣接したそのような追加の層の横方向の拡がりは、２μｍから４μｍである。
本発明の他の具体例では、隣接する追加の層の間の横方向の距離は、ドリフト層の上面に沿って実質的に一定であり、すでに述べたように、デバイスの逆バイアスブロッキング状態でショットキコンタクト領域が有効に保護される限り、この横方向の距離は可能な限り大きくすべきである。
本発明の他の具体例では、ショットキコンタクト領域と、追加の層は、同心状のリング形状としてドリフト層の上に配置され、それぞれのリングは実質的に一定の幅を有する。横方向の拡がりは、それらのリングの半径方向を意味する。これにより、実質的により広い横方向の拡がりを有する少なくとも１つの追加の層は、隣接する追加の層のリングより実質的に広い幅の広いリングにより形成される。
本発明の他の具体例では、隣接する追加の層の間の距離は、ドリフト層の厚みとおおよそ同じか、またはより小さい。これは、デバイスの逆バイアス状態において、連続したブロッキングｐｎ接合により、ショットキコンタクト領域が信頼性高く保護されることを意味する。
本発明の他の具体例では、ドリフト層は、ショットキコンタクト領域と隣り合った薄い低ドープされた第１の副層と、追加の層と、ドレインコンタクトと隣り合い、その下にある高ドープされた第２の副層とを有する。
本発明の他の具体例では、ショットキコンタクト領域は、ドリフト層中のリセスの底面に設けられ、それぞれは隣接する追加の層を分離し、追加の層とドリフト層との間の界面に垂直な距離をおいてショットキコンタクトを配置する。垂直な距離は、ショットキコンタクトから注入された多数電荷キャリアが、追加の層とそこに近いドリフト層の部分との間の十分な電圧のビルドアップに与える影響を低減し、サージ保護のために追加の層からドリフト層に少数電荷キャリアを注入することを意味する。
本発明の他の具体例では、本発明の追加の層は高ドープされ、逆バイアスブロック状態と、サージ保護のための順導電状態との双方のデバイスの特徴を改良する。
本発明の他の具体例では、デバイスの半導体層はＳｉＣからなり、第１導電型はｎであり、第２導電型はｐであり、ドリフト層に正孔を注入することによりサージ保護される。電子移動により電流は、現在得られるドーパントを有するＳｉＣ中で最も効果的であり、ダイアモンドに対しては反対になる。本発明の他の具体例では、半導体層はダイアモンドからなり、第１導電型はｐで、第２導電型はｎであり、ドリフト領域への電子の注入によりサージ保護される。
ＳｉＣやダイアモンドからなるそのようなデバイスは、特に高出力への応用に興味があり、特に、高周波でスイッチがオンおよびオフされる場合、デバイスを非常に薄くしつつブロッキング状態で高電圧を保持できるとともに、高温におけるそれらの材料の安定性や高い熱伝導性を備え興味がある。
本発明の優れた長所とともに更なる長所は、この具体例にかかる以下の記載から明らかになるであろう。
添付した図面は、例として示された本発明の具体例の特定の記載に従うものである。
順導電状態の、本発明にかかるタイプの公知の半導体デバイスの非常に模式的な断面図である。 逆バイアスブロッキング状態の、図１にかかるデバイスの図１に類似した図である。 本発明の第１の具体例にかかるデバイスの図１に類似した図である。 本発明の第２の具体例にかかるデバイスの図１に類似した図である。
図面は縮尺通りではなく、異なる層の膜厚の比率は全体で異なり、図面は、単に、従来のデバイスと本発明にかかるデバイスの原理を示すものである。
従来技術の説明
図１は、第１導電型、ここではｎ型にドープされたドリフト層３’により分離されたソースコンタクト１’とドレインコンタクト２’とを有する公知の半導体デバイスを示す。ドリフト層は、ここでは１つの副層であり、即ち、高ドープの副層５’である。デバイスは、更に、ドリフト層の上に、ソースコンタクトに属し、ドリフト層に対してショットキコンタクトを形成し、ドリフト層の上で、ここではｐである第２導電型のドーパントでドープされた半導体材料の追加の層の形態の領域７’により横方向に分離される複数の金属層６’を含む。追加の層７’は、好適には高ドープである。
追加の層７’はドリフト層との界面においてｐｎ接合を形成する。このデバイスの操作は、以下の通りである。デバイスが順導電状態の場合、矢印８’のように、電子は、ショットキコンタクト領域６’からドリフト層に流れて、多数電荷キャリアをドレインコンタクト２’に運ぶ。ショットキコンタクトの低いバリア高さのおかげで、デバイスのオン状態電圧は低くなる。デバイスの逆バイアスブロッキング状態では、追加の層７’は、隣接するそのような追加の層の下部およびの間の部分を空乏化させることにより、ショットキ領域を保護する連続ブロッキングｐｎ接合９’（図２参照）を得ることができる。
追加の層７’は、全て同じ幅または横方向の拡がりを有して可能な限り狭く形成されるとともに、最良の可能なオン状態特性を得るために、逆バイアス状態において連続したブロッキングｐｎ接合を得ることを可能とする。これにより、追加の層７’とそこに近接したドリフト部分の間に、サージの時に十分な電圧を得て、追加の層７’からドリフト層に正孔を注入して、これによりデバイスの温度を下げてサージ時にデバイスを保護するために、上述の問題が発生する。
本発明の具体例の説明
本発明は、この問題を解決するものであり、本発明の第１の具体例にかかるデバイスは、図３に模式的に示される。図１、２の従来技術のデバイスに対応するこのデバイスの部分は、同じ参照符号により示されている。このデバイスの半導体材料はＳｉＣである。このデバイスは、公知のデバイスと、ドリフト層３が２つの副層を有する点、即ち、ソースコンタクトに近い第１の低ドープの副層４と、ドレインコンタクトに近いより高ドープの第２の副層５を有し、少なくとも１つの追加の層７”は実質的により大きな横方向の拡がりを有し、これによりドリフト層との界面の面積が、隣接するそのような層７よりも大きくなる。
追加の層とショットキコンタクト領域６は、この場合、ドリフト層３の上に、それぞれが実質的に一定の幅を有する同心のリングとして形成される。横方向の拡がりは、それらのリングの半径方向を意味する。これは、この場合において、少なくとも１つの追加の層７”が、追加の層７の３倍の幅に等しい幅を有することを意味する。７つ毎、６つ毎、５つ毎、４つ毎、３つ毎の追加の層は、半径方向において、少なくとも１つの追加の層７”の幅に対応する幅を有する。より広い追加の層の数と、他の隣接する追加の層との間の他の関係は、想像できる。
少なくとも１つの追加の層７”の幅は、この具体例では１０μｍであり、一方、隣接する追加の層の幅は約３μｍである。追加の層７、７”は、この場合には、ドリフト層の上面の約２０％を覆い、この被覆は、図１、２に示す従来技術のデバイスと、実質的に同じである。
図３に示される本発明にかかるデバイスの機能は、通常動作において、順導電状態および逆バイアス状態において図１にかかるデバイスと実質的に同じである。しかしながら、このデバイスのサージ保護は、図１のデバイスに比較して驚くほど改良されている。この理由は、例えば電流が５Ａから５０Ａに増加するサージにおいて、図１に矢印１０’で示された、追加の層の近傍のドリフト層に注入された電子は、追加の層７’とその隣のドリフト層部分との間で、ＳｉＣの場合は２．８Ｖである十分な電圧のビルドアップを打ち消すことにある。
しかしながら、隣接するそのような追加の層７より実質的に大きな幅を有する少なくとも１つの追加の層７”に近い、矢印１０により注入されたそのような電子は、層７”とその下のドリフト層との間の十分な電圧のビルドアップを実質的に妨害せず、正孔の形の少数電荷キャリアがドリフト層に注入され、これにより、高い電流サージにおいて、より簡単にデバイスの抵抗と温度を下げる。
図４は、本発明の第２の具体例にかかるデバイスを示す。このデバイスは、ショットキコンタクト領域６が、ドリフト層中のリセスまたはトレンチ１１の底部に形成されて隣接する追加の層の間を分離し、ショットキコンタクトを、追加の層７、７”とドリフト層との間の界面から垂直方向の距離だけ隔てて配置される点で、図３に示すデバイスと異なっている。
このショットキコンタクトと界面との間の垂直方向の距離は、サージにおいてショットキコンタクトからドリフト層に注入された電子が、追加の層７、７”とドリフト層の間の十分な電圧のビルドアップを妨げ、ドリフト層に正孔を注入することを意味する。少なくとも１つの追加の層の幅は、この具体例では、隣接する追加の層７の幅の２倍であり、これは、電圧が、サージ時に、他の追加の層７より、追加の層７”に対してより簡単でより速いビルドアップを行うことを意味する。
低ドープと高ドープとの間との違いは、この文脈では、少なくとも１０倍のドーピング濃度の違いを意味し、ＳｉＣの場合、第１の副層は１０１５ｃｍ−３より低いドーピング濃度であり、一方、第２の副層は１０１６ｃｍ−３より高いドーピング濃度である。ドリフト領域に異なったドーピングレベルの副層を含むことで、第１の副層４の配置を通じて行われたような注入の増大を行うことは、従来技術からは認識できない。
本発明は、もちろん上述の具体例に限定されるものではなく、その多くの変形の可能性は、添付の請求項に記載された本発明の基本的発想から離れることなく、当業者にとって明らかである。
異なった幅を有する実質的に大きな横方向の拡がりを有する追加の層を有することは、本発明の範囲内であり、それらの一つは、多数の他の追加の層の幅の３倍であり、他は、それらの層の幅の２．５倍である。
ＳｉＣに関して、本発明は、特定のポリタイプに限定されるものではない。

Claims (19)

  1. 第１導電型にドープされたドリフト層（３）と、
    ドリフト層（３）の第１表面上のドレインコンタクト（２）と、
    第２導電型にドープされたドレインコンタクト（２）に対向する、ドリフト層（３）の第２表面上の、複数の半導体材料の追加層（７、７’）と、
    ソースコンタクト（１）と、を含み、
    複数の半導体材料の追加層（７、７’）は、ドリフト層（３）の第２表面上に複数の半導体材料の同心円リングを形成するように配置され、複数の半導体材料の同心円リングの間でこれらを横方向に分離するドリフト層（３）の第２表面の領域は、ショットキコンタクト領域（６）を形成し、
    ソースコンタクト（１）は、ショットキコンタクト領域（６）でドリフト層（３）と直接接触する半導体デバイス。
  2. ドリフト層（３）は、ソースコンタクト（１）に最も近い低ドープのサブレイヤ（４）と、ドレインコンタクト（２）に最も近い高ドープのサブレイヤ（５）とを含む請求項１に記載の半導体デバイス。
  3. 低ドープのサブレイヤ（４）は１０１５ｃｍ−３より低いドーピング濃度を有し、高ドープのサブレイヤ（５）は１０１６ｃｍ−３より高いドーピング濃度を有する請求項２に記載の半導体デバイス。
  4. ショットキコンタクト領域（６）は、ドリフト層（３）の中の対応するリセス（１１）の底に配置されて、隣り合う複数の半導体材料の追加層（７、７’）の間を分離し、さらにショットキコンタクト領域（６）は、複数の半導体材料の追加層（７、７’）とドリフト層（３）の第２表面との間の界面に対して縦方向に離れて配置される請求項１〜３のいずれかに記載の半導体デバイス。
  5. ドリフト層（３）と複数の半導体材料の追加層（７、７’）とは、ＳｉＣから形成される請求項１〜４のいずれかに記載の半導体デバイス。
  6. 第１導電型はｎ型で、第２導電型はｐ型である請求項５に記載の半導体デバイス。
  7. ドリフト層（３）の第２表面に沿った横方向に、少なくとも７つ毎の複数の半導体材料の追加層（７、７’）が、隣接する複数の半導体材料の追加層（７、７’）より大きな横方向の長さを有する請求項１〜６のいずれかに記載の半導体デバイス。
  8. 複数の半導体材料の追加層（７、７’）の少なくとも１つは、隣接する複数の半導体材料の追加層（７、７’）の１つの横方向の長さの少なくとも１．５倍の大きさと等しい横方向の長さを有する請求項１〜７のいずれかに記載の半導体デバイス。
  9. 複数の半導体材料の追加層（７、７’）の少なくとも１つの横方向の長さは、５〜１５マイクロメーターで、隣接する複数の半導体材料の追加層（７、７’）の１つの横方向の長さは、２〜４マイクロメーターである請求項８に記載の半導体デバイス。
  10. 隣接する複数の半導体材料の追加層（７、７’）の間の横方向の長さは、ドリフト層（３）の第２表面に沿って一定である請求項１〜９のいずれかに記載の半導体デバイス。
  11. 隣接する複数の半導体材料の追加層（７、７’）の間の横方向の長さは、ドリフト層（３）の膜厚と同じかそれより小さい請求項１〜１０のいずれかに記載の半導体デバイス。
  12. ドリフト層（３）と複数の半導体材料の追加層（７、７’）は、ダイヤモンドで形成される請求項１〜４および６〜１１のいずれかに記載の半導体デバイス。
  13. 第１導電型はｐ型で、第２導電型はｎ型である請求項１２に記載の半導体デバイス。
  14. ドリフト層（３）の第２表面に沿った横方向に、少なくとも６つ毎の複数の半導体材料の追加層（７、７’）が、隣接する複数の半導体材料の追加層（７、７’）より大きな横方向の長さを有する請求項１〜１３のいずれかに記載の半導体デバイス。
  15. ドリフト層（３）の第２表面に沿った横方向に、少なくとも５つ毎の複数の半導体材料の追加層（７、７’）が、隣接する複数の半導体材料の追加層（７、７’）より大きな横方向の長さを有する請求項１〜１４のいずれかに記載の半導体デバイス。
  16. ドリフト層（３）の第２表面に沿った横方向に、少なくとも４つ毎の複数の半導体材料の追加層（７、７’）が、隣接する複数の半導体材料の追加層（７、７’）より大きな横方向の長さを有する請求項１〜１５のいずれかに記載の半導体デバイス。
  17. 複数の半導体材料の追加層（７、７’）の少なくとも１つは、隣接する複数の半導体材料の追加層（７、７’）の１つの横方向の長さの少なくとも２倍の大きさと等しい横方向の長さを有する請求項１〜１６のいずれかに記載の半導体デバイス。
  18. 複数の半導体材料の追加層（７、７’）の少なくとも１つは、隣接する複数の半導体材料の追加層（７、７’）の１つの横方向の長さの少なくとも２〜４倍の大きさと等しい横方向の長さを有する請求項１〜１７のいずれかに記載の半導体デバイス。
  19. 複数の半導体材料の追加層（７、７’）の少なくとも１つは、隣接する複数の半導体材料の追加層（７、７’）の１つの横方向の長さの少なくとも３〜４倍の大きさと等しい横方向の長さを有する請求項１〜１８のいずれかに記載の半導体デバイス。
JP2014043087A 2006-05-31 2014-03-05 組み込まれたｐｎ接合を有するショットキダイオード Active JP5784773B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/444,106 US7728403B2 (en) 2006-05-31 2006-05-31 Semiconductor device
US11/444,106 2006-05-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009513098A Division JP5736112B2 (ja) 2006-05-31 2007-05-22 組み込まれたｐｎ接合を有するショットキダイオード

Publications (2)

Publication Number Publication Date
JP2014143428A JP2014143428A (ja) 2014-08-07
JP5784773B2 true JP5784773B2 (ja) 2015-09-24

Family

ID=38778904

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009513098A Active JP5736112B2 (ja) 2006-05-31 2007-05-22 組み込まれたｐｎ接合を有するショットキダイオード
JP2014043087A Active JP5784773B2 (ja) 2006-05-31 2014-03-05 組み込まれたｐｎ接合を有するショットキダイオード

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009513098A Active JP5736112B2 (ja) 2006-05-31 2007-05-22 組み込まれたｐｎ接合を有するショットキダイオード

Country Status (4)

Country Link
US (1) US7728403B2 (ja)
EP (2) EP2033226B1 (ja)
JP (2) JP5736112B2 (ja)
WO (1) WO2007139487A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745845B2 (en) * 2008-04-23 2010-06-29 Fairchild Semiconductor Corporation Integrated low leakage schottky diode
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5047133B2 (ja) * 2008-11-19 2012-10-10 昭和電工株式会社 半導体装置の製造方法
JP5175872B2 (ja) 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
CN102754213B (zh) * 2010-02-23 2015-08-05 菅原良孝 半导体装置
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5172916B2 (ja) 2010-09-08 2013-03-27 株式会社東芝 半導体整流装置
JP5306392B2 (ja) 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
JP5377548B2 (ja) 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8952481B2 (en) 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
JP6203074B2 (ja) 2014-02-17 2017-09-27 株式会社東芝 半導体装置およびその製造方法
US11171248B2 (en) 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
JPH04102373A (ja) * 1990-08-22 1992-04-03 Canon Inc 半導体電子放出素子
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
JP3581027B2 (ja) * 1998-08-12 2004-10-27 ローム株式会社 ショットキーバリア半導体装置
JP4892787B2 (ja) * 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
SE0101848D0 (sv) * 2001-05-25 2001-05-25 Abb Research Ltd A method concerning a junction barrier Schottky diode, such a diode and use thereof
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP2005026408A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US20060131686A1 (en) * 2004-12-20 2006-06-22 Silicon-Base Technology Corp. LOCOS-based junction-pinched schottky rectifier and its manufacturing methods
US7341932B2 (en) * 2005-09-30 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Schottky barrier diode and method thereof

Also Published As

Publication number Publication date
US7728403B2 (en) 2010-06-01
US20070278609A1 (en) 2007-12-06
EP2492965B1 (en) 2020-04-29
EP2492965A3 (en) 2013-01-23
EP2492965A2 (en) 2012-08-29
EP2033226A1 (en) 2009-03-11
JP5736112B2 (ja) 2015-06-17
JP2014143428A (ja) 2014-08-07
JP2009539247A (ja) 2009-11-12
EP2033226B1 (en) 2012-07-11
WO2007139487A1 (en) 2007-12-06
EP2033226A4 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
JP5784773B2 (ja) 組み込まれたｐｎ接合を有するショットキダイオード
JP6739166B2 (ja) 接合バリヤショットキー整流器
US9576945B2 (en) Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US9768248B2 (en) Semiconductor device having diode characteristic
JP5990204B2 (ja) 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法
US20190081163A1 (en) Semiconductor device
US20050275065A1 (en) Diode with improved energy impulse rating
US20210036166A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF
KR100645193B1 (ko) 정전기 방전 보호 소자 및 그 제조 방법
TWI844711B (zh) 蕭特基障壁二極體
US7821029B2 (en) Electrostatic protection element
US6717229B2 (en) Distributed reverse surge guard
US20210328077A1 (en) Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof
US20210036165A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE WITH ENHANCED SURGE CURRENT CAPACITY
US7126168B1 (en) Silicon controlled rectifier structures with reduced turn on times
JPH0677472A (ja) サージ防護素子
US20150187919A1 (en) Power semiconductor device
JP2008235588A (ja) ショットキーバリアダイオード
US6933588B1 (en) High performance SCR-like BJT ESD protection structure
Mahajan et al. A Novel Buried Floating PESD-doped NPN-eSCR Device for Robust High-Voltage ESD Protection
JP2754947B2 (ja) 半導体装置
KR101014985B1 (ko) 반도체 장치
JP2502793B2 (ja) 過電圧自己保護型半導体装置
CN116435297A (zh) 具有高电流能力的静电放电保护装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150722

R150 Certificate of patent or registration of utility model

Ref document number: 5784773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250