JP5768679B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、スイッチング素子の駆動回路に関する。

従来より、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のゲートにオントランジスタとオフトランジスタを接続し、ＩＧＢＴをオフになるときに、オントランジスタをオフにしてゲートへの正電圧の印加を遮断するとともに、オフトランジスタをオンにしてゲートに逆バイアス電圧を印加することにより、ＩＧＢＴのオフ時にＩＧＢＴが誤オンすることを防止したゲート駆動回路があった（例えば、特許文献１参照）。

また、正電源のみでＩＧＢＴのオフ時にＩＧＢＴが誤オンすることを防止するために、ＨブリッジでＩＧＢＴのゲートを駆動する方法があった（例えば、特許文献２参照）。

また、ＩＧＢＴのゲート電圧が第１の設定値に達した時点で、オン電圧のレベルを低下させ、ゲート電圧が第２の設定値（＞第１の設定値）に達した時点で、オン電圧のレベルを元の状態に復帰させるゲート駆動回路があった（例えば、特許文献３参照）。

特開平０７−１３１９７１号公報 国際公開第２００９／００４７１５号 特開２００１−３５２７４８号公報

ところで、従来のゲート駆動装置等は、電力損失が大きい、又は、部品点数が多いため、電力損失が少なく、簡素な構成で低コストな駆動回路等は実現されていなかった。

そこで、本発明は、電力損失が少なく、低コストなスイッチング素子の駆動回路を提供することを目的とする。

本発明の一局面のスイッチング素子の駆動回路は、電源と、前記電源の正極性端子とスイッチング素子の制御端子との間に挿入される第１スイッチと、前記電源の負極性端子と前記スイッチング素子の制御端子との間に挿入される第２スイッチと、前記スイッチング素子の電流出力端子に一端が接続される第３スイッチと、前記スイッチング素子の前記電流出力端子に一端が接続される第４スイッチと、前記第３スイッチの他端に高電位側の端子が接続され、前記第４スイッチの他端に低電位側の端子が接続される電圧出力部とを含み、前記スイッチング素子をオンにする際に、前記第１スイッチ及び前記第３スイッチをともにオンにするとともに、前記第２スイッチ及び前記第４スイッチをともにオフにし、前記スイッチング素子をオンにする際に、前記第１スイッチ及び前記第３スイッチをともにオンにするとともに、前記第２スイッチ及び前記第４スイッチをともにオフにする前に、前記第１スイッチをオフにするとともに前記第２スイッチをオンにした状態で、前記第３スイッチをオフにするとともに前記第４スイッチをオンにする準備期間を有する。

本発明によれば、電力損失が少なく、低コストなスイッチング素子の駆動回路を提供できるという効果が得られる。

比較例１のスイッチング素子の駆動回路を示す図である。 比較例２のスイッチング素子の駆動回路を示す図である。 比較例２のスイッチング素子の駆動回路の駆動方法を示すタイミングチャートである。 比較例２のスイッチング素子の駆動回路による１スイッチングあたりの消費エネルギを示す図である。 比較例２の変形例のスイッチング素子の駆動回路を示す図である。 比較例２の変形例のスイッチング素子の駆動回路の駆動方法を示すタイミングチャートである。 比較例２の変形例のスイッチング素子の駆動回路による１スイッチングあたりの消費エネルギを示す図である。 比較例３のスイッチング素子の駆動回路を示す図である。 比較例３のスイッチング素子の駆動回路の駆動方法を示すタイミングチャートである。 比較例３のスイッチング素子の駆動回路による１スイッチングあたりの消費エネルギを示す図である。 実施の形態のスイッチング素子の駆動回路を含む電気自動車用駆動装置３００の一実施例の概略構成を示す図である。 実施の形態のスイッチング素子の駆動回路を示す図である。 実施の形態のスイッチング素子の駆動回路の変形例を示す図である。 実施の形態のスイッチング素子の駆動回路１００の駆動方法を示すタイミングチャートである。 実施の形態のスイッチング素子の駆動回路１００による１スイッチングあたりの消費エネルギを示す図である。 実施の形態のスイッチング素子の駆動回路１００の他の駆動方法を示すタイミングチャートである。 実施の形態のスイッチング素子の駆動回路１００による１スイッチングあたりの消費エネルギを示す図である。 比較例３のスイッチング素子の駆動回路３０の駆動方法を示すタイミングチャートである。 比較例３のスイッチング素子の駆動回路による１スイッチングあたりの消費エネルギを示す図である。

本発明のスイッチング素子の駆動回路を適用した実施の形態について説明する前に、図１乃至図１０を用いて、比較例のスイッチング素子の駆動回路に生じうる問題点について説明する。

図１は、比較例１のスイッチング素子の駆動回路を示す図である。

図１に示すように、比較例１のスイッチング素子の駆動回路１０は、電源Ｅ１、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、及び抵抗器Ｒ１、Ｒ２を含み、スイッチング素子としてのＩＧＢＴを駆動する。

ここでは、一例として、比較例１のスイッチング素子の駆動回路がインバータに用いられるＩＧＢＴを駆動する場合について説明する。

ＩＧＢＴのゲートは、抵抗器Ｒ１及びスイッチＳ１を介して、電源Ｅ１の正極性端子とスイッチＳ３に接続されるとともに、抵抗器Ｒ２及びスイッチＳ２を介して、電源Ｅ１の負極性端子とスイッチＳ４に接続されている。

ＩＧＢＴのエミッタは、スイッチＳ３とスイッチＳ４の中点に接続されている。

ＩＧＢＴのコレクタは、ＩＧＢＴがインバータの上アームに含まれる場合は、コレクタはＤＣ−ＤＣコンバータを介して電源に接続され、ＩＧＢＴがインバータの下アームに含まれる場合は、コレクタは上アームと下アームの中点に接続される。

上述のように、図１に示す比較例１のスイッチング素子の駆動回路１０では、スイッチＳ１〜Ｓ４は、ＩＧＢＴを中心として、ブリッジ接続されている。

ＩＧＢＴをオンにするときには、スイッチＳ１及びスイッチＳ４をオンにするとともに、スイッチＳ２及びスイッチＳ３をオフにする。また、ＩＧＢＴをオフにするときには、スイッチＳ１及びスイッチＳ４をオフにするとともに、スイッチＳ２及びスイッチＳ３をオンにする。

図２は、比較例２のスイッチング素子の駆動回路を示す図である。

図２に示すように、比較例２のスイッチング素子の駆動回路２０は、電源Ｅ１１、Ｅ１２、Ｅ２、スイッチＳ１、Ｓ２、Ｓ１１、Ｓ１２、及び抵抗器Ｒ１、Ｒ２を含み、スイッチング素子としてのＩＧＢＴを駆動する。

ＩＧＢＴのゲートは、抵抗器Ｒ１及びスイッチＳ１を介して、スイッチＳ１１及びスイッチＳ１２の出力側の接続点Ａに接続されている。また、ＩＧＢＴのゲートは、抵抗器Ｒ２及びスイッチＳ２を介して電源Ｅ２の負極性端子に接続されている。

スイッチＳ１１の入力側（図２中左側の端子）は、電源Ｅ１１の正極性端子に接続されており、スイッチＳ１２の入力側（図２中左側の端子）は、電源Ｅ１２の正極性端子に接続されている。

電源Ｅ１１と電源Ｅ１２の負極性端子は、接続点Ｂ１、Ｂ２で接続されている。接続点Ｂ１には電源Ｅ２の正極性端子が接続され、電源Ｅ２の負極性端子はスイッチＳ２に接続されている。接続点Ｂ２はＩＧＢＴのエミッタに接続されている。

図３は、比較例２のスイッチング素子の駆動回路２０の駆動方法を示すタイミングチャートである。

図３（Ａ）では、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅの目標値を実線で示し、実際のゲート・エミッタ間電圧Ｖｇｅを破線で示す。

図３（Ｂ）のタイミングチャートは、各スイッチＳ１、Ｓ１１、Ｓ１２、Ｓ２のオン／オフの状況を示す。レベルが高い区間（Ｈ）はオンを表し、レベルが低い区間（Ｌ）はオフを表す。

図３（Ｂ）に示すように、時刻ｔ１より前では、スイッチＳ１、Ｓ１１、Ｓ１２はオフであり、スイッチＳ２がオンである。すなわち、ＩＧＢＴのゲート・エミッタ間電圧には、図３（Ａ）に示すように電源Ｅ２の電圧が負バイアス（Ｖｇｅ＝−Ｅ２）として印加されており、ＩＧＢＴはオフである。

図３（Ｂ）に示すように、時刻ｔ１で、スイッチＳ１、Ｓ１１がオンにされるとともに、スイッチＳ２がオフにされると、図３（Ａ）に示すように、ＩＧＢＴのゲート・エミッタ間には、電源Ｅ１１の出力電圧（Ｅ１１）が印加されるため、ＩＧＢＴはオンする。

また、時刻ｔ２でスイッチＳ１２がオンされるとともに、スイッチＳ１１がオフされると、ＩＧＢＴのゲートには電源Ｅ１２が印加されるため、ゲート・エミッタ間電圧はＥ１２に上昇する。

その後、時刻ｔ３でスイッチＳ２がオンされるとともに、スイッチＳ１、Ｓ１２がオフされると、ＩＧＢＴのゲートには電源Ｅ２の電圧が負バイアス（Ｖｇｅ＝−Ｅ２）として印加されるため、ゲート・エミッタ間電圧は−Ｅ２に低下する。これで時刻ｔ１以前の状態と同様の状態になり、ＩＧＢＴはオフになる。

図４は、比較例２のスイッチング素子の駆動回路２０による１スイッチングあたりの消費エネルギを示す図である。比較例２のスイッチング素子の駆動回路２０で図３に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギは、次の通りである。

ＩＧＢＴのオン時の電源Ｅ１１の消費エネルギは｛Ｅ１１×Ｃｇ×（Ｅ１１＋Ｅ２）｝である。これは、電源Ｅ１１の出力電圧Ｅ１１に、ゲート容量Ｃｇと、ＩＧＢＴのオンにするときの電圧変動幅｛Ｅ１１−（−Ｅ２）｝（＝Ｅ１１＋Ｅ２）を乗じて得る値である。

ＩＧＢＴのオン時の電源Ｅ１２の消費エネルギは｛Ｅ１２×Ｃｇ×（Ｅ１２−Ｅ１１）｝である。これは、電源Ｅ１２の出力電圧Ｅ１２に、ゲート容量Ｃｇと、電源Ｅ１１から電源Ｅ１２に切り替えたときの電圧変動幅（Ｅ１２−Ｅ１１）を乗じて得る値である。

また、ＩＧＢＴのオン時の消費エネルギは、電源Ｅ２では０である。これは、オン時には電源Ｅ２は無関係だからである。

また、ＩＧＢＴのオフ時の電源Ｅ１１、Ｅ１２の消費エネルギは０である。これは、オフ時には電源Ｅ１１、Ｅ１２は無関係だからである。

また、ＩＧＢＴのオフ時のＥ２の消費エネルギは｛Ｅ２×Ｃｇ×（Ｅ１２＋Ｅ２）｝である。これは、電源Ｅ２の出力電圧Ｅ２に、ゲート容量Ｃｇと、ＩＧＢＴのオフにするときの電圧変動幅｛Ｅ１２−（−Ｅ２）｝（＝Ｅ１２＋Ｅ２）を乗じて得る値である。

ここで、Ｅ１１＝１３Ｖ、Ｅ１２＝１８Ｖ、Ｅ２＝５Ｖ、ＩＧＢＴのゲート容量Ｃｇ＝０．１μＦの場合には、ＩＧＢＴのオン時の電源Ｅ１１の消費エネルギ｛Ｅ１１×Ｃｇ×（Ｅ１１＋Ｅ２）｝は２３．４μＪである。また、ＩＧＢＴのオン時の電源Ｅ１２の消費エネルギ｛Ｅ１２×Ｃｇ×（Ｅ１２−Ｅ１１）｝は、９μＪである。また、ＩＧＢＴのオフ時のＥ２の消費エネルギ｛Ｅ２×Ｃｇ×（Ｅ１２＋Ｅ２）｝は、１１．５μＪである。

これらを合計すると、比較例２のスイッチング素子の駆動回路２０で図３に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギの具体値は４３．９μＪとなる。

次に、図５乃至図７を用いて、比較例２の変形例のスイッチング素子の駆動回路及びその動作について説明する。

図５は、比較例２の変形例のスイッチング素子の駆動回路を示す図である。

図５に示すように、比較例２の変形例のスイッチング素子の駆動回路２０Ａは、図２に示す比較例２のスイッチング素子の駆動回路２０において、接続点Ｂ２とＩＧＢＴのゲートとの間に、スイッチＳ５及び抵抗器Ｒ３を挿入した回路構成を有する。その他の構成は比較例２のスイッチング素子の駆動回路２０（図３参照）と同様であるため、重複説明は省略する。

図６は、比較例２の変形例のスイッチング素子の駆動回路２０Ａの駆動方法を示すタイミングチャートである。

図６（Ａ）では、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅの目標値を実線で示し、実際のゲート・エミッタ間電圧Ｖｇｅを破線で示す。

図６（Ｂ）のタイミングチャートは、各スイッチＳ１、Ｓ１１、Ｓ１２、Ｓ２、Ｓ５のオン／オフの状況を示す。レベルが高い区間（Ｈ）はオンを表し、レベルが低い区間（Ｌ）はオフを表す。また、以下で示す時刻ｔ１〜ｔ５は、時間軸における時刻を表すために説明の便宜上用いている記号に過ぎず、比較例２の時刻ｔ１〜ｔ３とは無関係である。

図６（Ｂ）に示すように、時刻ｔ１より前では、スイッチＳ１、Ｓ１１、Ｓ１２、Ｓ５はオフであり、スイッチＳ２がオンである。すなわち、ＩＧＢＴのゲート・エミッタ間電圧には、図６（Ａ）に示すように電源Ｅ２の電圧が負バイアス（Ｖｇｅ＝−Ｅ２）として印加されており、ＩＧＢＴはオフである。

図６（Ｂ）に示すように、時刻ｔ１で、スイッチＳ２がオフされるとともに、スイッチＳ５がオンされると、ＩＧＢＴのゲートは接地されるため、ＩＧＢＴのゲート・エミッタ間電圧は０Ｖとなる。

次に、図６（Ｂ）に示すように、時刻ｔ２で、スイッチＳ１、Ｓ１１がオンにされるとともに、スイッチＳ５がオフにされると、図６（Ａ）に示すように、ＩＧＢＴのゲート・エミッタ間には、電源Ｅ１１の出力電圧（Ｅ１１）が印加されるため、ＩＧＢＴはオンする。

また、時刻ｔ３でスイッチＳ１２がオンされるとともに、スイッチＳ１１がオフされると、ＩＧＢＴのゲートには電源Ｅ１２が印加されるため、ゲート・エミッタ間電圧はＥ１２に上昇する。

その後、時刻ｔ４でスイッチＳ５がオンされるとともに、スイッチＳ１、Ｓ１２がオフされると、ＩＧＢＴのゲートは接地されるため、ＩＧＢＴのゲート・エミッタ間電圧は０Ｖとなり、ＩＧＢＴはオフになる。

さらに、時刻ｔ５でスイッチＳ２がオンになるとともに、スイッチＳ５がオフになると、ＩＧＢＴのゲートには電源Ｅ２の電圧が負バイアス（Ｖｇｅ＝−Ｅ２）として印加されるため、ゲート・エミッタ間電圧は−Ｅ２に低下する。これで時刻ｔ１以前の状態と同様の状態になる。

図７は、比較例２の変形例のスイッチング素子の駆動回路２０Ａによる１スイッチングあたりの消費エネルギを示す図である。比較例２の変形例のスイッチング素子の駆動回路２０Ａで図６に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギは、次の通りである。

ＩＧＢＴのオン時の電源Ｅ１１の消費エネルギは｛Ｅ１１×Ｃｇ×Ｅ１１｝である。これは、電源Ｅ１１の出力電圧Ｅ１１に、ゲート容量Ｃｇと、ＩＧＢＴのオンにするときの電圧変動幅Ｅ１１を乗じて得る値である。

ＩＧＢＴのオン時の電源Ｅ１２の消費エネルギは｛Ｅ１２×Ｃｇ×（Ｅ１２−Ｅ１１）｝である。これは、電源Ｅ１２の出力電圧Ｅ１２に、ゲート容量Ｃｇと、電源Ｅ１１から電源Ｅ１２に切り替えたときの電圧変動幅（Ｅ１２−Ｅ１１）を乗じて得る値である。

また、ＩＧＢＴのオン時の消費エネルギは、電源Ｅ２では０である。これは、オン時には電源Ｅ２は無関係だからである。

また、ＩＧＢＴのオフ時の電源Ｅ１１、Ｅ１２の消費エネルギは０である。これは、オフ時には電源Ｅ１１、Ｅ１２は無関係だからである。

また、ＩＧＢＴのオフ時のＥ２の消費エネルギは｛Ｅ２×Ｃｇ×Ｅ２｝である。これは、電源Ｅ２の出力電圧Ｅ２に、ゲート容量Ｃｇと、ＩＧＢＴのオフにするときの電圧変動幅Ｅ２を乗じて得る値である。

ここで、Ｅ１１＝１３Ｖ、Ｅ１２＝１８Ｖ、Ｅ２＝５Ｖ、ＩＧＢＴのゲート容量Ｃｇ＝０．１μＦの場合には、ＩＧＢＴのオン時の電源Ｅ１１の消費エネルギ｛Ｅ１１×Ｃｇ×Ｅ１１｝は１６．９μＪである。また、ＩＧＢＴのオン時の電源Ｅ１２の消費エネルギ｛Ｅ１２×Ｃｇ×（Ｅ１２−Ｅ１１）｝は、９μＪである。また、ＩＧＢＴのオフ時のＥ２の消費エネルギ｛Ｅ２×Ｃｇ×Ｅ２｝は、２．５μＪである。

これらを合計すると、比較例２の変形例のスイッチング素子の駆動回路２０Ａで図６に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギの具体値は２８．４μＪとなる。この値は、比較例２のスイッチング素子の駆動回路２０で図３に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギ（４３．９μＪ）よりも低減されている。これは、図３と図６に示す駆動方法における差であり、図６に示すように、ＩＧＢＴをオン／オフする際に、ゲートの電位を０Ｖ（接地）にする期間を設けたことによって得られたものである。

図８は、比較例３のスイッチング素子の駆動回路を示す図である。

比較例３のスイッチング素子の駆動回路３０は、図１に示す比較例１のスイッチング素子の駆動回路１０と、図２に示す比較例２のスイッチング素子の駆動回路２０とを組み合わせた構成を有する。

図８に示すように、比較例３のスイッチング素子の駆動回路３０は、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ１１、Ｓ１２、抵抗器Ｒ１、Ｒ２、及び電源Ｅ１１、Ｅ１２を有する。

スイッチＳ１〜Ｓ４と抵抗器Ｒ１、Ｒ２は、図１に示す比較例１のスイッチング素子の駆動回路１０と同様に、ＩＧＢＴに対してブリッジ接続されている。

また、スイッチＳ１の入力端子側には、スイッチＳ１１とＳ１２の出力側の接続点Ａが接続されている。

スイッチＳ１１は、接続点Ａと電源Ｅ１１との正極性端子との間に挿入され、スイッチＳ１２は、接続点Ａと電源Ｅ１２の正極性端子との間に挿入されている。

図９は、比較例３のスイッチング素子の駆動回路３０の駆動方法を示すタイミングチャートである。

図９（Ａ）では、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅの目標値を実線で示し、実際のゲート・エミッタ間電圧Ｖｇｅを破線で示す。

図９（Ｂ）のタイミングチャートは、各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ１１、Ｓ１２のオン／オフの状況を示す。レベルが高い区間（Ｈ）はオンを表し、レベルが低い区間（Ｌ）はオフを表す。また、以下で示す時刻ｔ１〜ｔ４は、時間軸における時刻を表すために説明の便宜上用いている記号に過ぎず、比較例３以外における時刻（ｔ１〜ｔ５等）とは無関係である。

図９（Ｂ）に示すように、時刻ｔ１より前では、スイッチＳ１、Ｓ４、Ｓ１２、Ｓ１１はオフであり、スイッチＳ２、Ｓ３がオンである。すなわち、ＩＧＢＴのゲート・エミッタ間電圧には、図９（Ａ）に示すように電源Ｅ１１の電圧が負バイアス（Ｖｇｅ＝−Ｅ１１）として印加されており、ＩＧＢＴはオフである。

図９（Ｂ）に示すように、時刻ｔ１で、スイッチＳ１、Ｓ４、Ｓ１２がオンにされるとともに、スイッチＳ２、Ｓ３がオフにされると、図９（Ａ）に示すように、ＩＧＢＴのゲート・エミッタ間には、電源Ｅ１２の出力電圧（Ｅ１２）が印加されるため、ＩＧＢＴはオンする。

また、時刻ｔ２でスイッチＳ１２がオフされるとともに、スイッチＳ１１がオンされると、ＩＧＢＴのゲートには電源Ｅ１１が印加されるため、ゲート・エミッタ間電圧はＥ１１に低下する。

その後、時刻ｔ３でスイッチＳ１２がオンされるとともに、スイッチＳ１１がオフされると、ＩＧＢＴのゲートには電源Ｅ１２が印加されるため、ゲート・エミッタ間電圧はＥ１２に上昇する。

時刻ｔ４では、スイッチＳ１、Ｓ４、Ｓ１２はオフにされ、スイッチＳ２、Ｓ３がオンにされる。これで時刻ｔ１以前の状態と同様の状態になり、ＩＧＢＴはオフになる。

図１０は、比較例３のスイッチング素子の駆動回路３０による１スイッチングあたりの消費エネルギを示す図である。比較例３のスイッチング素子の駆動回路３０で図９に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギは、次の通りである。

ＩＧＢＴのオン時の電源Ｅ１２の消費エネルギは｛Ｅ１２×Ｃｇ×（Ｅ１２＋Ｅ１１）｝である。これは、電源Ｅ１２の出力電圧Ｅ１２に、ゲート容量Ｃｇと、ＩＧＢＴのオンにするときの電圧変動幅｛Ｅ１２−（−Ｅ１１）｝（＝Ｅ１２＋Ｅ１１）を乗じて得る値である。

また、ＩＧＢＴのオン時の消費エネルギは、電源Ｅ１１では０である。これは、オン時には電源Ｅ１１は無関係だからである。

また、ＩＧＢＴのオフ時のＥ１２の消費エネルギは０である。これは、オフ時には電源Ｅ１２は無関係だからである。

また、ＩＧＢＴのオフ時のＥ１１の消費エネルギは｛Ｅ１１×Ｃｇ×（Ｅ１２＋Ｅ１１）｝である。これは、電源Ｅ１１の出力電圧Ｅ１１に、ゲート容量Ｃｇと、ＩＧＢＴのオフにするときの電圧変動幅｛Ｅ１２−（−Ｅ１１）｝（＝Ｅ１２＋Ｅ１１）を乗じて得る値である。

従って、比較例３のスイッチング素子の駆動回路でＩＧＢＴを図９に示す駆動方法で駆動した場合の１スイッチングあたりの合計の消費エネルギは、｛Ｃｇ×（Ｅ１２＋Ｅ１１）^２｝となる。

ここで、Ｅ１２＝１８Ｖ、Ｅ１１＝１３Ｖ、ＩＧＢＴのゲート容量Ｃｇ＝０．１μＦの場合に、これらの値を｛Ｃｇ×（Ｅ１２＋Ｅ１１）^２｝に代入すると、具体値は９６．１μＪとなる。なお、電源Ｅ１２の出力電圧は、ＩＧＢＴのゲート耐圧（例えば、２０Ｖ）より少し低い値であり、電源Ｅ１１の出力電圧は、飽和電流を制限するための値に設定である。

＜実施の形態＞
実施の形態のスイッチング素子の駆動回路について説明する前に、実施の形態のスイッチング素子の駆動回路を含む電気自動車用駆動装置について説明する。

図１１は、実施の形態のスイッチング素子の駆動回路を含む電気自動車用駆動装置３００の一実施例の概略構成を示す図である。

電気自動車用駆動装置３００は、バッテリ３０１の電力を用いて走行用モータ３０４を駆動することにより車両を駆動させる装置である。尚、電気自動車は、電力を用いて走行用モータ３０４を駆動して走行するものであれば、その方式や構成の詳細は任意である。電気自動車は、典型的には、動力源がエンジンと走行用モータ３０４であるハイブリッド自動車（ＨＶ），動力源が走行用モータ３０４のみである電気自動車を含む。

電気自動車用駆動装置３００は、図１１に示すように、バッテリ３０１、ＤＣ／ＤＣコンバータ３０２、インバータ３０３、走行用モータ３０４、及び、制御装置３０５を備える。

バッテリ３０１は、電力を蓄積して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性負荷から構成されてもよい。

ＤＣ／ＤＣコンバータ３０２は、双方向のＤＣ／ＤＣコンバータ（可逆チョッパ方式の昇圧ＤＣ／ＤＣコンバータ）であり、例えば１４Ｖから４２Ｖへの昇圧変換、及び、４２Ｖから１４Ｖへの降圧変換が可能である。ＤＣ／ＤＣコンバータ３０２は、スイッチング素子Ｑ１，Ｑ２，ダイオードＤ１，Ｄ２、リアクトルＬ１を含む。

スイッチング素子Ｑ１，Ｑ２は、本例ではＩＧＢＴ(Insulated Gate Bipolar Transistor)であるが、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field-Effect Transistor)のような他のスイッチング素子が用いられてもよい。

スイッチング素子Ｑ１，Ｑ２は、インバータ３０３の正極ラインと負極ラインとの間に直列に接続される。上アームのスイッチング素子Ｑ１のコレクタは正極ラインに接続され、下アームのスイッチング素子Ｑ２のエミッタは負極ラインに接続される。スイッチング素子Ｑ１，Ｑ２の中間点、即ちスイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ２のコレクタの接続点にはリアクトルＬ１の一端が接続される。このリアクトルＬ１の他端は、正極ラインを介してバッテリ３０１の正極に接続される。また、スイッチング素子Ｑ２のエミッタは、負極ラインを介してバッテリ３０１の負極に接続される。また、各スイッチング素子Ｑ１，Ｑ２のコレクタ−エミッタ間には、エミッタ側からコレクタ側に電流を流すようにダイオード（フライホイルダイオード）Ｄ１，Ｄ２が配置される。また、リアクトルＬ１の他端と負極ラインとの間には平滑用コンデンサＣ１が接続され、スイッチング素子Ｑ１のコレクタと負極ラインとの間には平滑用コンデンサＣ２が接続される。

インバータ３０３は、正極ラインと負極ラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから構成される。Ｕ相はスイッチング素子（本例ではＩＧＢＴ）Ｑ３，Ｑ４の直列接続からなり、Ｖ相はスイッチング素子（本例ではＩＧＢＴ）Ｑ５，Ｑ６の直列接続からなり、Ｗ相はスイッチング素子（本例ではＩＧＢＴ）Ｑ７，Ｑ８の直列接続からなる。また、各スイッチング素子Ｑ３〜Ｑ８のコレクタ−エミッタ間には、それぞれ、エミッタ側からコレクタ側に電流を流すようにダイオード（フライホイルダイオード）Ｄ３〜Ｄ８が配置される。尚、インバータ３０３の上アーム（高電位側のアーム）は、各スイッチング素子Ｑ３，Ｑ５，Ｑ７及びダイオードＤ３，Ｄ５，Ｄ７から構成され、インバータ３０３の下アーム（低電位側のアーム）は、各スイッチング素子Ｑ４，Ｑ６，Ｑ８及びダイオードＤ４，Ｄ６，Ｄ８から構成される。

走行用モータ３０４は、三相の永久磁石モータであり、Ｕ，Ｖ，Ｗ相の３つのコイルの一端が中点で共通接続されている。Ｕ相コイルの他端は、スイッチング素子Ｑ３，Ｑ４の中間点に接続され、Ｖ相コイルの他端は、スイッチング素子Ｑ５，Ｑ６の中間点に接続され、Ｗ相コイルの他端は、スイッチング素子Ｑ７，Ｑ８の中間点に接続される。

制御装置３０５は、ＤＣ／ＤＣコンバータ３０２及びインバータ３０３を制御する。制御装置３０５は、例えばＣＰＵ，ＲＯＭ、メインメモリなどを含み、制御装置３０５の各種機能は、ＲＯＭ等に記録された制御プログラムがメインメモリに読み出されてＣＰＵにより実行されることによって実現される。但し、制御装置３０５の一部又は全部は、ハードウェアのみにより実現されてもよい。また、制御装置３０５は、物理的に複数の装置により構成されてもよい。

実施の形態のスイッチング素子の駆動回路は、例えば、インバータ３０３のスイッチング素子Ｑ３〜Ｑ８を駆動する駆動回路として用いられる。スイッチング素子Ｑ３〜Ｑ８は、一例として、ＩＧＢＴで構成される。

図１１に示す構成では、実施の形態のスイッチング素子の駆動回路は、制御装置３０５に含まれる。

次に、実施の形態のスイッチング素子の駆動回路について説明する。

図１２は、実施の形態のスイッチング素子の駆動回路を示す図である。

実施の形態のスイッチング素子の駆動回路１００は、電源Ｅ１、Ｅ３、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、及び抵抗器Ｒ１、Ｒ２を含み、スイッチング素子としてのＩＧＢＴを駆動する。

ここでは、一例として、比較例１のスイッチング素子の駆動回路がインバータに含まれるＩＧＢＴを駆動する場合について説明する。

ＩＧＢＴのゲートは、抵抗器Ｒ１及びスイッチＳ１を介して、電源Ｅ１の正極性端子に接続されるとともに、抵抗器Ｒ２及びスイッチＳ２を介して、電源Ｅ１の負極性端子、スイッチＳ４、及び電源Ｅ３の負極性端子に接続されている。

ＩＧＢＴのエミッタは、スイッチＳ３とスイッチＳ４の中点に接続されている。

ＩＧＢＴのコレクタは、ＩＧＢＴがインバータの上アームに含まれる場合は、コレクタはインバータに接続される電源に接続され、ＩＧＢＴがインバータの下アームに含まれる場合は、コレクタは上アームと下アームの中点に接続される。

スイッチＳ３は、電源Ｅ３の正極性端子とＩＧＢＴのエミッタとの間に接続されており、スイッチＳ４は、電源Ｅ３の負極性端子とＩＧＢＴのエミッタとの間に接続されている。なお、電源Ｅ３の出力電圧（Ｅ３）は、電源Ｅ１の出力電圧（Ｅ１）よりも低く設定されている。

スイッチＳ１〜Ｓ４としては、例えば、トランジスタを用いることができる。スイッチＳ１〜Ｓ４の駆動は、図１１に示す制御装置３０５で行えばよい。

図１３は、実施の形態のスイッチング素子の駆動回路の変形例を示す図である。

図１３に示す実施の形態の変形例のスイッチング素子の駆動回路１００Ａでは、図１２に示す電源Ｅ３の代わりに、ダイオードＺＤ１、キャパシタＣ１、及び抵抗器Ｒ４が接続されている。

ここで、電源Ｅ３と、ダイオードＺＤ１、キャパシタＣ１、及び抵抗器Ｒ４とは、それぞれ、電圧出力部の一例である。電源Ｅ３と、ダイオードＺＤ１、キャパシタＣ１、及び抵抗器Ｒ４とは等価であるため、以下では、ダイオードＺＤ１、キャパシタＣ１、及び抵抗器Ｒ４をまとめて電源Ｅ３として取り扱う場合がある。

ダイオードＺＤ１は、例えば、ツェナーダイオードで構成される整流素子であり、スイッチＳ３及びＳ４の両端間に並列に接続される。ダイオードＺＤ１の入力端子はスイッチＳ４に接続されており、出力端子はスイッチＳ３に接続されている。すなわち、ダイオードＺＤ１は、図１３中において、下側（低電位側）から上側（高電位側）に向かう方向の整流方向を有する。

キャパシタＣ１は、ダイオードＺＤ１に並列に接続される。

抵抗器Ｒ４は、一端がダイオードＺＤ１の出力端子、キャパシタＣ１の一端（高電位側の端子）及びスイッチＳ３の一端（高電位側の端子）に接続されるとともに、他端が電源Ｅ１とスイッチＳ１の一端（高電位側の端子）に接続されている。

ここで、例えば、ＩＧＢＴの閾値電圧は６Ｖであり、ゲート耐圧は２０Ｖであるとする。また、飽和電流を所定値（例えば、ノイズ等の生じない適切な電流値）に抑えるためのゲート・エミッタ間電圧Ｖｇｅは１３Ｖであり、オフ時に誤ってオンにないためのゲート・エミッタ間電圧Ｖｇｅは逆バイアスで３Ｖ以上（−３Ｖ以下）であることが必要である。

このため、一例として、電源Ｅ１の出力電圧Ｅ１を１８Ｖ、電源Ｅ３の出力電圧Ｅ３を５Ｖに設定する。

ここで、実施の形態のスイッチング素子の駆動回路１００、１００Ａによって駆動されるＩＧＢＴは、例えば、インバータの一対のアーム（上アームと下アーム（図１１参照））のうちの一方のアームに含まれており、ＩＢＧＴのエミッタ・コレクタ間には、図示しないＦＷＤ（Free Wheel Diode）が接続されている。インバータの一対のアームには、それぞれ、ＩＧＢＴとＦＷＤが含まれており（図１１参照）、一方のアームのＩＧＢＴと、他方のアームのＩＧＢＴとは、交互に（互い違いに）オンにされる。

すなわち、他方のアームのＩＧＢＴがオンのときには、一方のアームのＩＧＢＴはオフにされることが必要であり、誤ってオンになることはインバータの効率低下に繋がる虞があるため、好ましくない。このため、スイッチング素子の駆動回路１００、１００Ａには、ＩＧＢＴを確実にオフにされることが求められる。

また、ＩＧＢＴのオン／オフのスイッチングに伴い、エネルギ損失が生じるため、スイッチング素子の駆動回路１００、１００Ａには、エネルギ損失が低減されていることが求められる。

図１４は、実施の形態のスイッチング素子の駆動回路１００の駆動方法を示すタイミングチャートである。

図１４（Ａ）では、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅの目標値を実線で示し、実際のゲート・エミッタ間電圧Ｖｇｅを破線で示す。

図１４（Ｂ）のタイミングチャートは、各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４のオン／オフの状況を示す。レベルが高い区間（Ｈ）はオンを表し、レベルが低い区間（Ｌ）はオフを表す。また、以下で示す時刻ｔ１〜ｔ４は、時間軸における時刻を表すために説明の便宜上用いている記号に過ぎず、図１４以外における時刻（ｔ１〜ｔ５等）とは無関係である。

図１４（Ｂ）に示すように、時刻ｔ１より前では、スイッチＳ１、Ｓ４はオフであり、スイッチＳ２、Ｓ３がオンである。すなわち、ＩＧＢＴのゲート・エミッタ間電圧には、図１４（Ａ）に示すように電源Ｅ３の電圧が負バイアス（Ｖｇｅ＝−Ｅ３）として印加されており、ＩＧＢＴはオフである。

図１４（Ｂ）に示すように、時刻ｔ１で、スイッチＳ１、Ｓ４がオンにされるとともに、スイッチＳ２、Ｓ３がオンにされると、図１４（Ａ）に示すように、ＩＧＢＴのゲート・エミッタ間には、電源Ｅ１の出力電圧（Ｅ１）が印加されるため、ＩＧＢＴはオンする。

このようにＩＧＢＴのゲート・エミッタ間に時刻ｔ２以降よりも大きな電圧を印加するのは、オフからオンへのスイッチング速度を速くするためである。

また、時刻ｔ２でスイッチＳ３がオンされるとともに、スイッチＳ４がオフされると、ＩＧＢＴのゲートには電源Ｅ１が接続されるとともに、ＩＧＢＴのエミッタに電源Ｅ３が接続されるため、ゲート・エミッタ間電圧は（Ｅ１−Ｅ３）に低下する。

時刻ｔ２から時刻ｔ３の間では、ゲート・エミッタ間電圧は（Ｅ１−Ｅ３）に低下させることにより、ＩＧＢＴの飽和電流を抑えることで、インバータの対向アーム（他方のアーム）でのダイオードのリカバリーノイズの発生を抑制する。

その後、時刻ｔ３でスイッチＳ３がオフされるとともに、スイッチＳ４がオンされると、ＩＧＢＴのゲートには電源Ｅ１が接続されるため、ゲート・エミッタ間電圧はＥ１に上昇する。時刻ｔ３からｔ４の間でゲート・エミッタ間電圧はＥ１に上昇させるのは、ＩＧＢＴのオン電圧を下げることにより、ＩＧＢＴの損失を低下させるためである。

時刻ｔ４では、スイッチＳ１、Ｓ４はオフにされ、スイッチＳ２、Ｓ３がオンにされる。これで時刻ｔ１以前の状態と同様の状態になり、ＩＧＢＴのゲート・エミッタ間電圧には図１４（Ａ）に示すように電源Ｅ３の電圧が負バイアス（Ｖｇｅ＝−Ｅ３）として印加されており、ＩＧＢＴはオフになる。

このようにＩＧＢＴのゲート・エミッタ間電圧に負バイアス（Ｖｇｅ＝−Ｅ３）を印加するのは、対向アームに含まれるＩＧＢＴがオンにされたときに、当該アームのＩＧＢＴが誤ってオンになることを抑制するためである。

図１５は、実施の形態のスイッチング素子の駆動回路１００による１スイッチングあたりの消費エネルギを示す図である。実施の形態のスイッチング素子の駆動回路１００で図１４に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギは、次の通りである。

ＩＧＢＴのオン時の電源Ｅ１の消費エネルギは｛Ｅ１×Ｃｇ×（Ｅ１＋Ｅ３）｝である。これは、電源Ｅ１の出力電圧Ｅ１に、ゲート容量Ｃｇと、ＩＧＢＴをオンにするときの電圧変動幅｛Ｅ１−（−Ｅ３）｝（＝Ｅ１＋Ｅ３）を乗じて得る値である。

また、ＩＧＢＴのオン時の電源Ｅ３では０である。これは、ＩＧＢＴをオンにする際に、電源Ｅ３は仕事をしないからである。

また、ＩＧＢＴをオフにするときは、電源Ｅ１では０である。これは、ＩＧＢＴをオフにする際に、電源Ｅ１は無関係だからである。

また、ＩＧＢＴをオフにするときは、電源Ｅ３では｛Ｅ３×Ｃｇ×（Ｅ１＋Ｅ３）｝である。これは、電源Ｅ３の出力電圧Ｅ３に、ゲート容量Ｃｇと、ＩＧＢＴをオフにするときの電圧変動幅｛Ｅ１−（−Ｅ３）｝（＝Ｅ１＋Ｅ３）を乗じて得る値である。

すなわち、実施の形態のスイッチング素子の駆動回路１００による１スイッチングあたりの消費エネルギは、オン時における電源Ｅ１の｛Ｅ１×Ｃｇ×（Ｅ１＋Ｅ３）｝と、オフ時における電源Ｅ３の｛Ｅ３×Ｃｇ×（Ｅ１＋Ｅ３）｝との合計であり、｛Ｃｇ×（Ｅ１＋Ｅ３）^２｝となる。

ここで、Ｅ１＝１８Ｖ、Ｅ３＝５Ｖ、ＩＧＢＴのゲート容量Ｃｇ＝０．１μＦの場合に、これらの値を｛Ｃｇ×（Ｅ１＋Ｅ３）^２｝に値を代入すると、具体値は５２．９μＪであり、これは、本実施の形態の図１４に示す駆動方法と同様の図９に示す駆動方法を用いて、比較例３のスイッチング素子の駆動回路３０でＩＧＢＴを駆動した場合の９６．１μＪに比べて大幅に低減された値である。

以上のように、実施の形態のスイッチング素子の駆動回路１００によれば、ＩＢＧＴを確実にオフできるとともに、スイッチングに伴うエネルギ損失を低減することができる。

このようにエネルギ損失が低減されたのは、主に、比較例３に比べて、スイッチング（オン／オフ）を行う際の電圧の変動幅が小さくなったためである。

また、４つのスイッチング素子（Ｓ１〜Ｓ４）と、２つの電源（Ｅ１、Ｅ２）とを含むスイッチング素子の駆動回路１００で、ＩＢＧＴの確実なオフと、エネルギ損失の低減とを実現できる。このため、スイッチング素子の駆動回路１００を低コストで提供することができる。

図１６は、実施の形態のスイッチング素子の駆動回路１００の他の駆動方法を示すタイミングチャートである。

図１６（Ａ）では、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅの目標値を実線で示し、実際のゲート・エミッタ間電圧Ｖｇｅを破線で示す。

図１６（Ｂ）のタイミングチャートは、各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４のオン／オフの状況を示す。レベルが高い区間（Ｈ）はオンを表し、レベルが低い区間（Ｌ）はオフを表す。また、以下で示す時刻ｔ１〜ｔ５は、時間軸における時刻を表すために説明の便宜上用いている記号に過ぎず、図１６以外における時刻（ｔ１〜ｔ５等）とは無関係である。

図１６（Ｂ）に示すように、時刻ｔ１より前では、スイッチＳ１、Ｓ４はオフであり、スイッチＳ２、Ｓ３がオンである。すなわち、ＩＧＢＴのゲート・エミッタ間電圧には、図１６（Ａ）に示すように電源Ｅ３の電圧が負バイアス（Ｖｇｅ＝−Ｅ３）として印加されており、ＩＧＢＴはオフである。

図１６（Ｂ）に示すように、時刻ｔ１でスイッチＳ３がオフにされるとともに、スイッチＳ４がオンにされると、エミッタが接地されるため、ゲート・エミッタ間電圧Ｖｇｅは０Ｖになる。このとき、エミッタが接地されることにより、ＩＧＢＴのゲートに蓄積されている電荷が放出される。

次に、時刻ｔ２で、スイッチＳ１、Ｓ３がオンにされるとともに、Ｓ２、Ｓ４がオフにされると、ゲート・エミッタ間電圧Ｖｇｅは、（Ｅ１−Ｅ３）になる。この状態では、ＩＧＢＴのゲートが充電されてＩＧＢＴがオンするとともに、キャパシタＣ１に高電位側の端子から低電位側の端子に向けて電流が流れ込むことにより、キャパシタＣ１が充電される。

次に、時刻ｔ３でスイッチＳ３がオフされるとともに、スイッチＳ４がオンにされると、電源Ｅ１の出力電圧（Ｅ１）が印加されるため、ＩＧＢＴはオン状態を維持する。

次に、時刻ｔ４でスイッチＳ１がオフされるとともに、スイッチＳ２がオンされると、ゲＩＧＢＴのゲートが接地されるため、ＩＧＢＴはオフになる。

その後、時刻ｔ５でスイッチＳ３がオンにされるとともに、スイッチＳ４がオフにされると、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅは−Ｅ３に設定される。これで時刻ｔ１以前の状態と同様の状態になり、ＩＧＢＴはオフになる。

時刻ｔ５以降は、他のアームのＩＧＢＴ（図示せず）がオンされるが、ゲート・エミッタ間電圧Ｖｇｅは−Ｅ３に設定されるため、当該アームのＩＧＢＴが誤ってオンにされることが抑制される。

図１７は、実施の形態のスイッチング素子の駆動回路１００による１スイッチングあたりの消費エネルギを示す図である。図１７に示すように、実施の形態のスイッチング素子の駆動回路１００を図１６に示す駆動方法で駆動した場合における１スイッチングあたりの消費エネルギは、次の通りである。

ＩＧＢＴのオン時の電源Ｅ１の｛Ｅ１×Ｃｇ×Ｅ１｝である。これは、電源Ｅ１の出力電圧Ｅ１に、ゲート容量Ｃｇと、ＩＧＢＴをオンにするときの電圧変動幅Ｅ１を乗じて得る値である。

また、ＩＧＢＴのオン時の電源Ｅ３では−｛Ｅ３（Ｃｇ（Ｅ１−Ｅ３））｝である。この電源Ｅ３の｛Ｅ３（−Ｃｇ（Ｅ１−Ｅ３））は、図１６に示す時刻ｔ２〜ｔ３の間にキャパシタＣ１が充電されることによってエネルギが回生されたものである。このため、これは、電源Ｅ３の出力電圧に、ゲート容量Ｃｇと、電源Ｅ１と電源Ｅ３との出力電圧の差（Ｅ１−Ｅ３）を乗じて得る値に負の符号“−”を乗じた値になる。

また、ＩＧＢＴのオフ時の電源Ｅ１の消費エネルギは０である。これは、ＩＧＢＴをオフにするときは、電源Ｅ１は無関係であるからである。

また、ＩＧＢＴのオフ時の電源Ｅ３の消費エネルギは｛Ｅ３×Ｃｇ×Ｅ３｝である。これは、電源Ｅ３の出力電圧Ｅ３に、ゲート容量Ｃｇと、ＩＧＢＴをオフにするときの電圧変動幅Ｅ３を乗じて得る値である。

すなわち、実施の形態のスイッチング素子の駆動回路１００による１スイッチングあたりの消費エネルギは、電源Ｅ１ではオン時における｛Ｅ１×Ｃｇ×Ｅ１｝と、オフ時における０との合計（Ｃｇ×Ｅ１^２）となる。

ここで、Ｅ１＝１８Ｖ、Ｅ３＝５Ｖ、ＩＧＢＴのゲート容量Ｃｇ＝０．１μＦであるとし、これらの値を（Ｃｇ×Ｅ１^２）に代入すると、具体値は３２．４μＪである。

また、実施の形態のスイッチング素子の駆動回路１００による１スイッチングあたりの消費エネルギは、電源Ｅ３では、ＩＧＢＴのオフ時の｛Ｅ３（−Ｃｇ（Ｅ１−Ｅ３））｝と、ＩＧＢＴのオフ時の｛Ｅ３×Ｃｇ×Ｅ３｝との合計｛Ｃｇ×Ｅ３（２Ｅ３−Ｅ１）｝である。｛Ｃｇ×Ｅ３（２Ｅ３−Ｅ１）｝に上述の値を代入すると、具体値は−４μＪである。

従って、実施の形態のスイッチング素子の駆動回路１００で図１６に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギは、電源Ｅ１側と電源Ｅ３側との合計として、２８．４μＪである。

ここで、実施の形態のスイッチング素子の駆動回路１００で図１６に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギ（２８．４μＪ）は、比較例２の変形例のスイッチング素子の駆動回路２０Ａで図６に示す駆動方法でＩＧＢＴを駆動した場合における１スイッチングあたりの消費エネルギ（２８．４μＪ）と同一である。

しかしながら、比較例２の変形例のスイッチング素子の駆動回路２０Ａ（図５参照）は、３つの電源Ｅ１１、Ｅ１２、Ｅ２、及び、５つのスイッチＳ１〜Ｓ５を用いており、本実施の形態のスイッチング素子の駆動回路１００（図１３参照）に比べて部品点数が多く、回路構成が複雑である。

従って、本実施の形態では、電力損失が少なく、低コストなスイッチング素子の駆動回路１００を提供できる。

また、実施の形態のスイッチング素子の駆動回路１００で図１６に示す駆動方法でＩＧＢＴを駆動した場合に電力損失を少なくできたことには、時刻ｔ２〜ｔ３の間にキャパシタＣ１が充電されることによってＩＧＢＴに蓄積されたエネルギエネルギが回生されたことも寄与している。

このようにキャパシタＣ１は動作中に充電されるため、抵抗器Ｒ４は無くても電源Ｅ３を得ることができる。インバータの動作開始時に電源Ｅ３が必要な場合に抵抗器Ｒ４を設けることで予めキャパシタＣ１を充電しておくことができる。なお、インバータの高圧電源投入前に図１６の駆動方法でＩＧＢＴのゲート・エミッタ間に電圧を与えることで、キャパシタＣ１を充電しておくことが可能であり、その場合も抵抗器Ｒ４を省略することができる。

最後に、図１８及び図１９を用いて、比較例３のスイッチング素子の駆動回路３０を実施の形態のスイッチング素子の駆動回路１００と同様に、オン／オフの際にゲート・エミッタ間電圧Ｖｇｅを一端０Ｖにする駆動方法で駆動した場合の消費エネルギについて説明する。

図１８は、比較例３のスイッチング素子の駆動回路３０（図８参照）の駆動方法を示すタイミングチャートである。

図１８（Ａ）では、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅの目標値を実線で示し、実際のゲート・エミッタ間電圧Ｖｇｅを破線で示す。

図１８（Ｂ）のタイミングチャートは、各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ１２、Ｓ１１のオン／オフの状況を示す。レベルが高い区間（Ｈ）はオンを表し、レベルが低い区間（Ｌ）はオフを表す。

図１８（Ｂ）に示すように、時刻ｔ１より前では、スイッチＳ１、Ｓ４、Ｓ１２、Ｓ１１はオフであり、スイッチＳ２、Ｓ３がオンである。すなわち、ＩＧＢＴのゲート・エミッタ間電圧には、図１８（Ａ）に示すように電源Ｅ１１の電圧が負バイアス（Ｖｇｅ＝−Ｅ１１）として印加されており、ＩＧＢＴはオフである。

図１８（Ｂ）に示すように、時刻ｔ１でスイッチＳ３がオフにされるとともに、スイッチＳ４がオンにされると、エミッタが接地されるため、ゲート・エミッタ間電圧Ｖｇｅは０Ｖになる。

次に、時刻ｔ２で、スイッチＳ１、Ｓ１１がオンにされるとともに、Ｓ２がオフにされると、ゲート・エミッタ間電圧Ｖｇｅは、Ｅ１１になる。

次に、時刻ｔ３でスイッチＳ１２がオンにされるとともに、スイッチＳ１１がオフにされると、電源Ｅ１２の出力電圧（Ｅ１２）が印加されるため、ＩＧＢＴはオン状態を維持する。

次に、時刻ｔ４でスイッチＳ１、Ｓ１２がオフされるとともに、スイッチＳ２がオンされると、ＩＧＢＴのゲートが接地されるため、ＩＧＢＴはオフになる。

その後、時刻ｔ５でスイッチＳ３がオンにされるとともに、スイッチＳ４がオフにされると、ＩＧＢＴのゲート・エミッタ間電圧Ｖｇｅは−Ｅ１１に設定される。これで時刻ｔ１以前の状態と同様の状態になり、ＩＧＢＴはオフになる。

図１９は、比較例３のスイッチング素子の駆動回路による１スイッチングあたりの消費エネルギを示す図である。図１９に示すように、比較例３のスイッチング素子の駆動回路による１スイッチングあたりの消費エネルギは、次の通りである。

ＩＧＢＴのオン時の電源Ｅ１２側で消費エネルギの｛Ｅ１２×Ｃｇ×（Ｅ１２−Ｅ１１）｝である。これは、電源Ｅ１２の出力電圧Ｅ１２に、ゲート容量Ｃｇと、電源Ｅ１２と電源Ｅ１１との出力電圧の差（Ｅ１２−Ｅ１１）を乗じて得る値である。

また、ＩＧＢＴのオン時の電源Ｅ１１の消費エネルギは｛Ｅ１１×Ｃｇ×Ｅ１１｝である。これは、電源Ｅ１１の出力電圧Ｅ１に、ゲート容量Ｃｇと、ＩＧＢＴをオンにするときの電圧変動幅Ｅ１を乗じて得る値である。

また、ＩＧＢＴをオフ時の電源Ｅ１２の消費エネルギは０である。これは、ＩＧＢＴがオフのときには、電源Ｅ１２は無関係だからである。

また、ＩＧＢＴをオフ時の電源Ｅ１１の消費エネルギは｛Ｅ１１×Ｃｇ×Ｅ１１｝である。これは、電源Ｅ１１の出力電圧Ｅ１１に、ゲート容量Ｃｇと、ＩＧＢＴをオフにするときの電圧変動幅Ｅ１１を乗じて得る値である。

すなわち、比較例３のスイッチング素子の駆動回路によって図１８のようにＩＧＢＴを駆動した場合の１スイッチングあたりの消費エネルギは、電源Ｅ１２の｛Ｅ１２×Ｃｇ×（Ｅ１２−Ｅ１１）｝と、電源Ｅ１１の｛２×Ｃｇ×Ｅ１１^２｝となる。

ここで、Ｅ１２＝１８Ｖ、Ｅ１１＝１３Ｖ、ＩＧＢＴのゲート容量Ｃｇ＝０．１μＦである場合に、電源Ｅ１２の｛Ｅ１２×Ｃｇ×（Ｅ１２−Ｅ１１）｝に上述の値を代入すると、具体値は９μＪであり、電源Ｅ１１の｛２×Ｃｇ×Ｅ１１^２｝に上述の値を代入すると、具体値は３３．８μＪである。

従って、比較例３のスイッチング素子の駆動回路３０によって図１８のようにＩＧＢＴを駆動した場合の１スイッチングあたりの消費エネルギは、４２．８μＪである。

これは、実施の形態のスイッチング素子の駆動回路１００を図１６に示す駆動方法で駆動した場合（２８．４μＪ）に比べて、約３７％程大きな値である。

このように消費電力が大きいのは、主に、比較例３のスイッチング素子の駆動回路３０では、エネルギの回生が行われていないことが原因と考えられる。

以上のように、実施の形態によれば、電力損失が少なく、低コストなスイッチング素子の駆動回路１００を提供することができる。

また、本実施の形態のスイッチング素子の駆動回路１００は、ＩＧＢＴを駆動する際の消費エネルギが比較例のスイッチング素子の駆動回路よりも小さいので、ＩＧＢＴを駆動する際の発熱量が低減される。また、電源（特にＥ３）を小型化することができる。

なお、以上では、本実施の形態のスイッチング素子の駆動回路をインバータに適用する場合について説明したが、本実施の形態のスイッチング素子の駆動回路は、インバータ以外の機器にも適用することができる。

以上、本発明の例示的な実施の形態のスイッチング素子の駆動回路について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１００、１００Ａ スイッチング素子の駆動回路
Ｅ１、Ｅ３ 電源
Ｓ１、Ｓ２、Ｓ３、Ｓ４ スイッチ
Ｒ１、Ｒ２、Ｒ４ 抵抗器
ＺＤ１ ダイオード
Ｃ１ キャパシタ

Claims (5)

1. 電源と、
   前記電源の正極性端子とスイッチング素子の制御端子との間に挿入される第１スイッチと、
   前記電源の負極性端子と前記スイッチング素子の制御端子との間に挿入される第２スイッチと、
   前記スイッチング素子の電流出力端子に一端が接続される第３スイッチと、
   前記スイッチング素子の前記電流出力端子に一端が接続される第４スイッチと、
   前記第３スイッチの他端に高電位側の端子が接続され、前記第４スイッチの他端に低電位側の端子が接続される電圧出力部と
   を含み、
   前記スイッチング素子をオンにする際に、前記第１スイッチ及び前記第３スイッチをともにオンにするとともに、前記第２スイッチ及び前記第４スイッチをともにオフにし、
   前記スイッチング素子をオンにする際に、前記第１スイッチ及び前記第３スイッチをともにオンにするとともに、前記第２スイッチ及び前記第４スイッチをともにオフにする前に、
   前記第１スイッチをオフにするとともに前記第２スイッチをオンにした状態で、前記第３スイッチをオフにするとともに前記第４スイッチをオンにする準備期間を有する、スイッチング素子の駆動回路。
2. 前記電圧出力部は、前記電源が出力する第１電圧よりも低い第２電圧を出力する、請求項１記載のスイッチング素子の駆動回路。
3. 電源と、
   前記電源の正極性端子とスイッチング素子の制御端子との間に挿入される第１スイッチと、
   前記電源の負極性端子と前記スイッチング素子の制御端子との間に挿入される第２スイッチと、
   前記スイッチング素子の電流出力端子に一端が接続される第３スイッチと、
   前記スイッチング素子の前記電流出力端子に一端が接続される第４スイッチと、
   前記第３スイッチの他端に高電位側の端子が接続され、前記第４スイッチの他端に低電位側の端子が接続される電圧出力部と
   を含み、
   前記電圧出力部は、前記電源が出力する第１電圧よりも低い第２電圧を出力し、
   前記スイッチング素子をオンにする際に、前記第１スイッチ及び前記第３スイッチをともにオンにするとともに、前記第２スイッチ及び前記第４スイッチをともにオフにする、スイッチング素子の駆動回路。
4. 前記スイッチング素子をオンにする際に、前記第１スイッチ及び前記第３スイッチをともにオンにするとともに、前記第２スイッチ及び前記第４スイッチをともにオフにする前に、
   前記第１スイッチをオフにするとともに前記第２スイッチをオンにした状態で、かつ、前記第３スイッチをオンにするとともに前記第４スイッチをオフにした状態から、前記第１スイッチ及び前記第４スイッチをともにオンにするとともに、前記第２スイッチ及び前記第３スイッチをともにオフにする期間を有する、請求項３に記載のスイッチング素子の駆動回路。
5. 前記電圧出力部は、前記低電位側の端子から前記高電位側の端子の方向に整流方向を有するダイオードと、前記ダイオードと並列に接続されるキャパシタとで構成される、請求項１乃至４のいずれか一項記載のスイッチング素子の駆動回路。

Images