JP5765685B2 - Manufacturing method of magnetic element - Google Patents

Manufacturing method of magnetic element Download PDF

Info

Publication number
JP5765685B2
JP5765685B2 JP2011231047A JP2011231047A JP5765685B2 JP 5765685 B2 JP5765685 B2 JP 5765685B2 JP 2011231047 A JP2011231047 A JP 2011231047A JP 2011231047 A JP2011231047 A JP 2011231047A JP 5765685 B2 JP5765685 B2 JP 5765685B2
Authority
JP
Japan
Prior art keywords
surface portion
layer
coil
extraction electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011231047A
Other languages
Japanese (ja)
Other versions
JP2013089876A (en
Inventor
中林 亮
亮 中林
寿人 小柴
寿人 小柴
水嶋 隆夫
隆夫 水嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Green Devices Co Ltd
Original Assignee
Alps Green Devices Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Green Devices Co Ltd filed Critical Alps Green Devices Co Ltd
Priority to JP2011231047A priority Critical patent/JP5765685B2/en
Priority to TW101131320A priority patent/TWI490894B/en
Priority to CN201210394713.1A priority patent/CN103065764B/en
Publication of JP2013089876A publication Critical patent/JP2013089876A/en
Application granted granted Critical
Publication of JP5765685B2 publication Critical patent/JP5765685B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、絶縁基材の表面にコイルと、コイルから引き出された取出電極層とを備える磁気素子の製造方法に関する。 The present invention includes a coil on the surface of the insulating substrate, a method for manufacturing a magnetic element and a lead-out electrode layer drawn out from the coil.

下記特許文献には、平面インダクタ等として用いられる薄膜磁気素子に関する発明が開示されている。   The following patent documents disclose an invention relating to a thin film magnetic element used as a planar inductor or the like.

特許文献1や特許文献2には、絶縁基材の上下面にコイルが形成された積層構造が開示されている。ただし、特許文献1や特許文献2には、コイルに電気的に接続される取出電極層の構造について開示されていない。   Patent Documents 1 and 2 disclose a laminated structure in which coils are formed on the upper and lower surfaces of an insulating substrate. However, Patent Document 1 and Patent Document 2 do not disclose the structure of the extraction electrode layer that is electrically connected to the coil.

一方、特許文献3,特許文献4及び特許文献5には、取出電極層の構造が開示されているものの、コイルとは別に形成しており、接触抵抗が増大する問題があった。また接触抵抗は、絶縁基材の上下にコイルが設置された構成では、絶縁基材に形成されたスルーホールを介して各コイルと導通する導通層との間でも生じた。   On the other hand, although Patent Document 3, Patent Document 4 and Patent Document 5 disclose the structure of the extraction electrode layer, they are formed separately from the coil, and there is a problem that contact resistance increases. Further, in the configuration in which the coils are installed above and below the insulating base material, the contact resistance is also generated between the conductive layers that are electrically connected to each coil through the through holes formed in the insulating base material.

また従来では、コイルの形成工程と取出電極層の形成工程とが別々になり、製造効率の低下等が問題となった。   Conventionally, the coil forming step and the extraction electrode layer forming step are separated, which causes problems such as a decrease in manufacturing efficiency.

特開平4−363006号公報JP-A-4-363006 特開2000−243637号公報Japanese Patent Laid-Open No. 2000-243637 特開平8−115840号公報JP-A-8-115840 特開平9−270342号公報JP-A-9-270342 特開2000−68125号公報JP 2000-68125 A

そこで本発明は、上記の従来課題を解決するためのものであり、特に、従来に比べて接触抵抗を低減できる磁気素子の製造方法を提供することを目的とする。 The present invention is intended to solve the conventional problems described above, particularly, an object of the invention to provide a method of manufacturing a magnetic element capable of reducing the contact resistance as compared with the prior art.

また本発明は、コイル及び取出電極層の製造効率を向上させることができる磁気素子の製造方法を提供することを目的とする。   Another object of the present invention is to provide a method of manufacturing a magnetic element that can improve the manufacturing efficiency of the coil and the extraction electrode layer.

発明における磁気素子の製造方法は、
絶縁基材の上面に第1の箔体が形成され下面に第2の箔体が形成された、複数の磁気素子に切断可能な絶縁基板を用意し、
前記絶縁基板の各磁気素子となる領域間の位置に貫通孔を形成し、各磁気素子となる領域内にスルーホールを形成する第1工程、
前記第1の箔体及び前記第2の箔体に重ねて、第1のめっき層を形成し、このとき、前記スルーホール内に前記第1のめっき層による導通層を形成するとともに、前記第1の箔体の表面から前記貫通孔内の側壁面、及び前記第2の箔体の表面にかけて前記第1のめっき層を形成する第2工程、
フォトリソグラフィ技術を用いて、前記絶縁基材の上面側に、前記第1の箔体及び前記第1のめっき層を有して成る第1のコイルを形成し、さらに、前記絶縁基材の下面側に、前記第2の箔体及び前記第1のめっき層を有して成る第2のコイルを形成し、
このとき、前記第1のコイルの内側及び前記第2のコイルの内側に位置する各巻き始端と前記導通層とを一体化して形成し、
さらに、前記絶縁基材の第1の側面に相当する前記貫通孔の第1の側壁面に形成された第1の側面部と、前記第1の側面部から前記絶縁基材の上面に延出し前記第1のコイルの外側に位置する巻き終端と一体化された第1の上面部と、前記第1の側面部から前記絶縁基材の下面に延出した第1の下面部とを有する第1の取出電極層を形成するとともに、前記絶縁基材の前記第1の側面と異なる第2の側面に相当する前記貫通孔の第2の側壁面に形成された第2の側面部と、前記第2の側面部から前記絶縁基材の下面に延出し前記第2のコイルの外側に位置する巻き終端と一体化された第2の下面部とを有する第2の取出電極層を形成する第3工程、
前記絶縁基板を切断して、複数の前記磁気素子を得る第4工程、
を有する磁気素子の製造方法であって、
前記第3工程と前記第4工程との間に、
前記第1の取出電極層及び前記第2の取出電極層の前記第1のめっき層の表面に前記第1のめっき層と同じ材料からなる第2のめっき層を重ねて形成する第5工程、
を有し、
前記第5工程の後に、前記第1のコイルの上面側に重ねて第1の磁性体層を設け、前記第2のコイルの下面側に重ねて第2の磁性体層を設ける第6工程を有し、前記第1の磁性体層、及び前記第1の上面部の各表面を略同一面とし、あるいは前記第1の上面部の表面を前記第1の磁性体層の表面よりも前記絶縁基材から離れる方向に突出させ、前記第2の磁性体層、前記第1の下面部及び前記第2の下面部の各表面を略同一面とし、あるいは前記第1の下面部及び前記第2の下面部の各表面を前記第2の磁性体層の表面よりも前記絶縁基材から離れる方向に突出させることを特徴とする。
The manufacturing method of the magnetic element in the present invention is
Preparing an insulating substrate capable of being cut into a plurality of magnetic elements, wherein the first foil body is formed on the upper surface of the insulating base and the second foil body is formed on the lower surface;
A first step of forming a through hole in a position between regions to be each magnetic element of the insulating substrate and forming a through hole in a region to be each magnetic element;
A first plating layer is formed on the first foil body and the second foil body. At this time, a conductive layer is formed by the first plating layer in the through hole, and the first plating body is formed. A second step of forming the first plating layer from the surface of the first foil body to the side wall surface in the through hole and the surface of the second foil body;
Using a photolithography technique, a first coil including the first foil body and the first plating layer is formed on the upper surface side of the insulating base material, and further, the lower surface of the insulating base material is formed. Forming a second coil having the second foil body and the first plating layer on the side;
At this time, the winding start end located inside the first coil and the inside of the second coil and the conductive layer are integrally formed,
Furthermore, a first side surface portion formed on the first side wall surface of the through hole corresponding to the first side surface of the insulating base material, and extending from the first side surface portion to the upper surface of the insulating base material A first upper surface portion integrated with a winding end located outside the first coil, and a first lower surface portion extending from the first side surface portion to the lower surface of the insulating substrate. A second side surface portion formed on a second side wall surface of the through-hole corresponding to a second side surface different from the first side surface of the insulating base, A second extraction electrode layer is formed which extends from the second side surface portion to the lower surface of the insulating substrate and has a second lower surface portion integrated with a winding terminal located outside the second coil. 3 steps,
A fourth step of obtaining a plurality of the magnetic elements by cutting the insulating substrate;
A method of manufacturing a magnetic element that have a,
Between the third step and the fourth step,
A fifth step of forming a second plating layer made of the same material as the first plating layer on the surface of the first plating layer of the first extraction electrode layer and the second extraction electrode layer,
Have
After the fifth step, a sixth step is provided in which a first magnetic layer is provided on the upper surface side of the first coil and a second magnetic layer is provided on the lower surface side of the second coil. And each surface of the first magnetic layer and the first upper surface portion are substantially flush with each other, or the surface of the first upper surface portion is more insulated than the surface of the first magnetic layer. It protrudes in the direction away from the base material, and the surfaces of the second magnetic layer, the first lower surface portion, and the second lower surface portion are substantially the same surface, or the first lower surface portion and the second lower surface portion. Each surface of the lower surface portion is projected in a direction away from the insulating base material than the surface of the second magnetic layer.

記により、前記第1の取出電極層及び前記第2の取出電極層における第1のめっき層上に第2のめっき層を重ねて形成でき、第1の取出電極層の第1の上面部及び第1の下面部、第2の取出電極層の第2の下面部を、各コイルよりも厚く形成できる。このため、コイルの表面側に重ねて磁性体層を設けたとき、各磁性体層、第1の取出電極層及び第2の取出電極層の各表面を略同一面で形成でき、あるいは下面部及び上面部の各表面を各磁性体層の各表面よりも突出させる構造にできる。 The above reporting, the the first extraction electrode layer and the first plated layer in the second extraction electrode layer can be formed by overlapping the second plating layer, a first upper surface portion of the first lead-out electrode layer In addition, the first lower surface portion and the second lower surface portion of the second extraction electrode layer can be formed thicker than each coil. For this reason, when a magnetic layer is provided on the surface side of the coil, the respective surfaces of each magnetic layer, the first extraction electrode layer, and the second extraction electrode layer can be formed on substantially the same surface, or the lower surface portion. And each surface of an upper surface part can be made to protrude from each surface of each magnetic body layer.

また本発明では、前記第1の取出電極層及び前記第2の取出電極層の最表面に、はんだランドを形成することが好ましい。   In the present invention, it is preferable that solder lands are formed on the outermost surfaces of the first extraction electrode layer and the second extraction electrode layer.

また本発明では、前記第2の取出電極層には、前記第2の側面部及び前記第2の下面部とともに、前記第2の側面部から前記絶縁基材の上面に延出し前記第1の上面部と同じ構造の第2の上面部を形成することが好ましい。   In the present invention, the second extraction electrode layer includes the second side surface portion and the second lower surface portion, and extends from the second side surface portion to the upper surface of the insulating base material. It is preferable to form a second upper surface portion having the same structure as the upper surface portion.

本発明の磁気素子の製造方法によれば、従来に比べて、第1のコイルと第1の取出電極層間、第2のコイルと第2の取出電極層間及び、各コイルと導通層間の接触抵抗を低減できる磁気素子が得られるAccording to the method of manufacturing a magnetic element of the present invention, the contact resistance between the first coil and the first extraction electrode layer, the second coil and the second extraction electrode layer, and each coil and the conductive layer is compared with the conventional method. Can be obtained .

また本発明の磁気素子の製造方法によれば、各コイル、導通層及び各取出電極層を、同じ工程で形成でき、各コイル、導通層及び各取出電極層を一体化形成できる。よって製造効率を向上させることができる。   Further, according to the method for manufacturing a magnetic element of the present invention, each coil, conduction layer, and each extraction electrode layer can be formed in the same process, and each coil, conduction layer, and each extraction electrode layer can be integrally formed. Therefore, manufacturing efficiency can be improved.

図1(a)は、本実施形態における薄型インダクタの平面図であり、特に、絶縁基材上に設けられた第1のコイルと、取出電極層の上面部の平面図であり、絶縁基材下に設けられた第2のコイルを点線で示した図であり、図1(b)は、図1(a)に示すA−A線から切断し矢印方向から見た本実施形態における薄型インダクタの縦断面図であり、図1(c)は、絶縁基材下に設けられる第2のコイル及び取出電極層の下面部の平面図である。FIG. 1A is a plan view of a thin inductor according to the present embodiment, in particular, a plan view of a first coil provided on an insulating base material and an upper surface portion of a lead-out electrode layer. FIG. 1B is a diagram showing a second coil provided below by a dotted line, and FIG. 1B is a thin inductor according to the present embodiment as viewed from the direction of the arrow cut along the line AA shown in FIG. FIG.1 (c) is a top view of the lower surface part of the 2nd coil and extraction electrode layer which are provided under an insulating base material. 図2は、図1(b)に示す薄型インダクタの部分拡大縦断面図である。FIG. 2 is a partially enlarged longitudinal sectional view of the thin inductor shown in FIG. 図3(a)、図3(b)は、第1のコイル及び第2のコイルの平面図である。FIG. 3A and FIG. 3B are plan views of the first coil and the second coil. 図4は、別の実施形態における薄型インダクタの縦断面図である。FIG. 4 is a longitudinal sectional view of a thin inductor according to another embodiment. 図5(a)〜図5(f)は、本実施形態における薄型インダクタの製造方法を説明するための工程図(縦断面図)である。FIG. 5A to FIG. 5F are process diagrams (longitudinal sectional views) for explaining a method for manufacturing a thin inductor according to this embodiment.

図1(a)は、本実施形態における薄型インダクタの平面図であり、特に、絶縁基材上に設けられた第1のコイルと、取出電極層の上面部の平面図であり、絶縁基材下に設けられた第2のコイルを点線で示した図であり、図1(b)は、図1(a)に示すA−A線から切断し矢印方向から見た本実施形態における薄型インダクタの縦断面図であり、図1(c)は、絶縁基材下に設けられる第2のコイル及び取出電極層の下面部の平面図であり、図2は、図1(b)に示す薄型インダクタの部分拡大縦断面図である。   FIG. 1A is a plan view of a thin inductor according to the present embodiment, in particular, a plan view of a first coil provided on an insulating base material and an upper surface portion of a lead-out electrode layer. FIG. 1B is a diagram showing a second coil provided below by a dotted line, and FIG. 1B is a thin inductor according to the present embodiment as viewed from the direction of the arrow cut along the line AA shown in FIG. FIG. 1C is a plan view of the lower surface portion of the second coil and the extraction electrode layer provided under the insulating base material, and FIG. 2 is a thin view shown in FIG. It is a partial expanded longitudinal cross-sectional view of an inductor.

図1(b)に示すように薄型インダクタ(磁気素子)10は、絶縁基材11と、第1のコイル12と、第2のコイル13と、導通層14と、第1の取出電極層15と、第2の取出電極層16と、磁性シート(磁性体層)17,30と、を有して構成される。   As shown in FIG. 1B, the thin inductor (magnetic element) 10 includes an insulating base material 11, a first coil 12, a second coil 13, a conductive layer 14, and a first extraction electrode layer 15. And a second extraction electrode layer 16 and magnetic sheets (magnetic material layers) 17 and 30.

絶縁基材11の材質は特に限定しないが、後述する各コイル12,13の銅箔(箔体)を合わせて、ガラスエポキシ基板であることが好適である。   Although the material of the insulating base material 11 is not specifically limited, It is suitable that it is a glass epoxy board | substrate combining the copper foil (foil body) of each coil 12 and 13 mentioned later.

図1(a)では、絶縁基材11の平面は、正方形や矩形状であるが、形状を限定するものでない。   In FIG. 1A, the plane of the insulating base 11 is a square or a rectangle, but the shape is not limited.

図1(a)(b)に示すように、第1のコイル12は、絶縁基材11の上面11aに形成される。また図1(b)に示すように第2のコイル13は、絶縁基材11の下面11bに形成される。   As shown in FIGS. 1A and 1B, the first coil 12 is formed on the upper surface 11 a of the insulating base material 11. In addition, as shown in FIG. 1B, the second coil 13 is formed on the lower surface 11 b of the insulating base material 11.

図1(a)に示すように、第1のコイル12は、内側の巻き始端12aから外側の巻き終端12bにかけて直角に折れ曲がりながら巻回された平面コイルである。図1(a)に示すように、第1のコイル12は、巻き始端12aからの最初の延出方向α1がX1方向とされている。   As shown in FIG. 1 (a), the first coil 12 is a planar coil wound while being bent at a right angle from the inner winding start end 12a to the outer winding end 12b. As shown in FIG. 1A, in the first coil 12, the first extending direction α1 from the winding start end 12a is the X1 direction.

また、図1(c)に示すように、第2のコイル13は、内側の巻き始端13aから外側の巻き終端13bにかけて直角に折れ曲がりながら巻回された平面コイルである。図1(c)に示すように、第2のコイル13は、巻き始端13aからの最初の延出方向α2がX2方向とされている。   Further, as shown in FIG. 1C, the second coil 13 is a planar coil wound while being bent at a right angle from the inner winding start end 13a to the outer winding end 13b. As shown in FIG. 1C, in the second coil 13, the first extending direction α2 from the winding start end 13a is the X2 direction.

図1(b)に示すように絶縁基材11の略中央には、上面11aから下面11bにかけて貫通するスルーホール11cが形成されている。図1(b)に示すようにスルーホール11c内には導通層14が設けられている。そして導通層14と第1のコイル12の巻き始端12aとが電気的に接続され、導通層14と第2のコイル13の巻き始端13aとが電気的に接続されている。   As shown in FIG. 1B, a through hole 11c that penetrates from the upper surface 11a to the lower surface 11b is formed in the approximate center of the insulating base material 11. As shown in FIG. 1B, a conductive layer 14 is provided in the through hole 11c. The conduction layer 14 and the winding start end 12a of the first coil 12 are electrically connected, and the conduction layer 14 and the winding start end 13a of the second coil 13 are electrically connected.

図1(b)に示すように、絶縁基材11の第1の側面(X1側面)11d側に第1の取出電極層15が形成されている。また図1(b)に示すように、絶縁基材11の第2の側面(X2側側面)11e側に第2の取出電極層16が形成されている。   As shown in FIG. 1B, the first extraction electrode layer 15 is formed on the first side surface (X1 side surface) 11 d side of the insulating base material 11. Further, as shown in FIG. 1B, a second extraction electrode layer 16 is formed on the second side surface (X2 side surface) 11e side of the insulating base 11.

図1(b)に示すように第1の取出電極層15は、絶縁基材11の第1の側面11dに形成された第1の側面部15aと、第1の側面部15aから絶縁基材11の上面11aに延出し、第1のコイル12の巻き終端12bに接続される第1の上面部15bと、第1の側面部15aから絶縁基材11の下面11bに延出する第1の下面部15cとを有して構成される。   As shown in FIG. 1B, the first extraction electrode layer 15 includes a first side surface portion 15a formed on the first side surface 11d of the insulating base material 11, and an insulating base material from the first side surface portion 15a. The first upper surface portion 15b extending to the upper surface 11a of the first coil 12 and connected to the winding end 12b of the first coil 12, and the first upper surface portion 15b extending from the first side surface portion 15a to the lower surface 11b of the insulating base 11 And a lower surface portion 15c.

図1(a)に示すように、絶縁機材11の上面11aには第1の取出電極層15の第1の上面部15bが現れている。また、図1(c)に示すように、絶縁基材11の下面11bには第1の取出電極層15の第1の下面部15cが現れている。   As shown in FIG. 1A, the first upper surface portion 15 b of the first extraction electrode layer 15 appears on the upper surface 11 a of the insulating material 11. In addition, as shown in FIG. 1C, the first lower surface portion 15 c of the first extraction electrode layer 15 appears on the lower surface 11 b of the insulating base material 11.

図1(b)に示すように第2の取出電極層16は、絶縁基材11の第2の側面11eに形成された第2の側面部16aと、第2の側面部16aから絶縁基材11の上面11aに延出する第2の上面部16bと、第2の側面部16aから絶縁基材11の下面11bに延出し、第2のコイル13の巻き終端13bに接続される第2の下面部16cとを有して構成される。なお、図1(a)においては、後述するように第1のコイル12と、第2のコイル13とのターン数を一致させるため、第2の側面11eを第1の側面11dと向かい合う反対側に位置させているが、薄型インダクタ10を実装基板25に実装させる際、実装基板25の接続端子25aの配線パターンの位置に応じて、第1の側面11dと隣り合う位置とすることも可能である。   As shown in FIG. 1B, the second extraction electrode layer 16 includes a second side surface portion 16a formed on the second side surface 11e of the insulating base material 11, and an insulating base material from the second side surface portion 16a. A second upper surface portion 16b extending to the upper surface 11a of the first electrode 11 and a second upper surface portion 16b extending from the second side surface portion 16a to the lower surface 11b of the insulating base material 11 and connected to the winding end 13b of the second coil 13. And a lower surface portion 16c. In FIG. 1A, the second side 11e faces the first side 11d in order to make the number of turns of the first coil 12 and the second coil 13 coincide as will be described later. However, when the thin inductor 10 is mounted on the mounting substrate 25, it can be positioned adjacent to the first side surface 11 d according to the position of the wiring pattern of the connection terminal 25 a of the mounting substrate 25. is there.

図1(a)に示すように、絶縁機材11の上面11aには第2の取出電極層16の第2の上面部16bが現れている。また、図1(c)に示すように、絶縁基材11の下面11bには第2の取出電極層16の第2の下面部16cが現れている。   As shown in FIG. 1A, the second upper surface portion 16 b of the second extraction electrode layer 16 appears on the upper surface 11 a of the insulating material 11. In addition, as shown in FIG. 1C, the second lower surface portion 16 c of the second extraction electrode layer 16 appears on the lower surface 11 b of the insulating base material 11.

図1(b)、図2に示すように、第1のコイル12は、絶縁基材11の上面11aに形成された第1の箔体(例えば銅箔)18と、第1の箔体18の表面18aに重ねて形成された第1のめっき層19との積層構造で形成される。   As shown in FIG. 1B and FIG. 2, the first coil 12 includes a first foil body (for example, copper foil) 18 formed on the upper surface 11 a of the insulating base material 11, and a first foil body 18. It is formed in a laminated structure with a first plating layer 19 formed so as to overlap with the surface 18a of the substrate.

また図1(b)、図2に示すように、第2のコイル13は、絶縁基材11の下面11bに形成された第2の箔体(例えば銅箔)20と、第2の銅箔20の表面20aに重ねて形成された第1のめっき層19との積層構造で形成される。   As shown in FIGS. 1B and 2, the second coil 13 includes a second foil body (for example, a copper foil) 20 formed on the lower surface 11 b of the insulating base material 11, and a second copper foil. 20 is formed in a laminated structure with the first plating layer 19 formed so as to overlap the surface 20a of the substrate 20.

図1(b)、図2に示すように、第1の取出電極層15の第1の上面部15bは、第1のコイル12と同様に、第1の箔体18と、第1のめっき層19との積層構造を有する。第1の上面部15bにおいて、第1の箔体18と、第1のめっき層19との積層構造を内層21とする。また図1(b)、図2に示すように、第1の取出電極層15の第1の下面部15cは、第2のコイル13と同様に、第2の箔体20と、第1のめっき層19との積層構造を有する。第1の下面部15cにおいて、第2の箔体20と、第1のめっき層19との積層構造を内層22とする。   As shown in FIGS. 1B and 2, the first upper surface portion 15 b of the first extraction electrode layer 15 has the first foil body 18 and the first plating similarly to the first coil 12. It has a laminated structure with the layer 19. In the first upper surface portion 15 b, a laminated structure of the first foil body 18 and the first plating layer 19 is an inner layer 21. Further, as shown in FIGS. 1B and 2, the first lower surface portion 15 c of the first extraction electrode layer 15 is similar to the second coil 13, the second foil body 20, It has a laminated structure with the plating layer 19. In the first lower surface portion 15 c, a laminated structure of the second foil body 20 and the first plating layer 19 is an inner layer 22.

図2に示すように、第1の取出電極層15の第1の上面部15bの内層21と、第1のコイル12とはほぼ同じ膜厚であり、第1の取出電極層15の第1の下面部15cの内層22と、第2のコイル13とはほぼ同じ膜厚である。   As shown in FIG. 2, the inner layer 21 of the first upper surface portion 15 b of the first extraction electrode layer 15 and the first coil 12 have substantially the same film thickness, and the first extraction electrode layer 15 has a first thickness. The inner layer 22 of the lower surface portion 15c and the second coil 13 have substantially the same film thickness.

図1(b)、図2に示すように、第1の取出電極層15の第1の上面部15bを構成する内層21の表面には外層としての第2のめっき層23が形成される。また、第1の取出電極層15の第1の下面部15cを構成する内層22の表面には外層としての第2のめっき層23が形成される。   As shown in FIGS. 1B and 2, a second plating layer 23 as an outer layer is formed on the surface of the inner layer 21 constituting the first upper surface portion 15 b of the first extraction electrode layer 15. Further, a second plating layer 23 as an outer layer is formed on the surface of the inner layer 22 constituting the first lower surface portion 15c of the first extraction electrode layer 15.

また図1(b)、図2に示すように、第1の取出電極層15の第1の側面部15aは、第1のめっき層19と第2のめっき層23との積層構造で形成される。   Further, as shown in FIGS. 1B and 2, the first side surface portion 15 a of the first extraction electrode layer 15 is formed by a laminated structure of the first plating layer 19 and the second plating layer 23. The

第1の取出電極層15の第1の側面部15aでは、第1のめっき層19が、絶縁基材11の第1の側面11dに直接、形成され、前記第1のめっき層19の表面に第2のめっき層23が重ねて形成されている。   In the first side surface portion 15 a of the first extraction electrode layer 15, the first plating layer 19 is formed directly on the first side surface 11 d of the insulating base material 11, and on the surface of the first plating layer 19. The second plating layer 23 is formed so as to overlap.

上記では第1の取出電極層15の積層構造について説明したが、第2の取出電極層16についても同様である。すなわち図1(b)に示すように、第2の取出電極層16の第2の側面部16aは、第1のめっき層19と第2のめっき層23との積層構造であり、第2の上面部16bは、第1の箔体18と、第1のめっき層19と第2のめっき層23との積層構造であり、第2の下面部16cは、第2の箔体20と、第1のめっき層19と第2のめっき層23との積層構造である。   Although the laminated structure of the first extraction electrode layer 15 has been described above, the same applies to the second extraction electrode layer 16. That is, as shown in FIG. 1B, the second side surface portion 16a of the second extraction electrode layer 16 has a laminated structure of the first plating layer 19 and the second plating layer 23, and the second The upper surface portion 16b has a laminated structure of the first foil body 18, the first plating layer 19 and the second plating layer 23, and the second lower surface portion 16c has the second foil body 20 and the first This is a laminated structure of one plating layer 19 and second plating layer 23.

図1(b)に示すように導通層14は、第1のめっき層19で形成されている。
例えば、第1の箔体18、20は銅箔であり、第1のめっき層19及び第2のめっき層23は銅めっきである。よって内層21,22と外層である第2のめっき層23とが一体化している。
As shown in FIG. 1B, the conductive layer 14 is formed of a first plating layer 19.
For example, the first foil bodies 18 and 20 are copper foils, and the first plating layer 19 and the second plating layer 23 are copper plating. Therefore, the inner layers 21 and 22 and the second plating layer 23 which is the outer layer are integrated.

図1(a)(b)、図2に示すように、第1のコイル12と第1の取出電極層15とは、共通の第1の箔体18及び第1のめっき層19からなる積層構造を備えて一体化されており、また第2のコイル13と第2の取出電極層16とは、共通の第2の箔体20及び第1のめっき層19からなる積層構造を備えて一体化されている。また、導通層14は第1のめっき層19で形成され、第1のめっき層19を備える第1のコイル12及び第2のコイル13と一体化して形成されている。   As shown in FIGS. 1A and 1B and FIG. 2, the first coil 12 and the first extraction electrode layer 15 are a laminate composed of a common first foil body 18 and a first plating layer 19. The second coil 13 and the second extraction electrode layer 16 are integrated with a laminated structure composed of the common second foil body 20 and the first plating layer 19. It has become. The conductive layer 14 is formed of the first plating layer 19 and is formed integrally with the first coil 12 and the second coil 13 including the first plating layer 19.

このように本実施形態では、第1のコイル12、第2のコイル13、第1の取出電極層15、第2の取出電極層16及び導通層14が一体的に形成されている。   Thus, in the present embodiment, the first coil 12, the second coil 13, the first extraction electrode layer 15, the second extraction electrode layer 16, and the conduction layer 14 are integrally formed.

これにより、従来のように、各コイル12,13と各取出電極層15,16とを別々に形成した構成に比べて接触抵抗の低減を図ることが出来る。本実施形態の構成によれば各コイルと各取出電極層間の接触抵抗をゼロにすることが可能である。また本実施形態ではコイル12,13と導通層14間の接触抵抗の低減を図ることができ、具体的には各コイルと導通層間の接触抵抗をゼロにすることが可能である。   Thereby, compared with the structure which formed each coil 12 and 13 and each extraction electrode layer 15 and 16 separately like the past, it can aim at reduction of contact resistance. According to the configuration of the present embodiment, the contact resistance between each coil and each extraction electrode layer can be made zero. In this embodiment, the contact resistance between the coils 12 and 13 and the conductive layer 14 can be reduced. Specifically, the contact resistance between each coil and the conductive layer can be made zero.

本実施形態では、絶縁基材11の上下に第1のコイル12と第2のコイル13とが形成されている。これにより高いインダクタンスを得ることができる。またコイル12,13を絶縁基材11の上下に形成したことで、各コイル12、13から取出電極層15、16を簡単な構造で引き出すことが出来る。   In the present embodiment, the first coil 12 and the second coil 13 are formed above and below the insulating base material 11. Thereby, a high inductance can be obtained. Further, since the coils 12 and 13 are formed above and below the insulating base material 11, the extraction electrode layers 15 and 16 can be drawn out from the coils 12 and 13 with a simple structure.

また本実施形態では、第1の取出電極層15及び第2の取出電極層16には、どちらにも上面部15b,16bと下面部15c,16cとが設けられている。このため、薄型インダクタ10の上下面のどちらを、実装基板25に向けても、前記実装基板25に導通接続することができる。すなわち図2に示すように、第1の取出電極層15の第1の下面部15cと、図2にて図示しない第2の取出電極層16の第2の下面部16cとが実装基板25表面の接続端子25aと電気的に接続されているが、図2に示す薄型インダクタを180度、ひっくりかえしても実装基板25の接続端子25aと電気的に接続できる。よって、薄型インダクタ10を実装基板25の表面に簡単かつ確実に実装することができ、良好な組立性を得ることができる。なお、このような機能が必要なければ、第2のコイル13は第2の取出電極16と第2の下面部16cにおいて接続されているため、後述するはんだ層35が第1、第2の側面部15a、16aと第1、第2の下面部15c間に設けられることを考慮すると、第2の上面部16bは無くてもよい。   In the present embodiment, the first extraction electrode layer 15 and the second extraction electrode layer 16 are both provided with upper surface portions 15b and 16b and lower surface portions 15c and 16c. For this reason, it can be electrically connected to the mounting substrate 25 regardless of which of the upper and lower surfaces of the thin inductor 10 faces the mounting substrate 25. That is, as shown in FIG. 2, the first lower surface portion 15c of the first extraction electrode layer 15 and the second lower surface portion 16c of the second extraction electrode layer 16 not shown in FIG. However, even if the thin inductor shown in FIG. 2 is turned 180 degrees, it can be electrically connected to the connection terminal 25a of the mounting board 25. Therefore, the thin inductor 10 can be easily and reliably mounted on the surface of the mounting substrate 25, and good assemblability can be obtained. If such a function is not required, since the second coil 13 is connected to the second extraction electrode 16 and the second lower surface portion 16c, the solder layer 35 described later has first and second side surfaces. Considering the provision between the portions 15a and 16a and the first and second lower surface portions 15c, the second upper surface portion 16b may be omitted.

また図1(b)、図2に示すように、各取出電極層15,16は、上面部15b,16b及び下面部15c,16cのみならず側面部15a,16aを備えて上面部15b,16b及び下面部15c,16cと一体化し絶縁基材11をX1−X2方向の両側から支える構造となっている。よって各取出電極層15,16を薄型インダクタの変形等を抑制する両側支持体として機能させることができる。   Further, as shown in FIGS. 1B and 2, each extraction electrode layer 15 and 16 includes not only the upper surface portions 15b and 16b and the lower surface portions 15c and 16c but also the side surface portions 15a and 16a, and the upper surface portions 15b and 16b. In addition, the structure is integrated with the lower surface portions 15c and 16c to support the insulating base 11 from both sides in the X1-X2 direction. Therefore, each extraction electrode layer 15 and 16 can be made to function as a double-sided support that suppresses deformation of the thin inductor.

図1(b)、図2に示すように、第1の取出電極層15を構成する第1の上面部15b及び第1の下面部15cと、第2の取出電極層16を構成する第2の上面部16b及び第2の下面部16cは、第1のコイル12及び第2のコイル13よりも厚く形成されている。   As shown in FIGS. 1B and 2, the first upper surface portion 15 b and the first lower surface portion 15 c constituting the first extraction electrode layer 15, and the second extraction electrode layer 16 constituting the second extraction electrode layer 16. The upper surface portion 16 b and the second lower surface portion 16 c are formed thicker than the first coil 12 and the second coil 13.

このため、第1の取出電極層15及び第2の取出電極層16の各上面部15b,16b及び各下面部15c,16cと、第1のコイル12及び第2のコイル13との間に段差を形成できる。そして、図1(b)、図2に示すように、第1のコイル12の上面には絶縁層(接着層)31を介して第1の磁性シート17が配置されている。また、図1(b)、図2に示すように、第2のコイル13の下面には絶縁層(接着層)32を介して第2の磁性シート30が配置されている。このとき、本実施形態では、図1(b)、図2に示すように、第1の磁性シート17、第1の上面部15b及び第2の上面部16bの各表面が略同一面となるように、第1の磁性シート17を配置できる。また、第2の磁性シート30、第1の下面部15c及び第2の下面部16cの各表面が略同一面となるように、第2の磁性シート30を配置できる。   Therefore, there is a step between the upper surface portions 15b and 16b and the lower surface portions 15c and 16c of the first extraction electrode layer 15 and the second extraction electrode layer 16, and the first coil 12 and the second coil 13. Can be formed. As shown in FIGS. 1B and 2, the first magnetic sheet 17 is disposed on the upper surface of the first coil 12 via an insulating layer (adhesive layer) 31. Further, as shown in FIGS. 1B and 2, a second magnetic sheet 30 is disposed on the lower surface of the second coil 13 via an insulating layer (adhesive layer) 32. At this time, in this embodiment, as shown in FIGS. 1B and 2, the surfaces of the first magnetic sheet 17, the first upper surface portion 15 b, and the second upper surface portion 16 b are substantially the same surface. Thus, the 1st magnetic sheet 17 can be arrange | positioned. Further, the second magnetic sheet 30 can be arranged so that the surfaces of the second magnetic sheet 30, the first lower surface portion 15c, and the second lower surface portion 16c are substantially the same surface.

あるいは、本実施形態では、第1の上面部15b及び第2の上面部16bの各表面を第1の磁性体層17の表面よりも絶縁基材11から離れる方向(上方)に突出させる形態とすることもできる。また、第1の下面部15c及び第2の下面部16cの各表面を第2の磁性体層30の表面よりも絶縁基材11から離れる方向(下方)に突出させる形態とすることもできる。   Alternatively, in the present embodiment, each surface of the first upper surface portion 15b and the second upper surface portion 16b is protruded in a direction (upward) away from the insulating base material 11 than the surface of the first magnetic body layer 17. You can also Alternatively, the surfaces of the first lower surface portion 15c and the second lower surface portion 16c may be protruded in a direction (downward) away from the insulating base material 11 relative to the surface of the second magnetic layer 30.

以上のように、各上面部、各下面部及び各磁性体層を略同一面で形成するか、あるいは各上面部、各下面部の各表面を各磁性体層の各表面よりも外方に突出させることで、薄型インダクタ10を実装基板25にはんだ等で実装する際、実装不良等が発生しにくくなる。   As described above, each upper surface portion, each lower surface portion, and each magnetic layer are formed on substantially the same surface, or each surface of each upper surface portion, each lower surface portion is outward from each surface of each magnetic layer. By projecting, when the thin inductor 10 is mounted on the mounting board 25 with solder or the like, mounting defects or the like are less likely to occur.

本実施形態では、磁性シート17,30を用いたことで、Q値の向上を図ることができ、また磁性シート17,30を磁気シールドとして用いることができる。磁性シート17,30の構成は特に限定されるものでない。ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリアミド系等の絶縁シート表面にFeAlNやFeNの磁性層が形成された構成、絶縁シートの表面に、FeAlNやFeNの磁性層とSiO2等の絶縁層とが交互に所定数、積層された構成、あるいは既存のフェライトシートやフェライト板、磁性合金薄帯等を提示できる。 In the present embodiment, the Q value can be improved by using the magnetic sheets 17 and 30, and the magnetic sheets 17 and 30 can be used as a magnetic shield. The configuration of the magnetic sheets 17 and 30 is not particularly limited. A structure in which a magnetic layer of FeAlN or FeN is formed on the surface of an insulating sheet such as polyethylene naphthalate, polyethylene terephthalate or polyamide, and a magnetic layer of FeAlN or FeN and an insulating layer of SiO 2 or the like alternately on the surface of the insulating sheet A predetermined number of laminated structures, or existing ferrite sheets, ferrite plates, magnetic alloy ribbons, etc. can be presented.

各コイル12,13と各磁性シート17,30間を接合する絶縁層(接着層)31,32には、例えば、エポキシ系低温硬化剤、アクリル系低温硬化剤を用いることができる。   For the insulating layers (adhesive layers) 31 and 32 that join the coils 12 and 13 and the magnetic sheets 17 and 30, for example, an epoxy-based low-temperature curing agent or an acrylic low-temperature curing agent can be used.

各コイル12,13と各磁性シート17,30間には絶縁層31,32が介在するため、磁性シート17,30の磁性層をコイル12,13側に向けて接合することもできるし、磁性シート17,30の磁性層を外側に向けて接合することも可能である。また、各磁性シート17,30の磁性層表面に予めSiO2,Al23,SiAlON,AlN等で絶縁膜(図示しない)を形成しておき、絶縁層31,32に接着剤を使用し、前記接着剤を充填した状態で、磁性シート17,30の磁性層をコイル12,13側に向けて圧着、接合する構造としても良い。この構成により接着剤が圧着によって潰れ、コイル12,13と磁性シート17,30の間隔がほぼ磁性層表面の絶縁膜のみの厚さとなり、磁性シート17,30とコイル12,13との絶縁を保持したまま薄型インダクタの厚さをさらに薄くすることが可能となり、インダクタンス値及びQ値を向上させることも可能となる。 Since the insulating layers 31 and 32 are interposed between the coils 12 and 13 and the magnetic sheets 17 and 30, the magnetic layers of the magnetic sheets 17 and 30 can be bonded toward the coils 12 and 13, respectively. It is also possible to bond the magnetic layers of the sheets 17 and 30 outward. In addition, an insulating film (not shown) is previously formed of SiO 2 , Al 2 O 3 , SiAlON, AlN or the like on the surface of the magnetic layer of each magnetic sheet 17, 30 , and an adhesive is used for the insulating layers 31, 32. A structure in which the magnetic layers of the magnetic sheets 17 and 30 are pressure-bonded and bonded toward the coils 12 and 13 in a state where the adhesive is filled may be employed. With this configuration, the adhesive is crushed by pressure bonding, and the distance between the coils 12 and 13 and the magnetic sheets 17 and 30 is almost the thickness of the insulating film on the surface of the magnetic layer. It is possible to further reduce the thickness of the thin inductor while holding it, and it is also possible to improve the inductance value and the Q value.

また図2に示す構成では、第1の磁性シート17、第1の上面部15b及び第2の上面部16bの各表面が略同一面とされており、また第2の磁性シート30、第1の下面部15c及び第2の下面部16cの各表面が略同一面とされていりため、各上面部15b,16bや各下面部15c,16cを実装基板25に対する実装面として構成でき、実装基板25の接続端子25aとの良好な電気接続性を得ることが出来る。   In the configuration shown in FIG. 2, the surfaces of the first magnetic sheet 17, the first upper surface portion 15 b, and the second upper surface portion 16 b are substantially the same surface, and the second magnetic sheet 30, the first magnetic sheet 30, Since each surface of the lower surface portion 15c and the second lower surface portion 16c is substantially the same surface, each upper surface portion 15b, 16b and each lower surface portion 15c, 16c can be configured as a mounting surface for the mounting substrate 25. Good electrical connectivity with the 25 connection terminals 25a can be obtained.

図1(b)、図2に示すように、本実施形態では、第1の取出電極層15の第1の上面部15b及び第1の下面部15cが、内層21,22と外層(第2のめっき層23)との積層構造で形成される。そして前記内層21が各コイル12,13とほぼ同じ膜厚で形成される。なお第2の取出電極層16も第1の取出電極層15と同様の構成であり、以下では、第1の取出電極層15を用いて説明する。   As shown in FIGS. 1B and 2, in this embodiment, the first upper surface portion 15 b and the first lower surface portion 15 c of the first extraction electrode layer 15 are formed by the inner layers 21 and 22 and the outer layer (second layer). And a plating layer 23). The inner layer 21 is formed with substantially the same film thickness as the coils 12 and 13. The second extraction electrode layer 16 has the same configuration as that of the first extraction electrode layer 15 and will be described below using the first extraction electrode layer 15.

図2に示すように、第1の上面部15bの内層21及び第1のコイル12は、同じ第1の箔体18と第1のめっき層19との積層構造であり、よって、第1の上面部15bの内層21及び第1のコイル12とを同じ膜厚で形成できる。   As shown in FIG. 2, the inner layer 21 and the first coil 12 of the first upper surface portion 15 b have the same laminated structure of the first foil body 18 and the first plating layer 19. The inner layer 21 of the upper surface portion 15b and the first coil 12 can be formed with the same film thickness.

また図2に示すように、第1の下面部15cの内層22及び第2のコイル13は、同じ第2の箔体20と第1のめっき層19との積層構造であり、よって、第1の下面部15cの内層21及び第2のコイル13とを同じ膜厚で形成できる。第1のめっき層19は例えば無電解めっき層であり、これにより第1のめっき層19を第1の箔体18及び第2の箔体20の表面から絶縁機材11の第1の側面11dにかけて直接形成できる。   As shown in FIG. 2, the inner layer 22 and the second coil 13 of the first lower surface portion 15 c have a laminated structure of the same second foil body 20 and the first plating layer 19. The inner layer 21 of the lower surface portion 15c and the second coil 13 can be formed with the same film thickness. The first plating layer 19 is, for example, an electroless plating layer, and thus the first plating layer 19 is applied from the surface of the first foil body 18 and the second foil body 20 to the first side surface 11d of the insulating equipment 11. Can be formed directly.

そして、第1の上面部15b及び第1の下面部15cを構成する第1のめっき層19の表面に第2のめっき層23が重ねて形成されており、これにより、第1の上面部15b及び第1の下面部15cの膜厚を、第1のコイル12及び第2のコイル13よりも厚く形成できる。   Then, the second plating layer 23 is formed so as to overlap the surface of the first plating layer 19 constituting the first upper surface portion 15b and the first lower surface portion 15c, whereby the first upper surface portion 15b. And the film thickness of the 1st lower surface part 15c can be formed thicker than the 1st coil 12 and the 2nd coil 13. FIG.

また第2のめっき層23は、第1の側面11dに形成された第1のめっき層19にも重ねて形成され、第1の側面部15aが第1のめっき層19と第2のめっき層23との積層構造で形成される。   The second plating layer 23 is also formed so as to overlap the first plating layer 19 formed on the first side surface 11d, and the first side surface portion 15a is formed with the first plating layer 19 and the second plating layer. 23 and a laminated structure.

第2のめっき層23は電解めっき層であることが好ましい。無電解とすることもできるが電解めっき層としたほうが、第2のめっき層23を短時間で厚く形成できる。   The second plating layer 23 is preferably an electrolytic plating layer. Although the electroless plating layer can be used, the second plating layer 23 can be formed thicker in a shorter time.

また第1のめっき層19と第2のめっき層23は同じあるいは同質の材質で形成され、一体化していることが好ましい。   The first plating layer 19 and the second plating layer 23 are preferably formed of the same or the same material and are integrated.

各層の膜厚の一例を示すと、各箔体18,20の膜厚は35μm程度、第1のめっき層19の膜厚は35μm程度、第2のめっき層23の膜厚は65〜75μm程度である。   As an example of the thickness of each layer, the thickness of each foil body 18, 20 is about 35 μm, the thickness of the first plating layer 19 is about 35 μm, and the thickness of the second plating layer 23 is about 65 to 75 μm. It is.

図1(a)、図1(c)に示すように、本実施形態では、第1の取出電極層15は絶縁基材11の第1の側面11dと同一長さで形成されている。また第2の取出電極層16は絶縁基材11の第2の側面11eと同一長さで形成されている。図1(a)に示すように、第1の取出電極層15、第1の側面11d、第2の取出電極層16及び第2の側面11eのY1−Y2方向における長さ寸法はL1である。   As shown in FIGS. 1A and 1C, in the present embodiment, the first extraction electrode layer 15 is formed to have the same length as the first side surface 11d of the insulating base material 11. The second extraction electrode layer 16 is formed to have the same length as the second side surface 11e of the insulating substrate 11. As shown in FIG. 1A, the length in the Y1-Y2 direction of the first extraction electrode layer 15, the first side surface 11d, the second extraction electrode layer 16, and the second side surface 11e is L1. .

また図1(a)に示すように、第1の取出電極層15の第1の上面部15b及び第2の取出電極層16の第2の上面部16bはL1の長さ寸法を保ちながらX1−X2方向にT1の幅寸法で形成されている。また、図1(c)に示すように、第1の取出電極層15の第1の下面部15c及び第2の取出電極層16の第2の下面部16cはL1の長さ寸法を保ちながらX1−X2方向にT1の幅寸法で形成されている。
長さ寸法L1は、2〜5mm程度であり、幅寸法T1は0.35mm程度である。
Further, as shown in FIG. 1A, the first upper surface portion 15b of the first extraction electrode layer 15 and the second upper surface portion 16b of the second extraction electrode layer 16 maintain the length dimension of L1 as X1. It is formed with a width dimension of T1 in the -X2 direction. Further, as shown in FIG. 1C, the first lower surface portion 15c of the first extraction electrode layer 15 and the second lower surface portion 16c of the second extraction electrode layer 16 maintain the length of L1. It is formed with a width dimension of T1 in the X1-X2 direction.
The length dimension L1 is about 2 to 5 mm, and the width dimension T1 is about 0.35 mm.

以上により第1の取出電極層15及び第2の取出電極層16を広い面積で形成でき、実装基板25の接続端子25aとの間の接触抵抗を低減できるとともに、各取出電極層15,16と接続端子25a間を確実且つ簡単に電気的に接続することが可能になる。   Thus, the first extraction electrode layer 15 and the second extraction electrode layer 16 can be formed in a wide area, the contact resistance with the connection terminal 25a of the mounting substrate 25 can be reduced, and each of the extraction electrode layers 15 and 16 can be reduced. The connection terminals 25a can be reliably and easily electrically connected.

また図2に示すように、本実施形態では第1の取出電極層15の最表面にはんだランド34が形成されている。なお第2の取出電極層16の最表面にもはんだランドが形成されている。はんだランド34は例えばNi/Au層(Niが下地側)、Ni/Sn層、Ni/はんだ層、Ni/Ag層である。はんだランド34の膜厚は、5μm程度に薄く形成されている。   As shown in FIG. 2, in this embodiment, a solder land 34 is formed on the outermost surface of the first extraction electrode layer 15. A solder land is also formed on the outermost surface of the second extraction electrode layer 16. The solder land 34 is, for example, a Ni / Au layer (Ni is the base side), a Ni / Sn layer, a Ni / solder layer, or a Ni / Ag layer. The film thickness of the solder land 34 is as thin as about 5 μm.

図2に示すように、第1の取出電極層15と実装基板25の接続端子25aとの間ははんだ層35により接合されている。第1の取出電極層15の最表面にはんだランド34を設けたことで、第1の取出電極層15の最表面のはんだ濡れ性が向上し、図2に示すようにフィレット状のはんだ層35を形成することができ、第1の取出電極層15と実装基板25の接続端子25a間の電気接続性を向上させることができる。なお第2の取出電極層16と実装基板25の接続端子25a間についてもフィレット状のはんだ層により接合できる。   As shown in FIG. 2, the first extraction electrode layer 15 and the connection terminal 25 a of the mounting substrate 25 are joined by a solder layer 35. By providing the solder lands 34 on the outermost surface of the first extraction electrode layer 15, the solder wettability of the outermost surface of the first extraction electrode layer 15 is improved. As shown in FIG. The electrical connectivity between the first extraction electrode layer 15 and the connection terminal 25a of the mounting substrate 25 can be improved. The second extraction electrode layer 16 and the connection terminal 25a of the mounting substrate 25 can also be joined by a fillet-like solder layer.

図1(a)に示すように、第1のコイル12の巻き始端12aからの最初の延出方向α1は、X1方向(第1の方向)であり、一方、図1(c)に示すように、第2のコイル13の巻き始端13aからの最初の延出方向α2は、X2方向(第2の方向)であり、第1のコイル12と第2のコイル13とで延出方向が反対となっている。   As shown in FIG. 1A, the first extending direction α1 from the winding start end 12a of the first coil 12 is the X1 direction (first direction), whereas, as shown in FIG. Furthermore, the first extending direction α2 from the winding start end 13a of the second coil 13 is the X2 direction (second direction), and the extending directions of the first coil 12 and the second coil 13 are opposite to each other. It has become.

さらに、前記延出方向α1,α2は、絶縁基材11の第1の側面11d及び第2の側面11eの長さ方向(Y1−Y2)に対して直交している。これにより、第1のコイル12と第2のコイル13とのターン数を同じにでき、またターン数を最大限に増やすことができ、インダクタンスの増加を図ることができる。   Furthermore, the extending directions α1 and α2 are orthogonal to the length directions (Y1-Y2) of the first side surface 11d and the second side surface 11e of the insulating base material 11. Thereby, the number of turns of the first coil 12 and the second coil 13 can be made the same, the number of turns can be increased to the maximum, and the inductance can be increased.

図3(a)は、図1(a)、図1(c)と異なる別の実施形態であり、図3(a)の右図は、第1のコイル40の平面図を示し、図3(a)の左図は、第2のコイル41の平面図を示す。   3A is another embodiment different from FIGS. 1A and 1C, and the right view of FIG. 3A shows a plan view of the first coil 40, and FIG. The left figure of (a) shows a plan view of the second coil 41.

図3(a)に示すように第1のコイル40の巻き始端40aからの最初の延出方向α3はY1方向であり、第2のコイル41の巻き始端41aからの最初の延出方向α4はY2方向である。   As shown in FIG. 3A, the first extending direction α3 from the winding start end 40a of the first coil 40 is the Y1 direction, and the first extending direction α4 from the winding start end 41a of the second coil 41 is Y2 direction.

図3(a)の右図に示すように、第1のコイル40の巻き終端40bは一体化した第1の取出電極層42に接続されており、第1の取出電極層42は、絶縁基材の第1の側面(図示せず)の長さ方向(X1−X2)に沿って形成されている。   As shown in the right diagram of FIG. 3A, the winding end 40b of the first coil 40 is connected to an integrated first extraction electrode layer 42, and the first extraction electrode layer 42 has an insulating group. It is formed along the length direction (X1-X2) of the first side surface (not shown) of the material.

また図3(a)の左図に示すように、第2のコイル41の巻き終端41bは一体化した第2の取出電極層43に接続されており、第2の取出電極層43は、絶縁基材の第2の側面(図示せず)の長さ方向(X1−X2)に沿って形成されている。   3A, the winding end 41b of the second coil 41 is connected to the integrated second extraction electrode layer 43, and the second extraction electrode layer 43 is insulated. It forms along the length direction (X1-X2) of the 2nd side surface (not shown) of a base material.

すなわち、第1のコイル40及び第2のコイル41の各巻き始端40a,41aからの最初の延出方向α3,α4(Y1−Y2)は互いに反対方向であり、且つ、前記延出方向α3,α4は、絶縁基材の第1の側面及び第2の側面の長さ方向(X1−X2)に対して直交している。   That is, the first extending directions α3 and α4 (Y1-Y2) from the winding start ends 40a and 41a of the first coil 40 and the second coil 41 are opposite to each other, and the extending direction α3 α4 is orthogonal to the length direction (X1-X2) of the first side surface and the second side surface of the insulating base.

この結果、図3(a)に示すように、第1のコイル40と第2のコイル41のターン数は同じとなり、第1のコイル40と第2のコイル41とを重ね合わせると、第1のコイル40の各ターンの位置と第2のコイル41の各ターンの位置とが一致し、ターン数を最大限に増やすことが可能になる。   As a result, as shown in FIG. 3A, the first coil 40 and the second coil 41 have the same number of turns, and when the first coil 40 and the second coil 41 are overlapped, The positions of the respective turns of the coil 40 coincide with the positions of the respective turns of the second coil 41, and the number of turns can be increased to the maximum.

一方、図3(b)は、比較例におけるコイルを示し、図3(b)の右図は、第1のコイル45の平面図を示し、図3(b)の左図は、第2のコイル46の平面図を示す。   On the other hand, FIG. 3B shows the coil in the comparative example, the right figure in FIG. 3B shows a plan view of the first coil 45, and the left figure in FIG. A plan view of the coil 46 is shown.

図3(b)に示すように第1のコイル45の巻き始端45aからの最初の延出方向α5はY1方向であり、第2のコイル46の巻き始端46aからの最初の延出方向α6はY2方向である。   As shown in FIG. 3B, the first extending direction α5 from the winding start end 45a of the first coil 45 is the Y1 direction, and the first extending direction α6 from the winding start end 46a of the second coil 46 is Y2 direction.

図3(b)の右図に示すように、第1のコイル45の巻き終端45bは一体化した第1の取出電極層47に接続されており、第1の取出電極層47は、絶縁基材の側面(図示せず)の長さ方向(Y1−Y2)に沿って形成されている。   As shown in the right diagram of FIG. 3B, the winding terminal end 45b of the first coil 45 is connected to the integrated first extraction electrode layer 47, and the first extraction electrode layer 47 has an insulating group. It is formed along the length direction (Y1-Y2) of the side surface (not shown) of the material.

また図3(b)の左図に示すように、第2のコイル46の巻き終端46bは一体化した第2の取出電極層48に接続されており、第2の取出電極層48は、絶縁基材の側面(図示せず)の長さ方向(Y1−Y2)に沿って形成されている。   3B, the winding end 46b of the second coil 46 is connected to the integrated second extraction electrode layer 48, and the second extraction electrode layer 48 is insulated. It is formed along the length direction (Y1-Y2) of the side surface (not shown) of the substrate.

図3(b)の比較例では、第1のコイル45及び第2のコイル46の各巻き始端45a,46aからの最初の延出方向α5,α6(Y1−Y2)は互いに反対方向であるが、前記延出方向α5,α6は、各取出電極層47,48が形成された絶縁基材の側面の長さ方向(Y1−Y2)と平行となっている。   In the comparative example of FIG. 3B, the first extending directions α5 and α6 (Y1-Y2) from the winding start ends 45a and 46a of the first coil 45 and the second coil 46 are opposite to each other. The extending directions α5 and α6 are parallel to the length direction (Y1-Y2) of the side surface of the insulating base material on which the extraction electrode layers 47 and 48 are formed.

この結果、図3(b)に示すように、第1のコイル45と第2のコイル46のターン数は異なる。図3(b)に示すように、第1のコイル45の巻き始端45aから見てY2側領域でのコイルターン数は3であるが、第2のコイル46の巻き始端46aから見てY2側領域でのコイルターン数は4である。   As a result, as shown in FIG. 3B, the number of turns of the first coil 45 and the second coil 46 is different. As shown in FIG. 3B, the number of coil turns in the Y2 side region as viewed from the winding start end 45a of the first coil 45 is 3, but the Y2 side as viewed from the winding start end 46a of the second coil 46. The number of coil turns in the region is four.

このように図3(b)の比較例では、第1のコイル45と第2のコイル46とのターン数が一部で一致せず、ターン数を最大限に増やすことができず、図3(a)の実施形態に比べてインダクタンスが低下する。   As described above, in the comparative example of FIG. 3B, the number of turns of the first coil 45 and the second coil 46 do not coincide with each other, and the number of turns cannot be increased to the maximum. The inductance is reduced as compared with the embodiment of (a).

以上により、図3(a)のように、第1のコイル40及び第2のコイル41の各巻き始端40a,41aからの最初の延出方向α3,α4(Y1−Y2)を互いに反対方向とし、且つ、前記延出方向α3,α4を、絶縁基材の第1の側面及び第2の側面の長さ方向(X1−X2)に対して直交させることで、インダクタンスの増加を図ることができる。また同じターン数を得るのに、取出電極層も含めて最小サイズの薄型インダクタにできる。   Thus, as shown in FIG. 3A, the first extending directions α3 and α4 (Y1-Y2) from the winding start ends 40a and 41a of the first coil 40 and the second coil 41 are opposite to each other. And by making the said extending directions (alpha) 3 and (alpha) 4 orthogonal to the length direction (X1-X2) of the 1st side surface and 2nd side surface of an insulating base material, an increase in inductance can be aimed at. . In addition, in order to obtain the same number of turns, a thin inductor with a minimum size including the extraction electrode layer can be obtained.

なお本実施形態の共通した特徴的部分は、コイル、導通層及び取出電極層を一体化した点である。よって、コイルの巻き方向と取出電極層の延出方向との関係については図3(b)の構成を除外するものでない。ただし、図3(a)としたほうが好ましい。   In addition, the common characteristic part of this embodiment is the point which integrated the coil, the conduction | electrical_connection layer, and the extraction electrode layer. Therefore, the relationship between the coil winding direction and the extraction electrode layer extension direction does not exclude the configuration of FIG. However, FIG. 3A is preferable.

図4は、別の実施形態における薄型インダクタの縦断面図である。図4において図1(b)と同じ層には同じ符号を付した。   FIG. 4 is a longitudinal sectional view of a thin inductor according to another embodiment. In FIG. 4, the same reference numerals are assigned to the same layers as in FIG.

図4では、図1(b)と異なって、第1の取出電極層15及び第2の取出電極層16に第2のめっき層23を形成していない。よって図4では第1の取出電極層15と第2の取出電極層16の各上面部15b,16b,各下面部15c,16cが、第1のコイル12及び第2のコイル13と同様に、箔体18,20と第1のめっき層19との積層構造であり、略同一の膜厚とされている。したがって図4に示すように、磁性シート17,30の表面と各取出電極層15,16の各上面部15b,16b及び各下面部15c,16cの表面との間に段差が生じている。よって図3に示すように、各取出電極層15,16の各下面部15c,16cと実装基板25の接続端子25aとの間に隙間βが形成されやすくなる。前記隙間βははんだ層35により埋められ、各取出電極層15,16と接続端子25aとの間がはんだ層35を介して電気的に接続される。   In FIG. 4, unlike FIG. 1B, the second plating layer 23 is not formed on the first extraction electrode layer 15 and the second extraction electrode layer 16. Therefore, in FIG. 4, the upper surface portions 15 b and 16 b and the lower surface portions 15 c and 16 c of the first extraction electrode layer 15 and the second extraction electrode layer 16 are similar to the first coil 12 and the second coil 13. It is a laminated structure of the foil bodies 18 and 20 and the first plating layer 19 and has substantially the same film thickness. Therefore, as shown in FIG. 4, there is a step between the surface of the magnetic sheets 17 and 30 and the surfaces of the upper surface portions 15b and 16b and the lower surface portions 15c and 16c of the extraction electrode layers 15 and 16, respectively. Therefore, as illustrated in FIG. 3, the gap β is easily formed between the lower surface portions 15 c and 16 c of the extraction electrode layers 15 and 16 and the connection terminals 25 a of the mounting substrate 25. The gap β is filled with the solder layer 35, and the lead electrode layers 15, 16 and the connection terminal 25 a are electrically connected via the solder layer 35.

ただし図3の構成の場合、各取出電極層15,16の各下面部15c,16cが実装基板25に対する実装面とならず浮いた状態になるため、接続端子25aとの間の接触抵抗を低減させ、且つ接続端子25aとの確実な接続を得るには、図1(b)、図2に示すように、第1の取出電極層15及び第2の取出電極層16に第2のめっき層23を施して、各取出電極層15,16の各上面部15b,16b及び各下面部15c,16cの膜厚を、各コイル12,13の膜厚よりも厚く形成し、各磁性シート17,30の表面と、各取出電極層15,16の各上面部15b,16b及び各下面部15c,16cの表面とを略同一平面とすることが好適である。あるいは、各上面部15b,16b及び各下面部15c,16cの表面を、各磁性シート17,30の表面よりも絶縁基材11から離れる方向に突出させる構造とすることが好適である。   However, in the case of the configuration of FIG. 3, the lower surface portions 15c and 16c of the extraction electrode layers 15 and 16 are not mounted on the mounting substrate 25 and are in a floating state, so that the contact resistance with the connection terminal 25a is reduced. In order to obtain a reliable connection with the connection terminal 25a, as shown in FIG. 1B and FIG. 2, a second plating layer is formed on the first extraction electrode layer 15 and the second extraction electrode layer 16. 23, and the film thicknesses of the upper surface portions 15b and 16b and the lower surface portions 15c and 16c of the extraction electrode layers 15 and 16 are made larger than the film thickness of the coils 12 and 13, respectively. It is preferable that the surface of 30 and the surfaces of the upper surface portions 15b and 16b and the lower surface portions 15c and 16c of the extraction electrode layers 15 and 16 are substantially coplanar. Alternatively, it is preferable to have a structure in which the surfaces of the upper surface portions 15b and 16b and the lower surface portions 15c and 16c protrude in a direction away from the insulating base material 11 than the surfaces of the magnetic sheets 17 and 30.

次に本実施形態における薄型インダクタ(磁気素子)の製造方法について説明する。図5の各図は製造段階における薄型インダクタの部分縦断面図である。なお図1等と同じ層については同じ符号を付した。   Next, the manufacturing method of the thin inductor (magnetic element) in this embodiment is demonstrated. Each drawing in FIG. 5 is a partial longitudinal sectional view of the thin inductor in the manufacturing stage. In addition, the same code | symbol was attached | subjected about the same layer as FIG.

図5(a)では、絶縁基材11の上面11aに第1の箔体18が形成され、下面50bに第2の箔体20が形成された絶縁基板51を用意する。この絶縁基板51を図5(b)〜図5(f)に示すように加工し、図5(f)工程で切断することで、絶縁基板51から図1に示す薄型インダクタを複数個得ることが可能である。例えば、絶縁基板51は上下面に銅箔を備えたガラスエポキシ基板であることが好適である。ここで第1の箔体18及び第2の箔体20の膜厚は例えば、35μm程度である。   In FIG. 5A, an insulating substrate 51 is prepared in which the first foil body 18 is formed on the upper surface 11a of the insulating base material 11, and the second foil body 20 is formed on the lower surface 50b. The insulating substrate 51 is processed as shown in FIGS. 5B to 5F and cut in the step of FIG. 5F to obtain a plurality of thin inductors shown in FIG. 1 from the insulating substrate 51. Is possible. For example, the insulating substrate 51 is preferably a glass epoxy substrate having copper foil on the upper and lower surfaces. Here, the film thicknesses of the first foil body 18 and the second foil body 20 are, for example, about 35 μm.

図5(b)の工程では、絶縁基板51を複数の薄型インダクタの領域に区分けしたときの各領域間の位置に貫通孔52を形成する。貫通孔52を絶縁基板51の上面51aから下面51bにかけて形成する。貫通孔52のY1−Y2方向への長さ寸法を図1に示すL1とする。また、貫通孔52のX1−X2方向への幅寸法T3は、スルーホール53の幅寸法T5以上とされ、絶縁基板51から多数の薄型インダクタが取れるように、できる限り小さくすることが望ましい。特に幅寸法T3は、各薄型インダクタの側面11d,11eに形成された第1のめっき層19と第2のめっき層23との膜厚を足した膜厚T4(図1(a)(b)参照)の2倍よりも大きく形成されている。具体的には幅寸法T3は200μm以上とされる。   In the step of FIG. 5B, the through holes 52 are formed at positions between the regions when the insulating substrate 51 is divided into a plurality of thin inductor regions. The through hole 52 is formed from the upper surface 51 a to the lower surface 51 b of the insulating substrate 51. The length dimension of the through hole 52 in the Y1-Y2 direction is L1 shown in FIG. In addition, the width dimension T3 of the through hole 52 in the X1-X2 direction is preferably equal to or larger than the width dimension T5 of the through hole 53, and is preferably as small as possible so that a large number of thin inductors can be removed from the insulating substrate 51. In particular, the width dimension T3 is a film thickness T4 obtained by adding the thicknesses of the first plating layer 19 and the second plating layer 23 formed on the side surfaces 11d and 11e of each thin inductor (FIGS. 1A and 1B). It is formed to be larger than twice of (see). Specifically, the width dimension T3 is set to 200 μm or more.

また図5(b)に示すように、各薄型インダクタとなる領域の略中央位置に、絶縁基板51の上面51aから下面51bにかけて貫通するスルーホール53を形成する。スルーホール53は例えば円柱状や角柱状である。図1(b)に示すように、貫通孔52の幅寸法T3は、スルーホール53の幅寸法T5よりも大きく形成される。   Further, as shown in FIG. 5B, a through hole 53 penetrating from the upper surface 51a to the lower surface 51b of the insulating substrate 51 is formed at a substantially central position of the region to be each thin inductor. The through hole 53 has, for example, a cylindrical shape or a prismatic shape. As shown in FIG. 1B, the width dimension T <b> 3 of the through hole 52 is formed larger than the width dimension T <b> 5 of the through hole 53.

貫通孔52及びスルーホール53の形成はフォトリソグラフィ技術を用いることができる。あるいはフォトリソグラフィ技術のみならず、ドリル等の機械加工で穴を安価に形成することもできる。   The through hole 52 and the through hole 53 can be formed using a photolithography technique. Alternatively, the hole can be formed at low cost not only by photolithography but also by machining such as a drill.

次に図5(c)の工程では、第1の箔体18及び第2の箔体20に重ねて無電解めっき法により第1のめっき層19を形成する。このとき、スルーホール53内に第1のめっき層19による導通層14を形成するとともに、第1の箔体18の表面から貫通孔52内の側壁面52a,52b、及び第2の箔体20の表面にかけて前記第1のめっき層19を形成する。第1のめっき層19を例えばCuによる無電解めっきで形成する。第1のめっき層19の膜厚を、例えば35μm程度とする。   Next, in the step of FIG. 5C, the first plating layer 19 is formed by electroless plating over the first foil body 18 and the second foil body 20. At this time, the conductive layer 14 made of the first plating layer 19 is formed in the through hole 53, and the side wall surfaces 52 a and 52 b in the through hole 52 from the surface of the first foil body 18 and the second foil body 20. The first plating layer 19 is formed over the surface. The first plating layer 19 is formed by electroless plating with Cu, for example. The film thickness of the 1st plating layer 19 shall be about 35 micrometers, for example.

続いて図5(d)の工程では、フォトリソグラフィ技術を用いて、薄型インダクタとなる各領域の上面側に、第1の箔体18及び第1のめっき層19からなる第1のコイル12を形成し、さらに、薄型インダクタとなる各領域の下面側に、第2の箔体20及び第1のめっき層19からある第2のコイル13を形成する。   Subsequently, in the step of FIG. 5D, the first coil 12 including the first foil body 18 and the first plating layer 19 is formed on the upper surface side of each region to be a thin inductor by using a photolithography technique. Further, the second coil 13 including the second foil body 20 and the first plating layer 19 is formed on the lower surface side of each region to be a thin inductor.

例えば、第1のコイル12及び第2のコイル13を、図1(a)、図1(c)に示す平面形状で形成する。   For example, the 1st coil 12 and the 2nd coil 13 are formed in the plane shape shown in Drawing 1 (a) and Drawing 1 (c).

図5(d)に示すように、第1のコイル12の内側に位置する巻き始端12aと導通層14とを一体化して形成し、また第2のコイル13の内側に位置する巻き始端13aと導通層14とを一体化して形成する。   As shown in FIG. 5 (d), the winding start end 12a located inside the first coil 12 and the conductive layer 14 are formed integrally, and the winding start end 13a located inside the second coil 13; The conductive layer 14 is integrally formed.

また図5(d)の工程では、第1のコイル12の外側に位置する巻き終端12bと接続される第1の取出電極層15及び、第2のコイル13の外側に位置する巻き終端13bと接続される第2の取出電極層16を形成する(図1(a)(c)も参照)。   5D, the first extraction electrode layer 15 connected to the winding end 12b located outside the first coil 12, and the winding termination 13b located outside the second coil 13. A second extraction electrode layer 16 to be connected is formed (see also FIGS. 1A and 1C).

貫通孔52の第1の側壁面52aは、薄型インダクタ10を構成する絶縁基材11の第1の側面11dに相当する。また貫通孔52の第2の側壁面52bは、薄型インダクタ10を構成する絶縁基材11の第2の側面11eに相当する。そして第1の取出電極層15は、第1の側壁面52aに直接形成した無電解めっきによる第1のめっき層19を有する第1の側面部15aと、第1の側面部15aから絶縁基材11の上面に延出する第1の上面部15bと、第1の側面部15aから絶縁基材11の下面に延出する第1の下面部15cとを有して構成される。また第2の取出電極層16は、第2の側壁面52bに直接形成した無電解めっきによる第1のめっき層19を有する第2の側面部16aと、第2の側面部16aから絶縁基材11の上面に延出する第2の上面部16bと、第2の側面部16aから絶縁基材11の下面に延出する第2の下面部16cとを有して構成される。   The first side wall surface 52 a of the through hole 52 corresponds to the first side surface 11 d of the insulating base material 11 constituting the thin inductor 10. Further, the second side wall surface 52 b of the through hole 52 corresponds to the second side surface 11 e of the insulating base material 11 constituting the thin inductor 10. And the 1st extraction electrode layer 15 has the 1st side part 15a which has the 1st plating layer 19 by the electroless plating directly formed in the 1st side wall surface 52a, and the insulating base material from the 1st side part 15a. 11 includes a first upper surface portion 15b extending to the upper surface of the insulating member 11, and a first lower surface portion 15c extending from the first side surface portion 15a to the lower surface of the insulating base material 11. The second extraction electrode layer 16 includes a second side surface portion 16a having a first plating layer 19 by electroless plating directly formed on the second side wall surface 52b, and an insulating base material from the second side surface portion 16a. 11 has a second upper surface portion 16 b extending to the upper surface of the insulating member 11 and a second lower surface portion 16 c extending from the second side surface portion 16 a to the lower surface of the insulating base material 11.

図1(a)(c)に示すように第1の取出電極層15及び第2の取出電極層16はY1−Y2方向に長さ寸法L1により形成される。この長さ寸法L1は、各薄型インダクタ10を構成する絶縁基材11の第1の側面11d及び第2の側面11eのY1−Y2方向への長さ寸法に一致する。   As shown in FIGS. 1A and 1C, the first extraction electrode layer 15 and the second extraction electrode layer 16 are formed with a length dimension L1 in the Y1-Y2 direction. The length dimension L1 matches the length dimension in the Y1-Y2 direction of the first side surface 11d and the second side surface 11e of the insulating base material 11 constituting each thin inductor 10.

図5(d)及び図1(a)に示すように、第1のコイル12及び第1の取出電極層15は、同じ第1の箔体18と第1のめっき層19との積層構造で形成されており、第1のコイル12の巻き終端12bから第1の取出電極層15の第1の上面部15bにかけて一体化して形成されている。また図5(d)及び図1(c)に示すように、第2のコイル13及び第2の取出電極層16は、同じ第2の箔体20と第1のめっき層19との積層構造で形成されており、第2のコイル13の巻き終端13bから第2の取出電極層16の第2の下面部16cにかけて一体化して形成されている。   As shown in FIG. 5D and FIG. 1A, the first coil 12 and the first extraction electrode layer 15 have a laminated structure of the same first foil body 18 and first plating layer 19. The first coil 12 is integrally formed from the winding end 12 b of the first coil 12 to the first upper surface portion 15 b of the first extraction electrode layer 15. Further, as shown in FIGS. 5D and 1C, the second coil 13 and the second extraction electrode layer 16 are laminated structures of the same second foil body 20 and the first plating layer 19. The second coil 13 is integrally formed from the winding end 13b of the second coil 13 to the second lower surface portion 16c of the second extraction electrode layer 16.

次に図5(e)の工程では、第1の取出電極層15及び第2の取出電極層16の第1のめっき層19の表面に電解めっき法により第2のめっき層23を形成する。第2のめっき層23を第1のめっき層19と同じあるいは同質の材質で形成することが好ましい。例えば第2のめっき層23をCuで形成する。また第2のめっき層23の膜厚を例えば、65〜75μm程度とする。   Next, in the step of FIG. 5E, the second plating layer 23 is formed on the surfaces of the first plating layer 19 of the first extraction electrode layer 15 and the second extraction electrode layer 16 by electrolytic plating. The second plating layer 23 is preferably formed of the same or the same material as the first plating layer 19. For example, the second plating layer 23 is formed of Cu. Moreover, the film thickness of the 2nd plating layer 23 shall be about 65-75 micrometers, for example.

第1の取出電極層15及び第2の取出電極層16にのみ第2のめっき層23を形成するには、第1の取出電極層15及び第2の取出電極層16以外の領域にレジスト層を設けて、第2のめっき層23がめっきされないようにすればよい。   In order to form the second plating layer 23 only on the first extraction electrode layer 15 and the second extraction electrode layer 16, a resist layer is formed in a region other than the first extraction electrode layer 15 and the second extraction electrode layer 16. Is provided so that the second plating layer 23 is not plated.

これにより、第1の取出電極層15及び第2の取出電極層16の各上面部15b,16b及び各下面部15c,16cの膜厚を、第1のコイル12及び第2のコイル13よりも厚く形成できる。   Thereby, the film thickness of each upper surface part 15b, 16b and each lower surface part 15c, 16c of the 1st extraction electrode layer 15 and the 2nd extraction electrode layer 16 is set rather than the 1st coil 12 and the 2nd coil 13. It can be formed thick.

このとき、第1の取出電極層15及び第2の取出電極層16の各側面部15a,16aは第1のめっき層19と第2のめっき層23との積層構造で形成される。このとき、図5(e)に示すように、貫通孔52内で隣り合う第1の取出電極層15と第2の取出電極層16とは当接せず、空間が開いている。   At this time, the side portions 15 a and 16 a of the first extraction electrode layer 15 and the second extraction electrode layer 16 are formed in a laminated structure of the first plating layer 19 and the second plating layer 23. At this time, as shown in FIG. 5E, the first extraction electrode layer 15 and the second extraction electrode layer 16 adjacent in the through hole 52 are not in contact with each other, and the space is open.

また第1のめっき層19と第2のめっき層23とは同じあるいは同質の材質で形成され、第1のめっき層19と第2のめっき層23とは一体化している。   The first plating layer 19 and the second plating layer 23 are formed of the same or the same material, and the first plating layer 19 and the second plating layer 23 are integrated.

さらに第1の取出電極層15及び第2の取出電極層16の最表面にNi/Au層(Niが下地側)、Ni/Sn層、Ni/はんだ層、Ni/Ag層等からなる、はんだランド34を形成する(図2参照)。   Furthermore, the solder which consists of Ni / Au layer (Ni is a base side), Ni / Sn layer, Ni / solder layer, Ni / Ag layer etc. on the outermost surface of the 1st extraction electrode layer 15 and the 2nd extraction electrode layer 16 A land 34 is formed (see FIG. 2).

次に図5(f)の工程では、第1のコイル12及び第2のコイル13の表面に絶縁層31,32を形成する。絶縁層31,32にはエポキシ系低温硬化剤、アクリル系低温硬化剤を用いることができる。そして絶縁層31,32の表面に磁性シート17,30を貼着する。このとき、磁性シート17,30の表面と第1の取出電極層15及び第2の取出電極層16の各上面部15b,16b,各下面部15c,16cの表面を略同一平面で形成することができる。また、第1の取出電極層15及び第2の取出電極層16の各上面部15b,16b,各下面部15c,16cの表面を、磁性シート17,30の表面よりも絶縁基材11から離れる方向に突出させる構造とすることもできる。このように回路基板にはんだにて実装する際に支障が無いよう、少なくとも磁性シート17,30が各上面部15b,16b,各下面部15c,16cの表面よりも突出しない構成とすれば良い。   Next, in the process of FIG. 5F, insulating layers 31 and 32 are formed on the surfaces of the first coil 12 and the second coil 13. An epoxy low temperature curing agent or an acrylic low temperature curing agent can be used for the insulating layers 31 and 32. Then, the magnetic sheets 17 and 30 are attached to the surfaces of the insulating layers 31 and 32. At this time, the surfaces of the magnetic sheets 17 and 30 and the surfaces of the upper surface portions 15b and 16b and the lower surface portions 15c and 16c of the first extraction electrode layer 15 and the second extraction electrode layer 16 are formed in substantially the same plane. Can do. Further, the surfaces of the upper surface portions 15b and 16b and the lower surface portions 15c and 16c of the first extraction electrode layer 15 and the second extraction electrode layer 16 are further away from the insulating base material 11 than the surfaces of the magnetic sheets 17 and 30. A structure that protrudes in the direction can also be used. In this way, at least the magnetic sheets 17 and 30 may be configured not to protrude from the surfaces of the upper surface portions 15b and 16b and the lower surface portions 15c and 16c so that there is no problem when the circuit board is mounted with solder.

そして図5(f)の一点鎖線の位置から絶縁基板51を切断すると、複数の薄型インダクタ10を得ることができる。   When the insulating substrate 51 is cut from the position of the one-dot chain line in FIG. 5F, a plurality of thin inductors 10 can be obtained.

図5に示す本実施形態の薄型インダクタ10の製造方法によれば、図5(b)〜図5(d)に示すように、各コイル12,13、導通層14及び各取出電極層15、16を同じ工程で形成でき、各コイル12,13、導通層14及び各取出電極層15、16を一体化形成できる。よって本実施形態では、従来よりもコイル12,13と取出電極層15,16間及びコイル12,13と導通層14間の接触抵抗を低減できる薄型インダクタを従来に比べて優れた製造効率にて製造することができる。   According to the method for manufacturing the thin inductor 10 of the present embodiment shown in FIG. 5, as shown in FIGS. 5B to 5D, the coils 12 and 13, the conductive layer 14, and the extraction electrode layer 15, 16 can be formed in the same process, and the coils 12 and 13, the conductive layer 14, and the extraction electrode layers 15 and 16 can be integrally formed. Therefore, in the present embodiment, a thin inductor capable of reducing the contact resistance between the coils 12 and 13 and the extraction electrode layers 15 and 16 and between the coils 12 and 13 and the conductive layer 14 is superior in manufacturing efficiency compared to the conventional case. Can be manufactured.

また、図5(e)の工程では、第1の取出電極層15及び第2の取出電極層16における第1のめっき層19上に第2のめっき層23を重ねて形成でき、第1の取出電極層15の第1の上面部15b及び第1の下面部15c、第2の取出電極層16の第2の上面部16b及び第2の下面部16cを、各コイル12,13よりも厚く形成できる。このため、図5(f)の工程で、コイル12,13の表面に第1の取出電極層15及び第2の取出電極層16の表面と略同一面となる磁性シート17,30を適切且つ簡単に設置することができる。あるいは、に第1の取出電極層15及び第2の取出電極層16の表面を磁性シート17,30の表面よりも突出させる構成とすることもできる。   5E, the second plating layer 23 can be formed on the first plating layer 19 in the first extraction electrode layer 15 and the second extraction electrode layer 16 so as to overlap with each other. The first upper surface portion 15 b and the first lower surface portion 15 c of the extraction electrode layer 15 and the second upper surface portion 16 b and the second lower surface portion 16 c of the second extraction electrode layer 16 are thicker than the coils 12 and 13. Can be formed. For this reason, in the step of FIG. 5 (f), magnetic sheets 17 and 30 that are substantially flush with the surfaces of the first extraction electrode layer 15 and the second extraction electrode layer 16 are appropriately applied to the surfaces of the coils 12 and 13, respectively. It can be installed easily. Alternatively, the surface of the first extraction electrode layer 15 and the second extraction electrode layer 16 may be configured to protrude from the surfaces of the magnetic sheets 17 and 30.

また図4に示す構造の薄型インダクタを製造するには、図5(e)の工程を除去すればよい。   Further, in order to manufacture a thin inductor having the structure shown in FIG. 4, the step shown in FIG.

また、本実施形態では、第2の取出電極層16を構成する第2の上面部16bを形成しなくてもよい。第2の上面部16bの位置にレジスト等を設けてめっき層が形成されないようにすることで、第2の上面部16bのない構成の薄型インダクタを形成することができる。   In the present embodiment, the second upper surface portion 16b that constitutes the second extraction electrode layer 16 may not be formed. By providing a resist or the like at the position of the second upper surface portion 16b so that the plating layer is not formed, a thin inductor having a configuration without the second upper surface portion 16b can be formed.

10 薄型インダクタ
11 絶縁基材
11c、53 スルーホール
12、40、45 第1のコイル
12a、13a、40a、41a、45a、46a 巻き始端
12b、13b、40b、41b、45b、46b 巻き終端
13、41、46 第2のコイル
14 導通層
15、42、47 第1の取出電極層
15a 第1の側面部
15b 第1の上面部
15c 第1の下面部
16、43、48 第2の取出電極層
16a 第2の側面部
16b 第2の上面部
16c 第2の下面部
17、30 磁性シート
18 第1の箔体
19 第1のめっき層
23 第2のめっき層
25 実装基板
31、32 絶縁層
34 はんだランド
35 はんだ層
51 絶縁基板
52 貫通孔
DESCRIPTION OF SYMBOLS 10 Thin inductor 11 Insulation base material 11c, 53 Through hole 12, 40, 45 1st coil 12a, 13a, 40a, 41a, 45a, 46a Winding start end 12b, 13b, 40b, 41b, 45b, 46b Winding end 13,41 , 46 Second coil 14 Conductive layers 15, 42, 47 First extraction electrode layer 15a First side surface portion 15b First upper surface portion 15c First lower surface portions 16, 43, 48 Second extraction electrode layer 16a Second side surface portion 16b Second upper surface portion 16c Second lower surface portion 17, 30 Magnetic sheet 18 First foil body 19 First plating layer 23 Second plating layer 25 Mounting substrate 31, 32 Insulating layer 34 Solder Land 35 Solder layer 51 Insulating substrate 52 Through hole

Claims (5)

絶縁基材の上面に第1の箔体が形成され下面に第2の箔体が形成された、複数の磁気素子に切断可能な絶縁基板を用意し、
前記絶縁基板の各磁気素子となる領域間の位置に貫通孔を形成し、各磁気素子となる領域内にスルーホールを形成する第1工程、
前記第1の箔体及び前記第2の箔体に重ねて、第1のめっき層を形成し、このとき、前記スルーホール内に前記第1のめっき層による導通層を形成するとともに、前記第1の箔体の表面から前記貫通孔内の側壁面、及び前記第2の箔体の表面にかけて前記第1のめっき層を形成する第2工程、
フォトリソグラフィ技術を用いて、前記絶縁基材の上面側に、前記第1の箔体及び前記第1のめっき層を有して成る第1のコイルを形成し、さらに、前記絶縁基材の下面側に、前記第2の箔体及び前記第1のめっき層を有して成る第2のコイルを形成し、
このとき、前記第1のコイルの内側及び前記第2のコイルの内側に位置する各巻き始端と前記導通層とを一体化して形成し、
さらに、前記絶縁基材の第1の側面に相当する前記貫通孔の第1の側壁面に形成された第1の側面部と、前記第1の側面部から前記絶縁基材の上面に延出し前記第1のコイルの外側に位置する巻き終端と一体化された第1の上面部と、前記第1の側面部から前記絶縁基材の下面に延出した第1の下面部とを有する第1の取出電極層を形成するとともに、前記絶縁基材の前記第1の側面と異なる第2の側面に相当する前記貫通孔の第2の側壁面に形成された第2の側面部と、前記第2の側面部から前記絶縁基材の下面に延出し前記第2のコイルの外側に位置する巻き終端と一体化された第2の下面部とを有する第2の取出電極層を形成する第3工程、
前記絶縁基板を切断して、複数の前記磁気素子を得る第4工程、
を有する磁気素子の製造方法であって、
前記第3工程と前記第4工程との間に、
前記第1の取出電極層及び前記第2の取出電極層の前記第1のめっき層の表面に前記第1のめっき層と同じ材料からなる第2のめっき層を重ねて形成する第5工程、
を有し、
前記第5工程の後に、前記第1のコイルの上面側に重ねて第1の磁性体層を設け、前記第2のコイルの下面側に重ねて第2の磁性体層を設ける第6工程を有し、前記第1の磁性体層、及び前記第1の上面部の各表面を略同一面とし、あるいは前記第1の上面部の表面を前記第1の磁性体層の表面よりも前記絶縁基材から離れる方向に突出させ、前記第2の磁性体層、前記第1の下面部及び前記第2の下面部の各表面を略同一面とし、あるいは前記第1の下面部及び前記第2の下面部の各表面を前記第2の磁性体層の表面よりも前記絶縁基材から離れる方向に突出させることを特徴とする磁気素子の製造方法。
Preparing an insulating substrate capable of being cut into a plurality of magnetic elements, wherein the first foil body is formed on the upper surface of the insulating base and the second foil body is formed on the lower surface;
A first step of forming a through hole in a position between regions to be each magnetic element of the insulating substrate and forming a through hole in a region to be each magnetic element;
A first plating layer is formed on the first foil body and the second foil body. At this time, a conductive layer is formed by the first plating layer in the through hole, and the first plating body is formed. A second step of forming the first plating layer from the surface of the first foil body to the side wall surface in the through hole and the surface of the second foil body;
Using a photolithography technique, a first coil including the first foil body and the first plating layer is formed on the upper surface side of the insulating base material, and further, the lower surface of the insulating base material is formed. Forming a second coil having the second foil body and the first plating layer on the side;
At this time, the winding start end located inside the first coil and the inside of the second coil and the conductive layer are integrally formed,
Furthermore, a first side surface portion formed on the first side wall surface of the through hole corresponding to the first side surface of the insulating base material, and extending from the first side surface portion to the upper surface of the insulating base material A first upper surface portion integrated with a winding end located outside the first coil, and a first lower surface portion extending from the first side surface portion to the lower surface of the insulating substrate. A second side surface portion formed on a second side wall surface of the through-hole corresponding to a second side surface different from the first side surface of the insulating base, A second extraction electrode layer is formed which extends from the second side surface portion to the lower surface of the insulating substrate and has a second lower surface portion integrated with a winding terminal located outside the second coil. 3 steps,
A fourth step of obtaining a plurality of the magnetic elements by cutting the insulating substrate;
A method of manufacturing a magnetic element that have a,
Between the third step and the fourth step,
A fifth step of forming a second plating layer made of the same material as the first plating layer on the surface of the first plating layer of the first extraction electrode layer and the second extraction electrode layer,
Have
After the fifth step, a sixth step is provided in which a first magnetic layer is provided on the upper surface side of the first coil and a second magnetic layer is provided on the lower surface side of the second coil. And each surface of the first magnetic layer and the first upper surface portion are substantially flush with each other, or the surface of the first upper surface portion is more insulated than the surface of the first magnetic layer. It protrudes in the direction away from the base material, and the surfaces of the second magnetic layer, the first lower surface portion, and the second lower surface portion are substantially the same surface, or the first lower surface portion and the second lower surface portion. A method of manufacturing a magnetic element, wherein each surface of the lower surface portion of the magnetic material is protruded in a direction away from the insulating base material than the surface of the second magnetic layer.
前記第1の取出電極層及び前記第2の取出電極層の最表面に、はんだランドを形成する請求項1に記載の磁気素子の製造方法。 The method of manufacturing a magnetic element according to claim 1 , wherein solder lands are formed on the outermost surfaces of the first extraction electrode layer and the second extraction electrode layer. 前記第2の取出電極層には、前記第2の側面部及び前記第2の下面部とともに、前記第2の側面部から前記絶縁基材の上面に延出し前記第1の上面部と同じ構造の第2の上面部を形成する請求項1又は2に記載の磁気素子の製造方法。 The second extraction electrode layer has the same structure as the first upper surface portion, extending from the second side surface portion to the upper surface of the insulating base material, together with the second side surface portion and the second lower surface portion. The method for manufacturing a magnetic element according to claim 1 , wherein the second upper surface portion is formed. 前記第1の箔体、前記第2の箔体、前記第1のめっき層、および前記第2のめっき層がすべてCuからなる請求項1ないし3のいずれか1項に記載の磁気素子の製造方法。  The magnetic element manufacturing method according to any one of claims 1 to 3, wherein the first foil body, the second foil body, the first plating layer, and the second plating layer are all made of Cu. Method. 前記第1のめっき層は無電解めっき法で形成され、前記第2のめっき層は電解めっき法で形成される請求項1ないし4のいずれか1項に記載の磁気素子の製造方法。  5. The method of manufacturing a magnetic element according to claim 1, wherein the first plating layer is formed by an electroless plating method, and the second plating layer is formed by an electrolytic plating method.
JP2011231047A 2011-10-20 2011-10-20 Manufacturing method of magnetic element Active JP5765685B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011231047A JP5765685B2 (en) 2011-10-20 2011-10-20 Manufacturing method of magnetic element
TW101131320A TWI490894B (en) 2011-10-20 2012-08-29 Method for manufacturing magnetic force components
CN201210394713.1A CN103065764B (en) 2011-10-20 2012-10-17 Magnetic cell and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011231047A JP5765685B2 (en) 2011-10-20 2011-10-20 Manufacturing method of magnetic element

Publications (2)

Publication Number Publication Date
JP2013089876A JP2013089876A (en) 2013-05-13
JP5765685B2 true JP5765685B2 (en) 2015-08-19

Family

ID=48108348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011231047A Active JP5765685B2 (en) 2011-10-20 2011-10-20 Manufacturing method of magnetic element

Country Status (3)

Country Link
JP (1) JP5765685B2 (en)
CN (1) CN103065764B (en)
TW (1) TWI490894B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532171B1 (en) * 2014-06-02 2015-07-06 삼성전기주식회사 Inductor and Manufacturing Method for the Same
KR101792365B1 (en) 2015-12-18 2017-11-01 삼성전기주식회사 Coil component and manufacturing method for the same
JP6642030B2 (en) * 2016-01-20 2020-02-05 株式会社村田製作所 Coil parts
KR101994754B1 (en) * 2017-08-23 2019-07-01 삼성전기주식회사 Inductor
KR102064079B1 (en) * 2018-06-04 2020-01-08 삼성전기주식회사 Inductor
KR102636542B1 (en) * 2019-02-22 2024-02-15 알프스 알파인 가부시키가이샤 Compact magnetic core and its manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768655B2 (en) * 1996-01-11 1998-06-25 株式会社三和電器製作所 Manufacturing method of chip parts
JP3563260B2 (en) * 1998-03-02 2004-09-08 Tdk株式会社 Chip impedance element
JP2000068125A (en) * 1998-08-24 2000-03-03 Alps Electric Co Ltd Thin film magnetic element
JP2000243637A (en) * 1999-02-23 2000-09-08 Nec Kansai Ltd Thin inductor and thin dc-to-dc convertor using the same
JP2002175921A (en) * 2000-09-20 2002-06-21 Tdk Corp Electronic component and its manufacturing method
JP2008277339A (en) * 2007-04-25 2008-11-13 Tdk Corp Electronic component and manufacturing method therefor
US7870665B2 (en) * 2008-03-28 2011-01-18 Ibiden Co., Ltd. Method of manufacturing a conductor circuit, and a coil sheet and laminated coil
JP4929483B2 (en) * 2009-07-08 2012-05-09 株式会社村田製作所 Electronic component and manufacturing method thereof
JP2011187535A (en) * 2010-03-05 2011-09-22 Murata Mfg Co Ltd Electronic component, and method of manufacturing the same

Also Published As

Publication number Publication date
TW201330027A (en) 2013-07-16
TWI490894B (en) 2015-07-01
CN103065764B (en) 2016-01-20
JP2013089876A (en) 2013-05-13
CN103065764A (en) 2013-04-24

Similar Documents

Publication Publication Date Title
JP5765685B2 (en) Manufacturing method of magnetic element
US7573697B2 (en) Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
KR102004787B1 (en) Multilayered electronic component and manufacturing method thereof
KR101532171B1 (en) Inductor and Manufacturing Method for the Same
US9743511B1 (en) Rigid flex circuit board
US8810352B2 (en) Laminated inductor element and manufacturing method thereof
WO2017018109A1 (en) Flexible inductor
JP2010103388A (en) Laminated flexible wiring board and method of manufacturing the same, and antenna of electronic tag for rfid using the same
JP4687757B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4831101B2 (en) Multilayer transformer component and manufacturing method thereof
JPH1167554A (en) Laminated coil component and its manufacture
JP5349112B2 (en) Solid electrolytic capacitor
JP5831633B2 (en) Multilayer element and manufacturing method thereof
JP5251834B2 (en) Multilayer capacitor
JP2018117101A (en) Flexible Inductor
US20240055176A1 (en) Inductor and body part for inductor
JP2014116501A (en) Multilayer capacitor
JP6138540B2 (en) Transformer and manufacturing method thereof
JP2009099698A (en) Stacked coil component
CN109511222A (en) Circuit board and flat surface transformer
JP2013235997A (en) Lamination electronic component and manufacturing method of the same
JP2010232695A (en) Multilayer ceramic capacitor
JP2003297702A (en) Solid electrolytic capacitor and method of manufacturing the same
JP5119837B2 (en) Common mode noise filter
JP6222723B2 (en) Terminal structure, method of manufacturing terminal structure, and transformer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R150 Certificate of patent or registration of utility model

Ref document number: 5765685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350