JP5765440B2 - スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス - Google Patents

スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス Download PDF

Info

Publication number
JP5765440B2
JP5765440B2 JP2013551650A JP2013551650A JP5765440B2 JP 5765440 B2 JP5765440 B2 JP 5765440B2 JP 2013551650 A JP2013551650 A JP 2013551650A JP 2013551650 A JP2013551650 A JP 2013551650A JP 5765440 B2 JP5765440 B2 JP 5765440B2
Authority
JP
Japan
Prior art keywords
spin
film
silicon channel
channel layer
ferromagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013551650A
Other languages
English (en)
Other versions
JPWO2013099740A1 (ja
Inventor
智生 佐々木
智生 佐々木
勇人 小池
勇人 小池
亨 及川
亨 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013551650A priority Critical patent/JP5765440B2/ja
Publication of JPWO2013099740A1 publication Critical patent/JPWO2013099740A1/ja
Application granted granted Critical
Publication of JP5765440B2 publication Critical patent/JP5765440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、スピン注入電極構造、スピン伝導素子及びスピン伝導デバイスに関する。
近年、半導体からなるチャンネルにスピンを蓄積する技術が知られている。半導体からなるチャンネルにおけるスピン拡散長は、金属からなるチャンネルにおけるスピン拡散長よりも格段に長い。例えば下記非特許文献1〜5には、シリコンにスピンを注入する技術が記載されている。
Tomoyuki Sasaki et al., Applied PhysicsExpress 2, The Japan Society of Applied Physics, 053003-1, (2009) O. M. J. van't Erve et al., APPLIED PHYSICSLETTERS 91, 212109-1, (2007) Y. Ando et al., APPLIED PHYSICS LETTERS94, 182105-1, (2009) SarojP.Dash et al., nature, vol.462, 491-494 T. Suzuki et al., Applied Physics Express4, 023003-1, (2011)
ところで、シリコンにおけるスピンの注入・伝導・検出の応用のためには、室温での十分な出力特性を得ることが望まれている。上記非特許文献1〜3では、シリコンにおけるスピンの注入・伝導・検出が報告されているものの、いずれも150K以下の低温での事象である。上記非特許文献4では、300Kでのシリコンにおけるスピンの蓄積を観測するものの、室温でのシリコンにおけるスピンの伝導現象は観測されておらず、幅広い応用が期待できないのが現状である。非特許文献5では、シリコンにおける室温スピン伝導が観測されているが、高特性を得るためには、室温におけるスピンの効率的な注入を実現することが望まれている。
本発明は、上記課題の解決のためになされたものであり、室温でのシリコンチャンネル層におけるスピンの効果的な注入を可能とするスピン注入電極構造、スピン伝導素子およびスピン伝導デバイスを提供することを目的とする。
上記の課題を解決するため、本発明のスピン注入電極構造は、シリコンチャンネル層と、シリコンチャンネル層上に設けられた非磁性スピネル膜と、非磁性スピネル膜上に設けられた強磁性層とを備える。非磁性スピネル膜には、シリコンチャンネル層および強磁性層の両方と格子整合している格子整合部分が部分的に存在している。
このスピン注入電極構造では、非磁性スピネル膜はシリコンチャンネル層と強磁性層との間に設けられている。この非磁性スピネル膜は、シリコンチャンネル層および強磁性層の両方と格子整合している格子整合部分を部分的に有する。さらに、この“部分的”とは、シリコンチャンネル層上にエピタキシャル成長する非磁性スピネル膜のシリコンチャンネル層に接するドメインの幅は10nm以下となることを意味する。また、この“ドメインの幅”とは、図4(b)のX1の距離を指す。このドメインの幅は断面TEMなどによって求めることができる。スピン注入電極構造がこのような結晶形態であることにより、室温でのシリコンチャンネル層におけるスピンの効率的な注入が可能となる。これは、シリコンチャンネル層と非磁性スピネル膜の間の格子のミスマッチの影響を受けにくいことが原因であると考えられる。また、スピン注入用電流を格子整合部分に狭窄させることで、スピンの注入効率が向上されることに起因すると考えられる。
また非磁性スピネル膜の膜厚は、0.6nm以上2.0nm以下であることが好適である。非磁性スピネル膜の膜厚が2.0nm以下である場合、得られるスピン出力に対して界面抵抗率を低くしてノイズを抑えることができるので、スピンの注入を好適にできる。逆に、2.0nmを超えた場合に界面抵抗は1MΩ・μmとなり、高出力を得るための電流を十分に流せなくなる。また、非磁性スピネル膜の膜厚が0.6nm以上である場合、シリコンチャンネル層上に均一に成膜された非磁性スピネル膜を用いることができる。非磁性スピネル膜の膜厚が0.6nm以下の場合にはトンネル膜として機能せず、シリコンチャンネル層へのスピンの注入が困難になる。
また、格子整合部分とシリコンチャンネル層との界面のドメインの幅X1は、格子整合部分と強磁性層との界面のドメインの幅X2より狭いことが好適である。このような関係により、スピン注入用電流を格子整合部分により狭窄でき、スピン注入効率をよりいっそう向上できる。
また、強磁性層の結晶構造は、体心立方格子構造(BCC)であることが好適である。この場合、非磁性スピネル膜上に強磁性層を部分的にエピタキシャル成長させることができる。
また、強磁性層は、CoおよびFeからなる群から選択される金属、前記群の元素を1以上含む合金、又は前記群から選択される1以上の元素とBとを含む化合物であることが好適である。これらの材料はスピン分極率の大きい強磁性材料であるため、スピンの注入電極としての機能を好適に実現することが可能である。
また、強磁性層上に形成された反強磁性層を更に備え、反強磁性層は、強磁性層の磁化の向きを固定することが好適である。反強磁性層が強磁性層と交換結合することにより、強磁性層の磁化方向に一方向異方性を付与することが可能となる。この場合、反強磁性層を設けない場合よりも、高い保磁力を一方向に有する強磁性層が得られる。
また、本発明に係るスピン伝導素子は、上述のいずれかのスピン注入電極構造をシリコンチャンネル層の第一部分上に設け、第一非磁性スピネル膜、第一強磁性層とし、更に、シリコンチャンネル層の第二部分上に設けられた第二非磁性スピネル膜と、第二非磁性スピネル膜上に設けられた第二強磁性層と、を備え、第二非磁性スピネル膜には、シリコンチャンネル層および第二強磁性層の両方と格子整合している第二格子整合部分が部分的に存在していることが好ましい。これにより、スピンの相互作用が第二格子整合部分に狭窄して行われるので、スピンの検出効率も上がる。第二非磁性スピネル膜は、第一非磁性スピネル膜と同じ構成であることが好ましく、第二強磁性層は、第一強磁性層と同じ構成であることが好ましい。
また、第一強磁性層および第二強磁性層は、形状異方性によって保磁力差がつけられていることが好適である。この場合、保磁力差をつけるための反強磁性層を省略することができる。
一般に、シリコンチャンネル層には、導電性を付与するためのイオンが打ち込まれる。シリコンチャンネル層の表面は、このイオンの打ち込みに起因するダメージが形成されるおそれがある。そこで、シリコンチャンネル層は、第一部分と第二部分との間に窪みを有し、窪みの深さは10nm以上であることが好適である。この場合、表面ダメージの抑制されたシリコンチャンネル層を用いることができる。
また、スピン伝導デバイスは、上述のスピン注入電極構造を有することが好適であり、室温でのシリコンチャンネル層におけるスピンの効果的な注入を可能とするスピン伝導デバイスを提供できる。
本発明によれば、室温でのシリコンチャンネル層におけるスピンの効果的な注入を可能とするスピン注入電極構造、スピン伝導素子およびスピン伝導デバイスを提供できる。
図1は、本実施形態に係るスピン伝導素子の斜視図である。 図2(a)は、本実施形態に係るスピン伝導素子の上面図である。図2(b)は、図2(a)に示す領域Bの拡大図である。 図3は、図1のIII−III線に沿った断面図である。 図4(a)は、第一強磁性層14A及び第二強磁性層14Bの上面図である。図4(b)は、図4(a)のIVB−IVB線に沿ったスピン注入電極構造の結晶形態を示す断面図である。 図5は、本実施形態に係るスピン注入電極構造の結晶形態によるスピン注入を示す模式図である。 図6は、実施例1で作製されたスピン伝導素子の上面写真図である。 図7は、Fe/MgAl24/Siの断面TEM像の結果である。 図8は、NL測定法における印加磁場とスピン出力の関係を示すグラフである。 図9は、NL−Hanle測定法における印加磁場とスピン出力の関係を示すグラフである。 図10は、ドメイン幅(X1)とスピン出力の関係との関係を示すグラフである。
以下、図面を参照しながら、本発明に係るスピン伝導素子の好適な実施形態について詳細に説明する。図中には、必要に応じてXYZ直交座標軸系が示されている。図1は、本実施形態に係るスピン伝導素子の斜視図である。図2(a)は、本実施形態に係るスピン伝導素子の上面図である。図2(b)は、図2(a)に示す領域Bの拡大図である。図3は、図1のIII-III線に沿った断面図である。
図3に示すように、スピン伝導素子1は、基板10と、酸化珪素膜11と、シリコンチャンネル層12と、第一非磁性スピネル膜13Aと、第二非磁性スピネル膜13Bと、第一強磁性層14Aと、第二強磁性層14Bと、第一参照電極15Aと、第二参照電極15Bと、酸化膜7aと、酸化膜7bと、を備える。シリコンチャンネル層12と、第一非磁性スピネル膜13Aと、第一強磁性層14Aとが、スピン注入電極構造IEを構成している。
基板10、酸化珪素膜11、およびシリコンチャンネル層12として、例えばSOI(Silicon On Insulator)基板を用いることができる。基板10はシリコン基板であり、酸化珪素膜11は基板10上に設けられている。酸化珪素膜11の膜厚は例えば200nmである。
シリコンチャンネル層12は、スピンが伝導する層として機能する。シリコンチャンネル層12の上面は例えば(100)面である。シリコンチャンネル層12は、例えばZ軸方向(厚み方向)から見てX軸を長軸方向とする矩形状を有している。シリコンチャンネル層12はシリコンからなり、シリコンチャンネル層12には必要に応じて一導電性を付与するための不純物イオンが添加されている。イオン濃度は、例えば5.0×1019cm−3である。シリコンチャンネル層12の膜厚は例えば100nmである。あるいは、第一非磁性スピネル膜13Aまたは第二非磁性スピネル膜13Bと、シリコンチャンネル層12との界面におけるショットキー障壁を調整できるように、当該界面からシリコンチャンネル層12における10nmの深さにイオン濃度のピークがあるような構造を有するシリコンチャンネル層12でもよい。また、シリコンチャンネル層12のイオン濃度が低い場合、酸化珪素膜11に電圧を印加し、シリコンチャンネル層12にキャリアを誘起させるなどの手法も考えられる。
図3に示すように、シリコンチャンネル層12は側面に傾斜部を有しており、その傾斜角θは50度から60度である。この傾斜角θとは、シリコンチャンネル層12の底部と側面のなす角度である。なお、シリコンチャンネル層12はウェットエッチングにより形成することができる。
図3に示すように、シリコンチャンネル層12は、第一凸部(第一部分)12A、第二凸部(第二部分)12B、第三凸部(第三部分)12C、第四凸部(第四部分)12D、および主部12Eを含む。第一凸部12A、第二凸部12B、第三凸部12C、および第四凸部12Dは、主部12Eから突出するように延在する部分であり、この順に所定軸(図3に示す例ではX軸)方向に所定の間隔を置いて配列している。
第一凸部12A、第二凸部12B、第三凸部12C、および第四凸部12Dの膜厚(図3に示す例ではZ軸方向の長さ)H1は、例えば20nmである。主部12Eの膜厚(図3に示す例ではZ軸方向の長さ)H2は、例えば80nmである。第一凸部12Aと第三凸部12Cとの間の距離L1は、例えば100μm以下である。第一凸部12AのX軸方向の長さの中央部と、第二凸部12BのX軸方向の長さの中央部との間の距離dは、スピン拡散長以下であることが好ましい。室温(300K)でのシリコンチャンネル層12におけるスピン拡散長は例えば0.8μmである。第一強磁性層14Aから第一凸部12Aに注入されたスピン、あるいは第二強磁性層14Bから第二凸部12Bに注入されたスピンは、主部12Eにおける第一凸部12Aと第二凸部12Bとの間の領域を拡散・伝導する。
非磁性スピネル膜材料としては、例えばマグネシウム、アルミニウム、酸素、亜鉛のいずれかを含んだスピネル構造の材料が挙げられる。代表的な例としては、MgAlやZnAlなどが挙げられる。
第一非磁性スピネル膜13Aおよび第二非磁性スピネル膜13Bは、強磁性体(第一強磁性層14Aおよび第二強磁性層14B)のスピン分極と、シリコンチャンネル層12のスピン分極とを効率的に接続するためのトンネル絶縁膜として機能する。第一非磁性スピネル膜13Aは、シリコンチャンネル層12の第一部分である第一凸部12A上に設けられている。第二非磁性スピネル膜13Bは、シリコンチャンネル層12の第二部分である第二凸部12B上に設けられている。第一非磁性スピネル膜13Aおよび第二非磁性スピネル膜13Bは、シリコンチャンネル層12の例えば(100)面上に結晶成長されたものである。これらの第一非磁性スピネル膜13Aまたは第二非磁性スピネル膜13Bが設けられていることにより、第一強磁性層14Aまたは第二強磁性層14Bからシリコンチャンネル層12へスピン偏極した電子を多く注入することが可能となり、スピン伝導素子1の電位出力を高めることが可能となる。
第一非磁性スピネル膜13Aおよび第二非磁性スピネル膜13Bの膜厚は2.0nm以下であることが好ましい。この場合、得られるスピン出力に対して界面抵抗率を100kΩμm以下に低くしてノイズを抑えることができるので、スピンの注入や出力を好適に行える。また、第一非磁性スピネル膜13Aおよび第二非磁性スピネル膜13Bの膜厚は、0.6nm以上であることが好適であり、この場合、シリコンチャンネル層12上に均一に成膜された第一非磁性スピネル膜13Aおよび第二非磁性スピネル膜13Bを用いることができる。
第一強磁性層14Aおよび第二強磁性層14Bの一方は、シリコンチャンネル層12にスピンを注入するための電極として機能し、他方は、シリコンチャンネル層12内のスピンを検出するための電極として機能する。第一強磁性層14Aは、第一非磁性スピネル膜13A上に設けられている。第二強磁性層14Bは、第二非磁性スピネル膜13B上に設けられている。
第一強磁性層14Aおよび第二強磁性層14Bは強磁性材料からなる。第一強磁性層14Aおよび第二強磁性層14Bの材料の一例として、CoおよびFeからなる群から選択される金属、前記群の元素を1以上含む合金、又は、前記群から選択される1以上の元素とBとからなる化合物が挙げられる。第一強磁性層14Aおよび第二強磁性層14Bの結晶構造は、体心立方格子構造であることが好適である。これにより、第一非磁性スピネル膜上に第一強磁性層を部分的にエピタキシャル成長させることができるとともに、第二非磁性スピネル膜上に第二強磁性層を部分的にエピタキシャル成長させることができる。
図1に示す例では、第一強磁性層14Aおよび第二強磁性層14Bは、Y軸方向を長軸とした直方体形状を有している。第一強磁性層14Aおよび第二強磁性層14Bの形状異方性によって、第一強磁性層14Aおよび第二強磁性層14Bとは保磁力差が付けられていることが好適である。第一強磁性層14Aの幅(X軸方向の長さ)は、例えば350nm程度となっている。第二強磁性層14Bの幅(X軸方向の長さ)は、例えば2μm程度となっている。図1に示す例では、第一強磁性層14Aの保磁力は、第二強磁性層14Bの保磁力よりも大きくなっている。
第一参照電極15Aおよび第二参照電極15Bは、シリコンチャンネル層12に検出用電流を流すための電極としての機能と、スピンによる出力を読み取るための電極としての機能を有する。第一参照電極15Aは、シリコンチャンネル層12の第三凸部12C上に設けられている。第二参照電極15Bは、シリコンチャンネル層12の第四凸部12D上に設けられている。第一参照電極15A及び第二参照電極15Bは、導電性材料からなり、例えばAlなどのSiに対して低抵抗な非磁性金属からなる。
酸化膜7aは、シリコンチャンネル層12の側面に形成されている。また、酸化膜7bは、シリコンチャンネル層12、酸化膜7a、第一非磁性スピネル膜13A、第二非磁性スピネル膜13B、第一強磁性層14A、第二強磁性層14B、第一参照電極15A、及び第二参照電極15Bの側面上に形成されている。また、シリコンチャンネル層12の上面のうち、第一強磁性層14A、第二強磁性層14B、第一参照電極15A、および第二参照電極15Bの設けられていない主部12E上には、酸化膜7bが形成されている。酸化膜7bは、第一非磁性スピネル膜13Aと第二非磁性スピネル膜13Bとの間において、シリコンチャンネル層12の主部12E上に設けられている。酸化膜7bは、シリコンチャンネル層12、第一非磁性スピネル膜13A、第二非磁性スピネル膜13B、第一強磁性層14A、第二強磁性層14B、第一参照電極15A、および第二参照電極15Bの保護膜として機能し、これらの層の劣化を抑制する。酸化膜7bは、例えば酸化珪素膜である。
図1に示すように、第一参照電極15A上及び酸化膜7b(シリコンチャンネル層12の傾斜した側面)上に、配線18Aが設けられている。同様に、第一強磁性層14A上及び酸化膜7b上に、配線18Bが設けられている。第二強磁性層14B上及び酸化膜7b上に、配線18Cが設けられている。第二参照電極15B上及び酸化膜7b上に、配線18Dが設けられている。配線18A〜18Dは、Cuなどの導電性材料からなる。酸化膜7b上に配線を設けることにより、この配線によってシリコンチャンネル層12内を伝導するスピンが吸収されることを抑制できる。また、酸化膜7b上に配線を設けることにより、配線からシリコンチャンネル層12へ電流が流れることを抑制でき、スピン注入効率を向上できる。また、配線18A〜18Dのそれぞれの端部には、測定用の電極パッドE1〜E4が設けられている。配線18A〜18Dの端部及び測定用の電極パッドE1〜E4は、酸化珪素膜11上に形成されている。電極パッドE1〜E4は、Auなどの導電性材料からなる。
図4(a)は、第一強磁性層14A及び第二強磁性層14Bの上面図である。図4(b)は、図4(a)のIVB−IVB線に沿ったスピン注入電極構造の結晶形態を示す断面図である。スピン注入電極構造IEでは、シリコンチャンネル層12の例えば(100)面上に、第一非磁性スピネル膜13A(または第二非磁性スピネル膜13B)と、第一強磁性層14A(または第二強磁性層14B)とが積層された構造となっている。第一非磁性スピネル膜13Aには、シリコンチャンネル層12および第一強磁性層14Aの両方と格子整合している部分(第一格子整合部分)Pが部分的に存在している。この「格子整合している部分Pが部分的に存在している」とは、第一非磁性スピネル膜13Aの少なくとも一部には、シリコンチャンネル層12および第一強磁性層14Aの両方と格子整合していない部分が含まれていることを表す。より具体的には、第一非磁性スピネル膜13Aには、シリコンチャンネル層12の第一凸部12Aおよび第一強磁性層14Aの両方と格子整合している部分(第一格子整合部分)Pと、シリコンチャンネル層12の第一凸部12Aおよび第一強磁性層14Aの両方と格子整合していない部分(第一非格子整合部分)Nとが混在している。第一非格子整合部分Nは、第一非磁性スピネル膜13Aの非晶質(アモルファス)部分、あるいは第一格子整合部分Pの面内の結晶方位と45°ずれた結晶方位を有する結晶部分、あるいは、結晶方位が全くずれた方位の結晶質の層が非晶質層上に存在する部分であると考えられる。
同様に、第二非磁性スピネル膜13Bには、シリコンチャンネル層12および第二強磁性層14Bの両方と格子整合している部分(第二格子整合部分)Pが部分的に存在している。より具体的には、第二非磁性スピネル膜13Bには、シリコンチャンネル層12の第二凸部12Bおよび第二強磁性層14Bの両方と格子整合している部分(第二格子整合部分)Pと、シリコンチャンネル層12の第一凸部12Aおよび第二強磁性層14Bの両方と格子整合していない部分(第二非格子整合部分)Nとが混在している。第二非格子整合部分Nは、第二非磁性スピネル膜13Bの非晶質(アモルファス)部分、あるいは第二格子整合部分Pの面内の結晶方位と45°ずれた結晶方位を有する結晶部分、あるいは、結晶方位が全くずれた方位の結晶質の層が非晶質層上に存在する部分であると考えられる。
また、シリコンチャンネル層12とシリコンチャンネル層12上にエピタキシャル成長した第一非磁性スピネル膜13Aが互いに接する界面のドメインの幅X1は0.54nm以上10nm以下であることが好適である。このような場合、界面のスピン分極率を高くすることができる。シリコンチャンネル層12と第一非磁性スピネル膜13Aが互いに接する面において、このエピタキシャルしている面に結晶額的な欠陥が導入されにくい。なお、上記界面のドメインの幅X1が0.54nm未満の場合はシリコンの格子定数以下の領域であり、一般に格子定数以下のエピタキシャル成長は定義できない。
「格子整合している」とは、隣接する2つの層の界面において結晶格子の連続性が保たれている状態を表す。厳密には、連続性は保たれているものの、隣接する2つの層の界面付近では隣接する2つの層の結晶格子が歪み、それぞれの層が安定な結晶格子を保てる範囲で隣接する層の結晶格子に合わせて歪む状態を表す。また、「格子整合していない」とは、隣接する2つの層の界面において結晶格子が不連続である状態を表し、例えば、隣接する2つの層の界面において、アモルファス層による格子緩衝層が形成された状態や、方位の異なる結晶が接合して結晶粒界が形成された状態、あるいは、ドメインとしてはエピタキシャル成長しているが界面にデフェクトなどの連続性が乱された状態を表す。
図4(b)に示すように、シリコンチャンネル層12上における第一非磁性スピネル膜13A(または第二非磁性スピネル膜13B)の結晶成長は、シリコンチャンネル層12の最表面の結晶を種にしてなされる。具体的には、図4(b)における左側の第一格子整合部分(または第二格子整合部分)Pで示す例では、成膜方向に棒状にエピタキシャル成長した膜となっている。この場合、シリコンチャンネル層12の第一凸部12A(または第二凸部12B)と、第一非磁性スピネル膜13A(または第二非磁性スピネル膜13B)との界面における幅X1は、第一強磁性層14A(または第二強磁性層14B)と、第一非磁性スピネル膜13A(または第二非磁性スピネル膜13B)との界面における幅X2と同程度となっている。エピタキシャル成長しているか否かは異なる層の界面において連続性の有無で決定することが出来る。
あるいは、図4(b)における右側の第一格子整合部分(または第二格子整合部分)Pで示す例では、結晶成長後期の方がより大きな結晶化領域となるようにエピタキシャル成長した膜である。この場合、第一非磁性スピネル膜13A(または第二非磁性スピネル膜13B)と、第一強磁性層14A(または第二強磁性層14B)との界面における幅X2は、第一非磁性スピネル膜13A(または第二非磁性スピネル膜13B)と、シリコンチャンネル層12の第一凸部12A(または第二凸部12B)との界面における幅X1より大きくなっている。また、第一格子整合部分(または第二格子整合部分)Pとシリコンチャンネル層12の第一凸部12A(または第二凸部12B)との界面のドメインの幅X1は、第一格子整合部分(または第二格子整合部分)Pと第一強磁性層14A(または第二強磁性層14B)との界面のドメインの幅X2以下である。このようなドメインの幅の関係により、スピン注入用電流を第一格子整合部分(または第二格子整合部分)Pに、よりいっそう狭窄でき、スピン注入効率をよりいっそう向上できる。
図5は、本実施形態に係るスピン注入電極構造IEの結晶形態におけるスピン注入を示す模式図である。上述したように、第一非磁性スピネル膜13A(または第二非磁性スピネル膜13B)において、第一格子整合部分(または第二格子整合部分)Pと第一非格子整合部分(または第二非格子整合部分)Nとが混在している。このため、スピン注入用電流は、第一強磁性層14Aから第一非磁性スピネル膜13Aを介してシリコンチャンネル層12へ流れ、第一格子整合部分(または第二格子整合部分)Pでは第一非格子整合部分(または第二非格子整合部分)Nに比べて結晶格子の乱れが少ないため低抵抗になり、高いスピン分極率を持った電流が狭窄されると考えられる。これにより、スピンの注入効率が向上されると考えられる。また、第二非磁性スピネル膜13Bを介して第二強磁性層14Bと第二凸部12Bとの間で、スピンの伝導効率が良い第二格子整合部分Pが支配的になる。これにより、スピンの検出効率が向上されると考えられる。従って、スピン注入電極構造IEあるいはスピン伝導素子1がこのような結晶形態であることにより、室温でのシリコンチャンネル層におけるスピンの効果的な注入が可能となる。
なお、シリコンチャンネル層へのスピン注入で効果的な手法として、シリコンチャンネル層上に非磁性スピネル膜を全面的にエピタキシャル成長させ、コヒーレントなトンネル電流を流すことによって、強磁性層からシリコンチャンネル層へスピンを注入する方法が考えられる。しかしながら、シリコンチャンネル層上に非磁性スピネル膜が全面的にエピタキシャル成長した例はない。
以下、本実施形態に係るスピン伝導素子1のNL(非局所)測定法を用いる動作の一例について説明する。NL測定法では、図3に示すように、スピン伝導素子1は例えばY軸方向の外部磁場B1を検出する。第一強磁性層14Aの磁化方向G1(Y軸方向)を第二強磁性層14Bの磁化方向G2(Y軸方向)と同一方向に固定する。また、図1に示すように、電極パッドE1及びE3を交流電流源70に接続することにより、第一強磁性層14Aに検出用電流を流す。強磁性体である第一強磁性層14Aから、第一非磁性スピネル膜13Aを介して、非磁性体のシリコンチャンネル層12へ検出用電流が流れることにより、第一強磁性層14Aの磁化の向きG1に対応するスピンを有する電子がシリコンチャンネル層12へ注入される。注入されたスピンは第二強磁性層14B側へ拡散していく。このように、シリコンチャンネル層12に流れる電流及びスピン流が、主に所定の軸(X軸)方向に流れる構造とすることができる。そして、外部磁場B1によって変化される第一強磁性層14Aの磁化の向き、すなわち電子のスピンと、シリコンチャンネル層12の第二強磁性層14Bと接する部分の電子のスピンとの相互作用により、シリコンチャンネル層12と第二強磁性層14Bの間において出力が発生する。この出力は、電極パッドE2及びE4に接続した出力測定器80により検出する。
次に、本実施形態に係るスピン伝導素子1のNL−Hanle測定法を用いる動作の一例を説明する。NL−Hanle測定法ではHanle効果を利用する。Hanle効果とは、電流によって強磁性電極からチャンネルに注入されたスピンが他の強磁性電極に向かって拡散・伝導する際に、スピンの向きと垂直な方向から外部磁場が印加されたときに、ラーモア歳差を起こす現象である。NL−Hanle測定法では、図3に示すように、スピン伝導素子1は例えばZ軸方向の外部磁場B2を検出する。第一強磁性層14Aの磁化方向G1(Y軸方向)は、第二強磁性層14Bの磁化方向G2(Y軸方向)と同一方向に固定する。そして、第一強磁性層14Aおよび第一参照電極15Aを交流電流源70に接続することにより、第一強磁性層14Aにスピンの検出用電流を流すことができる。強磁性体である第一強磁性層14Aから第一非磁性スピネル膜13Aを介して、非磁性体のシリコンチャンネル層12へ電流が流れることにより、第一強磁性層14Aの磁化の向きG1に対応する向きのスピンを有する電子がシリコンチャンネル層12の第一凸部12Aへ注入される。第一凸部12Aに注入されたスピンは、主部12Eを通って第二強磁性層14B側へ拡散していく。このように、シリコンチャンネル層12に流れる電流およびスピン流が主にX軸方向に流れる構造となる。
ここで、シリコンチャンネル層12に外部磁場B2を印加しないとき、すなわち外部磁場がゼロのとき、シリコンチャンネル層12のうち第一強磁性層14Aと第二強磁性層14Bとの間の領域を拡散するスピンの向きは回転しない。よって、予め設定された第二強磁性層14Bの磁化の向きG2と同一方向のスピンが、シリコンチャンネル層12における第二強磁性層14B側の領域に拡散してくることとなる。従って、外部磁場がゼロのとき、出力(例えば抵抗出力やスピン出力)は極値となる。なお、電流や磁化の向きで極大値または極小値をとりうる。出力は、第二強磁性層14Bおよび第二参照電極15Bに接続した電圧測定器などの出力測定器80により評価できる。
対して、シリコンチャンネル層12に外部磁場B2を印加する場合を考える。外部磁場B2は、第一強磁性層14Aの磁化方向G1(図3の例ではY軸方向)および第二強磁性層14Bの磁化方向G2(図3の例ではY軸方向)に対して垂直な方向(図3の例ではZ軸方向)から印加する。外部磁場B2を印加すると、シリコンチャンネル層12内を拡散・伝導するスピンの向きは、外部磁場B2の軸方向(図3の例ではZ軸方向)を中心として回転する(いわゆるHanle効果)。シリコンチャンネル層12における第二強磁性層14B側の領域まで拡散してきたときのこのスピンの回転の向きと、予め設定された第二強磁性層14Bの磁化の向きG2、すなわちスピンの向きと、の相対角により、シリコンチャンネル層12と第二強磁性層14Bの界面の出力(例えば抵抗出力やスピン出力)が決定される。外部磁場B2を印加する場合、シリコンチャンネル層12内を拡散するスピンの向きは回転するので、第二強磁性層14Bの磁化の向きと向きが揃わない。よって、出力は、外部磁場がゼロのときに極大値をとる場合、外部磁場B2を印加するときには極大値以下となる。また、出力は、外部磁場がゼロのときに極小値をとる場合、外部磁場B2を印加するときには極小値以上となる。
従って、NL−Hanle測定法では、外部磁場がゼロのときに出力のピークが現われ、外部磁場B2を増加または減少させると出力が減少していく。つまり、外部磁場B2の有無によって出力が変化するので、本実施形態に係るスピン伝導素子1は、例えば磁気センサーとして使用できる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。シリコンチャンネル層12には、導電性を付与するためのイオンが打ち込まれる。このイオン打ち込みに起因して、シリコンチャンネル層12の表面にはダメージが残る。そこで、シリコンチャンネル層12の表面から底部に向かってミリングすることが好ましく、シリコンチャンネル層は、第一部分と第二部分との間に窪みを有し、窪みの深さは10nm以上であることが好ましい。この場合、表面ダメージの抑制されたシリコンチャンネル層12を得ることができる。窪みの深さが10nm未満の場合は、シリコンチャンネル層12の表面にはダメージ層が残り、スピン伝導を阻害する要素となる。また、スピンを注入する電極においてスピンを電流で注入した際に生じる電場がスピンを検出する電極に電場を与え、ノイズやバックグラウンドとなり、デバイスとしての応用上の問題となる。窪みの深さが10nm以上の場合は、このような効果が軽減される。
また、第二強磁性層14Bの磁化方向は、第二強磁性層14B上に設けられた反強磁性層によって、固定されていてもよい。この場合、反強磁性層を設けない場合よりも、高い保磁力を一方向に有する第二強磁性層14Bが得られる。また、第二強磁性層14Bの磁化方向を固定する磁場は、評価対象である外部磁場B1、B2よりも大きいことが好ましい。これにより、安定して外部磁場B1、B2を検出することができる。また、NL−Hanle測定法では、第一強磁性層14Aおよび第二強磁性層14Bは、反強磁性層によって同一の方向に同程度の保磁力をもっていることが好ましい。同一の方向に同程度の保持力を持つことにより、この保持力以下の外部磁場で第一強磁性層14Aおよび第二強磁性層14Bの磁化の向きが変化することがなく、ノイズの少ない信号を得ることが出来る。
また、上述のスピン伝導素子1を複数備えた磁気検出装置とすることができる。例えば、上述のスピン伝導素子1を複数並列あるいは複数積層して、磁気検出装置とすることができる。この場合、各スピン伝導素子1の出力を合算することができる。このような磁気検出装置は、例えば癌細胞などを検知する生体センサーなどに適用できる。
また、上述のスピン注入電極構造IEやスピン伝導素子1は、例えば磁気ヘッド、磁気抵抗メモリ(MRAM)、論理回路、核スピンメモリ、量子コンピュータなどの種々のスピン伝導デバイスに用いることができる。
また、スピン検出部(第二強磁性層14B、第二非磁性スピネル膜13B、およびシリコンチャンネル層12の第二凸部12B)の構成は、上記実施形態に限定されず、例えば電流を流すことによってスピンを検出するものでもよい。
以下、実施例を説明するが、本発明は以下の実施例に限定されない。また、上記はシリコンチャンネル層を例に出したが、シリコンをゲルマニウムに置き換えた例でも定量的に異なる結果が得られるものの、定性的にはほぼ同様な結果が得られ、材料もシリコンに限定されるものではない。
(実施例1)
まず、基板、絶縁膜、及びシリコン膜からなるSOI基板を準備した。基板にはシリコン基板、絶縁膜には200nmの酸化珪素層を用い、シリコン膜は100nmであった。シリコン膜の電子濃度を調整するためにリンイオンの打ち込みを行った。その後、900℃のアニールにより不純物を拡散させて、シリコン膜の電子濃度の調整を行った。この際、シリコン膜全体の平均電子濃度が5.0×1019cm−3となるようにした。
次いで、RCA洗浄を用いて、SOI基板の表面の付着物、有機物、及び自然酸化膜を除去した。その後、HF洗浄液を用いてSOI基板の表面を水素で終端させた。続いて、SOI基板を分子線エピタキシー(MBE)装置に搬入した。ベース真空度(積層処理を実際に施す前の装置内の真空度)を2.0×10−9Torr以下とした。SOI基板の加熱によるフラッシング処理を行った。これにより、シリコン膜表面の水素を離脱させ、清浄表面を形成した。
続いて、MBE法を用いて、シリコン膜上に非磁性スピネル膜であるMgAl2O4、鉄膜、及びチタン膜をこの順に成膜し、積層体を得た。但し、MgAl2O4の組成比は作成条件によって異なるため、マグネシウム、アルミ及び酸素を含みスピネル構造を持つ膜を形成した。この膜が形成できていることは、XRD、EDS、EELSあるいは断面TEMなどの評価によって特定できる。成膜時における真空度は5×10−8Torr以下であった。チタン膜は、鉄膜の酸化による特性劣化を抑制するためのキャップ層である。
次いで、積層体の表面の洗浄を行った後、フォトリソグラフィ法およびリフトオフにより、Taのアライメントマークを基板に形成した。続いて、マスクを用いて、シリコン膜を異方性ウェットエッチングによりパターニングした。これにより、側面に傾斜部を有するシリコンチャンネル層12を得た。この際、シリコンチャンネル層12のサイズは、23μm×300μmとなった。また、得られたシリコンチャンネル層12の側面を酸化させて、酸化珪素膜(酸化膜7a)を形成した。
次いで、フォトリソグラフィ法を用いて、鉄膜をパターニングすることにより、第一強磁性層14Aおよび第二強磁性層14Bを形成した。シリコンチャンネル層12と、第一強磁性層14Aおよび第二強磁性層14Bとの間以外に位置する酸化膜とマグネシウム膜を除去した。これにより、第一非磁性スピネル膜13Aおよび第二非磁性スピネル膜13Bを得た。露出したシリコンチャンネル層12の一端側と他端側に、Al膜を形成し、第一参照電極15Aおよび第二参照電極15Bをそれぞれ得た。
更に、イオンミリングおよびエッチングを用いて、シリコンチャンネル層12の表面のうち、第一強磁性層14A、第二強磁性層14B、第一参照電極15Aおよび第二参照電極15Bの形成されていない部分において、シリコンチャンネル層12の表面から20nmの深さまでシリコンチャンネル層12を掘り込んだ。これにより、シリコンチャンネル層12は、第一凸部12A、第二凸部12B、第三凸部12C、第四凸部12D、および主部12Eを含む構造となった。第一凸部12A、第二凸部12B、第三凸部12C、および第四凸部12Dは、この順にX軸方向に所定の間隔を置いて配列され、主部12Eから突出するように延在する部分である。第一凸部12A、第二凸部12B、第三凸部12C、および第四凸部12Dの膜厚H1は、10nmであった。このような構造により、シリコンチャンネル層12となるシリコン膜に、導電性を付与するイオンの打ち込みの際に形成された表面ダメージが除去された。
さらに、酸化膜7a、第一非磁性スピネル膜13A、第二非磁性スピネル膜13B、第一強磁性層14A、第二強磁性層14B、第一参照電極15Aおよび第二参照電極15Bの側面上と、シリコンチャンネル層12の上面のうち、第一強磁性層14A、第二強磁性層14B、第一参照電極15Aおよび第二参照電極15Bの形成されていない主部12E上とに、酸化珪素膜(酸化膜7b)を形成した。
次に、第一強磁性層14A、第二強磁性層14B、第一参照電極15Aおよび第二参照電極15B上に配線18A〜18Dをそれぞれ形成した。配線18A〜18Dとして、Ta(厚さ10nm)、Cu(厚さ50nm)、及びTa(厚さ10nm)の積層構造を用いた。さらに、各配線18A〜18Dの端部にそれぞれ電極パッドE1〜E4を形成した。電極パッドE1〜E4として、Cr(厚さ50nm)とAu(厚さ150nm)の積層構造を用いた。こうして、図1〜3に示すスピン伝導素子1と同様の構成を有する実施例1のスピン伝導素子を作成した。図6に、実施例1で作製したスピン伝導素子の上面写真図を示す。
(断面TEM像による測定の結果)
上述したシリコン膜、非磁性スピネル膜、および鉄膜の結晶構造の断面TEM測定結果の一例を図7に示す。図7の実線は各層の境界を表し、点線は非磁性スピネル膜内でのドメインの境界を表している。なお、ドメインの境界が不明瞭な部分は記載していない。
すなわち、図7の実線及び点線で囲まれた領域がシリコンチャンネル層上にエピタキシャル成長した非磁性スピネル層である。作成された素子において図7のような断面TEM像を測定することによりドメインの幅X1、X2を測定した。
(NL測定の結果)
NL測定法では、実施例1で作製したスピン伝導素子において、第一強磁性層14Aの磁化方向G1および第二強磁性層14Bの磁化方向G2を外部磁場B1の磁化方向と同一方向(図3に示すY軸方向)に固定した。このスピン伝導素子に対して、第一強磁性層14Aおよび第二強磁性層14Bの磁化方向と平行な方向(Y軸方向)から外部磁場B1を印加した。交流電流源70からの検出用電流を第一強磁性層14Aへ流すことにより、第一強磁性層14Aからシリコンチャンネル層12へスピンを注入した。そして、外部磁場B1による磁化変化に基づく出力を出力測定器80により測定した。この際、測定はいずれも室温にて行った。
図8は、NL測定法における印加磁場とスピン出力の関係を示すグラフである。図8のF1は、外部磁場B1をマイナス側からプラス側に変化させた場合を示し、図8のF2は、外部磁場B1をプラス側からマイナス側に変化させた場合を示す。図8のF1及びF2に示されるように、スピン伝導素子では、約25μVのスピン出力であった。
(NL−Hanle測定の結果)
NL−Hanle測定法では、実施例1で作製したスピン伝導素子において、印加する外部磁場B2の方向(図3に示すZ軸方向)を第一強磁性層14Aの磁化方向(図3に示すY軸方向)G1および第二強磁性層14Bの磁化方向(図3に示すY軸方向)G2と垂直方向とした。図9は、NL−Hanle測定法における印加磁場とスピン出力の関係を示すグラフである。図9は、第一強磁性層14Aの磁化方向を第二強磁性層14Bの磁化方向と平行に固定した場合の測定結果である。
図9の測定結果からわかるように、外部磁場B2の印加によって、シリコンチャンネル層を伝導しているスピンが回転・減衰を起こしていることがわかる。
(ドメインの幅とスピン出力の評価)
まず、図4と同様の断面のTEM画像を観察することにより、シリコンチャンネル層12とシリコンチャンネル層12上にエピタキシャル成長した第一非磁性スピネル膜13Aが互いに接するドメインの幅X1を求めた。
(実施例2)
作成方法は実施例1と同様であるが、積層膜は、MBE法を用いて、シリコン膜上に非磁性スピネル膜であるZnAl2O4、鉄膜、及びチタン膜をこの順に成膜した。評価方法も実施例1と同様であり、図10にシリコンチャンネル層12とシリコンチャンネル層12上にエピタキシャル成長した第一非磁性スピネル膜13Aが互いに接する面の幅X1とスピン出力をグラフにした。
図10から実施例1と実施例2を比較すると定性的に同様な結果が得られている。MgAl2O4の方がスピン出力特性が高いため、MgAl2O4の方が好ましい。しかしながら、ZnAl2O4でもほぼ同等であるため、非磁性スピネル膜の一般的に生じる現象であると考えることができる。
IE…スピン注入電極構造、1…スピン伝導素子、10…基板、11…酸化珪素膜、12…シリコンチャンネル層、13A…第一非磁性スピネル膜、13B…第二非磁性スピネル膜、14A…第一強磁性層、14B…第二強磁性層、15A…第一参照電極、15B…第二参照電極、70…交流電流源、80…出力測定器、P…格子整合部分、N…非格子整合部分。

Claims (7)

  1. シリコンチャンネル層と、
    前記シリコンチャンネル層上に設けられた非磁性スピネル膜と、
    前記非磁性スピネル膜上に設けられた強磁性層と、を備え、
    前記非磁性スピネル膜には、前記シリコンチャンネル層および前記強磁性層の両方と格子整合している格子整合部分が部分的に存在している、スピン注入電極構造。
  2. 前記シリコンチャンネル層上にエピタキシャル成長させた前記非磁性スピネル膜はMg、Al、Oを含む元素で構成されることを特徴とする請求項1に記載のスピン注入電極構造。
  3. 前記シリコンチャンネル層上にエピタキシャル成長させた前記非磁性スピネル膜の界面におけるドメインの幅が、0.54nm以上10nm以下であることを特徴とする請求項1または2に記載のスピン注入電極構造。
  4. 前記非磁性スピネル膜の膜厚は0.6nm以上2.0nm以下である、請求項1〜3のいずれか一項に記載のスピン注入電極構造。
  5. 前記格子整合部分と前記シリコンチャンネル層との界面のドメインの幅は、前記格子整合部分と前記強磁性層との界面のドメインの幅以下である、請求項1〜4のいずれか一項に記載のスピン注入電極構造。
  6. 請求項1〜5のいずれか一項に記載のスピン注入電極構造をシリコンチンネル層の第一部分上に設け、更に
    前記シリコンチャンネル層の第二部分上に設けられた第二非磁性スピネル膜と、
    前記第二非磁性スピネル膜上に設けられた第二強磁性層と、を備え、
    前記第二非磁性スピネル膜には、前記シリコンチャンネル層および前記第二強磁性層の両方と格子整合している第二格子整合部分が部分的に存在している、スピン伝導素子。
  7. 請求項1〜5のいずれか一項に記載のスピン注入電極構造を有するスピン伝導デバイス。
JP2013551650A 2011-12-28 2012-12-20 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス Expired - Fee Related JP5765440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013551650A JP5765440B2 (ja) 2011-12-28 2012-12-20 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011287058 2011-12-28
JP2011287058 2011-12-28
PCT/JP2012/082985 WO2013099740A1 (ja) 2011-12-28 2012-12-20 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス
JP2013551650A JP5765440B2 (ja) 2011-12-28 2012-12-20 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス

Publications (2)

Publication Number Publication Date
JPWO2013099740A1 JPWO2013099740A1 (ja) 2015-05-07
JP5765440B2 true JP5765440B2 (ja) 2015-08-19

Family

ID=48697229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013551650A Expired - Fee Related JP5765440B2 (ja) 2011-12-28 2012-12-20 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス

Country Status (2)

Country Link
JP (1) JP5765440B2 (ja)
WO (1) WO2013099740A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6413428B2 (ja) * 2013-08-02 2018-10-31 Tdk株式会社 磁気センサ、磁気ヘッド及び生体磁気センサ
US11367834B2 (en) 2015-03-31 2022-06-21 Tdk Corporation Magnetoresistance effect element
WO2016158910A1 (ja) * 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
WO2016158926A1 (ja) 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
JPWO2016158865A1 (ja) * 2015-03-31 2018-01-25 Tdk株式会社 磁気抵抗効果素子
JPWO2016158849A1 (ja) 2015-03-31 2018-02-01 Tdk株式会社 磁気抵抗効果素子
US10109788B2 (en) 2015-03-31 2018-10-23 Tdk Corporation Magnetoresistance effect element
EP3279959B1 (en) 2015-03-31 2022-04-27 TDK Corporation Magnetoresistive effect element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239011A (ja) * 2009-03-31 2010-10-21 Tdk Corp スピン注入構造及びそれを用いたスピン伝導デバイス
JP5651826B2 (ja) * 2010-09-03 2015-01-14 Tdk株式会社 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス
JP5688526B2 (ja) * 2010-12-20 2015-03-25 秋田県 強磁性積層構造の製造方法
JP5655646B2 (ja) * 2011-03-11 2015-01-21 Tdk株式会社 スピン素子及びこれを用いた磁気センサ及びスピンfet
JP5644620B2 (ja) * 2011-03-23 2014-12-24 Tdk株式会社 スピン伝導素子及び磁気ヘッド

Also Published As

Publication number Publication date
WO2013099740A1 (ja) 2013-07-04
JPWO2013099740A1 (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
JP5765440B2 (ja) スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス
CN108011039B (zh) 自旋轨道转矩型磁化反转元件及磁存储器
JP5326841B2 (ja) スピン伝導素子
US8592927B2 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US9728713B2 (en) Magnetoresistive element, spin MOSFET, magnetic sensor, and magnetic head
US9401419B2 (en) Spin transport device
WO2013122024A1 (ja) スピン注入電極構造及びそれを用いたスピン伝導素子
JP5398921B2 (ja) スピンデバイス、その動作方法およびその製造方法
US8492809B2 (en) Spin injection electrode structure, spin transport element, and spin transport device
US9110124B2 (en) Magnetic sensor and magnetic detection apparatus
WO2018042732A1 (ja) 磁気トンネル接合素子およびその製造方法
JP5655646B2 (ja) スピン素子及びこれを用いた磁気センサ及びスピンfet
JP2010239011A (ja) スピン注入構造及びそれを用いたスピン伝導デバイス
JP6299897B2 (ja) トンネル層
JP6093561B2 (ja) スピン注入電極構造、及びスピン伝導素子
JP6093560B2 (ja) スピン注入電極構造、及びスピン伝導素子
JP6294984B2 (ja) トンネル層
WO2013122023A1 (ja) スピン注入電極構造、及びスピン伝導素子
JP6958691B2 (ja) トンネル層
JP6757446B2 (ja) トンネル層
JP6534462B2 (ja) トンネル層
JP6394759B2 (ja) 積層体
Kimura et al. Local domain structure of exchange-coupled NiFe∕ CoO nanowire probed by nonlocal spin valve measurement
Huy et al. PLEASE CITE THIS ARTICLE AS DOI: 10.1063/5.0135831

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5765440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees