JP5744903B2 - 信号処理回路の電気的試験を行う装置及び方法 - Google Patents

Description

以下は、放射線イメージング技術、コンピュータ断層撮影（computed tomography）（ＣＴ）技術、放射断層撮影（emission tomography）（ＥＴ）イメージング、放射線検出器技術、及び関連する技術に関する。

ＣＴイメージングでは、Ｘ線管は対象を通るＸ線を送信し、反対の位置に配置された放射線検出器アセンブリによって、対象で減衰されたＸ線が検出される。幾つかのＣＴシステムにおいて、放射線検出器アセンブリは、Ｘ線光子を光バースト（すなわち、シンチレーション）へ変換するシンチレータと、光を検出するよう配置されたフォトダイオードとを有する。そのような放射線検出器アセンブリは高感度の積分モードを有し、他の利点を提供するが、対象の後方の信号において利用可能なスペクトル情報を利用することはできない。すなわち、ｋＶｐスイッチングが提供される場合に、２つの異なる管スペクトルにより何らかのスペクトル情報を取得する二重エネルギイメージングしか可能にしない。

検出器が（２よりも多いスペクトル分解測定により）このスペクトル情報を十分に評価することができるようにするために、１つの主なアプローチは、シンチレータ／フォトダイオードを、ＣｄＴｅ−ＺｎＴｅ合金系に基づく物質のような（単結晶の）直接変換物質を有する放射線検出器アレイと置換することである。これまで、非結晶の直線変換物質のみが、人を治療するためのＣＴイメージングにおいて高計数率を扱うのに十分な速度を示Ｘしている。そのような放射線検出器アセンブリにおいて、検出器アレイは、検出器ピクセルのアレイ（例えば、３０×３０＝９００）にピクセル化される。夫々の検出器ピクセルは、動作上相異なる放射線検出素子を定義するよう電極、絶縁層分離、等を有する。ピセル化された検出器アレイは、放射線検出器アセンブリのモジュールを形成するよう検出器エレクトロニクスと電気的に接続される。１つのアプローチにおいて、ピクセル化された検出器アレイ（又は検出器結晶）は、信号処理を提供する特定用途向け集積回路（ＡＳＩＣ）へ、又はそのようなＡＳＩＣのアレイへフリップチップ結合される。ＡＳＩＣは、検出器ピクセルの夫々について、例えばパルス成形器又は他のアナログ処理回路を有するエネルギ分解計数チャネルを実装する。エネルギ分解計数チャネルの出力は、アナログ−デジタル（Ａ／Ｄ）コンバータ（例えば、Ｘ線光子が検出されない場合は１の値を有し、Ｘ線光子が検出される場合は第２の異なる値を有する２進値を出力する２進Ａ／Ｄコンバータであるコンパレータ）に接続される。異なるアプローチにおいて、検出器結晶はインターポーザ基板に結合されてよく、このインターポーザ基板は、場合により、ＡＳＩＣに結合される更なるインターポーザを介して、読出ＡＳＩＣへ結合されてよい。そのようなインターポーザは、ＡＳＩＣが検出器結晶上のピクセルピッチよりも小さいピクセルピッチを示す場合に、使用されうる。

医療イメージング又は他のタスクのためにＣＴシステムを使用する前に、放射線検出器アセンブリは、それが適切に動作することを確かにするよう試験される。通常、試験は、適切に制御された条件下でＸ線を放射線検出器アセンブリに当てることによって、フリップチップ結合されたＡＳＩＣコンポーネントを含む多数のそれらのモジュールから成るアセンブルされた放射線検出器アセンブリに対して実行される。最初の試験は、ＣＴシステムにおける設置の前又は後のいずれかに実行され得る。設置後、検出器アレイ試験は、動作仕様内での放射線検出器アセンブリの連続した動作を確認するために、時々、例えば、ＣＴシステムが起動されるたびに、繰り返される。ＣＴシステムにおける設置後に行われる試験は、通常は、バリデーションのための放射線源としてＣＴシステムのＸ線管を使用する。

そのような放射線検出器アセンブリ試験アプローチは、相当の欠点及び制限を有する。試験は、検出器アレイにわたるＸ線放射の一様性を前提とする。この前提が誤っている場合、試験結果はＸ線放射の空間非一様性を反映し、放射線検出器アセンブリは、たとえ実際に動作仕様内で動作しているとしても、試験に落ちることがある。また、試験は、検出器アレイの検出器ピクセルに伴う問題と、ＡＳＩＣによって実行されるダウンストリーム信号処理に伴う問題との間を区別することができない。結果として、放射線検出器アセンブリのモジュールが動作仕様外にあると試験によって見つけられる場合の救済策は、通常は、検出器アレイ及びＡＳＩＣコンポーネントの両方を含むモジュール全体の交換である。

以下は、上記の問題及び他を解消する新しい改善された装置及び方法を提供する。

１つの開示される態様に従って、装置は、放射粒子を電気検出パルスへ変換する検出器アレイモジュールと動作上接続するよう構成される特定用途向け集積回路（application specific integrated circuit）（ＡＳＩＣ）を有する。前記ＡＳＩＣは、前記検出器アレイから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路と、前記信号処理回路の電気的試験を行うよう構成されるテスト回路とを有する。

他の開示される態様に従って、装置は、放射粒子を電気検出パルスへ変換するよう構成される検出器アレイモジュールと、前記検出器アレイと動作上接続されるＡＳＩＣとを有する。前記ＡＳＩＣは、前記検出器アレイから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路と、試験用電気パルスを前記信号処理回路に投入するよう構成されるテスト回路とを有する。前記テスト回路は、前記信号処理回路に投入される前記試験用電気パルスを測定するよう構成される電流メータを有する。

他の開示される対象に従って、後者の装置は、前記ＡＳＩＣと動作上接続され、（ｉ）前記テスト回路にテスト用電気パルスを前記信号処理回路に投入させる動作、（ｉｉ）前記テスト回路の前記電流メータに、前記動作（ｉ）によって前記信号処理回路に投入された前記試験用電気パルスを測定させて、該測定を記憶する動作、（ｉｉｉ）前記動作（ｉ）に応答して前記信号処理回路の出力を記憶する動作、及び（ｉｖ）前記試験用電気パルスの複数の異なる値について前記動作（ｉ）、（ｉｉ）及び（ｉｉｉ）を繰り返す動作を含むＡＳＩＣテスト方法を実行するよう構成されるプロセッサを更に有する。

他の開示される態様に従って、上記のいずれかの装置において、前記テスト回路は、前記信号処理回路に投入される試験用電気パルスを生成するよう構成される電荷パルス発生器を有する。

他の開示される態様に従って、方法は、放射線を使わずにＡＳＩＣの信号処理回路を電気的に試験するステップ、及び（ｉ）放射粒子を電気検出パルスへ変換するよう構成される検出器アレイモジュールと、（ｉｉ）前記電気検出パルスをデジタル化するよう前記検出器アレイと動作上接続される前記ＡＳＩＣとを有する放射線検出器アセンブリを試験するステップを有し、前記放射線検出器アセンブリの試験は、前記検出器アレイでの放射線入射を用いる。

他の開示される態様に従って、方法は、ＡＳＩＣを、放射粒子を電気検出パルスへ変換するよう構成された検出器アレイモジュールと動作上接続することによって、放射線検出器アセンブリを組み立てるステップと、放射線を使わずに前記組み立てられた放射線検出器アセンブリの前記ＡＳＩＣの信号処理回路を試験するステップとを有する。

他の開示される態様に従って、上記のいずれかの方法において、前記ＡＳＩＣは、電荷パルス発生器及び電流メータを有し、前記放射線を使わない前記ＡＳＩＣの信号処理回路の試験は、前記ＡＳＩＣの前記電荷パルス発生器により前記信号処理回路に試験用電気パルスを投入し、前記信号処理回路に投入される前記試験用電気パルスを前記ＡＳＩＣの前記電流メータにより測定するステップを有する。

1つの利点は、より証明力のある放射線検出器アセンブリ試験にある。

他の利点は、検出アレイの不具合とＡＳＩＣコンポーネントによって実施されるダウンストリーム信号処理の不具合との間を区別することができる放射線検出器アセンブリ試験にある。

他の利点は、より高速な放射線検出器アセンブリ試験にある。

更なる利点は、以下の詳細な説明を読んで理解することで当業者に明らかになるであろう。

本願で開示される新規の特徴を含むＣＴ放射線検出器アセンブリを用いるイメージングシステムを図式的に表す。 図１のＣＴ放射線検出器アセンブリを図式的に表す。 図１及び２のＣＴ放射線検出器アセンブリを試験する試験方法を図式的に表す。

図１を参照して、本願で開示されるエレクトロニクス較正を伴う放射線検出アレイを適切に用いる放射線イメージングシステムの具体例が示されている。この具体例は、表されている実施形態においてはＰＥＴ／ＣＴイメージングシステムＧＥＭＩＮＩ（オランダのコーニンクレッカ・フィリップス・エレクトロニクス・エヌ・ヴィから入手可能）であるハイブリッドＰＥＴ／ＣＴイメージングシステム１０である。ハイブリッドＰＥＴ／ＣＴイメージングシステム１０は、透過型コンピュータ断層撮影（ＣＴ）ガントリ１２及びポジトロン放出型断層撮影（ＰＥＴ）ガントリ１４を有する。ハイブリッドＰＥＴ／ＣＴイメージングシステム１０は、共通する線状の対象輸送システム１６がＣＴガントリ１２又はＰＥＴガントリ１４のいずれか一方へと撮像対象を運ぶよう配置される点で、“ハイブリッド”システムである。ＣＴガントリ１２は、Ｘ線管１８と、Ｘ線に反応する放射線検出器アセンブリ２０とを備えている。内部部品１８、２０は、ＣＴガントリ１２の部分的な断面図によって示されている。ＰＥＴガントリ１４は、ＰＥＴガントリ１４内にアニュラリングとして配置されたＰＥＴ放射線検出器アセンブリ２２を収容する（ＰＥＴガントリ１４の部分的な断面図によって部分的に図式的に示されている。）。ＰＥＴ放射線検出器アセンブリ２２は、ポジトロン−電子消滅事象によって放出される５１２ｋｅＶ放射に反応する。

ハイブリッドイメージングシステム１０は、ＣＴ放射線検出器アセンブリテストモジュール３０及びＣＴ画像取得／再構成／表示モジュール３２を実施する、表されているコンピュータ２４又は他の制御エレクトロニクスと動作上連通する。ＣＴ放射線検出器アセンブリテストモジュール３０は、ＣＴ放射線検出器アセンブリ２０に含まれているテスト回路とともにＣＴ放射線検出器アセンブリ２０の試験を行う。ＣＴ画像取得／再構成／表示モジュール３２は、Ｘ線管１８及び放射線検出器アセンブリ２０を有するＣＴガントリ１２に対象のＸ線透過投影データを取得させ、フィルタ逆投影、インタラクティブ再構成、又は他の再構成アルゴリズムを実施して、取得された投影データから対象の再構成画像を生成し、更に、その再構成画像をコンピュータ２４のディスプレイ３４に表示し、且つ／あるいは印刷装置（図示せず。）によって印刷し、且つ／あるいは適切なメモリに記憶する、等を行う。

例として、ＣＴ放射線検出器アセンブリ２０は、ここで開示されるような（図２を参照して更に記載される）テスト回路を有する。より一般的には、テスト回路を備える開示される放射線検出器アセンブリ、及びテスト回路を用いる放射線検出器アセンブリ試験方法は、また、ＰＥＴ放射線検出器アセンブリ２２とともに、又はガンマカメラの放射線検出器ヘッドに見られるような他の放射線検出器アセンブリとともに実施され得る。更に、ハイブリッドイメージングシステム１０は一例として図１において表されているが、テスト回路を内蔵された開示される放射線検出器アセンブリ、及びテスト回路を用いる開示される放射線検出器アセンブリ試験方法は、また、（ハイブリッド型ではなく）スタンドアローン型の放射線イメージングシステムとともに用いられ得る。

更に、「放射線粒子」、「入射放射線の粒子」及び同様の表現等の語は、ここで使用されるように、アルファ粒子、ベータ粒子、ガンマ粒子、Ｘ線光子、光子、等のような放射線粒子を包含すると広く解釈されるべきである。実施例において、「光子」又は「Ｘ線光子」のような説明の表現は、ＣＴシステムにおいてＸ線の形をとる放射線の例示にとって適切であるように、ここでは使用されてよい。同様に、「光子計数」又は「光子計数モード」のような語は、実施例を記載する際に使用されてよく、概して放射線粒子の計数を包含すると広く解釈されるべきであり、そのようなものとして、関心のある放射線及び放射線検出器アセンブリの検出器アレイにおいて用いられる直接変換物質のタイプに応じて、光子、Ｘ線光子、又はアルファ粒子、又はベータ粒子、等の計数を包含するよう意図される。

図２を参照して、放射線検出器アセンブリ２０は、検出器アレイモジュール４０及び特定用途向け集積回路（ＡＳＩＣ）４２を有する。それらは両方とも、図２において略断面図で部分的に示されている。検出器アレイモジュール４０は画素化されており、すなわち、検出器ピクセルのアレイを有する。検出器ピクセルは、一例としてここで論じられる例となる検出器ピクセル４４、及び画素化されたアレイを示すよう図２において表されている更なる検出器ピクセル４４’として、図２では表されている。検出器ピクセル４４、４４’は、放射線粒子を電気検出パルスへ変換する適切な直接変換物質から成る。Ｘ線に関して、何らかの適切な直接変換物質はＣｄＴｅ−ＺｎＴｅ合金系の合金を含む。放射線検出器アレイモジュール４０は、一例として、３０×３０＝９００個の検出器ピクセルのアレイのような、検出器ピクセル４４、４４’のアレイに画素化される。それぞれの検出器ピクセル４４、４４’は、動作上別個の放射線検出素子として検出器ピクセルを定義するように、電極、絶縁層分離、等（図示せず。）を有する。実例において、検出器ピクセル４４、４４’は、機械的な支持を提供する基板４６に配置される。任意に、基板４４は、導電性トレース又は他の作用素子を更に有してよい。

例となるＡＳＩＣ４２は、概して平面的であり、検出器アレイモジュール４０に面した前面５０と、検出器アレイモジュール４０から見て外方を向いた背面５２とを有する。ＡＳＩＣ４２の前面５０は、複数のボンディングバンプを有するフリップチップボンド５４によって、検出器アレイモジュール４０と接続されている。複数のボンディングバンプのうち２つが、一例として、図２において部分的に表されている。フリップチップボンド５４は、先と同じく一例として、検出器ピクセル４４におけるＸ線光子検出によって生成された電気検出パルスがＡＳＩＣ４２へ伝わるように、検出器アレイモジュール４０とＡＳＩＣ４２との間の動作接続を提供する。当然のことながら、ＡＳＩＣ４２は、検出器アレイモジュール４０と領域において同一の広がりを有しても又は有さなくてもよい。例えば、幾つかの（同一の広がり持った）実施形態において、ＡＳＩＣ４２及び検出器アレイモジュール４０は両方とも面積Ａ×Ｂを有する。他方で、幾つかの（同一の広がりを持たない）実施形態において、検出器アレイモジュール４０は面積Ａ×Ｂを有してよく、一方、ＡＳＩＣ４２は面積（Ａ／２）×（Ｂ／２）を有してよい。後者の場合に、４つのそのようなＡＳＩＣ部品は、検出器アレイモジュール４０のより大きい（Ａ×Ｂの）面積にわたるよう適切に設けられる。

アセンブル（すなわち、フリップチップボンド）構成において、夫々の検出器ピクセルは、その検出器ピクセルによって生成される電気検出パルスをデジタル化する対応する信号処理回路（時々、ここでは、ＡＳＩＣピクセルと呼ばれる。）を有する。一例を説明するよう、図２は、例となる検出器ピクセル４４によって生成される電気検出パルスをデジタル化する信号処理回路を有するＡＳＩＣピクセル６０を示す。ＡＳＩＣピクセル６０は、検出器ピクセル４４から受け取った電気検出パルスをより標準化された形状に成形するパルス成形器６２又は他のアナログ処理回路を有する。例えば、幾つかの実施形態において、パルス成形器６２は、選択されたパルス半値全幅（full-width-at-half-maximum）（ＦＷＨＭ）を有するガウス又は他の標準的な形状を有するよう電気検出パルスを成形する。標準化された形状のパルスに関して、パルス高さは通常は、パルスを引き起こしたＸ線光子のエネルギに比例又は近似的に比例する。パルス成形器６２の出力は、２進アナログ−デジタル（Ａ／Ｄ）コンバータとして機能する１又はそれ以上のコンパレータ６４、６５、６６へ入力される。コンパレータ６４、６５、６６の夫々は異なった閾値を有する。コンパレータ６４は閾値Ｔｈ１を有し、コンパレータ６５は閾値Ｔｈ２を有し、コンパレータ６６は閾値Ｔｈ３を有する。概して、Ｔｈ１≠Ｔｈ２≠Ｔｈ３であり、一般性を損なうことなく、ここでは、Ｔｈ１＜Ｔｈ２＜Ｔｈ３とされる。従って、（成形された）電気検出パルスの高さをＰとして表すと、表１は、パルス高さＰの様々な範囲についてのコンパレータ６４、６６、６５の出力を示し、“０”の出力は、Ｐがコンパレータ閾値よりも小さいことを示し、“１”の出力は、Ｐがコンパレータ閾値よりも大きいことを示す。３つのコンパレータ又は２進Ａ／Ｄコンバータ６４、６５、６６は区別可能なデジタル化レベルを集合的に提供することが分かる。表１の２進値は直接出力され得（図示せず。）、あるいは、表されている実施形態では、ＡＳＩＣピクセル６０の更なるＡＳＩＣピクセル読出回路６８が、ＡＳＩＣ４２の背面５２にある端子７０で読出可能な単一のアナログ又はデジタル出力を生成するようコンパレータ６４、６５、６６の出力を結合する。

単一端子７０は図式的な例を用いて図２において示されているが、ＡＳＩＣピクセル６０はマルチ端子（例えば、マルチピン）出力を有してよい。例えば、４つの取り得るデジタル化信号出力レベルを有する実施例は、４つの取り得るレベルを表すよう２進値“００”、“０１”、“１０”又は“１１”を供給するよう２ビット２進出力によって都合よく表されてよい。更に、３つのコンパレータ６４、６５、６６が一例として示されているが、当然のことながら、コンパレータの数はわずか１であってよく（よって、２レベルデジタル出力を供給する。）、あるいは、２、３、４、又はそれ以上のコンパレータであってよく、デジタル分解能及び／又はレンジは、コンパレータの数の増加に伴って増大する。また更に、並行して動作する３つのコンパレータ６４、６５、６６が一例として示されているが、当然のことながら、他のタイプ又は構成のＡ／Ｄ回路が用いられ得る。

例となる検出器ピクセル４４に対応する例となるＡＳＩＣピクセル６０が一例として示されており、ＡＳＩＣピクセル６０は夫々の検出器ピクセル４４、４４’について複製される。例えば、検出器アレイモジュール４０が３０×３０アレイの検出器ピクセルに画素化される場合に、全部で９００個の検出器ピクセルが存在し、それら９００個の検出器ピクセルから受け取った電気検出パルスをデジタル化する対応する９００個のＡＳＩＣピクセルが存在する。均一イメージングのために、９００個のＡＳＩＣピクセルのコンパレータ６４の閾値Ｔｈ１は（特定の許容範囲内で）同じであるべきであり、９００個のＡＳＩＣピクセルのコンパレータ６５の閾値Ｔｈ２は（特定の許容範囲内で）同じであるべきであり、９００個のＡＳＩＣピクセルのコンパレータ６６の閾値Ｔｈ３は（特定の許容範囲内で）同じであるべきである。幾つかの実施形態において、それらの閾値は、夫々のＡＳＩＣピクセルへ供給されるトリミング信号によって調整可能であり、一方、他の実施形態では、トリミングはなく、ＡＳＩＣ製造は、特定の許容範囲内で同じ閾値Ｔｈ１、Ｔｈ２、Ｔｈ３を確かにするよう十分に正確であったと期待される。

再び図１を参照して、ＣＴシステムは、コンピュータ２４のプログラムされたプロセッサによって、又は他のデジタルプロセッサによって適切に実施されるＣＴ検出器アセンブリテストモジュール３０を有する。テストモジュール３０は、ピクセルの閾値Ｔｈ１、Ｔｈ２、Ｔｈ３が特定の許容範囲内にあることを確かにするためにＡＳＩＣピクセルを試験するよう、ＡＳＩＣ４２のテスト回路とともに動作する。

再び図２を参照して、ＡＳＩＣ４２のテスト回路８０が図式的に表されている。テスト回路８０は、信号処理回路の電気的試験、すなわち、例えば、ＡＳＩＣピクセル６０の試験を実行するよう構成される。この試験は、検出器アレイモジュール４０の動作とは無関係な電気的試験であり、検出器アレイモジュール４０に入射する放射線を使用しない。テスト回路８０によって実行される信号処理回路の電気的試験は、検出器アレイモジュール４０に入射する如何なる放射線にもよらずに実行され得、実際には、検出器アレイモジュール４０がＡＳＩＣ４２へ動作上接続（フリップチップ結合）されるかどうかによらずに実行され得る。

テスト回路８０は、試験用電気パルスを信号処理回路へ（例えば、ＡＳＩＣピクセル６０へ）投入するよう構成される。このために、テスト回路８０は、信号処理回路へ投入される（設定可能なサイズの）試験用電気パルスを生成する用較正される電荷パルス発生器８２を有する。試験用電気パルスは、検出器ピクセル４４から受け取った電気検出パルスをシミュレートする。電荷パルス発生器８２は、例えば、チョップ型電流源によって、又はスイッチドキャパシタによって、等、様々に具現され得る。テスト回路８０は、信号処理回路へ投入された試験用電気パルスを測定するよう構成される電流メータ８４を更に有する。電流メータ８４は、例えば、パルス積分器回路によって具現されてよい。任意に、電荷パルス読出回路８６が、試験用電気パルスの測定をデジタル化又は別なふうに処理するよう設けられ、（任意にデジタル化された）測定は、ＡＳＩＣ４２の背面５２に設けられた１又は複数の端子８８で出力される。

端子８８で電流メータ８４によって測定される異なった（積分された）サイズの範囲の試験用電気パルスの投入に応答してＡＳＩＣピクセル６０の出力端子７０を読み出すことによって、コンパレータ６４、６５、６６の閾値Ｔｈ１、Ｔｈ２、Ｔｈ３は、閾値スキャンによって実験的に決定され得る。すなわち、既知のサイズの（すなわち、電流メータにより測定される）パルを投入する間、夫々の閾値はその最大値から最小値へ（又はその逆に）動かされる。生成される入力パルスの数の５０％で検出される閾値設定は、投入されるパルスのサイズに対応する閾値と考えられる。異なった試験用電気パルスサイズの範囲は、望ましくは、閾値Ｔｈ１、Ｔｈ２、Ｔｈ３の期待される範囲に及び、あるいは、望ましくは、動作仕様内で動作するＡＳＩＣのための閾値Ｔｈ１、Ｔｈ２、Ｔｈ３の範囲に及ぶ。

幾つかの実施形態において、表されているテスト回路８０は、夫々のＡＳＩＣピクセルについて複製される。よって、例えば、９００個の検出器ピクセルと、対応する９００個のＡＳＩＣピクセルがある場合に、表されるテスト回路８０は９００個存在しうる。代替的に、より少ない数のテスト回路８０が設けられてよく、幾つかの実施形態は、わずか１つのテスト回路８０を有する。そのような実施形態では、図示されるように、バス９０が設けられ、バス９０は、選択されたＡＳＩＣピクセルを試験するために、その選択されたＡＳＩＣピクセルとテスト回路８０とを動作上接続するよう構成される。

任意に、パルス積分器又は他の電流メータ８４は、ＡＳＩＣピクセルの試験におけるその使用より前に、評価又は較正される。この態様の一例として、１又は複数の入力端子９２がＡＳＩＣ４２に設けられる。表されている端子９２はＡＳＩＣの背面５２にあるが、幾つかの実施形態では、非標準のＣＭＯＳ接触を用いるので問題がある。従って、電流メータ８４を評価又は較正するために用いられる１又は複数の端子は、代わりに、他の場所に設置され得る。較正された電流パルスは、外部の較正電荷パルス源９４によって端子９２へ入力され得る。端子９２で入力される較正された電流パルスはパルス積分器／電流メータ８４に流れ込み、パルス積分器／電流メータ８４は、較正された電流パルスを測定し、その測定は、読出回路８６によってデジタル化されて、端子８８で出力される。このようにして、パルス積分器／電流メータ８４は較正され得、その較正情報は、ＣＴ検出器アセンブリテストモジュール３０によってアクセス可能なメモリ又はデータ記憶装置に適切に記憶される。メモリ又は記憶装置は、テストモジュール３０を具現するコンピュータ２４の一部であっても、又はコンピュータ２４によってアクセス可能であってもよく、あるいは、ＡＳＩＣ４２に含まれるメモリ素子（図示せず。）であってよい。

代替的に、パルス積分器又は電流メータ８４は、内部の電流源又は電荷パルス発生器９４’（破線によって表される。）によって評価され、内部の電流又は電荷パルス発生器９４’の信号は、較正された外部の電流メータ又はパルス積分器（図示せず。）を用いてＡＳＩＣ４２の出力端子８８を介して測定（よって、評価）される。この較正の間、バイパス・シャント９５は読出素子８４、８６をバイパスし、それにより、出力端子８８は、内部の電流源又は電荷パルス発生器９４’からの信号を直接出力する。内部の電流源又は電荷パルス発生器９４’が評価されると、バイパス・シャント９５は開かれ、パルス積分器又は電流メータ８４は、評価された内部源９４’からのこの既知の電流又は電荷パルスを測定して、パルス積分器又は電流メータ８４を評価するために、使用される。

続けて図１及び２を参照するとともに、図３を参照して、放射線検出器アセンブリ２０を試験するための適切な試験手順が記載される。試験手順は、ＡＳＩＣ４２のテスト回路８０とともに動作する検出器アセンブリテストモジュール３０によって実行される。最初の較正動作において、動作１００で、外部の較正電荷パルス源９４が端子９２に適用され、動作１０２で、パルス積分器／電流メータ８４が較正され、動作１０４で、較正情報が記憶される。パルス積分器／電流メータ８４が時間にわたって有意に変動しないならば、較正動作１００、１０２、１０４は一般的に頻繁に実行される必要はない。幾つかの実施形態において、較正動作１００、１０２、１０４は、ＣＴガントリ１２における放射線検出器アセンブリ２０の組み込み前に工場で実行される。較正動作１００、１０２、１０４は、ＡＳＩＣ４２が検出器アレイモジュール４０へフリップチップ結合される前又は後のいずれかに実行され得る。簡単化された評価手順においては、（パルス電流ではなく）一定電流が投入され、電流メータによって測定される。

較正動作１００、１０２、１０４が完了すると、ＡＳＩＣ試験が実行され得る。通常、ＡＳＩＣ試験は、規則的な間隔で、例えば、ＣＴガントリが起動される毎朝に、又は週１回、又は何らかの他のスケジュールで、実行される。ＡＳＩＣ試験は、ＡＳＩＣ４２が検出器アレイモジュール４０へフリップチップ結合される前又は後のいずれかに実行され得るが、ルーチン動作の間、アセンブルされた放射線検出器アセンブリ２０において（すなわち、検出器アレイモジュール４０へフリップチップ結合されたＡＳＩＣ４２により）且つＣＴガントリ１２に組み込まれた放射線検出器アセンブリ２０によりＡＳＩＣ試験を実行する方が簡便である。動作１１０で、放射線科医又は他のユーザは、例えば、コンピュータ２４の画面３４に表示されたメニュー内の「ＡＳＩＣ試験」を選択することによって、ＡＳＩＣ試験を起動する。起動されると、動作１１２で、テスト回路８０（より具体的には、電荷パルス発生器８２）は、閾値Ｔｈ１、Ｔｈ２、Ｔｈ３の範囲に及ぶと期待されるエネルギの範囲にわたって試験用電荷パルスをＡＳＩＣピクセルへ適用し、動作１１４で、コンパレータ出力（又は、より一般的に、適用される試験用電荷パルスに対するＡＳＩＣピクセルの応答）が記録される。１１６で図式的に示されるように、動作１１２、１１４は、例えば、バス９０を介して全てのＡＳＩＣピクセルにわたって試験を順次切り替えることによって、ＡＳＩＣ４２の全てのＡＳＩＣピクセルについて繰り返される。記録動作１１４で、試験用電荷パルスは、記憶された較正情報１０４によって較正されたパルス積分器／電流メータ８４によって測定され、それにより、ＡＳＩＣピクセルごとの閾値Ｔｈ１、Ｔｈ２、Ｔｈ３は、夫々のＡＳＩＣピクセルのコンパレータための閾値のテーブル１２０を生成するように、定量的に決定され得る。

閾値情報１２０は様々に使用され得る。１つのアプローチでは、ＡＳＩＣピクセル・バリデーションアルゴリズム１２２は、夫々のＡＳＩＣピクセルの閾値Ｔｈ１、Ｔｈ２、Ｔｈ３を動作仕様と比較して、不良ピクセル（すなわち、閾値Ｔｈ１、Ｔｈ２、Ｔｈ３のうち少なくとも１つが動作仕様範囲内にないピクセル）のマップ１２４を特定する。マップ１２４は、ＡＳＩＣ４２に不具合があると見なされるかどうかを決定するＡＳＩＣバリデーションアルゴリズム１２６への入力となる。この評価を行う際に、ＡＳＩＣバリデーションアルゴリズム１２６は、望ましくは、不良ＡＳＩＣピクセルの総数のみならず、マップ１２４にわたるそれらの分布も考慮する。例えば、ＡＳＩＣ４２は、不良ＡＳＩＣピクセルが互いから分離され且つ放射線検出器アセンブリ２０の面にわたって実質的にランダムに分布する場合に、バリデーション試験を通過することができる。反対に、ＡＳＩＣ４２は、同数の不良ＡＳＩＣピクセルが不正確なＡＳＩＣピクセルの比較的広い領域を生成するように放射線検出器アセンブリ２０の面上で集まっている場合に、バリデーション試験に落ちうる。ＡＳＩＣバリデーションアルゴリズム１２６によって考慮され得る他の要素には、動作仕様からの不良ＡＳＩＣピクセルの閾値の偏差（偏差が大きいほど、ＡＳＩＣバリデーションの失敗に寄る。）、不良ＡＳＩＣピクセルの絶対位置（例えば、不良ＡＳＩＣピクセルは、検出器面の中心と比較して検出器面の周辺において許容され得る。）、等がある。

ＡＳＩＣバリデーションアルゴリズム１２６は、例えば、コンピュータ・ディスプレイ３４で、出力１２８（任意に、あらゆる不良ＡＳＩＣピクセルにマークが付されたＡＳＩＣピクセルの表示グラフィカルマップを含む。）を生成し、放射線科医又は他のユーザに、ＡＳＩＣ４２がＡＳＩＣ試験に通過したか又は落ちたかどうかを知らせる。幾つかの実施形態において、ＡＳＩＣ試験に通過した場合は、動作１３０が実行され、不良ＡＳＩＣピクセルは無効にされ、あるいは、それらの出力は単純に無視される。これは、ソフトウェアにおいて（例えば、不良ピクセルによって取得されるデータを捨てるようＣＴ画像取得／再構成／表示モジュール３２によってアクセスされる不良ピクセルのテーブルを保持することによって）、又は夫々のＡＳＩＣピクセルの信号処理回路において無効設定がそのＡＳＩＣピクセルについてオンされる場合にピクセル出力を全ゼロに設定する無効回路（図示せず。）を含めること等のハードウェアアプローチによって、行われ得る。

出力１２８が放射線科医又は他のユーザに、ＡＳＩＣ４２がＡＳＩＣ試験に落ちたことを知らせる場合に、放射線科医又は他のユーザは適切に再び医療行為を行う。有利に、放射線科医又は他のユーザは、ＡＳＩＣ４２に不具合があると知る。対照的に、全体として放射線検出器アセンブリ２０において行われる試験は、検出器アレイモジュール４０における不具合とＡＳＩＣ４２における不具合とを区別することができない。従って、ＡＳＩＣ４２に不具合があることを示す試験出力１２８に応答して、放射線科医又は他のユーザは、不具合があるＡＳＩＣ４２を別のＡＳＩＣと交換すること、及び新たに設置されたＡＳＩＣを確認するようＡＳＩＣ試験を繰り返すことを含む、放射線検出器アセンブリ２０に対するメンテナンスを適切に実行する。これは、一般的に高価な部品である検出アレイモジュール４０を不必要に交換することを回避する。

続けて図１、２及び３を参照して、幾つかの実施形態において、ＡＳＩＣ試験の結果、特に、ＡＳＩＣピクセルのコンパレータの閾値のテーブル１２０は、検出器アレイモジュール４０を試験するための情報である。要するに、閾値のテーブル１２０はＡＳＩＣピクセルにおけるばらつきに関する情報を提供し、全体として放射線検出器アセンブリ２０について観測される残りのばらつきは、検出器アレイモジュール４０のピクセル４４、４４’におけるばらつきに帰属する。

このために、ＡＳＩＣ試験の完了後、放射線科医は、任意に、動作１４０で、例えば、コンピュータ２４の画面３４に表示されるメニュー内の「検出器アセンブリ試験」を選択することによって、検出器アセンブリ試験を起動する。ＡＳＩＣ試験とは異なり、検出器アセンブリ試験は、検出器アレイモジュール４０に入射される放射線を用いる。幾つかの実施形態において、検出器アセンブリ試験は、ＣＴガントリ１２に取り付けられるアセンブルされた放射線検出器アセンブリにより実行され、検出器アレイモジュール４０に入射する放射線は、Ｘ線管１８によって供給される。検出器アレイモジュール４０に入射する放射線のために明確に定義されたスペクトルを供給するよう、動作１４２で、Ｋエッジフィルタ又は他のスペクトルフィルタのようなフィルタが任意に挿入される。適切なアプローチにおいて、ユーザが動作１４０で検出器アセンブリ試験を選択すると、コンピュータは、フィルタをロードするよう指示を表示し、フィルタがロードされたことをユーザが示すまで休止する。図２に示されるように、Ｋエッジフィルタ１４３は、検出器アレイモジュール４０の放射線検知面とＸ線管１８との間に適切に置かれる。

Ｋエッジフィルタがロードされる（あるいは、より一般的に、検出器アレイモジュール４０に入射し且つ入射光子エネルギの同定を可能にする適切なエッジ又は他のスペクトル特性を備えたスペクトルを有する放射線が確立される）と、動作１４４で、Ｘ線に対するピクセル応答が全てのピクセルについて測定される。測定動作１４４で、語「ピクセル」は（一例として）検出器ピクセル４４及びその対応するＡＳＩＣピクセル６０の動作上の結合を表す。動作１４６で、検出器ピクセル電荷出力に対する光子エネルギの較正が、検出器アセンブリ２０の夫々のピクセルについて決定される。この較正を決定する際に、ＡＳＩＣピクセルコンパレータ６４、６５、６６に係る閾値のテーブル１２０が利用され、それにより、デジタル化回路６４、６５、６６によって測定されるピクセル電荷出力が正確に知られる。更に、実際のＸ線光子エネルギは、Ｋエッジフィルタ１４３の使用により（又は、より一般的に、測定動作１４４の間の検出器に入射される放射線の既知のスペクトルにより）正確に知られる。結果として、光子エネルギ及び検出器ピクセル電荷出力に関する較正は容易に決定される。（当然のことながら、この較正は、ＡＳＩＣピクセルコンパレータ６４、６５、６６に係る閾値のテーブル１２０がない場合には検出器ピクセル４４の検出器ピクセル電荷出力におけるばらつきをコンパレータ６４、６５、６６の閾値Ｔｈ１、Ｔｈ２、Ｔｈ３における変動と区別することができないので、閾値のテーブル１２０の参照なしでは容易に決定され得ない。）この関係は、その後のデータ評価、例えば、画像再構成、における補正のために使用され得る。

動作１４６によって生成される検出器ピクセル較正は、検出器アレイモジュール４０を確認するために検出器アレイ・バリデーションアルゴリズム１４８によって使用される。このバリデーションは、検出アレイモジュール４０に入射する（スペクトル的に明確に定義された）放射線についての検出器アレイモジュール４０にわたる検出器ピクセル電荷出力の不一致、その不一致の位置（ＡＳＩＣバリデーションと同様に、検出器アレイの中心における検出器ピクセル電荷出力の不一致は、周辺における同様の不一致よりも問題である。）、等の要素を適切に考慮する。検出器アレイ・バリデーションアルゴリズム１４８は合否出力１５０を提供する。この合否出力１５０は、コンピュータ・ディスプレイ３４に適切に表示される。検出器アレイ・バリデーションアルゴリズム１４８の出力１５０が、不具合がある検出器アレイを示す場合に、放射線科医又は他のユーザは、（ＡＳＩＣが動作１１０のＡＳＩＣ試験に通過しているとして）ＡＳＩＣ４２を保ちながら検出器アレイモジュール４０のみを交換することによって、メンテナンスを達成することができる。先と同じく、これは、検出器結晶と読出ＡＳＩＣとの間の可逆的な結合を仮定して、高価なＡＳＩＣの交換を回避することによってメンテナンス費用を削減することができる。

本願は、１又はそれ以上の好ましい実施形態を記載してきた。変形及び代替は、上記の詳細な説明を読んで理解することで、当業者に想到可能である。本願は、添付の特許請求の範囲の適用範囲及びその均等にある限りにおいて、そのような変形及び代替の全てを包含すると解される。

Claims (15)

1. 放射粒子を電気検出パルスへ変換するよう構成される検出器アレイモジュール；及び
   前記検出器アレイモジュールと動作上接続されるＡＳＩＣ
   を有し、
   前記ＡＳＩＣは：
   前記検出器アレイモジュールから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路と、
   試験用電気パルスを前記信号処理回路に投入するよう構成されるテスト回路と
   を有し、
   前記テスト回路は、前記信号処理回路に投入される前記試験用電気パルスを測定するよう構成される電流メータを有する、装置。
2. 前記ＡＳＩＣは：
   外部からアクセス可能な較正電荷入力端子、及び
   外部からアクセス可能な較正出力端子
   のうち１つを更に有し、
   前記電流メータは、更に、前記較正電荷入力端子で入力される較正電荷を測定するよう構成され、
   内部テスト構造の電流又は電流パルスは、前記較正出力端子と接続される外部電流メータ又はパルス積分器により評価されるように前記較正出力端子で出力するよう構成され、それにより、前記内部テスト構造を評価した後、前記電流メータは前記内部テスト構造を用いて評価され得る、
   請求項１に記載の装置。
3. 前記検出器アレイモジュールと前記ＡＳＩＣとの間のフリップチップボンド
   を更に有する請求項１又は２に記載の装置。
4. 前記ＡＳＩＣと動作上接続され、
   （ｉ）前記テスト回路に試験用電気パルスを前記信号処理回路に投入させる動作、
   （ｉｉ）前記テスト回路の前記電流メータに、前記動作（ｉ）によって前記信号処理回路に投入された前記試験用電気パルスを測定させて、該測定を記憶する動作、
   （ｉｉｉ）前記動作（ｉ）に応答して前記信号処理回路の出力を記憶する動作、及び
   （ｉｖ）前記試験用電気パルスの複数の異なる値について前記動作（ｉ）、（ｉｉ）及び（ｉｉｉ）を繰り返す動作
   を含むＡＳＩＣテスト方法を実行するよう構成されるプロセッサ
   を更に有する請求項１乃至３のうちいずれか一項に記載の装置。
5. 前記信号処理回路は、複数のＡＳＩＣピクセルを有し、夫々のＡＳＩＣピクセルは、前記検出器アレイモジュールの対応する検出器ピクセルから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路を有し、
   前記ＡＳＩＣテスト方法は：
   （ｖ）前記複数のＡＳＩＣピクセルについて前記動作（ｉ）、（ｉｉ）、（ｉｉｉ）及び（ｉｖ）を繰り返す動作、及び
   （ｖｉ）前記動作（ｉ）、（ｉｉ）、（ｉｉｉ）、（ｉｖ）及び（ｖ）によって生成された前記信号処理回路の記憶された出力及び前記試験用電気パルスの記憶された測定に基づき前記ＡＳＩＣピクセルを分類する動作
   を更に有する、
   請求項４に記載の装置。
6. 前記テスト回路は：
   前記信号処理回路に投入される試験用電気パルスを生成するよう構成される電荷パルス発生器
   を有する、
   請求項１乃至５のうちいずれか一項に記載の装置。
7. 前記信号処理回路は少なくとも１つのコンパレータを有し、
   前記電荷パルス発生器は、前記少なくとも１つのコンパレータの閾値の期待される範囲に及ぶ値の範囲にわたって選択可能である値により前記試験用電気パルスを生成するよう構成される、
   請求項６に記載の装置。
8. 前記少なくとも１つのコンパレータは、異なる閾値を有する複数のコンパレータを有する、
   請求項７に記載の装置。
9. 前記信号処理回路は、複数のＡＳＩＣピクセルを有し、夫々のＡＳＩＣピクセルは、前記検出器アレイモジュールの対応する検出器ピクセルから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路を有し、
   前記テスト回路は：
   選択されたＡＳＩＣピクセルを試験するために当該テスト回路を前記選択されたＡＳＩＣピクセルと動作上接続するよう構成されるバス
   を有する、
   請求項１乃至８のうちいずれか一項に記載の装置。
10. 放射粒子を電気検出パルスへ変換するよう構成された検出器アレイモジュールから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路と、電荷パルス発生器及び電流メータを備えるテスト回路とを有するＡＳＩＣを、前記検出器アレイモジュールと動作上接続することによって、放射線検出器アセンブリを組み立てるステップ；及び
    試験用電気パルスを前記テスト回路の前記電荷パルス発生器により前記信号処理回路に投入するステップと、前記信号処理回路に投入された前記試験用電気パルスを前記テスト回路の前記電流メータにより測定するステップとを含む、放射線を使用しない前記ＡＳＩＣの前記信号処理回路の電気的試験
    を有する方法。
11. 前記組み立てられた放射線検出器アセンブリの前記検出器アレイモジュールでの放射線入射により前記放射線検出器アセンブリの前記検出器アレイモジュールを試験するステップ
    を更に有する請求項１０に記載の方法。
12. 前記信号処理回路は、複数のＡＳＩＣピクセルを有し、夫々のＡＳＩＣピクセルは、前記検出器アレイモジュールの対応する検出器ピクセルから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路を有し、
    当該方法は、
    前記電気的試験によって不良であると判断されたあらゆる不良ＡＳＩＣピクセルにマークが付された前記複数のＡＳＩＣピクセルの表示グラフィカルマップを生成するステップ
    を更に有する請求項１０又は１１に記載の方法。
13. 前記信号処理回路は、複数のＡＳＩＣピクセルを有し、夫々のＡＳＩＣピクセルは、前記検出器アレイモジュールの対応する検出器ピクセルから受け取った電気検出パルスをデジタル化するよう構成される信号処理回路を有し、
    当該方法は、
    前記複数のＡＳＩＣピクセルのうち、前記電気的試験によって不良であると判断されたあらゆる不良ＡＳＩＣピクセルを無効にするステップ
    を更に有する請求項１０乃至１２のうちいずれか一項に記載の方法。
14. 前記ＡＳＩＣの前記信号処理回路はコンパレータを有し、前記電気的試験は：
    前記コンパレータの少なくとも閾値を含む前記信号処理回路のパラメータを決定するステップ
    を有する、
    請求項１０乃至１３のうちいずれか一項に記載の方法。
15. 前記電気的試験は：
    前記電気的試験によって決定された前記ＡＳＩＣの前記信号処理回路のパラメータ；及び
    前記検出器アレイモジュールでの放射線入射のスペクトル
    に基づき、前記検出器アレイモジュールのピクセルの電荷出力及び放射線粒子エネルギに関する較正データを生成するステップ
    を更に有する、
    請求項１０乃至１４のうちいずれか一項に記載の方法。

Images