JP5732035B2 - 垂直接触電子部品及びその製造方法 - Google Patents

垂直接触電子部品及びその製造方法 Download PDF

Info

Publication number
JP5732035B2
JP5732035B2 JP2012500155A JP2012500155A JP5732035B2 JP 5732035 B2 JP5732035 B2 JP 5732035B2 JP 2012500155 A JP2012500155 A JP 2012500155A JP 2012500155 A JP2012500155 A JP 2012500155A JP 5732035 B2 JP5732035 B2 JP 5732035B2
Authority
JP
Japan
Prior art keywords
layer
contact
contact surface
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012500155A
Other languages
English (en)
Other versions
JP2012521082A5 (ja
JP2012521082A (ja
Inventor
インゴ ドーミラー
インゴ ドーミラー
ウルリッヒ ハインレ
ウルリッヒ ハインレ
ミケ クンツェ
ミケ クンツェ
ドミトリー ニコラエフ
ドミトリー ニコラエフ
Original Assignee
ミクロガン ゲーエムベーハー
ミクロガン ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミクロガン ゲーエムベーハー, ミクロガン ゲーエムベーハー filed Critical ミクロガン ゲーエムベーハー
Publication of JP2012521082A publication Critical patent/JP2012521082A/ja
Publication of JP2012521082A5 publication Critical patent/JP2012521082A5/ja
Application granted granted Critical
Publication of JP5732035B2 publication Critical patent/JP5732035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

本発明は、垂直に接触可能な電子部品、すなわち、対応する接点に接触される電子部品の活性領域の上に位置するボンディング及び/または半田接点を介して接触可能な、電子部品に関する。また、本発明は、垂直接点を備えるそのような部品の製造方法に関する。
半導体電子部品の製造では、とりわけ表面形状/チップ形状の小型化により、製造コストが低減されるが、その理由は、小型化により、所与のウェハまたは基板表面積において、部品の数が増えるからである。
ディスクリートな電子部品は、通常、電気的接触用の接点を2つ以上有し、これらの接点は、ハウジングまたはモジュールにおいて、ボンディング、半田、及び/またはフリップチップ技術等の種々の技術を用いて、接続される。
半導体電子部品の種類により、接点の位置及び場所は異なる。接点の位置及び場所により、半導体電子部品の基本的なグループを2つ形成することができる。一方は、部品の表側及び裏側で接触が生じる半導体電子部品であり(“垂直部品”。しかしながら、この表現は、垂直及び側方部品で可能な“垂直接触”とは区別される必要がある。)、他方は、半導体材料の固有の特性及び/または側方実施形態としての機能に基づいて形成可能であり、接点が一面、例えば、部品(側方部品)の表側にある部品である。
通常、部品の活性領域における接触ゾーンの要求表面は、接触に必要であり、それらを介して、部品が例えばハウジングに接続される、ボンディング表面または半田表面よりも非常に小さい。従って、部品を接続するためのボンディング表面または半田表面は、基板またはウェハ表面の有効な表面積を占めない。この問題は、特に、側方配置の接点を有する半導体部品の場合に生じる。
部品のサイズの低減または無効な表面積の低減のための一つの可能性は、活性領域が十分に広い表面積を有する場合、対応する技術を用いて、ボンディング表面または半田表面を、活性領域に対して側方ではなく、部品の活性領域の上に直接配置することである。
例えば、パワーエレクトロニクスの場合、半導体部品は、通常、基板またはウェハ面上で並列接続される同一の個別部品を多数有する。個別部品の並列接続は、各接点の対応する接続及び配線により行われる。このような方法で、数百の個別部品が接続可能であり、一つの個別部品を形成する。複数の個別部品の一体接続により、活性領域の表面積は増加する。その結果、活性領域でのボンディング表面または半田表面に適切及び利用可能な、活性表面に対する面積が作り出される。
従来技術によれば、低電圧(最大約200V)の大電流(例えば、10Aから100A)が接続される部品(例えば、ダイオードまたはトランジスタ)において、垂直接触が適用されている。大電流の結果、供給ラインに起因する抵抗損失は可能な限り小さいことが要求される。垂直接触は活性部品の上方にあるという事実により、極端に短い供給ライン長が可能となる(コンタクトホールの数により決まる)。
この方法の場合、供給ライン(またはボンディング表面)が部品の接点と交差する。これは、ラインに対する接点の間隔が大きくなければならず、電気的な破過がないことを意味する。間隔または破過は、誘電体層により決まる。
低電圧の場合、これはさほど問題ではなく、通常SINで作られる標準的な保護が用いられる。
高電圧の場合、この層は非常に厚い(2μmより大きい)必要がある。これは、多数の問題を引き起こす。従って、例えば、部品において、大きな歪み及びクラックが生じ得る。
本発明の目的は、従来技術の不利点を克服することであり、特に、簡単で信頼性のある形成を可能とすることであり、同時に、特にボンディングまたは半田中に生じるストレスに耐える十分な機械的安定性を保証することである。
この目的は、請求項1に記載の電子部品と、請求項11に記載の電子部品の製造方法とにより達成される。本発明による電子部品及び方法の有利な発展は、各従属項によりもたらされる。
本発明による電子部品は、まず、基板平面に位置する第一の接触表面を有する。この第一の接触表面は、例えば、活性領域の表面、または金属化表面、または半導体部品のそのような活性領域に接する層であってもよい。一般に、第一の接触表面は、ボンディング接点及び/または半田接点を介して電気的接点が形成される領域または表面である。
さらに、電子部品は、第一及び第二の接触表面及び/または基板平面に接して、基板平面の上に、あるいは基板平面の上方に位置する、絶縁層を有する。第一及び第二の接触表面に垂直な方向を上記のように定義する場合、これは、絶縁層が第一及び第二の接触表面のさらに上方に配置されることを意味する。必ずしも必要ではないが、絶縁層は、第一の接触表面の一部の上方に配置されてもよく、これは、絶縁層の垂直な突起部分が、基板平面の第一の接触表面の一部に落ちることを意味する。しかしながら、絶縁層は、第一の接触表面の端部の上方で正確に終端し、第一の接触表面の上方に位置しない部分のみに存在してもよい。
ここで、少なくとも一つの安定化層が、本発明により、少なくとも一つの絶縁層に接して、及び/または上方に配置される。安定化層は、絶縁層に直接接して配置されることが好ましい。
本発明によれば、安定化層及び絶縁層を通じて第一の接触表面まで達する、少なくとも一つの開口が備えられる。従って、これらの開口は、絶縁層における開口及びその上に配置される安定化層における開口に相当する。この開口の貫通方向は、第一の接触表面に垂直であることが好ましい。
また、本発明による部品は、安定化層の上方に及び/または安定化層に接して広がるとともに、少なくとも一つの開口を通じて第一の接触表面まで延び、第一の接触表面に接して電気的に接触する、少なくとも一つのボンディング接点及び/または半田接点を有する。
従って、ボンディング接点及び/または半田接点は、安定化層の表面または上側の少なくとも一部をカバーするとともに、第一の接触表面を少なくとも部分的にカバーする。第一の接触表面に対向する位置にある、ボンディング接点または半田接点の下面は、その下方に直接位置する層の表面、すなわち、安定化層の表面、開口の内部の側壁、及び第一の接触表面に接することが好ましい。
続いて、少なくとも一つのボンディングワイヤーまたは半田ワイヤーが、第一の接触表面から離れた位置にあるボンディング接点または半田接点の表面に適用される。
本発明によるこの配置は、電子部品のボンディング表面または半田表面を、活性領域、すなわち第二の接触表面の上方に配置することを可能とする。これにより、絶縁層は、第二の接触表面または活性領域とボンディング表面または半田表面との間の絶縁を保証する。一方で、開口は、絶縁層または誘電体層及び安定化層を通じて、関連するボンディング表面または半田表面に対し、例えば活性領域上で、活性領域の貫通接触を可能とする。安定化層は、ボンディング表面または半田表面に対してボンディングワイヤーまたは半田ワイヤーの適用を可能とするために必要な、機械的安定性を保証する。
絶縁層及び安定化層双方は、多数の層を有する層システムであってもよい。しかしながら、それらは、それぞれ、単一の層を有するか、単一の層であってもよい。
特に、絶縁層が第一の接触表面の上方に部分的に配置される場合、少なくとも一つの保護層または保護層システムが、絶縁層と第一の接触表面との間に配置され、この保護層が、特に、好ましくは絶縁層から第一の接触表面を分離することが有利である。この場合、前述した開口は、ボンディング接点または半田接点が第一の接触表面と接するように、保護層または保護層システムをも通じて延びる。
保護層は、基板平面または第一及び第二の接触表面に直接接して配置され、及び/または、絶縁層は、保護層あるいは基板平面または表面に直接接して配置されることが好ましい。また、安定化層は、絶縁層に直接接して配置されることが好ましい。
ボンディング接点または半田接点は、その下に位置する、前述した安定化層、開口壁、及び/または第一の接触表面に直接接して配置されることが好ましい。
絶縁、すなわち誘電体層の層厚は、好ましくは100nm以上、好ましくは120nm以上、特に好ましくは200nm以上、特に好ましくは300nm、及び/または、600nm以下、好ましくは500nm以下、特に好ましくは400nm以下である。
少なくとも一つの開口が、その断面積及び/またはその直径が、第一の接触表面から始まり上に向かって、好ましくは厳密に単調で着実に増加するように設計されることが好ましい。この目的のために、開口の壁は、基板平面に対して90°未満の角度で外側に傾いてもよい。これによって、壁は、例えば漏斗形状にそびえ立ち、及び/または開口の側面は、正であり、または正の形状を有してもよい。
開口の断面積が上方に向かって増えるという事実の結果、ボンディング接点または半田接点の形成時に、ボンディング接点または半田接点の材料で開口が完全に塞がれ、または、薄板上のボンディング接点または半田接点が、壁とボンディング接点または半田接点のとの間に孔を形成することなく、開口の壁に対して隣接することが保証される。
開口の断面積は、円形、矩形、正方形、または他の形状で作られてもよい。
安定化層の材料の硬度は、絶縁層の材料硬度よりも高いことが好ましい。その結果、安定化層は、安定化層なしで絶縁層のみの場合に比べ、全体的により安定した層システムをもたらすことになる。
誘電体層または誘電体層システムの利用可能な材料は、一方では、SiN、SiO2等の無機材料、金属酸化物、金属窒化物、Al2O3、TiO2、TiO3であり、他方では、ベンゾシクロブテン(BCB)等の、有機及び/またはポリマーベースの材料である。
BCBは、溶液/液体として存在し、例えばフォトレジストのように、サンプルを遠心分離して固めることが可能である、という利点を有する。従って、数マイクロメートル厚の高品質の誘電体及び絶縁層が、比較的容易に形成可能である。例えば、SiO2またはSiNを含む錯体は、蒸着には不要である。構造化/エッチングは、他の誘電体と同様に行われることが好ましい。BCBのさらなる利点は、BCBの塗布と一般特性のために、平滑作用を有することである。プロセストポロジーでの高さの差異は、BCBプロセスの後、平滑化される。BCBは伸縮性があるため、内部ストレスを生じない。
誘電体層に対するポリマーベース材料の使用は、これらが無機材料よりも機械的に不安定であり、ボンディング表面または半田表面へのボンディングワイヤーまたは半田ワイヤーの適用を難しくまたは不可能にするため、問題がある。ボンディングワイヤーまたは半田ワイヤーと、ボンディング表面またはボンディングパッド(半田表面または半田パッド)との間の良好な接続は、実際に、ワイヤーが、十分に高い圧力で、ボンディング層または半田層に適用されることを要する。ポリマーベース材料の場合にように、絶縁層が塑性的に変形する場合、ワイヤーと表面との間の接続は、不完全に形成されるか、または全く形成されない。
本発明による安定化層は、この問題を解決する。ここで、絶縁層より硬い材料で好ましくは作られる安定化層は、場合によっては塑性変形する絶縁層の材料の上に適用される。ここで、この適用は、塑性変形材料の熱的安定化後に、直接行われる。これにより、安定化層の蒸着温度は、絶縁層の硬化温度を超えてもよい。
安定化層は、例えば、SiN及び/またはSiO2を含み、またはそれらで成ってもよい。場合によっては、存在する保護層も、SiN及び/またはSiO2を含み、またはそれらで成ってもよい。
本発明による電子部品は、半導体部品であることが好ましい。本発明は、全ての公知の半導体部品に対して適用可能である。しかしながら、少なくとも一つの窒化物または3族物質、特に好ましくはGaNを有する半導体で特に好ましく適用可能であり、これは、これらが、とりわけ、本発明による垂直接触により多数の部品がスペースを節約して並列接続され得る、パワーエレクトロニクスで用いられるからである。
本発明による部品は、一つ、二つ、三つ、またはそれ以上の接点を備える部品であってもよい。ここで、それぞれ一つのボンディング接点及び/または半田接点により接触可能な第一の接触表面は、一つの接点に対応する。しかしながら、多数の第一の接触表面が、同様の機能を有するか、電気的に接続されることを目的とする場合、共通のボンディング接点及び/または半田接点により接触されてもよい。第一の接触表面の上方に配置される複数の層における個別の開口が、各接触表面に対して提供されることが好ましい。
本発明による部品は、互いに電気的に絶縁された2つのボンディング接点及び/または半田接点を介して接触される2つの接点または第一の接触表面を備えるダイオードであることが特に有利である。本発明による部品は、それぞれ個別のボンディング接点及び/または半田接点により接触される3つの接点、すなわち、ドレイン、ゲート、及びソースを備えるトランジスタであってもよい。
部品の絶縁層は、特に好ましくは、以下の一つ以上のプロセス:化学蒸着(CVD)、プラズマ化学蒸着(PECVD)、カソードスパッタリング等の機械的プロセス、スパッタリングまたは例えば気化等の他の熱的プロセス、遠心分離及び/またはスプレー、を介して、形成可能である。場合によっては、存在する保護層も、これらのプロセスにより適用されてもよい。
本発明の部品の製造中、前述した開口は、ボンディング接点または半田接点の適用前に形成されることが好ましい。このような開口は、特に好ましくは、反応イオンエッチング、対応する層の物理的除去、誘導結合プラズマエッチング、及び/またはレーザー光による対応する材料の気化から選択される一つ以上のプロセスにより、安定化層及び絶縁層を通じて行われる。
開口の形成中、上述したように、ボンディングまたは半田接点により、開口が塞がれ、または特に開口の側面が隙間無くコーティングされ得ることを保証する形状が好ましくは形成される。上述したように、孔の形状は、この目的のために正の形状であるべきであり、すなわち、孔の直径は、開口の下方から開口の上方へ向けて、大きくなる。
開口の完成後、開口は対応するボンディングまたは半田接点の材料で塞がれ、または開口の側面と通常第一の接触表面により形成される開口の底面が、接点の材料でコーティングされ、開口の壁のコーティングは、安定化層の表面の、ボンディングまたは半田接点の材料での対応するコーティングと、電気的に接触し、この材料で連続的に構成されることが好ましい。
垂直でない側壁を備える前述した開口の形状は、ガス、圧力、ガス流、加速電圧、HF出力及び/または誘導結合プラズマの出力等の適切な選択等の、プロセスパラメータの適切な選択により、調整可能である。このような開口の形成のために、マルチステージのエッチングプロセスが特に適しており、このステップの間、層システムへのエッチングプロセスの進行中に、最も上に位置する層がほとんどがエッチングされ、より上方に位置する層が、それぞれ、より下方にある層よりもエッチングされるように、上方の層がさらにエッチングされるように、最上層のエッチングの後に、その下方に位置する層がエッチングされる。このようにして、開口表面が底部に向かって減少する開口が形成される。
製造中に、絶縁層及び安定化層の所望の機能性を得るため、プロセスの特有のパラメータが変化してもよい。特に、ガス流、ガスの部分的圧力、ICP出力、IRE出力、プロセス温度等の、製造パラメータの工場特有の変化が、ここで可能である。また、プロセスで得られる結果に互換性がある場合、用いられるガスの組成を変えることも可能である。これにより、分子の反応成分、例えばフッ素が、変化されたガス(例えばCF4からCxFyへの転換)の中にさらに存在し、好ましくはRF出力、プロセス温度、及びガス圧力と互換性を備えるプラズマ内で個別成分(すなわち、ここでは炭素及びフッ素)に同様に分解可能である場合、特に有利である。
本発明によるシステムの製造のために、保護層がまず配置され、続いて構造化される。例えばBCBから作られる誘電体層、そして安定化層は、その後に適用可能である。その後に、開口がエッチングされ得る。
しかしながら、まず保護層が配置されるが、構造化はされない方法が好ましい。その後に、誘電体層及び安定化層が適用される。その後に、開口が、三つの層全てを通じて、例えばエッチングで形成される。開口の形成は、まず安定化層をエッチングし、続いて絶縁層(誘電体層)をエッチングし、最後に保護層をエッチングする、3ステージのドライエッチングプロセスにより行われてもよい。
製造プロセスは、個別プロセスの利用によっても達成可能である。前述した開口の形状は、複数の独立した個別のプロセスで形成可能であり、例えば、それぞれ個別に適用された層は、それぞれ個別に構造化され、エッチングされる。絶縁層の適用後、絶縁層は、その後の層のエッチングの配置仕様のために、一時的に適用される例えばリソグラフ的に構造化可能な層により構造化され、安定化層も同様である。ここで、一時的なマスク層は、その上に位置する半導体部品の層の適用前に除去される。
さらに、本発明の部品は、例えばBCBの場合にように、それ自体が感光性であってもよい。この場合、層自体は、リソグラフプロセスにより構造化可能である。例えば、絶縁層は、感光性BCBを有し、適切な形状を備えた適切な開口を形成するために、リソグラフにより構造化されてもよい。次のステップでは、例えばSiNから作られた安定化層が、全表面に亘り適用され、リソグラフ的に構造化されたフォトレジストが一時的に適用される。そして、ドライエッチングプロセスにおいて、安定化層は、適切に傾斜した開口壁が得られるようにエッチングされ得る。
本発明による部品は、例えばダイオードまたはトランジスタ等、2ポートの部品または3ポートの部品であることが好ましい。しかしながら、例えばパワーエレクトロニクスで使用されるような、複雑な半導体部品であってもよい。3族窒化物ベースのダイオード及びトランジスタは、特に有利に形成可能である。特に、エネルギー効率の良いシステムの製造に対して、本発明の構造を有する3族窒化物ベースのショットキーダイオード及びトランジスタは、低い出力損失を示し、従って非常に有利である。このタイプのダイオード及びトランジスタは、例えば、高周波組み合わせ回路部品、ハイブリッド原動力技術における効率のよいコンバータ、または太陽光技術において、利用可能である。
本発明は、以降、図を参照して、例として説明される。
ボンディング表面または半田表面が活性領域の側方に配置される側方接触部品である。 2つのボンディング表面が活性領域の上に配置される垂直接触部品である。 本発明による部品において利用可能な層システムの2つの実施形態の断面である。 本発明による、3つの接点を有する部品である。
図1は、活性領域6が、活性領域6の隣に配置される、第一のボンディング及び/または半田表面1と、第二のボンディング及び/または半田表面2とにより接触される、側方接触電子部品を示す。ボンディング表面1及び2が活性領域の上に配置できないという事実の結果、基板5上の部品の全表面は、ボンディング表面1及び2及び活性領域6の表面の和により決定される。図例において、ボンディング及び半田接点それぞれは、同様に形成されてもよい。
活性領域6とボンディング表面1との間には、接点3a及び3bにより電気的接点が形成される。活性領域6とボンディング表面2との間には、接点表面4a及び4bにより電気的接点が形成される。接点表面3a、3b、4a、4bは、対応するボンディング表面1または2の側方端で終端し、活性領域6の表面に上方から接触する。図例では、ボンディング表面1の接点は、ボンディング表面2の接点と交互に配置されている。
図2は、本発明による部品で使用可能な、ボンディング表面1及び2を介した、活性領域6の接触の代案を示す。ボンディング表面1及び2は、ここでは、活性領域6を少なくとも部分的にカバーする。従って、ボンディング表面1及び2は、活性領域6の上方に、少なくとも部分的に配置される。この配置により基板5上を占める表面積、よって、部品の表面積またはサイズ自体は、図1に示す例よりもかなり小さく設計可能であることが分かる。しかしながら、図2に示す配置は、ボンディング表面1及び2の下方の活性領域を、ボンディング表面1及び2に電気的に接続可能とする、垂直接触技術を必要とする。この目的のために、本発明により、部品が構成され得る。
図3は、本発明による部品において提示可能な層システムの2つの実施形態を示す。左の部分図では、まず保護層7が活性領域である第一の接触表面6の上に配置され、次に誘電体絶縁層8がその保護層の上に直接配置される、層システムが示されている。続いて、絶縁層8の上に、安定化層9が直接配置される。図例では、保護層7及び安定化層9はSiN層であり、誘電体層8はBCBで作られるポリマー層である。保護層7及び安定化層9に対する他の材料は、例えばSiO2であってもよい。絶縁層8は、例えば、SiN、SiO2、金属酸化物、金属窒化物、Al2O3、TiO2、及び/またはTiO3等の、無機材料を有してもよい。
図3に示す例では、層7、8、及び9において、開口13が形成されており、この開口は、反応イオンエッチング、材料の物理的除去、誘導結合プラズマエッチング、レーザー光等による気化により、形成可能である。ここで、開口の壁11は、左の部分図では、第一の接触表面6に対して垂直であり、右の部分図では、正の形状を有し、すなわち、第一の接触表面6が位置する基板平面に対して外側に90°未満の角度を含む。図例では、第一の接触表面6がそのまま活性領域12の表面にはなっておらず、活性領域12の表面には金属層である第一の接触表面6が配置され、活性領域12から離れた位置にあるこの金属層の表面が第一の接触表面に相当する。
図3の左の実施形態では、保護層7と絶縁層8と安定化層9とが、開口13に対して隣接し、これらの3つの層が開口の壁11に現れる。これに対して、右の部分図では、開口13の壁11は、安定化層9及び絶縁層8の材料のみで形成され、開口13の壁11の絶縁層8は、しかしながら開口13を通じて保護層7に向かい、第一の接触表面6に達する。従って、絶縁層8は、開口13に対向する位置にある保護層7の端と開口13との間に存在する。
層7、8及び9の形成は、例えば化学蒸着(CVD)、プラズマ化学蒸着(PECVD)、カソードスパッタリング等の機械的プロセス、スパッタリング等、特に気化等の熱的プロセスにより、また、遠心分離またはスプレーにより、可能である。層7、8及び9それぞれは、個別の層を有してもよく、多層システムであってもよい。
図4は、第一の接触表面6a、第二の接触表面6b及び第三の接触表面6cが接触される、本発明による部品を示す。図3の右の部分に示すように、第一の接触表面6a及び第三の接触表面6cの上方に、まず保護層7が配置され、その上に絶縁層8が配置され、その上に安定化層9が配置される。層システムの構造は、図3の右の部分に示すものと一致する。また、開口13は、開口13の断面積が上に向かって拡大するように構成される。図4に示す部品では、ボンディング接点10が層システムに接して配置される。このボンディング接点10は、第一の接触表面6aに対向する位置にある安定化層9の表面上及び開口13の中に広がり、開口13の内部の壁11と、第一の接触表面6aまたは第三の接触表面6cとを完全にカバーする。これで、本発明による部品は、ボンディング接点10を介して、外部から接触可能となる。この目的のために、一つ以上のボンディングワイヤーが、例えば、第一の接触表面6a、第三の接触表面6cから離れた位置にある、ボンディング接点10の表面に取り付けられてもよい。
第二の接触表面6bは、部品の他の位置で接触される。ここで、形成プロセスは、他の接点と同じである。
絶縁層8の蒸着を以下に例として示す。ここで、この例は、シリコン窒化物層で保護される、シリコンサファイア、またはシリコンカーバイド基板上のAlGaN/GaNベースの電子部品に関する。図示した製造プロセスは当然のことながら例であり、他の形成プロセスも考慮可能である。
最初のステップでは、シリコン窒化物が、Oxford Plasmalab 80 Plus PECVDユニットにおいて、温度340℃、圧力0.6mTorr、出力40W、71sccmシラン及び900sccm窒素のガス流で蒸着される。蒸着された層は、ドライエッチングステップを用いて構造化される。Oxford Plasmalab 100 ICPユニットにおいて、開口が、圧力25mTorr、ICP出力500W、HF出力20W、SF6流40sccm及びO2流6sccmでエッチングされる。
続いて、樹脂(BCB、シクロテン)が、4,000(または2,000または6,000)回転で遠心分離され、ホットプレート上で70℃で固められる。この樹脂は、250℃の加熱炉に60分間で、熱的に安定する。
機械的安定性を高めるために、シリコン窒化物層が、Oxford Plasmalab 80 Plus PECVDユニットにおいて、温度340℃、圧力0.6mTorr、出力40W、71sccmシラン及び900sccm窒素のガス流で、この樹脂に蒸着される。得られる層厚は、プロセス時間の関数として、200から500nmの間である。
上記の層厚は、十分な張力のボンディングワイヤーの適用を可能とする、十分な機械的安定性をもたらす。
ここで、開口13を形成する一つの可能性を、以降に例として説明する。
Oxford Plasmalab 100 ICPユニットにおける2ステージのエッチングを用いることで、接触開口が、まず、シリコン窒化物層にエッチングされ、続いて樹脂にエッチングされる。第一のステップでは、エッチングが、ICPユニットにおいて、圧力25mTorr、ICP出力500W、HF出力20W、SF6流40sccm及びO2流6sccmで生じる。第二のステップでは、続いて樹脂が、次のパラメータ:圧力30mTorr、ICP出力1,000W、HF出力50W、SF6流10sccm及びO2流50sccmでエッチングされる。
このエッチングプロセスにより、開口は正の側面を有し、続く金属化ステップにおいて影となる領域は形成されないことが保証される。この結果、開口の側壁は、金属で完全に蒸着コーティングされ、電気的蒸着により金属で完全に塞がれる。同時に、この金属化ステップで、ボンディングパッドが形成される。

Claims (16)

  1. 電子部品であって、
    基板平面に位置する第一の接触表面と少なくとも一つの第二の接触表面と、
    前記第一及び第二の接触表面の上方に配置される少なくとも一つの絶縁層と、
    前記部品の機械的安定性を高めるために、前記絶縁層に接して配置される少なくとも一つの安定化層と、
    少なくとも一つのボンディング及び/または半田接点と、
    を有し、
    前記絶縁層及び前記安定化層が、前記第一の接触表面とは離れた位置にある前記安定化層の上側に開口するとともに、前記安定化層及び前記絶縁層を通じて前記第一の接触表面まで達する、少なくとも一つの開口を有し、前記ボンディング及び/または半田接点が、前記安定化層及び前記第二の接触表面の上に広がるとともに、前記開口を通じて前記第一の接触表面に接し、
    少なくとも一つの保護層が、前記絶縁層と前記第一及び第二の接触表面との間に配置され、前記開口が該保護層を通じて延び、
    前記開口の断面積が、前記安定化層の前記上側から前記第一の接触表面に向かう方向において減少し、
    前記絶縁層が、前記第一の接触表面上にある前記保護層の端部を覆い、
    少なくとも一つの前記絶縁層が、数マイクロメートルの厚みを有するポリマー材料であり、少なくとも一つの前記ボンディング及び/または半田接点を前記第二の接触表面から絶縁し、少なくとも一つの前記安定化層が、前記絶縁層上に広がり、前記絶縁層の硬度よりも高い硬度を有する材料を含む、
    電子部品。
  2. 前記ボンディング及び/または半田接点が、前記開口を完全に塞ぎ、または、前記開口の内部壁の少なくとも一部及び前記第一の接触表面の少なくとも一部に接する層として構成されること、
    を特徴とする請求項1に記載の電子部品。
  3. 前記保護層が、SiO2を含むこと、
    を特徴とする請求項1または2に記載の電子部品。
  4. 前記ポリマー材料が、ベンゾシクロブテンを含むこと、
    を特徴とする請求項1からのいずれか1項に記載の電子部品。
  5. 前記安定化層が、SiO2を含むこと、
    を特徴とする請求項1からのいずれか1項に記載の電子部品。
  6. 前記電子部品が、GaNを含む3族窒化物を含み、またはそれから成る半導体部品であること、
    を特徴とする請求項1からのいずれか1項に記載の電子部品。
  7. 前記電子部品が、第三の接触表面を有し、開口が前記第一及び第三の接触表面それぞれの上方に配置され、その開口が前記第一及び第三の接触表面に対して垂直に延び、前記第一及び第三の接触表面がそれぞれ前記ボンディング及び/または半田接点により接触されること、
    を特徴とする請求項1からのいずれか1項に記載の電子部品。
  8. 前記ボンディング及び/または半田接点が、前記第一及び第二の接触表面に平行に配置される表面を含むこと、
    を特徴とする請求項1からのいずれか1項に記載の電子部品。
  9. 前記電子部品が、ダイオードまたはトランジスタであること、
    を特徴とする請求項1からのいずれか1項に記載の電子部品。
  10. 基板平面に位置する第一の接触表面と少なくとも一つの第二の接触表面と、
    前記第一及び第二の接触表面の上方に配置される少なくとも一つの絶縁層と、
    前記部品の機械的安定性を高めるために、前記絶縁層に接して配置される少なくとも一つの安定化層と、
    少なくとも一つのボンディング及び/または半田接点と、
    を有し、
    前記絶縁層及び前記安定化層が、前記第一の接触表面とは離れた位置にある前記安定化層の上側に開口するとともに、前記安定化層及び前記絶縁層を通じて前記第一の接触表面まで達する、少なくとも一つの開口を有し、前記ボンディング及び/または半田接点が、前記安定化層及び前記第二の接触表面の上に広がるとともに、前記開口を通じて前記第一の接触表面に接
    少なくとも一つの保護層が、前記絶縁層と前記第一及び第二の接触表面との間に配置され、前記開口が該保護層を通じて延び、
    前記開口の断面積が、前記安定化層の前記上側から前記第一の接触表面に向かう方向において減少し、
    前記絶縁層が、前記第一の接触表面上にある前記保護層の端部を覆う、
    電子部品の製造方法であって、
    該製造方法が、
    まず、少なくとも一つの保護層を、前記基板平面に適用するステップと、
    続いて、前記保護層に開口を形成するステップと、
    続いて、少なくとも一つの前記絶縁層を、前記第一の接触表面と少なくとも一つの前記第二の接触表面とが配置される基板平面上に適用するステップと、
    続いて、少なくとも一つの前記安定化層を前記絶縁層上に適用するステップと、
    続いて、少なくとも一つの前記開口を形成するステップと、
    を含み、
    少なくとも一つの前記絶縁層が、数マイクロメートルの厚みを有するポリマー材料であり、少なくとも一つの前記ボンディング及び/または半田接点を前記第二の接触表面から絶縁し、少なくとも一つの前記安定化層が、前記絶縁層上に広がり、前記絶縁層の硬度よりも高い硬度を有する材料を含む、製造方法。
  11. 前記保護層が、前記絶縁層の適用前に構造化されること、
    を特徴とする請求項10に記載の製造方法。
  12. 前記保護層が、前記絶縁層の適用前に構造化されず、前記開口が、前記安定化層が適用された後に、適用された層全てを通じて形成されること、
    を特徴とする請求項10に記載の製造方法。
  13. 少なくとも一つの前記安定化層が、前記絶縁層の硬化温度を超える蒸着温度で適用されること、
    を特徴とする請求項10から12のいずれか1項に記載の製造方法。
  14. 少なくとも一つの前記絶縁層が、遠心分離及び/またはスプレーにより適用されること、
    を特徴とする請求項10から13のいずれか1項に記載の製造方法。
  15. 少なくとも一つの前記開口が、材料を連続的に除去し、前記開口の断面積が深さが増すに従い前記第一の接触表面の方向で減少するように形成される、
    請求項10から14のいずれか1項に記載の製造方法。
  16. 少なくとも一つの前記開口が、反応イオンエッチング、物理的除去、誘導結合プラズマエッチング、及び/またはレーザー光による気化により形成されること、
    を特徴とする請求項10から15のいずれか1項に記載の製造方法。
JP2012500155A 2009-03-20 2010-03-22 垂直接触電子部品及びその製造方法 Active JP5732035B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009014237.1 2009-03-20
DE102009014237 2009-03-20
PCT/EP2010/001792 WO2010105853A1 (de) 2009-03-20 2010-03-22 Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen

Publications (3)

Publication Number Publication Date
JP2012521082A JP2012521082A (ja) 2012-09-10
JP2012521082A5 JP2012521082A5 (ja) 2014-06-19
JP5732035B2 true JP5732035B2 (ja) 2015-06-10

Family

ID=42289085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012500155A Active JP5732035B2 (ja) 2009-03-20 2010-03-22 垂直接触電子部品及びその製造方法

Country Status (4)

Country Link
US (1) US20120038058A1 (ja)
EP (1) EP2409327A1 (ja)
JP (1) JP5732035B2 (ja)
WO (1) WO2010105853A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8964260B2 (en) * 2012-10-17 2015-02-24 Samsung Electronics Co., Ltd. Method of controlling scan speed of scanner including automatic document feeder and scanner performing the same
US9214423B2 (en) 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
KR102044244B1 (ko) 2016-12-13 2019-12-02 (주)웨이비스 질화물계 전자소자 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203654A (ja) * 1985-03-07 1986-09-09 Toshiba Corp 半導体装置及びその製造方法
KR100335591B1 (ko) * 1992-09-10 2002-08-24 텍사스 인스트루먼츠 인코포레이티드 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스
JP4330919B2 (ja) * 1997-03-14 2009-09-16 株式会社東芝 マイクロ波集積回路素子
US6159754A (en) * 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
JP3387083B2 (ja) * 1999-08-27 2003-03-17 日本電気株式会社 半導体装置及びその製造方法
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US20060065989A1 (en) * 2004-09-29 2006-03-30 Thad Druffel Lens forming systems and methods
US7473943B2 (en) * 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
TWI245345B (en) * 2005-02-17 2005-12-11 Touch Micro System Tech Method of forming a wear-resistant dielectric layer
TWI253735B (en) * 2005-02-21 2006-04-21 Advanced Semiconductor Eng Chip structure and manufacturing process thereof
US7601628B2 (en) * 2006-11-20 2009-10-13 International Business Machines Corporation Wire and solder bond forming methods
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods

Also Published As

Publication number Publication date
US20120038058A1 (en) 2012-02-16
JP2012521082A (ja) 2012-09-10
EP2409327A1 (de) 2012-01-25
WO2010105853A1 (de) 2010-09-23

Similar Documents

Publication Publication Date Title
US9576894B2 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
KR20170078535A (ko) 스캘롭 프로파일을 가지는 딥 트렌치 커패시터
KR100526445B1 (ko) 웨이퍼 패시베이션 구조
TW202125756A (zh) 半導體結構
US7701004B2 (en) Semiconductor device and method of manufacturing thereof
CN102148191B (zh) 接触孔形成方法
US20150357401A1 (en) Multilayer electrical device
CN103811414B (zh) 铜蚀刻集成方法
CN102931154A (zh) 半导体装置
JP5732035B2 (ja) 垂直接触電子部品及びその製造方法
US20110180922A1 (en) Semiconductor chip, seal-ring structure and manufacturing process thereof
US5858882A (en) In-situ low wafer temperature oxidized gas plasma surface treatment process
US6225183B1 (en) Method of fabricating a thin-film resistor having stable resistance
JP2012521082A5 (ja)
US20080174029A1 (en) semiconductor device and method of forming metal pad of semiconductor device
US8008134B2 (en) Large substrate structural vias
JP2006503717A (ja) 微小電気機械装置を製造するための方法及びこの方法により得られる微小電気機械装置
TWI722058B (zh) 半導體結構及其製造方法
CN112838048A (zh) 互连结构以及其制作方法
KR102295357B1 (ko) 다층 구조 및 형성 방법
TWI847884B (zh) 內連線結構的形成方法
KR100668221B1 (ko) Mim 캐패시터 형성 방법
KR102341024B1 (ko) 다층 구조 및 형성 방법
KR100866683B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150410

R150 Certificate of patent or registration of utility model

Ref document number: 5732035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250