EP2409327A1 - Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen - Google Patents

Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen

Info

Publication number
EP2409327A1
EP2409327A1 EP10712326A EP10712326A EP2409327A1 EP 2409327 A1 EP2409327 A1 EP 2409327A1 EP 10712326 A EP10712326 A EP 10712326A EP 10712326 A EP10712326 A EP 10712326A EP 2409327 A1 EP2409327 A1 EP 2409327A1
Authority
EP
European Patent Office
Prior art keywords
layer
contact
insulating layer
opening
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP10712326A
Other languages
English (en)
French (fr)
Inventor
Ingo Daumiller
Ulrich Heinle
Mike Kunze
Dmitry Nikolaev
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microgan GmbH
Original Assignee
Microgan GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microgan GmbH filed Critical Microgan GmbH
Publication of EP2409327A1 publication Critical patent/EP2409327A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Definitions

  • the invention relates to an electronic component which is vertically contactable, i. which is contactable via bonding and / or solder contacts, which are above those active areas of the device, which are contacted by the corresponding contacts.
  • the invention also relates to a method for producing such a device with vertical contacting.
  • Discrete electronic semiconductor devices In the production of electronic semiconductor devices, the production costs are reduced, inter alia, by miniaturization of the surface geometry / chip geometry, since the number of components increases for a given wafer or substrate surface due to the miniaturization.
  • Discrete electronic semiconductor devices usually have two or more contacts for electrical contacting, which are wired into housings or modules by means of different technologies, such as bonding, soldering and / or flip-chip technology.
  • the location and placement of the contacts is different. Due to the position and placement of the contacts basically two groups of electronic semiconductor devices can be formed.
  • the electronic semiconductor components in which the contacting takes place both on the front side and on the rear side of the component (“vertical component”.)
  • the term is to be distinguished from a "vertical contact”, which is possible with vertical and lateral components is.)
  • the required area of the contact zone in the active region of a component is many times smaller than the bonding surface or soldering area required for contacting, via which the component is wired, for example, to a housing.
  • the bonding surfaces or soldering surfaces for wiring the component therefore occupy unusable substrate or wafer area.
  • This problem comes into play.
  • One way to reduce the size of the component or reduce the unusable area is to place the bonding surfaces or pads not laterally to the active zone, but, with corresponding technology, directly over the active zone of the component, provided the active zone has one sufficiently large area.
  • an electronic semiconductor component normally has a large number of identical individual components which are connected in parallel at the substrate or wafer level.
  • the parallel connection of the individual components is effected by the corresponding connection and connection of the respective contacts.
  • several hundred individual components can be interconnected to form a single component. Due to the interconnection of the individual components, the area of the active zone increases. This results in a size of the active surface which is suitable and usable for bonding surfaces or soldering surfaces on the active zone.
  • the leads cross the contacts of the device. That is, that the contact distance to the line must be so large that there is no electrical breakdown. The distance or breakdown is determined by the dielectric layers.
  • this layer must be very thick
  • An electronic component according to the invention initially has a contact surface which lies in a contact plane.
  • the contact surface may be, for example, the surface of an active zone or an upper surface of a metallization or layer on such an active region of a semiconductor device be.
  • the contact surface is that region or surface to which an electrical contact is to be made via a bonding contact and / or a solder contact.
  • the electronic component further has an insulating layer which lies on, above or above the contact surface and / or the contact plane. Defining a direction perpendicular to the contact surface as above, this means that the insulating layer is located higher than the contact surface. It is possible, but not necessary, for the insulating layer to also be arranged over a part of the contact surface, which means that a vertical projection of the insulating layer onto the contact plane falls on a part of the contact surface. However, the insulating layer may also end just above the edge of the contact surface and be present only where it is not above the contact surface.
  • At least one stabilizing layer is now arranged on and / or above the at least one insulating layer according to the invention.
  • the stabilizing layer is preferably arranged directly on the insulating layer.
  • At least one opening is provided which extends through the insulating layer and the stabilizing layer to the contact surface. These openings thus correspond to openings in the insulating layer and openings arranged in the stabilizing layer over this.
  • a passage direction of the opening is preferably perpendicular to the contact surface.
  • the device according to the invention furthermore has at least one bonding contact and / or a soldering contact which extends above and / or on the stabilizing layer and extends through the at least one opening up to the contact surface and contacts and electrically contacts it.
  • the bonding contact or soldering contact thus covers at least a portion of a surface or upper side of the stabilizing layer and also covers the contact surface at least in some areas.
  • An underside of the bonding contact or of the solder contact facing the contact surface preferably follows the surface of the immediately underlying layers, i. the surface of the stabilizing layer, the sidewalls inside the opening and the contact surface.
  • At least one bonding wire or a solder wire can then be attached to a surface of the bonding contact or of the solder contact facing away from the contact surface.
  • the arrangement according to the invention makes it possible to place bonding surfaces or soldering surfaces of an electronic component over an active zone, ie the contact surface.
  • the insulating layer ensures insulation between the contact surface or active zone and the bonding surfaces or the soldering surfaces.
  • the opening allows through-contacting of the contact surfaces, for example on an active zone, to the associated bonding surfaces or soldering surfaces through the insulating or dielectric layer and the stabilizing layer.
  • the stabilizing layer ensures the mechanical stability necessary is to attach bonding wires or solder wires to the bonding surfaces or solder pads can.
  • Both the insulating layer and the stabilizing layer can layer systems with a
  • the insulating layer is arranged over the contact surface at least in regions, at least one passivation layer or a passivation layer system is arranged between the insulating layer and the contact surface, which particularly preferably completely separates the contact surface from the insulating layer
  • the said opening also extends in this case through the passivation layer or the passivation layer system, so that the bonding contact or solder contact is in contact with the contact surface.
  • the passivation layer is preferably arranged directly on the contact plane or contact surface, and / or the insulating layer directly on the passivation layer or the contact plane or surface.
  • the stabilization layer is preferably arranged directly on the insulating layer.
  • the bonding contact or soldering contact is preferably arranged directly on the underlying stabilization layer, opening wall and / or contact surface.
  • a layer thickness of the insulating, ie dielectric layer is preferably ⁇ 100 nm, preferably ⁇ 120 nm, more preferably ⁇ 200 nm, particularly preferably 300 nm and / or ⁇ 600 nm, preferably ⁇ 500 nm, particularly preferably ⁇ 400 nm.
  • the at least one opening is designed so that its cross-sectional area and / or its diameter, starting from the contact surface, increases upward, preferably strictly monotone and continuous.
  • the walls of the opening can be inclined at an angle with the contact plane of ⁇ 90 ° to the outside.
  • the walls are in this case funnel-shaped and / or the flanks of the opening can be positive or have a positive profile.
  • the cross-sectional area of the opening increases towards the top, it can be ensured that the opening is completely filled with the material of the bonding contact or of the soldering contact when the bonding contact or the soldering contact is made, or a laminar bonding contact or soldering contact on one Wall of the opening is applied, without forming between the wall and the bonding contact or soldering holes.
  • the cross-sectional area of the opening may be circular, rectangular, square or in other shapes.
  • a hardness of the material of the stabilizing layer is greater than a hardness of the material of the insulating layer. This ensures that the stabilizing layer leads to an overall more stable layer system than would be the case without a stabilizing layer with only the insulating layer.
  • Possible materials of the dielectric layer or of a dielectric layer system are inorganic materials such as SiN, SiO 2 , metal oxides, metal nitrides, Al 2 O 3 , TiO 2 , TiO 3 on the one hand, but also organic and / or polymer-based materials such as benzocyclobutenes (US Pat. BCB).
  • BCB has the advantage that it is present as a solution / liquid and, for example, a photoresist can be spin-coated onto the samples and then baked. So you can relatively easily produce several micrometers thick high-quality dielectric and insulating layers. You do not need any complex equipment for deposition, such as for SiO 2 or SiN.
  • Structuring / etching is preferably carried out analogously to the other dielectric layers.
  • Another advantage of the BCB is that it has a planing effect due to the application and the general properties of the BCB. Every height difference in the process topology is smoothed after the BCB process. Because BCB is elastic, it does not generate internal stresses.
  • the problem with the use of polymer-based materials for the dielectric layer is that they are mechanically less stable than inorganic materials, which makes it difficult or impossible to attach the bonding wires or soldering wires to the bonding surfaces or soldering surfaces.
  • a good connection between bonding wire or solder wire and bonding surface or bonding pad (soldering surface or solder pad) presupposes that the wires are applied to the bonding layer or soldering layer with a sufficiently high pressure. Is the insulating layer plastically deformable, as with polymer-based materials the case is, then the connection between wire and surface is only incomplete or not at all.
  • the stabilization layer according to the invention solves this problem.
  • the stabilizing layer is applied, which is preferably made of a harder material than the insulating layer.
  • the application can be carried out directly after the thermal stabilization of the plastically deformable material.
  • the deposition temperature of the stabilizing layer may exceed a curing temperature of the insulating layer.
  • the stabilizing layer may comprise or consist of, for example, SiN and / or SiO 2 .
  • a passivation layer which may be present may also comprise or consist of SiN and / or SiO 2 .
  • the electronic component according to the invention is a semiconductor device.
  • the invention is applicable to all known semiconductor devices. However, it is particularly preferably applicable to semiconductor components which have at least one nitride of a group III substance, particularly preferably GaN, since these are used primarily in power electronics, where numerous components are contacted in parallel in a space-saving manner by means of the vertical contacting according to the invention can be.
  • the device according to the invention may be a component with one, two, three or more contacts.
  • Each contact corresponds to a contact surface which can be contacted by a respective bonding contact and / or soldering contact. But it can also a plurality of contact surfaces are contacted by means of a common bonding contact and / or soldering contact, if they have the same function or should be electrically connected.
  • Each contact surface preferably has its own opening in the layers arranged above the contact surface.
  • Particularly advantageous component of the invention may be a diode having two contacts or contact surfaces, which are contacted via two electrically insulated from each other bonding contacts and / or solder contacts.
  • the device according to the invention can also be a transistor with three contacts, namely drain, gate and source, which are contacted in each case via a separate bonding contact or soldering contact.
  • the insulating layers of the device may be fabricated via one or more of the following processes: chemical vapor deposition (CVD), plasma assisted chemical deposition (PECVD), mechanical processes such as sputtering, sputtering, or other thermal processes, such as sputtering. Evaporation or other, as well as by spin coating or spraying. A possibly existing passivation layer can also be applied by means of these methods.
  • CVD chemical vapor deposition
  • PECVD plasma assisted chemical deposition
  • mechanical processes such as sputtering, sputtering, or other thermal processes, such as sputtering.
  • Evaporation or other as well as by spin coating or spraying.
  • a possibly existing passivation layer can also be applied by means of these methods.
  • the openings described are preferably produced prior to the application of the bonding contacts or solder contacts.
  • Such openings may be selected by the stabilizing layer and the insulating layer particularly preferably by one or more methods selected from the methods reactive ion etching, physical removal of the corresponding the layer, inductively coupled plasma etching and / or evaporation of the corresponding material by means of laser light.
  • a profile is produced, which ensures that the openings can be filled or coated in particular at their side surfaces without gaps with the bonding or soldering contact.
  • the profile of the holes for this should be a positive profile, i. that the hole diameter increases from below the opening to beyond the opening.
  • Opening wall with a corresponding coating with the material of the bonding or soldering contact on the surface of the stabilizing layer is in electrical contact and is preferably formed continuously with this.
  • the described profile of the openings with non-perpendicular sidewalls can be adjusted by suitable choice of the process parameters, such as the appropriate choice of gas, pressure, gas flow, acceleration voltage, RF power and / or inductively coupled plasma power.
  • Multi-stage etching processes are particularly suitable for the production of such openings, wherein after etching of the uppermost layer, the underlying layer is etched in such a way that during this step the upper layer is etched Further etched layer is etched, so that upon further penetration of the etching process in the layer system, the uppermost layers are etched the most and each one higher up layer is etched further than a layer further down. In this way, an opening is formed whose opening area decreases downwards.
  • certain parameters of the process may be varied to achieve the desired functionality of the insulating layer and the stabilizing layer.
  • plant-specific variations of production parameters such as gas flows, gas partial pressures, ICP powers, RIE powers, process temperatures, etc. are possible.
  • composition of gases used it is also possible to vary the composition of gases used, provided that the results achieved in the process are comparable.
  • the reactive compo- te of the molecules, such as fluorine in the varied gases available more (eg rejection of CF 4 to C x F y), and in a similar manner in the plasma, preferably at a comparable RF Performance, process temperature and gas pressure, into its individual components (in this case, carbon and fluorine) can disassemble.
  • the passivation layer can be deposited and then patterned. Subsequently, the dielectric layer, e.g. from BCB, and then the stabilizing layer are applied. Thereafter, the openings can be etched.
  • the passivation layer is first deposited but not patterned. Subsequently, the dielectric Layer and the stabilizing layer applied. Thereafter, the openings are made through all three layers, for example, etched.
  • the openings can be produced by means of a three-stage dry etching process, which first etches the stabilization layer, then the insulating (dielectric) layer and finally the passivation layer.
  • the manufacturing process can also be realized by using individual processes.
  • the described profile of the openings can be produced in a number of independent individual processes, for example by individually structuring and etching each individual applied layer.
  • these layers can be patterned by means of temporarily applied, for example lithographically structurable, layers for layout specification with subsequent etching of the layer and the stabilizing layer in a corresponding manner.
  • the temporary masking layer is removed before the application of the overlying layer of the semiconductor component.
  • the layers of the component according to the invention are themselves photosensitive, as is the case, for example, with BCB.
  • the layers themselves can be structured by means of lithography processes.
  • the insulating layer may have photosensitive BCB, which is then patterned by means of lithography.
  • the stabilizing layer is applied, for example, of SiN over the entire surface and temporarily applied a lithographically structured photoresist. In a dry etching process, the stabilizing Layer are etched so that suitable inclined opening walls result.
  • the device according to the invention may preferably have a two-port device or a three-port device, such as a two-port device. a diode or a transistor. It may, however, also be a complex semiconductor device, e.g. used in power electronics. It is particularly advantageous to realize group III nitride-based diodes and transistors. Especially for the realization of energy-efficient systems, Group III nitride-based Schottky diodes and transistors which have the structure according to the invention have a low power loss and thus distinct advantages. Such diodes and transistors may e.g. in high-frequency switched-mode power supplies, in efficient inverters in hybrid drive technology or in solar technology.
  • FIG. 1 shows a laterally contacted component in which the bonding surfaces or soldering surfaces are arranged laterally to an active zone
  • FIG. 2 shows a vertically contacted component in which two bonding surfaces are arranged above an active zone
  • FIG. 3 shows a cross section through two embodiments of a layer system as used in the component according to the invention can come
  • FIG. 4 shows a component according to the invention with three
  • FIG. 1 shows a laterally contacted electronic component in which an active zone 6 is contacted by means of a first bonding and / or soldering surface 1 and a second bonding and / or soldering surface 2, which are arranged next to the active zone 6. Because the bonding surfaces 1 and 2 can not be arranged above the active zone 6, the total area of the component on a substrate 5 is determined by the sum of the bonding surfaces 1 and 2 and the surface of the active zone 6. In the example shown, bonding and soldering contacts can be realized analogously.
  • an electrical contact is established through the contacts 3a and 3b.
  • an electrical contact is established by means of the contact surfaces 4a and 4b.
  • the contact surfaces 3a, 3b, 4a, 4b terminate at a side edge of the corresponding bonding surface 1 or 2 and contact a contact surface of the active zone 6 from above.
  • the contacts of a bonding surface 1 with those contacts of the bonding surface 2 are arranged nested.
  • FIG. 2 shows an alternative contacting of an active zone 6 via bonding pads 1 and 2, as can be used in the component according to the invention.
  • the bonding surfaces 1 and 2 cover the active zone 6 at least in regions.
  • the bonding surfaces 1 and 2 are thus at least partially over the active zone 6 is arranged.
  • the area claimed by this arrangement on a substrate 5 and thus the area or size of the component per se can be made considerably smaller than in the example shown in FIG.
  • An arrangement as shown in FIG. 2 requires a vertical contacting technique which makes it possible to electrically connect the active zone 6 under the bonding surfaces 1 and 2 to the bonding surfaces 1 and 2.
  • the component can be designed according to the invention.
  • FIG. 3 shows two embodiments of a layer system, as may be present in the device according to the invention.
  • a layer system is first shown in which a passivation layer 7 is initially arranged over a contact surface 6, on which in turn directly a dielectric insulating layer 8 is arranged.
  • a stabilizing layer 9 is arranged on the insulation layer 8 then immediately a stabilizing layer 9 is arranged.
  • the passivation layer 7 and the stabilization layer 9 is a SiN layer, while the dielectric layer 8 is a polymer layer of BCB.
  • Other materials for the passivation layer 7 and the stabilization layer 9 may be, for example, SiO 2 .
  • the insulating layer 8 may comprise, for example, inorganic materials such as SiN, SiO 2 , metal oxides, metal nitrides, Al 2 O 3 , TiO 2 and / or TiO 3 .
  • an opening 13 is now generated in the examples shown in Figure 3, which may be formed for example by reactive ion etching, physical removal of the material, inductively coupled plasma etching, evaporation by laser light or the like.
  • walls are 11 the opening in the left partial image perpendicular to the contact surface 6, while they have a positive profile in the right partial image, so with the contact plane, in which the contact surface 6 is located, an angle ⁇ 90 ° to the outside.
  • the contact surface 6 is not directly the surface of an active zone 12, but rather a metal layer 6 is arranged on the surface of the active zone 12, the surface 6 facing away from the active zone 12 represents the contact surface.
  • both the passivation layer 7 and the insulating layer 8 and the stabilization layer 9 adjoin the opening 13 so that these three layers occur on the wall 11 of the opening.
  • the wall 11 of the opening 13 in the right partial image is formed only by the material of the stabilization layer 9 and the insulating layer 8, but the insulation layer 8 on the wall 11 of the opening 13 also forms the opening 13 in the passivation layer 7 passes through and reaches tomaschineticiansoberflache 6.
  • the insulation layer 8 is present between the edge of the passivation layer 7 facing the opening 13 and the opening 13.
  • Fabrication of layers 7, 8 and 9 is for example by means of chemical vapor deposition (CVD), plasma assisted chemical deposition (PECVD), mechanical processes, such as sputtering,
  • CVD chemical vapor deposition
  • PECVD plasma assisted chemical deposition
  • mechanical processes such as sputtering
  • FIG. 4 shows a component according to the invention in which three contact surfaces 6a, 6b and 6c are contacted. Above the contact surfaces 6a and 6c, as shown in the right-hand part of FIG. 3, a passivation layer 7, on top of which an insulation layer 8 and then a stabilization layer 9 are arranged.
  • the structure of the layer system corresponds to that shown in the right part of Figure 3.
  • the opening 13 is designed so that the cross-sectional area of the opening 13 increases towards the top.
  • a bonding contact 10 is now deposited on the layer system. This bonding contact 10 extends over a surface of the stabilization layer 9 facing away from the contact surface 6a and into the openings
  • the device according to the invention can now be contacted from outside via the bonding contact 10.
  • one or more bonding wires can be applied to that surface of the bonding contact 10 facing away from the contact surfaces 6a, 6c.
  • the contact 6b is contacted at another location of the component.
  • the manufacturing process here is the same as the other contacts.
  • the following is an example of a deposition of the insulating layer 8 are set forth.
  • the example relates here to an AlGaN / GaN-based electronic component on silicon-sapphire or silicon carbide substrates, which is passivated with a silicon nitride layer.
  • the manufacturing process shown is to be understood as an example and other manufacturing processes are conceivable.
  • the silicon nitride at a temperature of 340 0 C, a pressure of 0.6 mTorr, a power of 40 W, and gas flows of 71 sccm silane and 900 sccm nitrogen in an Oxford Plasmalab 80 Plus PECVD plant deposited ,
  • a dry etching step the deposited layer is patterned.
  • openings are made at a pressure of 25 mTorr, an ICP power of 500 W, an HF power of 20 W, a SF 6 flow of 40 sccm and an O 2 flow of 6 sccm etched.
  • a resin (BCB, Cyclotene) is spun at 4000 (or 2000 or 6000) revolutions and baked at 70 0 C on a hot plate.
  • the resin is thermally stabilized in an oven at 250 ° C. for 60 minutes.
  • a pressure of 0.6 mTorr, a power of 40 W, and gas flows of 71 sccm of silane and 900 sccm nitrogen in an Oxford Plasmalab is applied to the resin 80 Plus PECVD Plant deposited.
  • the achieved layer thickness is between 200 and 500 nm.
  • the above layer thicknesses allow a sufficient mechanical stability, which allows the attachment of bonding wires with sufficient tensile strength.
  • the first step involves etching in an ICP system at a pressure of 25 mTorr, an ICP power of 500 W, an RF power of 20 W, an SF 6 flux of 40 sccm, and an O 2 flux of 8 scctn ,
  • the resin is then etched with the following parameters: the pressure is 30 mTorr, the ICP power 1000 W, the RF power 50 W, a SFg flow 10 sccm and an O 2 flow 50 sccm.
  • This etching process ensures that the openings have positive flanks and thus no areas arise that are shaded in the following metallization step. As a result, the side walls of the openings can be completely vapor-deposited with metal and completely filled with metal by electrodeposition. These metallization steps simultaneously produce the bond pads.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauelement mit zumindest einer in einer Kontaktebene liegenden Kontaktoberfläche, zumindest einer oberhalb der Kontaktebene angeordneten isolierenden Schicht, zumindest einer auf der isolierenden Schicht angeordneten stabilisierenden Schicht zur Erhöhung einer mechanischen Stabilität des Bauelementes, sowie zumindest einem Bond- und/oder Lötkontakt, wobei die isolierende Schicht und die stabilisierende Schicht zumindest eine Öffnung aufweisen, die sich in einer der Kontaktoberfläche abgewandten Oberseite der stabilisierenden Schicht öffnet und sich durch die stabilisierende Schicht und die isolierende Schicht hindurch bis zur Kontaktoberfläche erstreckt, und wobei sich der Bond- und/oder Lötkontakt über die stabilisierende Schicht erstreckt und durch die Öffnung die Kontaktoberfläche berührt.

Description

Vertikal kontaktiertes elektronisches Bauelement sowie Verfahren zur Herstellung eines solchen
Die Erfindung betrifft ein elektronisches Bauelement, welches vertikal kontaktierbar ist, d.h. welches über Bond- und/oder Lötkontakte kontaktierbar ist, die über jenen aktiven Bereichen des Bauelementes liegen, welche durch die entsprechenden Kontakte kontaktiert werden. Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines solchen Bauelementes mit vertikaler Kontaktierung.
Bei der Herstellung von elektronischen Halbleiterbauelementen werden die Produktionskosten unter anderem durch Miniaturisierung der Flächengeometrie/Chipgeometrie reduziert, da sich die Anzahl der Bauelemente bei gegebener Wafer- oder Substratfläche aufgrund der Miniaturisierung erhöht . Diskrete elektronische Halbleiterbauelemente besitzen zur elektrischen Kontaktierung in der Regel zwei oder mehr Kontakte, die mit Hilfe unterschiedlicher Technologien, wie Bonden, Löten und/oder Flip-Chip-Tech- nologie, in Gehäuse oder in Module verdrahtet werden.
Je nach Art des elektronischen Halbleiterbauelements ist die Lage und Platzierung der Kontakte unterschiedlich. Aufgrund der Lage und Platzierung der Kontakte können grundsätzlich zwei Gruppen von elektronischen Halbleiterbauelementen gebildet werden. Zum einen die elektronischen Halbleiterbauelemente, bei denen die Kontaktierung sowohl auf der Vorderseite als auch auf der Rückseite des Bauelementes statt- findet („vertikales Bauelement". Der Begriff ist jedoch von einer „vertikalen Kontaktierung" zu unterscheiden, die bei vertikalen und lateralen Bauelementen möglich ist.) und zum anderen die Bauelemente, die aufgrund der besonderen Beschaffenheit des HaIb- leitermaterials und/oder ihrer Funktion als laterale Ausführungsform realisiert werden müssen und bei denen die Kontakte in einer Ebene, z.B. auf der Vorderseite des Bauelementes, liegen (laterales Bauelement) .
In der Regel ist die benötigte Fläche der Kontaktzone im aktiven Bereich eines Bauelementes um ein Vielfaches geringer als die zur Kontaktierung benötigte Bondfläche bzw. Lötfläche, über welche das Bauelement mit z.B. einem Gehäuse verdrahtet wird. Die Bondflächen bzw. Lötflächen zur Verdrahtung des Bauelements belegen daher nicht nutzbare Substrat- oder Waferflä- che. Insbesondere bei elektronischen Halbleiterbauelementen mit lateraler Anordnung der Kontakte kommt dieses Problem zum Tragen. Eine Möglichkeit zur Verringerung der Bauelementgröße bzw. Reduzierung der nicht nutzbaren Fläche ist das Platzieren der Bondflächen bzw. Lötflächen nicht seitlich zu der aktiven Zone, sondern, mit entspre- chender Technologie, direkt über der aktiven Zone des Bauelementes, vorausgesetzt die aktive Zone besitzt eine hinreichend große Fläche .
Z.B. in der Leistungselektronik weist ein elektroni- sches Halbleiterbauelement normalerweise eine Vielzahl von gleichartigen Einzelbauelementen auf, die auf Substrat- oder Waferebene parallel geschaltet sind. Die Parallelschaltung der Einzelbauelemente erfolgt durch die entsprechende Verbindung und Ver- Schaltung der jeweiligen Kontakte. Auf diese Weise können mehre hundert Einzelbauelemente zu einem einzelnen Bauelement verschaltet werden. Aufgrund der Zusammenschaltung der Einzelbauelemente vergrößert sich die Fläche der aktiven Zone. Dadurch ergibt sich eine Größe der aktiven Fläche, die für Bondflächen bzw. Lötflächen auf der aktiven Zone geeignet und nutzbar sind.
Vertikale Kontaktierungen wurden nach dem Stand der Technik bei Bauelementen (z.B. Dioden oder Transistoren) angewendet, bei denen ein hoher Strom (z.B. 10 A bis 100 A) bei kleinen Spannungen (bis ca. 200 V) geschaltet wird. Durch den hohen Strom sind möglichst geringe ohmsche Verluste durch die Zuleitungen not- wendig. Aufgrund der Tatsache, dass die vertikale
Kontaktierung über dem aktiven Bauelement sitzt, sind extrem kurze Zuleitungslängen (bestimmt durch die Anzahl der Kontaktlöcher) möglich.
Bei dieser Methode kreuzen die Zuleitungen (oder Bondflächen) die Kontakte des Bauelementes. D.h., dass der Abstand Kontakt zu Leitung so groß sein muss, dass es keinen elektrischen Durchbruch gibt. Der Abstand bzw. Durchbruch wird durch die dielektrischen Schichten bestimmt .
Bei kleinen Spannungen ist dies nicht sehr problematisch und es wird in der Regel eine Standardpassivie- rung aus SIN verwendet .
Bei hohen Spannungen muss diese Schicht sehr dick
(größer 2 μm) werden. Dies bringt zahlreiche Probleme mit sich. So können z.B. große Verspannungen und Risse im Bauelement entstehen.
Aufgabe der vorliegenden Erfindung ist es, die
Nachteile des Standes der Technik zu überwinden und insbesondere eine einfache, zuverlässige Herstellung zu ermöglichen, gleichzeitig aber eine hinreichende mechanische Stabilität zu gewährleisten, die insbe- sondere die beim Bonden bzw. Löten auftretenden Belastungen aushält .
Diese Aufgabe wird gelöst durch das elektronische Bauelement nach Anspruch 1 sowie das Verfahren zur Herstellung eines elektronischen Bauelementes nach Anspruch 11. Vorteilhafte Weiterbildungen des elektronischen Bauelementes und des erfindungsgemäßen Verfahrens werden in den jeweiligen abhängigen Ansprüchen gegeben.
Ein elektronisches Bauelement gemäß der Erfindung weist zunächst eine Kontaktoberfläche auf, die in einer Kontaktebene liegt. Die Kontaktoberfläche kann z.B. die Oberfläche einer aktiven Zone oder eine O- berfläche einer Metallisierung oder Schicht auf einer solchen aktiven Zone eines Halbleiterbauelementes sein. Allgemein ist die Kontaktoberfläche jener Bereich bzw. jene Oberfläche, zu welcher über einen Bondkontakt und/oder einen Lötkontakt ein elektrischer Kontakt hergestellt werden soll.
Das elektronische Bauelement weist weiter eine isolierende Schicht auf, die auf, über oder oberhalb der Kontaktoberfläche und/oder der Kontaktebene liegt. Definiert man eine Richtung senkrecht zur Kontakt- Oberfläche als oben, so bedeutet dies, dass die isolierende Schicht weiter oben als die Kontaktoberfläche angeordnet ist. Möglich, jedoch nicht notwendig, ist es, dass die isolierende Schicht auch über einem Teil der Kontaktoberfläche angeordnet ist, was bedeu- tet, dass eine senkrechte Projektion der isolierenden Schicht auf die Kontaktebene auf einen Teil der Kontaktoberfläche fällt. Die isolierende Schicht kann jedoch auch gerade über dem Rand der Kontaktoberfläche enden und nur dort vorliegen, wo sie nicht über der Kontaktoberfläche liegt.
Auf und/oder über der zumindest einen isolierenden Schicht ist nun erfindungsgemäß zumindest eine stabilisierende Schicht angeordnet. Die stabilisierende Schicht ist vorzugsweise unmittelbar auf der isolierenden Schicht angeordnet .
Erfindungsgemäß ist zumindest eine Öffnung vorgesehen, die sich durch die isolierende Schicht und die stabilisierende Schicht hindurch bis zur Kontaktoberfläche erstreckt. Diese Öffnungen entsprechen also Öffnungen in der isolierenden Schicht und hierüber angeordneten Öffnungen in der stabilisierenden Schicht. Eine Durchgangsrichtung der Öffnung steht vorzugsweise senkrecht auf der Kontaktoberfläche. Das erfindungsgemäßε Bauelement weist außerdem zumindest einen Bondkontakt und/oder einen Lötkontakt auf, der sich oberhalb und/oder auf der stabilisierenden Schicht erstreckt und sich durch die zumindest eine Öffnung bis zur Kontaktoberfläche erstreckt und diese berührt und elektrisch kontaktiert.
Der Bondkontakt bzw. Lötkontakt bedeckt also zumindest einen Teilbereich einer Oberfläche oder Obersei- te der stabilisierenden Schicht und überdeckt außerdem zumindest bereichsweise die Kontaktoberfläche. Eine der Kontaktoberfläche zugewandte Unterseite des Bondkontaktes bzw. des Lötkontaktes folgt vorzugsweise der Oberfläche der unmittelbar darunter liegenden Schichten, d.h. der Oberfläche der stabilisierenden Schicht, den Seitenwänden im Inneren der Öffnung sowie der Kontaktoberfläche.
An einer der Kontaktoberfläche abgewandten Oberfläche des Bondkontaktes bzw. des Lötkontaktes kann dann zumindest ein Bonddraht bzw. ein Lötdraht angebracht werden .
Die erfindungsgemäße Anordnung ermöglicht es, Bond- flächen bzw. Lötflächen eines elektronischen Bauelementes über einer aktiven Zone, d.h. der Kontaktoberfläche, zu platzieren. Die isolierende Schicht sorgt dabei für eine Isolierung zwischen der Kontaktoberfläche bzw. aktiven Zone und den Bondflächen bzw. den Lötflächen. Andererseits ermöglicht die Öffnung eine Durchkontaktierung der Kontaktoberflächen, beispielsweise auf einer aktiven Zone, zu den zugehörigen Bondflächen bzw. Lötflächen durch die isolierende bzw. dielektrische Schicht und die stabilisierende Schicht hindurch. Die stabilisierende Schicht gewährleistet die mechanische Stabilität, die notwendig ist, um Bonddrähte bzw. Lötdrähte an den Bondflächen bzw. Lötflächen anbringen zu können.
Sowohl die isolierende Schicht als auch die stabili- sierende Schicht können Schichtsysteme mit einer
Vielzahl von Schichten sein. Sie können aber auch jeweils nur eine Schicht aufweisen oder sein.
Vorteilhafterweise ist, insbesondere wenn die isolie- rende Schicht zumindest bereichsweise über der Kontaktoberfläche angeordnet ist, zwischen der isolierenden Schicht und der Kontaktoberfläche zumindest eine Passivierungsschicht oder ein Passivierungs- schichtsystem angeordnet, das besonders bevorzugt die Kontaktoberfläche vollständig von der isolierenden
Schicht trennt. Die besagte Öffnung erstreckt sich in diesem Fall auch durch die Passivierungsschicht bzw. das Passivierungsschichtsystem hindurch, so dass der Bondkontakt bzw. Lötkontakt mit der Kontaktoberfläche in Kontakt steht.
Bevorzugterweise ist die Passivierungsschicht unmittelbar auf der Kontaktebene oder Kontaktoberfläche angeordnet und/oder die isolierende Schicht unmittel- bar auf der Passivierungsschicht oder der Kontaktebene bzw. -Oberfläche. Außerdem ist vorzugsweise die Stabilisierungsschicht unmittelbar auf der isolierenden Schicht angeordnet .
Der Bondkontakt bzw. Lötkontakt ist vorzugsweise unmittelbar auf der darunter liegenden genannten Stabilisierungsschicht, Öffnungswand und/oder Kontaktoberfläche angeordnet.
Eine Schichtdicke der isolierenden, d.h. dielektrischen Schicht, ist vorzugsweise ≥ 100 nm, bevorzugt ≥ 120 nm, besonders bevorzugt ≥ 200 nm, besonders bevorzugt 300 nm und/oder ≤ 600 nm, bevorzugt ≤ 500 nm, besonders bevorzugt ≤ 400 nm.
Bevorzugterweise ist die zumindest eine Öffnung so ausgeführt, dass sich ihre Querschnittsfläche und/oder ihr Durchmesser, ausgehend von der Kontaktoberfläche, nach oben hin vergrößert, vorzugsweise streng monoton und stetig. Hierzu können die Wände der Öffnung in einem Winkel mit der Kontaktebene von < 90° nach außen geneigt sein. Die Wände stehen hierbei also trichterförmig und/oder die Flanken der Öffnung können positiv sein bzw. ein positives Profil aufweisen.
Dadurch, dass sich die Querschnittsfläche der Öffnung nach oben hin vergrößert, kann gewährleistet werden, dass bei Herstellen des Bondkontaktes bzw. des Lötkontaktes die Öffnung vollständig mit dem Material des Bondkontaktes bzw. des Lötkontaktes gefüllt wird, oder ein Schichtförmiger Bondkontakt bzw. Lötkontakt an einer Wand der Öffnung anliegt, ohne dass sich zwischen der Wand und dem Bondkontakt bzw. Lötkontakt Löcher bilden.
Die Querschnittsfläche der Öffnung kann kreisförmig, rechteckig, quadratisch oder in anderen Formen gestaltet sein.
Bevorzugterweise ist eine Härte des Materials der stabilisierenden Schicht größer als eine Härte des Materials der isolierenden Schicht. Hierdurch wird erreicht, dass die stabilisierende Schicht zu einem insgesamt stabileren Schichtsystem führt als es ohne stabilisierende Schicht mit nur der isolierenden Schicht der Fall wäre. Mögliche Materialien der dielektrischen Schicht bzw. eines dielektrischen Schichtsystems sind anorganische Materialien, wie SiN, SiO2, Metalloxide, Metallnitri- de, Al2O3, TiO2, TiO3 einerseits, andererseits aber auch organische und/oder polymerbasierende Materialien wie Benzocyclobutene (BCB) .
BCB hat den Vorteil, dass es als Lösung/Flüssigkeit vorliegt und wie z.B. ein Photolack auf die Proben aufgeschleudert und dann ausgebacken werden kann. Man kann also relativ einfach mehrere Mikrometer dicke hochwertige dielektrische und isolierende Schichten herstellen. Man benötigt keine aufwändigen Anlagen zur Abscheidung, wie z.B. bei SiO2 oder SiN. Die
Strukturierung/Ätzung erfolgt vorzugsweise analog zu den anderen dielektrischen Schichten. Weiterer Vorteil des BCB ist, dass es aufgrund der Aufbringung und der generellen Eigenschaften des BCB eine plana- risierende Wirkung hat. Jeder Höhenunterschied in der Prozesstopologie wird nach dem BCB-Prozess geglättet. Da BCB elastisch ist, erzeugt es keine inneren Spannungen .
Problematisch bei der Verwendung von polymerbasierten Materialien für die dielektrische Schicht ist, dass diese mechanisch weniger stabil sind als anorganische Materialien, was das Anbringen der Bonddrähte bzw. Lötdrähte auf den Bondflächen bzw. Lötflächen er- schwert oder unmöglich macht. Eine gute Verbindung zwischen Bonddraht bzw. Lötdraht und Bondfläche bzw. Bondpad (Lötfläche oder Lötpad) setzt nämlich voraus, dass die Drähte mit einem hinreichend großen Druck auf die Bondschicht bzw. Lötschicht aufgebracht wer- den. Lässt sich die isolierende Schicht plastisch verformen, wie dies bei polymerbasierten Materialien der Fall ist, so kommt die Verbindung zwischen Draht und Fläche nur unvollständig oder gar nicht zustande.
Die erfindungsgemäße Stabilisierungsschicht löst die- ses Problem. Über das eventuell plastisch verformbare Material der isolierenden Schicht wird hierbei die Stabilisierungsschicht aufgebracht, die vorzugsweise aus einem härteren Material als die isolierende Schicht ist. Das Aufbringen kann hierbei direkt nach der thermischen Stabilisierung des plastisch verformbaren Materials erfolgen. Dabei kann die Abscheidetemperatur der stabilisierenden Schicht eine Aushärtetemperatur der isolierenden Schicht übersteigen.
Die stabilisierende Schicht kann beispielsweise SiN und/oder SiO2 aufweisen oder daraus bestehen. Auch eine eventuell vorhandene Passivierungsschicht kann SiN und/oder SiO2 aufweisen oder daraus bestehen.
Bevorzugterweise ist das elektronische Bauelement gemäß der Erfindung ein Halbleiterbauelement. Die Erfindung ist für alle bekannten Halbleiterbauelemente anwendbar. Besonders bevorzugt ist sie jedoch anwendbar auf Halbleiterbauelemente, die zumindest ein Nit- rid einer Gruppe- III-Substanz aufweisen, besonders bevorzugt GaN, da diese vor allem in der Leistungs- elektronik Anwendung finden, wo mittels der erfindungsgemäßen vertikalen Kontaktierung platzsparend zahlreiche Bauelemente parallel kontaktiert werden können .
Das erfindungsgemäße Bauelement kann ein Bauelement mit einem, zwei, drei oder mehr Kontakten sein. Dabei entspricht je einem Kontakt eine Kontaktoberfläche, die durch jeweils einen Bondkontakt und/oder Lötkontakt kontaktiert werden kann. Es können aber auch mehrere Kontaktoberflächen mittels eines gemeinsamen Bondkontaktes und/oder Lötkontaktes kontaktiert werden, wenn sie eine gleiche Funktion haben oder elektrisch verbunden sein sollen. Jeder Kontaktoberfläche kommt vorzugsweise eine eigene Öffnung in den über der Kontaktoberfläche angeordneten Schichten zu.
Besonders vorteilhaft kann das erfindungsgemäße Bauelement eine Diode mit zwei Kontakten bzw. Kontakt- Oberflächen sein, die über zwei elektrisch gegeneinander isolierte Bondkontakte und/oder Lötkontakte kontaktiert werden. Das erfindungsgemäße Bauelement kann auch ein Transistor mit drei Kontakten sein, nämlich Drain, Gate und Source, die jeweils über einen eigenen Bondkontakt bzw. Lötkontakt kontaktiert werden.
Die isolierenden Schichten des Bauelementes können besonders bevorzugt über einen oder mehrere der fol- genden Prozesse hergestellt werden: Chemische Abscheidung (CVD) , Plasma-unterstützte chemische Abscheidung (PECVD) , mechanische Verfahren wie Kathodenzerstäubung, Sputtern oder andere, thermische Verfahren, wie z.B. Verdampfen oder andere, sowie mit- tels Aufschleudern oder Sprühen. Auch eine eventuell vorhandene Passivierungsschicht kann mittels dieser Verfahren aufgebracht werden.
Während der Herstellung des erfindungsgemäßen Bauele- mentes werden vorzugsweise die beschriebenen Öffnungen vor dem Aufbringen der Bondkontakte bzw. Lötkontakte hergestellt. Derartige Öffnungen können durch die stabilisierende Schicht und die isolierende Schicht besonders bevorzugt mittels eines oder mehre - rer Verfahren ausgewählt aus den Verfahren reaktives Ionenätzen, physikalisches Abtragen der entsprechen- den Schicht, induktiv-gekoppeltes Plasmaätzen und/oder Verdampfen des entsprechenden Materials mittels Laserlicht erfolgen.
Bei der Erzeugung der Öffnungen wird, wie oben beschrieben, vorzugsweise ein Profil erzeugt, welches gewährleistet, dass die Öffnungen insbesondere an ihren Seitenflächen lückenlos mit dem Bond- bzw. Lötkontakt gefüllt bzw. beschichtet werden können. Wie beschrieben sollte das Profil der Löcher hierfür ein positives Profil sein, d.h. dass sich der Lochdurchmesser von unter der Öffnung bis über die Öffnung hin zunimmt .
Nach Fertigstellung der Öffnungen werden diese mit dem Material des entsprechenden Bond- bzw. Lötkontaktes gefüllt oder es werden die Seitenflächen der Öffnungen und ihr Boden, der normalerweise durch die Kontaktoberfläche gebildet wird, mit dem Material des Kontaktes beschichtet, wobei die Beschichtung der
Öffnungswand mit einer entsprechenden Beschichtung mit dem Material des Bond- bzw. Lötkontaktes auf der Oberfläche der stabilisierenden Schicht in elektrischem Kontakt steht und vorzugsweise mit dieser durchgehend ausgebildet ist.
Das beschriebene Profil der Öffnungen mit nicht senkrechten Seitenwänden kann durch geeignete Wahl der Prozessparameter, wie die geeignete Wahl des Gases, des Drucks, des Gasflusses, der Beschleunigungsspannung, der HF-Leistung und/oder der Leistung eines induktiv-gekoppelten Plasmas eingestellt werden. Besonders geeignet sind zur Herstellung solcher Öffnungen mehrstufige Ätzverfahren, wobei nach einem Ätzen der obersten Schicht die darunter liegende Schicht derart geätzt wird, dass während diesem Schritt die obere Schicht weiter gεätzt wird, so dass bei weiterem Eindringen des Ätzprozesses in das Schichtsystem die zu oberst liegenden Schichten am meisten geätzt werden und jeweils eine weiter oben liegende Schicht weiter geätzt wird als eine weiter unten liegende Schicht. Auf diese Weise entsteht eine Öffnung, deren Öffnungsfläche nach unten abnimmt.
Bei der Herstellung können bestimmte Parameter des Prozesses variiert werden, um zur gewünschten Funktionalität der isolierenden Schicht und der stabilisierenden Schicht zu gelangen. Möglich sind hierbei insbesondere anlagenspezifische Variationen der Herstellungsparameter wie Gasflüsse, Gas-Partialdrücke, ICP-Leistungen, RIE-Leistungen, Prozesstemperaturen, usw. Auch ist es möglich, die Zusammensetzung verwendeter Gase zu variieren, sofern die im Prozess erzielten Ergebnisse vergleichbar sind. Hierbei ist es insbesondere vorteilhaft, wenn die reaktive Komponen- te der Moleküle, wie beispielsweise Fluor, in den variierten Gasen weiter vorhanden ist (z.B. Abkehr von CF4 zu CxFy) und sich in ähnlicher Weise im Plasma, vorzugsweise bei vergleichbarer RF-Leistung, Prozesstemperatur und Gasdruck, in seine Einzelbestandteile (hier also Kohlenstoff und Fluor) zerlegen lässt.
Zur Herstellung des erfindungsgemäßen Systems kann zunächst die Passivierungsschicht abgeschieden und dann strukturiert werden. Anschließend kann die die- lektrische Schicht, z.B. aus BCB, und dann die Stabilisierungsschicht aufgebracht werden. Danach können die Öffnungen geätzt werden.
Bevorzugt ist jedoch ein Verfahren, wo zunächst die Passivierungsschicht abgeschieden, aber nicht strukturiert wird. Anschließend werden die dielektrische Schicht und die stabilisierende Schicht aufgebracht. Danach werden die Öffnungen durch alle drei Schichten hergestellt, z.B. geätzt. Es kann die Herstellung der Öffnungen mittels eines dreistufigen Trockenätzpro- zesses erfolgen, der zunächst die Stabilisierungs- schicht, dann die isolierende (dielektrische) Schicht und zum Schluss die Passivierungsschicht ätzt.
Der Herstellungsprozess lässt sich auch durch Einsatz von Einzelprozessen realisieren. Das beschriebene Profil der Öffnungen kann in mehreren unabhängigen Einzelprozessen erzeugt werden, beispielsweise, indem jede einzelne aufgebrachte Schicht einzeln strukturiert und geätzt wird. So kann etwa nach Aufbringen der isolierenden Schicht diese mittels temporär aufgebrachter, beispielsweise lithographisch strukturierfähiger Schichten zur Layout-Vorgabe mit anschließender Ätzung der Schicht strukturiert werden und die stabilisierende Schicht in entsprechender Weise. Dabei wird die temporäre Maskierungsschicht vor dem Aufbringen der darüber liegenden Schicht des Halbleiterbauelementes entfernt.
Es ist darüber hinaus auch möglich, dass die Schich- ten des erfindungsgemäßen Bauelementes selbst photoempfindlich sind, wie dies beispielsweise bei BCB der Fall ist. In diesem Fall können die Schichten selbst mittels Lithographie-Verfahren strukturiert werden. Z.B. kann zum Erzeugen einer geeigneten Öffnung mit geeignetem Profil die isolierende Schicht photoempfindliches BCB aufweisen, das dann mittels Lithographie strukturiert wird. Im nächsten Schritt wird die stabilisierende Schicht beispielsweise aus SiN ganzflächig aufgebracht und temporär ein lithogra- phisch strukturierter Photolack aufgebracht. In einem Trockenätzprozess kann nun die stabilisierende Schicht so geätzt werden, dass geeignete geneigte Öffnungswände resultieren.
Das erfindungsgemäße Bauelement kann bevorzugt ein Zweitor-Bauelement oder ein Dreitor-Bauelement wie z.B. eine Diode oder ein Transistor sein. Es kann a- ber auch ein komplexes Halbleiterbauelement sein, wie es z.B. in der Leistungselektronik angewendet wird. Besonders vorteilhaft lassen sich Gruppe- Ill-Nitrid- basierte Dioden und Transistoren realisieren. Speziell zur Realisierung energieeffizienter Systeme zeigen Gruppe-III-Nitrid-basierte Schottky-Dioden und Transistoren die den erfindungsgemäßen Aufbau aufweisen eine geringe Verlustleistung und damit deutliche Vorteile. Derartige Dioden und Transistoren können z.B. in hochfrequenten Schaltnetzteilen, in effizienten Wechselrichtern in der hybriden Antriebstechnik oder in der Solartechnik eingesetzt werden.
Im Folgenden soll die Erfindung anhand einiger Figuren beispielhaft erläutert werden.
Es zeigt
Figur 1 ein lateral kontaktiertes Bauelement, bei welchem die Bondflächen bzw. Lötflächen seitlich einer aktiven Zone angeordnet sind,
Figur 2 ein vertikal kontaktiertes Bauelement, bei welchem zwei Bondflächen über einer aktiven Zone angeordnet sind,
Figur 3 einen Querschnitt durch zwei Ausführungs- formen eines Schichtsystems, wie es im erfindungsgemäßen Bauelement zur Anwendung kommen kann, und
Figur 4 ein erfindungsgemäßes Bauelement mit drei
Kontakten.
Figur 1 zeigt ein lateral kontaktiertes elektronisches Bauelement, bei dem eine aktive Zone 6 mittels einer ersten Bond- und/oder Lötfläche 1 und einer zweiten Bond- und/oder Lötfläche 2 kontaktiert wird, die neben der aktiven Zone 6 angeordnet sind. Dadurch, dass die Bondflächen 1 und 2 nicht über der aktiven Zone 6 anordenbar sind, wird die Gesamtfläche des Bauelementes auf einem Substrat 5 durch die Summe der Bondflächen 1 und 2 sowie der Oberfläche der ak- tiven Zone 6 bestimmt. In dem gezeigten Beispiel können jeweils Bond- und Lötkontakte analog realisiert sein.
Zwischen der aktiven Zone 6 und der Bondfiäche 1 wird ein elektrischer Kontakt durch die Kontakte 3a und 3b hergestellt. Zwischen der aktiven Zone 6 und der Bondfläche 2 wird ein elektrischer Kontakt mittels der Kontaktflächen 4a und 4b hergestellt. Die Kontaktflächen 3a, 3b, 4a, 4b, enden an einer Seitenkan- te der entsprechenden Bondfläche 1 bzw. 2 und kontaktieren eine Kontaktoberfläche der aktiven Zone 6 von oben. Im gezeigten Beispiel sind die Kontakte der einen Bondfläche 1 mit jenen Kontakten der Bondfläche 2 geschachtelt angeordnet.
Figur 2 zeigt eine alternative Kontaktierung einer aktiven Zone 6 über Bondflächen 1 und 2, wie sie bei dem erfindungsgemäßen Bauelement zum Einsatz kommen kann. Hierbei überdecken die Bondflächen 1 und 2 die aktive Zone 6 zumindest bereichsweise. Die Bondflächen 1 und 2 sind also zumindest bereichsweise über der aktiven Zone 6 angeordnet. Es ist zu erkennen, dass die durch diese Anordnung auf einem Substrat 5 beanspruchte Fläche und damit die Fläche bzw. Größe des Bauelementes an sich deutlich geringer gestaltet werden kann als in dem in Figur 1 gezeigten Beispiel. Eine Anordnung wie sie in Figur 2 gezeigt ist bedarf jedoch einer vertikalen Kontaktierungstechnik, die es ermöglicht, die aktive Zone 6 unter den Bondflächen 1 und 2 elektrisch mit den Bondflächen 1 und 2 zu ver- binden. Hierzu kann das Bauelement erfindungsgemäß ausgestaltet sein.
Figur 3 zeigt zwei Ausführungsformen eines Schichtsystems, wie es in dem erfindungsgemäßen Bauelement vorliegen kann. Im linken Teilbild ist zunächst ein Schichtsystem gezeigt, bei welchem über einer Kontaktoberfläche 6 zunächst eine Passivierungsschicht 7 angeordnet ist, auf welcher wiederum unmittelbar eine dielektrische isolierende Schicht 8 angeordnet ist. Auf der Isolationsschicht 8 ist dann unmittelbar eine Stabilisierungsschicht 9 angeordnet. Im gezeigten Beispiel ist die Passivierungsschicht 7 und die Stabilisierungsschicht 9 eine SiN-Schicht, während die dielektrische Schicht 8 eine Polymerschicht aus BCB ist. Andere Materialien für die Passivierungsschicht 7 und die Stabilisierungsschicht 9 können z.B. SiO2 sein. Die Isolationsschicht 8 kann z.B. anorganische Materialien, wie SiN, SiO2, Metalloxide, Metallnitride, Al2O3, TiO2 und/oder TiO3 aufweisen.
In den Schichten 7, 8 und 9 ist nun in dem in Figur 3 gezeigten Beispielen eine Öffnung 13 erzeugt, die beispielsweise durch reaktives Ionenätzen, physikalisches Abtragen des Materials, induktiv-gekoppeltes Plasmaätzen, Verdampfen mittels Laserlicht oder ähnlich gebildet worden sein kann. Dabei sind Wände 11 der Öffnung im linken Teilbild senkrecht zur Kontaktoberfläche 6, während sie im rechten Teilbild ein positives Profil aufweisen, also mit der Kontaktebene, in welcher die Kontaktoberfläche 6 liegt, einen Win- kel < 90° nach außen einschließen. Im gezeigten Beispiel ist die Kontaktoberfläche 6 nicht direkt die Oberfläche einer aktiven Zone 12, vielmehr ist auf der Oberfläche der aktiven Zone 12 eine Metallschicht 6 angeordnet, deren der aktiven Zone 12 abgewandte Oberfläche 6 die Kontaktoberfläche darstellt.
In der linken Ausführungsform der Figur 3 grenzen sowohl die Passivierungsschicht 7 als auch die Isolationsschicht 8 und die Stabilisierungsschicht 9 an die Öffnung 13, so dass diese drei Schichten an der Wand 11 der Öffnung auftreten. Im Gegensatz dazu wird die Wand 11 der Öffnung 13 im rechten Teilbild nur von dem Material der Stabilisierungsschicht 9 und der I- solationsschicht 8 gebildet, wobei jedoch die Isola- tionsschicht 8 an der Wand 11 der Öffnung 13 auch die Öffnung 13 in der Passivierungsschicht 7 durchläuft und bis zur Kontaktierungsoberflache 6 reicht. Die Isolationsschicht 8 liegt hierbei also zwischen dem der Öffnung 13 zugewandten Rand der Passivierungs- Schicht 7 und der Öffnung 13 vor.
Eine Herstellung der Schichten 7, 8 und 9 ist beispielsweise mittels chemischer Abscheidung (CVD) , Plasma-unterstützter chemischer Abscheidung (PECVD) , mechanischen Verfahren, wie Kathodenzerstäubung,
Sputtern und anderen, insbesondere thermischen Verfahren wie Verdampfen und ähnlichen, sowie mittels Aufschleudern oder Sprühen möglich. Jede der Schichten 7, 8 und 9 kann eine einzelne Schicht aufweisen oder ein Mehrschichtsystem sein. Figur 4 zeigt ein erfindungsgemäßes Bauelement, in welchem drei Kontaktoberflächen 6a, 6b und 6c kontaktiert werden. Oberhalb der Kontaktflächen 6a und 6c sind, wie im rechten Teil der Figur 3 gezeigt, zu- nächst eine Passivierungsschicht 7, darauf eine Isolationsschicht 8 und hierauf eine Stabilisierungsschicht 9 angeordnet. Der Aufbau des Schichtsystems entspricht jenem im rechten Teil von Figur 3 gezeigten. Auch hier ist die Öffnung 13 so ausgestaltet, dass sich die Querschnittsfläche der Öffnung 13 nach oben hin vergrößert. Im in Figur 4 gezeigten Bauelement ist nun ein Bondkontakt 10 auf dem Schichtsystem abgeschieden. Dieser Bondkontakt 10 erstreckt sich über eine der Kontaktfläche 6a abgewandte Oberfläche der Stabilisierungsschicht 9 sowie in die Öffnungen
13 hinein, so dass sie Innenwände 11 der Öffnungen 13 sowie die Kontaktoberflächen 6a bzw. 6c vollständig abdeckt. Das erfindungsgemäße Bauelement ist nun über den Bondkontakt 10 von außen kontaktierbar . Hierzu kann beispielsweise auf jener den Kontaktoberflächen 6a, 6c abgewandten Oberfläche des Bondkontaktes 10 ein oder mehrere Bonddrähte angebracht werden.
Der Kontakt 6b wird an einem anderen Ort des Bauele- mentes kontaktiert. Das Herstellungsverfahren ist hier dasselbe wie bei den anderen Kontakten.
Im Folgenden soll beispielhaft eine Abscheidung der isolierenden Schicht 8 dargelegt werden. Das Beispiel betrifft hierbei ein AlGaN/GaN-basiertes elektronisches Bauelement auf Silizium-Saphir- oder Silizium- carbid-Substraten, das mit einer Siliziumnitridschicht passiviert wird. Der gezeigte Herstellungs- prozess ist beispielhaft zu verstehen und es sind auch andere Herstellungsprozesse denkbar. Es wird in einem ersten Schritt das Siliziumnitrid bei einer Temperatur von 3400C, einem Druck von 0,6 mTorr, einer Leistung von 40 W, sowie Gasflüssen von 71 sccm Silan und 900 sccm Stickstoff in einer Oxford Plasmalab 80 Plus PECVD-Anlage abgeschieden. Mit Hilfe eines Trockenätzschrittes wird die abgeschiedene Schicht strukturiert. In einer Oxford Plasmalab 100 ICP-Anlage werden Öffnungen bei einem Druck von 25 mTorr, einer ICP-Leistung von 500 W, einer HF-Leis- tung von 20 W, einem SF6-Fluss von 40 sccm und einem O2-FIuSS von 6 sccm geätzt.
Anschließend wird ein Harz (BCB, Cyclotene) bei 4000 (bzw. 2000 oder 6000) Umdrehungen aufgeschleudert und bei 700C auf einer Heizplatte ausgebacken. Das Harz wird in einem Ofen bei 2500C 60 Minuten lang thermisch stabilisiert.
Zur Erhöhung der mechanischen Stabilität wird auf das Harz eine Siliziumnitridschicht bei einer Temperatur von 3400C, einem Druck von 0,6 mTorr, einer Leistung von 40 W, sowie Gasflüssen von 71 sccm Silan und 900 sccm Stickstoff in einer Oxford Plasmalab 80 Plus PECVD-Anlage abgeschieden. Abhängig von der Prozess- dauer beträgt die erzielte Schichtdicke zwischen 200 und 500 nm.
Die obigen Schichtdicken erlauben eine hinreichende mechanische Stabilität, die das Anbringen von Bond- drahten mit ausreichender Zugfestigkeit ermöglicht.
Im Folgenden soll nun beispielhaft eine Möglichkeit zur Herstellung der Öffnung 13 beschrieben werden.
Mit Hilfe eines zweistufigen Trockenätzprozesses in einer Oxford Plasmalab 100 ICP-Anlage werden Kontakt- Öffnungen zuerst in die Siliziumnitridschicht und dann in das Harz geätzt. Im ersten Schritt wird in einer ICP-Anlage bei einem Druck von 25 mTorr, einer ICP-Leistung von 500 W, einer HF-Leistung von 20 W, einem SF6-FIuSS von 40 sccm und einem O2-Fluss von 8 scctn geätzt. Im zweiten Schritt wird dann das Harz mit folgenden Parametern geätzt: Der Druck beträgt 30 mTorr, die ICP-Leistung 1000 W, die HF-Leistung 50 W, ein SFg-Fluss 10 sccm und ein O2-Fluss 50 sccm.
Durch diesen Ätzprozess wird sichergestellt, dass die Öffnungen positive Flanken besitzen und somit keine Bereiche entstehen, die bei dem folgenden Metallisierungsschritt abgeschattet werden. Dadurch können die Seitenwände der Öffnungen vollständig mit Metall bedampft werden und durch galvanisches Abscheiden vollständig mit Metall gefüllt werden. Mit diesen Metallisierungsschritten werden gleichzeitig die Bondpads hergestellt.

Claims

Patentansprüche
1. Elektronisches Bauelement mit zumindest einer in einer Kontaktebene liegenden
Kontaktoberflache , zumindest einer oberhalb der Kontaktebene angeordneten isolierenden Schicht, zumindest einer auf der isolierenden Schicht an- geordneten stabilisierenden Schicht zur Erhöhung einer mechanischen Stabilität des Bauelementes, sowie zumindest einem Bond- und/oder Lötkontakt, wobei die isolierende Schicht und die stabili- sierende Schicht zumindest eine Öffnung aufweisen, die sich in einer der Kontaktoberfläche abgewandten Oberseite der stabilisierenden Schicht öffnet und sich durch die stabilisierende Schicht und die isolierende Schicht hindurch bis zur Kontaktoberfläche erstreckt, und wobei sich der Bond- und/oder Lötkontakt über die stabilisierende Schicht erstreckt und durch die Öffnung die Kontaktoberfläche berührt.
2. Elektronisches Bauelement nach dem vorhergehen- den Anspruch, dadurch gekennzeichnet, dass die isolierende Schicht zumindest bereichsweise über der Kontaktoberfläche angeordnet ist und dass zwischen der isolierenden Schicht und der Kontaktoberflä- che zumindest eine Passivierungsschicht angeordnet ist, wobei sich die Öffnung durch die Passivierungsschicht hindurch erstreckt.
3. Elektronisches Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich eine Querschnittsfläche der Öffnung in Richtung von der Oberseite der stabilisierenden Schicht zur Kontaktoberfläche hin verringert, vorzugsweise streng monoton verringert.
4. Elektronisches Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Bond- und/oder
Lötkontakt die Öffnung vollständig auffüllt oder als Schicht auf zumindest einem Teil einer Innenwand der Öffnung und zumindest einem Teil der Kontaktoberfläche ausgebildet ist.
5. Elektronisches Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Härte der stabilisierenden Schicht größer ist als eine Härte der isolierenden Schicht.
6. Elektronisches Bauelement nach einem der vorhergehenden Ansprüche , dadurch gekennzeichnet, dass die Passivierungs- schicht SiN und/oder SiO2 aufweist und/oder dass die isolierende Schicht ein oder mehrere Materi- alien ausgewählt aus organischen Materialien,
Benzocyclobutenen, SiN, SiO2, Metalloxiden, Metallnitriden, Al2O3 TiO2 und/oder TiO3 aufweist oder daraus besteht .
7. Elektronisches Bauelement nach einem der vorher- gehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauelement ein Halbleiterbauelement ist, das vorzugsweise ein Nitrid einer Gruppe-III- Substanz, besonders bevorzugt GaN aufweist oder daraus besteht.
8. Elektronisches Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische
Bauelement zwei, drei oder mehrere Kontaktoberflächen aufweist, wobei über jeder der Kontaktoberflächen eine Öffnung angeordnet ist, die sich vorzugsweise senkrecht zur entsprechenden Kontaktoberfläche erstreckt, und dass mehrere
Kontaktoberflächen durch einen gemeinsamen Bond- und/oder Lötkontakt berührt werden oder dass alle Kontaktoberflächen durch eigene, vorzugsweise gegeneinander isolierte, Bond- und/oder Lötkon- takte berührt werden.
9. Elektronisches Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der oder die Bond- und/oder Lötkontakte jeweils Bond- und/oder Löt- flächen aufweisen, die mit zur Fläche der entsprechenden Kontaktoberfläche parallelen Flächen über der entsprechenden Kontaktoberfläche angeordnet sind.
10. Elektronisches Bauelement nach einem der vorher- gehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauelement eine Diode oder ein Transistor ist.
11. Verfahren zur Herstellung eines elektronischen Bauelementes nach einem der vorhergehenden An- Sprüche , dadurch gekennzeichnet, dass über der Kontaktebene zunächst die zumindest eine isolierende Schicht aufgebracht wird, danach die zumindest eine stabilisierende Schicht aufgebracht wird und dann die zumindest eine Öffnung hergestellt wird.
12. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass vor Aufbringung der isolierenden Schicht zumindest eine passivieren- de Schicht aufgebracht wird.
13. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die passivierende Schicht vor Aufbringen der isolierenden Schicht strukturiert wird.
14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die passivierende Schicht nicht vor Aufbringen der isolierenden Schicht strukturiert wird und dass die Öffnung durch alle aufgebrachten Schichten hergestellt wird, nachdem die stabilisierende Schicht aufgebracht wurde.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zumindest eine isolierende Schicht aus einem aushärtbaren plastisch verformbaren Material hergestellt wird und die zumindest eine stabilisierende Schicht mit einer Abscheidetemperatur aufgebracht wird, die eine Aushärtetemperatur der isolierenden Schicht übersteigt.
16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die zumindest eine isolierende Schicht und/oder die zumindest eine stabilisierende Schicht mittels chemischer Abscheidung (CVD) , Plasma-unterstützter chemischer Abscheidung (PECVD) , mittels eines mechanischen Verfahrens, mittels Kathodenzerstäubung, Sput- tern, mittels Verdampfen, Aufschleudern und/oder Sprühen aufgebracht wird.
17. Verfahren nach einem der Ansprüche 11 bis 16, wobei die zumindest eine Öffnung mittels eines
Verfahrens hergestellt wird, welches sukzessive Material abträgt und wobei der Materialabtrag auf einer der Kontaktebene abgewandten Oberseite des Bauelementes begonnen wird und so durchge- führt wird, dass er in Richtung senkrecht zu der
Oberfläche fortschreitet und dass während des Materialabtrags in größerer Tiefe auch Material in geringerer Tiefe der entstehenden Öffnung abgetragen wird, so dass eine Querschnittsfläche der Öffnung mit zunehmender Tiefe in Richtung der Kontaktebene abnimmt .
18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass die zumindest eine Öffnung mittels reaktivem Ionenätzen, physikali- schem Abtrag, induktiv-gekoppeltem Plasmaätzen und/oder Verdampfen mittels Laserlicht hergestellt wird.
EP10712326A 2009-03-20 2010-03-22 Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen Withdrawn EP2409327A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009014237 2009-03-20
PCT/EP2010/001792 WO2010105853A1 (de) 2009-03-20 2010-03-22 Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen

Publications (1)

Publication Number Publication Date
EP2409327A1 true EP2409327A1 (de) 2012-01-25

Family

ID=42289085

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10712326A Withdrawn EP2409327A1 (de) 2009-03-20 2010-03-22 Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen

Country Status (4)

Country Link
US (1) US20120038058A1 (de)
EP (1) EP2409327A1 (de)
JP (1) JP5732035B2 (de)
WO (1) WO2010105853A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8964260B2 (en) * 2012-10-17 2015-02-24 Samsung Electronics Co., Ltd. Method of controlling scan speed of scanner including automatic document feeder and scanner performing the same
US9214423B2 (en) 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
KR102044244B1 (ko) * 2016-12-13 2019-12-02 (주)웨이비스 질화물계 전자소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082685A1 (en) * 2003-10-20 2005-04-21 Bojkov Christo P. Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203654A (ja) * 1985-03-07 1986-09-09 Toshiba Corp 半導体装置及びその製造方法
KR100335591B1 (ko) * 1992-09-10 2002-08-24 텍사스 인스트루먼츠 인코포레이티드 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스
JP4330919B2 (ja) * 1997-03-14 2009-09-16 株式会社東芝 マイクロ波集積回路素子
US6159754A (en) * 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
JP3387083B2 (ja) * 1999-08-27 2003-03-17 日本電気株式会社 半導体装置及びその製造方法
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
US20060065989A1 (en) * 2004-09-29 2006-03-30 Thad Druffel Lens forming systems and methods
US7473943B2 (en) * 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
TWI245345B (en) * 2005-02-17 2005-12-11 Touch Micro System Tech Method of forming a wear-resistant dielectric layer
TWI253735B (en) * 2005-02-21 2006-04-21 Advanced Semiconductor Eng Chip structure and manufacturing process thereof
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods
US7601628B2 (en) * 2006-11-20 2009-10-13 International Business Machines Corporation Wire and solder bond forming methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082685A1 (en) * 2003-10-20 2005-04-21 Bojkov Christo P. Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2010105853A1 *

Also Published As

Publication number Publication date
US20120038058A1 (en) 2012-02-16
JP2012521082A (ja) 2012-09-10
WO2010105853A1 (de) 2010-09-23
JP5732035B2 (ja) 2015-06-10

Similar Documents

Publication Publication Date Title
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
EP2122671A1 (de) Halbleiteranordnung mit grabenkondensator und verfahren zu deren herstellung
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
WO2012130900A1 (de) Optoelektronischer halbleiterchip
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE102014215009B4 (de) Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung
DE102005019702A1 (de) Schmelzsicherungsanordnung und Herstellungsverfahren
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE69212853T2 (de) Verfahren zur Planarizierung einer Oberfläche von Bauelementen mit integrierter Schaltung
DE102006005419A1 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
EP2409327A1 (de) Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen
CH693158A5 (de) Verfahren zur Herstellung metallischer Mikrostrukturen.
EP0103879A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung
EP2168159A1 (de) Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung
EP2165363B1 (de) Elektrische schaltung mit vertikaler kontaktierung
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung
DE10104265A1 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE102016222913A1 (de) Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn
DE102013100764B4 (de) Verfahren zur Herstellung von durch physikalische Gasphasenabscheidung erzeugten Elektroden sowie ein Verfahren zur Herstellung von Piezoelementen mit durch physikalische Gasphasenabscheidung erzeugten Elektroden
WO2005096374A1 (de) Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
DE102011053536B4 (de) Halbleiterbauelement mit einem Metallisierungssystem
DE102009036033A1 (de) Druckkontaktierung für Halbleiterwafer und Herstellungsverfahren
WO2002095820A2 (de) Hohlraumstruktur in einer integrierten schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20111020

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: NIKOLAEV, DMITRY

Inventor name: HEINLE, ULRICH

Inventor name: KUNZE, MIKE

Inventor name: DAUMILLER, INGO

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20130722

18W Application withdrawn

Effective date: 20150922

19U Interruption of proceedings before grant

Effective date: 20130909

19W Proceedings resumed before grant after interruption of proceedings

Effective date: 20190801

D18W Application withdrawn (deleted)
PUAJ Public notification under rule 129 epc

Free format text: ORIGINAL CODE: 0009425

32PN Public notification

Free format text: FESTSTELLUNG EINES RECHTSVERLUSTES NACH REGEL 112(1) EPUE VOM 17.03.2020

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20200204