DE69212853T2 - Verfahren zur Planarizierung einer Oberfläche von Bauelementen mit integrierter Schaltung - Google Patents

Verfahren zur Planarizierung einer Oberfläche von Bauelementen mit integrierter Schaltung

Info

Publication number
DE69212853T2
DE69212853T2 DE69212853T DE69212853T DE69212853T2 DE 69212853 T2 DE69212853 T2 DE 69212853T2 DE 69212853 T DE69212853 T DE 69212853T DE 69212853 T DE69212853 T DE 69212853T DE 69212853 T2 DE69212853 T2 DE 69212853T2
Authority
DE
Germany
Prior art keywords
coating
oxygen plasma
glass coating
regions
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69212853T
Other languages
English (en)
Other versions
DE69212853D1 (de
Inventor
Karen Reinhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69212853D1 publication Critical patent/DE69212853D1/de
Publication of DE69212853T2 publication Critical patent/DE69212853T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

  • Die Erfindung betrifft generell die Herstellung von IC-Einrichtungen und gemäß einer bevorzugten Ausführungsform der Erfindung insbesondere Techniken zur Oberflächen-Ebnung, die bei diesem Herstellungsvorgang angewandt werden.
  • Die Herstellung von IC-Einrichtungen ist grundlegend ein Schichtungsvorgang, bei dem nacheinander aufgetragene Isolierschichten verwendet werden, um zwei oder mehr "Lagen" metallischer elektrischer Verbindungsstrukturen einzukapseln oder zu trennen, die an gewählten Stellen leitend derart miteinander verbunden sind, daß sie in Kombination die gesamte IC-Schaltung der Einrichtung bilden. Jede Lage der metallischen Verbindungsstrukturen wird typischerweise an einer Außenseitenfläche einer der zuvor aufgebrachten Verbindungs-Lage überliegenden Beschichtung (normalerweise einer Isolierbeschichtung) in Anhaftung gebracht und folgt der Kontur dieser Beschichtung.
  • Aufgrund der nicht planaren Topographie jeder Verbindungs-Lage weist die Außenseitenfläche der Isolierbeschichtung, die der Lage direkt überliegt und diese Lage kontaktiert, eine star unregelmäßige Kontur auf, die normalerweise durch eine Abfolge gegenseitig beabstandeter, relativ tiefer Mulden definiert ist, die angrenzend an relativ flache, eine höhere Topographie aufweisende Abschnitte der Beschichtungsoberfläche positioniert sind, wobei diese Abschnitte über relativ dicken Komponenten der unterliegenden Zwischenverbindungs-Lage plaziert sind. Diese tiefen Oberflächen-Vertiefungen sind in hohem Maße unerwünscht, da sie, falls sie unverändert belassen werden, scharfe Biegungen in den nachfolgend hinzugefügten metallischen Zwischenverbindungsteilen, die schließlich über den Vertiefungen positioniert werden, verursachen. Deshalb ist es bei der Herstellung von IC-Einrichtungen nun allgemeine Praxis, die Beschichtungsfläche, in der diese tiefen Mulden ausgebildet sind, zu "plätten", bevor der zum Fertigstellen der Gesamt-Einrichtung erforderliche Isolierer-/Leiter-Beschichtungsvorgang fortgeführt wird.
  • Eine derartige Oberflächenplanierung, bei der die Beschichtungsflächen-Vertiefungen generell ausgefüllt und eingeebnet werden, wird herkömmlicherweise auf mehrere verschiedene Arten durchgeführt, wobei ein Aufschleuder-Glasmaterial (SOG) auf Basis von Siloxan als Füller verwendet wird. Beispielsweise umfaßt ein zuvor vorgeschlagenes Oberflächenebnungs-Verfahren die Schritte des Auftragens einer SOG-Beschichtung auf die gesamte Isolierbeschichtungsoberfläche, wobei diese SOG-Beschichtung anschließend einem Heizplatten-Backvorgang unterzogen wird und in einem Stickstoffofen gehärtet wird, bevor sie rückgeätzt wird, um im wesentlichen die gesamte SOG-Beschichtung mit Ausnahme derjenigen Bereiche abzunehmen, die innerhalb der zuvor existierenden Oberflächen-Vertiefungen angeordnet sind und diese füllen.
  • Dieses Oberflächeneinebnungsverfahren ist aus mehreren Gründen nicht wünschenswert. Zum Beispiel ist der Heizplatten-/Stickstoffofen-Aushärtvorgang nicht ausreichend, um eine im wesentlichen vollständige Umsetzung des Siloxan-Struktur des SOG in eine wünschenswerte quarzähnliche Silikat-Struktur umzusetzen. Zudem verbleibt bei einem derartigen Aushärtvorgang oft ein Teil der zur Herstellung des SOG-Materials verwendeten Lösungsmittel in seiner Position innerhalb der Oberflächen-Vertiefungen zurück. Dieses zurückbleibende Lösungsmittel tendiert dazu, die metallischen Zwischenverbindungsstrukturen, die die nach dem Rückätzen verbleibenden Bereiche der SOG-Beschichtung kontaktieren, korrosiv anzugreifen. Ferner wird durch das unvollständige Aushärten der SOG-Beschichtung nachteiligerweise deren Anhaftung an nachfolgend auf ihr aufgetragenen Beschichtungen vermindert.
  • Als Versuch zur Lösung dieser Probleme ist vor relativ kurzer Zeit ein unter Verwendung von Sauerstoffplasma durchgeführter abschließender Aushärtvorgang vorgeschlagen worden, der in das zuvor beschriebene Oberflächeneinebnungs-Verfahren einbezogen worden ist, und zwar nach dem Stickstoffofen-Aushärten und vor dem SOG-Rückätzen. Obwohl dieses zusätzlich vorgesehene abschließende Sauerstoffplasma-Aushärten der SOG-Beschichtung die zuvor beschriebenen Probleme tendentiell löst, verursacht dieses Vorgang seinerseits ein Problem, nämlich die Erzeugung relativ großer Risse in den Bereichen der SOG-Beschichtung, die nach jedem Rückätzen in den Oberflächen-Vertiefungen verbleiben. Diese SOG-Rißbildung führt nachteiligerweise zu einer hohen Beanstandungsrate bei den fertiggestellten Einrichtungen.
  • Ein kürzlich vorgeschlagener Oberflächeneinebnungs-Verfahren, daß diese SOG-Rißbildung tendentiell beseitigt, enthält einen Schritt, in dem eine hoch spezialisierte Apparatur verwendet wird, um anfangs SOG nur in die Beschichtungsoberflächen-Vertiefungen einzubringen und dadurch die Notwendigkeit eines Rückätzens der SOG-Beschichtung zu beseitigen. Bei diesem Verfahren werden die anfangs eingebrachten "Taschen" von SOG, die die zuvor existierenden Oberflächen-Vertiefungen füllen, nacheinander einem Heizplatten-Backvorgang und einem abschließenden Sauerstoffplasma-Aushärtvorgang ausgesetzt. Obwohl dieses Oberflächeneinebnungs-Verfahren zufriedenstellende Endergebnisse erbringt, ist es (aufgrund der erforderlichen speziellen Aushärtapparatur) außergewöhnlich kostenaufwendig und somit unwirtschaftlich.
  • EP-A-0 071 204 beschreibt ein Einebnungsverfahren, bei dem eine glatte Oberfläche durch eine über die Erweichungstemperatur hinaus erwärmte Glasbeschichtung erzielt wird.
  • Aus den vorstehenden Erläuterungen ist ersichtlich, daß Bedarf an einem verbesserten, wirtschaftlich praktikablen Oberflächeneinebnungs-Verfahren zur Herstellung von IC-Einrichtungen besteht.
  • In der vorliegenden Beschreibung wird ein Verfahren gemäß Anspruch 1 erläutert, bei dem eine isolierende Oberflächenbeschichtung einer teilweise fertiggestellten IC-Einrichtung mittels einer speziellen Abfolge von Schritten eingeebnet wird, zu denen ein durch Aufschleudern erfolgender Schritt zum Auftragen von Glas, ein Rückätz-Schritt und ein mittels Sauerstoffplasma durchgeführter abschließender Aushärtschritt gehören.
  • Die teilweise fertiggestellte IC-Einrichtung weist eine mit einer Isolierbeschichtung versehene Außenseiten-Oberfläche auf, in der eine Abfolge unerwünschter, voneinander beabstandeter, vertiefter erster Abschnitte, die an der teilweise fertiggestellten Einrichtung äußere "Täler" bilden, und eine Abfolge zweiter Abschnitte ausgebildet ist, die über isolierend eingekapselten, elektrisch leitenden Bereichen der Einrichtung liegen. Zum Ebnen oder "Glätten" dieser unerwünscht unregelmäßigen Oberfläche wird in herkömmlicher Weise eine Glasschicht durch Aufschleudern aufgetragen, wobei die aufgetragene Glasschicht die ersten und zweiten Abschnitte der zu ebnenden Oberfläche bedeckt und die oben erwähnten Täler ausfüllt und im wesentlichen einebnet.
  • Anschließend wird die aufgetragene Glasschicht teilweise gehärtet, und zwar vorzugsweise durch die herkömmlichen Schritte des Heizplatten-Backens der Beschichtung und des anschließenden Stickstoffofen-Härtens der gebackenen Beschichtung.
  • Bei Verwendung der herkömmlichen Einebnungstechniken durch Sauerstoffplasma-Härten/Rückätzen würde der nächste Schritt normalerweise darin bestehen, die Beschichtung durch Erhitzen unter gleichzeitiger Sauerstoffplasma-Einwirkung einem abschließenden Aushärtvorgang zu unterziehen, gefolgt von dem Schritt des Rückätzens der Beschichtung zum Entfernen derjenigen Bereiche der Beschichtung, die zuvor auf die zweiten Abschnitte der Seitenfläche aufgetragen wurden. Es hat sich jedoch erwiesen, daß diese letzteren beiden Schritte oft eine in höchstem Maße unerwünschte Rißbildung in den nach dem Rükkätz-Schritt Bereichen der Glasbeschichtung verursachen.
  • Bei dem vorliegenden Verfahren wird diese in den verbleibenden Bereichen der Glasbeschichtung auftretende Rißbildung in spezieller Weise vermieden, indem die Abfolge der Schritte des abschließenden Aushärtens und des Rückätzens ungekehrt wird. Insbesondere wird die teilweise gehärtete Glasbeschichtung rückgeätzt, bevor sie einem abschließenden Sauerstoffplasma- Aushärtvorgang unterzogen wird, der vorzugsweise mittels eines stromabwärts angeordneten Sauerstoffplasmagenerators vom Stripper-Typ durchgeführt wird.
  • Diese Schritt-Umkehrung ist relativ leicht in den gesamten Herstellungsvorgang der IC-Einrichtungen zu integrieren und bewirkt eine wesentliche Reduzierung der Beanstandungsrate der IC-Einrichtungen. Nachdem die zuvor erwähnte Seitenfläche der teilweise fertiggestellten Einrichtung mittels dieses verbesserten Verfahrens eingeebnet worden ist, können anschließende herkömmliche Fertigungsschritte durchgeführt werden, z.B. das Auftragen einer zweiten Isolierschicht auf der nun eingeebneten Fläche, das Positionieren einer elektrisch leitenden Schaltung auf der zweiten Isolierschicht, das betriebsmäßige Verbinden ausgewählter Bereiche der Schaltung mit den unterliegenden, isolierend eingekapselten, elektrisch leitenden Bereichen der Einrichtung, und das Beschichten der Einrichtung mit Isoliermaterial.
  • Die Figuren sind lediglich als Beispiele aufzufassen.
  • Fign. 1-5 zeigen vergrößerte Querschnittsansichten einer repräsentativen IC-Einrichtung in verschiedenen Fertigungsstufen der IC-Einrichtung und veranschaulichen nacheinander die zur Herstellung der Einrichtung verwendeten Schritte, die eine spezielle Abfolge von Schritten zur Oberflächen-Einebnung umfassen, welche die Prinzipien der Erfindung verkörpern; und
  • Fig. 6 zeigt eine schematische Querschnittsansicht eines repräsentativen Sauerstoffplasmageneratorss vom Stromabwärts-Stripper-Typ, der bei einem Oberflächeneinebnungs-Verfahren gemäß der Erfindung verwendet wird.
  • Fign. 1-4 zeigt in Abfolge ein verbessertes Oberflächeneinebnungs-Verfahren zur Verwendung bei der Herstellung der in Fig. 5 gezeigten repräsentativen IC-Einrichtung 10. Die in den Fign. 1, 2, 3 und 4 gezeigten Substrukturen 10a, 10b, 10c bzw. 10d zeigen die Einrichtung 10 aufeinanderfolgend in verschiedenen teilweise fertiggestellten Zuständen. Wie der Fachmann auf dem Gebiet leicht erkennt, sind die Anordnung und die Typen der in Fig. 5 im Querschnitt gezeigten verschiedenen leitenden und isolierenden Komponenten lediglich Beispiele für eine breite Vielfalt von Komponenten-Anordnungen und -Typen, die typischerweise bei der Herstellung von IC-Einrichtungen verwendet werden.
  • Gemäß Fig. 1 weist die IC-Einrichtungs-Substruktur 10a eine Silicium-Wafer-Basis 12 auf, an deren Oberseite eine Feldoxidschicht 14 und ein angrenzender, viel dünnerer Source-Drain- Oxid-Bereich 16 ausgebildet ist. Polysilicium-Gate-Elemente 18 sind in die Oberseite der Feldoxidschicht 14 eingebettet und von einer Isolierbeschichtung eines Borphosphorsilikat-Gate- Materials 20 bedeckt, die sich über den Source-Drain-Oxid- Bereich 16 erstreckt. Auf der Oberseite der Gate-Material- Beschichtung 20 sind drei repräsentative, eine Aluminiumlegierung aufweisende, elektrisch leitende Zwischenverbindungsteile 22, 24 und 26 angeordnet, die von einer Isolierbeschichtung 28 bedeckt sind, bei der es sich vorzugsweise um ein durch plasmaverstärktes chemisches Aufdampfen erzeugtes Oxid (PECVD) handelt, das von der Novellus Corporation hergestellt wird und eine Dicke von 4-5 kA aufweist.
  • Die Herstellung des teilweise fertiggestellten Bereiches 10a der IC-Einrichtung 10 (Fig. 5) erfolgt vollständig auf herkömmliche Weise. Die isolierend eingekapselten Aluminium-Zwischenverbindungsteile 22, 24 und 26 dienen als Teile der gesamten in der fertigen Einrichtung 10 enthaltenen elektronischen Schaltung und wirken mit später hinzugefügten abschließenden metallischen Zwischenverbindungs-Schaltungselementen 30 zusammen, die gemäß Fig. 5 in herkömmlicher Weise mit gewählten Zwischenverbindungsteilen der Zwischenverbindungsteile 22, 24 und 26 verbunden sind.
  • Gemäß Fig. 1 ist aufgrund des Vorhandenseins der relativ dikken Gate-Elemente 18 und der Zwischenverbindungsteile 22, 24 und 26 innerhalb des aufgebauten Isolierbereiches der Einrichtungs-Substruktur 10a die Außenseitenfläche 32 der Oxidbeschichtung in hohem Maß unregelmäßig und weist eine Reihe scharf vertiefter Abschnitte 32a auf, die zwischen einer Reihe relativ flacher Bereiche 32b mit höherer Topographie angeordnet sind, die den isolierend eingekapselten Zwischenverbindungsteilen 22, 24 und 26 überliegen.
  • Die abrupten und relativ tiefen Beschichtungsoberflächen-Vertiefungen oder -"Täler" 32a können, wie weithin bekannt ist, Probleme bei dem anschließenden Auftragen der abschließenden Zwischenverbindungselemente 30 auf die Oberfläche 32 verursachen, falls diese Vertiefungen 32a intakt belassen werden. Insbesondere würden sich unerwünschte scharfe Abwärtsbiegungen in den Zwischenverbindungselementen 30 ausbilden, und zwar dort, wo diese die Vertiefungen 32a kreuzen. Deshalb besteht derzeit in der IC-Einrichtungs-Industrie eine allgemeine Praxis darin, die Oberfläche 32 zu "plätten", indem die unerwünschten Oberflächen-Vertiefungen 32a generell ausgefüllt und eingeebnet werden. Wie im folgenden beschrieben wird, schafft die Erfindung bedeutende Verbesserungen in diesem Oberflächeneinebnungsvorgang.
  • Gemäß Fig. 2 wird der Oberflächeneinebnungsvorgang der Erfindung in herkömmlicher Weise begonnen, indem auf die Beschichtungsfläche 32 eine Beschichtung aus Aufschleuder-Glasmaterial 34 auf Basis von Siloxan aufgetragen wird. Zur Formierung der Glasbeschichtung 34 werden vorzugsweise zwei Schichten aus Aufschleuder-Glasmaterial verwendet, z.B. SOG 105 oder 111, wie sie von der Allied-Signal Corporation hergestellt werden. Gemäß Fig. 5 weist die aufgetragene SOG-Beschichtung 34 relativ dicke Abschnitte 34a, die die Oberflächen-Vertiefungen 32a generell ausfüllen und einebnen, und beträchtlich dünnere Abschnitte 34b auf, die an den generell planaren Abschnitten 32b der Oberfläche 32 der unterliegenden Oxidbeschichtung 28 anhaften.
  • Anschließend wird die IC-Einrichtungs-Substruktur 10b einem herkömmlichen Heizplatten-Backvorgang ausgesetzt, damit die Herstellungs-Lösungsmittel in der SOG-Beschichtung 34 verdunsten, und dann in einem Stickstoffofen gehärtet (je nach dem Typ des verwendeten SOG bei 410ºC oder 430ºC), um eine teilweise Härtung der SOG-Beschichtung zu erzielen. An diesem Punkt würde bei einem herkömmlichen Oberflächeneinebnungsvorgang, bei dem Sauerstoffplasma als End-Aushärtmittel für die SOG-Beschichtung verwendet würde, die SOG-Beschichtung 34 auf über 90º erhitzt, während sie einem Sauerstoffplasma ausgesetzt würde, um die auf Siloxan basierende Beschichtung 34 in eine quarzartige Silikat-Struktur umzusetzen, und sie würde dann rückgeätzt, um die relativ dünnen SOG-Beschichtungs-Bereiche 34b abzunehmen. Es hat sich jedoch herausgestellt, daß diese herkömmliche Abfolge der Oberflächeneinebnungsschritte oft eine höchst unerwünschte Rißbildung der SOG-Bereiche 34a (Fig. 3) verursacht, die nach dem abschließenden Rückätz- Schritt verbleiben. Um dieses Problem der Rißbildung der SOG- Beschichtung vorteilhafterweise zu vermeiden, wird gemäß der Erfindung die Abfolge der Schritte des abschließenden, mittels Sauerstoffplasma erfolgenden Aushärtens und des Rückätzens ungekehrt.
  • Insbesondere wird, nachdem die aufgetragene SOG-Beschichtung 32 (Fig. 2) in herkömmlicher Weise einem Heizplatten-Backvorgang und einem Stickstoffofen-Härtvorgang unterzogen worden ist, die SOG-Beschichtung 34 auf eine geeignete herkömmliche Weise rückgeätzt, z.B. mit dem von der Lam Corporation hergestellten "Rainbow"-Rückätz-System, um die SOG-Beschichtungs- Bereiche 34b wegzunehmen und somit die SOG-Beschichtungs- Bereiche 34a in ihrer Position innerhalb der Oberflächen-Vertiefungen 32a zu belassen, wie Fig. 3 zeigt. Diese verbleibenden Beschichtungs-Bereiche 34a, die noch nicht einem abschließenden Plasma-Aushärtvorgang unterzogen worden sind, füllen die Oberflächen-Vertiefungen 32a aus und ebnen sie generell ein. Wie anhand eines Vergleiches von Fign. 1 und 3 leicht ersichtlich ist, ist die generelle Ebenheit der Oberseite der Substruktur 10c wesentlich größer als diejenige der Oberseite der Substruktur 10a.
  • Nachdem die Bereiche 34b der SOG-Beschichtung 34 weggeätzt worden sind, werden die verbleibenden Beschichtungs-Bereiche 34a einem abschließenden Sauerstoffplasma-Aushärtvorgang unterzogen, und zwar vorzugsweise durch Positionieren der Schaltungseinrichtungs-Substruktur 10c in einem herkömmlichen Sauerstoffplasmagenerator 40 vom Stripper-Typ, der in Fig. 6 schematisch gezeigt ist. Es können auch andere Typen von Sauerstoffplasmageneratoren verwendet werden; der hier gezeigte Generator 40 handelt es sich um ein System vom Typ Branson/IPC L3200, das ein im wesentlichen glockenförmiges Gehäuse 42 mit einem relativ engen oberen Endbereich 44 und einem erweiteren unteren Endbereich 46 aufweist, an dessen Boden eine Quarz- Drosselplatte 48 verläuft. Die Drosselplatte 48 weist eine zentrale Öffnung 50 auf, an die ein Ende eines geeigneten Vakuumschlauches 52 angeschlossen ist, wobei das entgegengesetzte Ende des Schlauches 52 mit einer (nicht gezeigten) Vakuumpumpe verbunden ist. Ein Quarzgestell 54 trägt die Substruktur 10c innerhalb des Gehäuses 42 über der Drosselplattenöffnung 50, wobei die verbleibenden SOG-Beschichtungs-Bereiche 34a nach oben weisen. Unterhalb der Substruktur 10c sind Wärmelampen 56 angeordnet.
  • Eine mit 13,56 Mhz RF gespeiste Anode 58 und eine komplementär geerdete Kathode 60 sind an gegenüberliegenden Seiten des oberen Gehäuseteils 44 in zum Betrieb geeigneter Weise gehalten und bilden zwischen sich einen Strömungsraum 62. Während des Betriebs des Sauerstoffplasmagenerators 40 wird seine zugehörige Vakuumpumpe derart betätigt, daß ein Strom von reinem Sauerstoff 64 (aus einer geeigneten Quelle) durch eine im oberen Ende des Gehäuseteilss 44 ausgebildete Öffnung 66 abwärts und durch den Anoden-/Kathoden-Strömungsraum 62 fließt.
  • Durch die Betätigung der Anode 58 und der Kathode 60 werden aus dem in den Durchlaß 62 eintretenden Sauerstoffstrom neutrale radikale Bereiche 68 und negativ geladene Ionen-Bereiche 69 erzeugt. Die Ionen-Bereiche 69 haben im Vergleich mit den neutralen Bereichen 68 eine kurze Lebensdauer, treten in Reaktion mit den Wänden des Generators und werden weiteren Kollisionen ausgesetzt, bevor sie den darunterliegenden Wafer erreichen.
  • Die verbleibenden neutralen radikalen Bereiche des Sauerstoffstroms werden abwärts in den erweiterten unteren Gehäusebereich 46 gezogen, und zwar in Form von Sauerstoffplasma 70, das kontinuierlich auf die verbleibenden SOG-Beschichtungs- Bereiche 34a auftrifft. Während dieses Auftreffens werden durch den Betrieb der Lampen 56 die Beschichtungs-Bereiche 34a auf eine selbstvorgespannte-Steuertemperatur aufgeheizt (typischerweise über 90º), um auf diese Weise das abschließende Aushärten der Beschichtungs-Bereiche 34a zu erzielen. Nach dem Auftragen der Beschichtungs-Bereiche 34a wird das Plasma 70 in Form eines teilweise deaktivierten Sauerstoffplasmas 70a durch das Vakuumrohr 52 zurückgezogen und mittels der System-Vakuumpumpe in geeigneter Weise gelüftet. Dieser mit "erhöhter Effektiv-Temperatur" durchgeführte abschließende Aushärtvorgang wirkt derart, daß die SOG-Beschichtungs-Bereiche 34, stabilisiert werden, indem ihre Siloxan-Struktur in eine quarzähnliche Silikat-Struktur umgesetzt wird.
  • Nachdem dieser abschließende Sauerstoffplasma-Aushärtvorgang durchgeführt worden ist, sind die abschließend gehärteten SOG- Beschichtungs-Bereiche 34a im wesentlichen rißfrei, und die Einebnung der oberen Beschichtungsfläche 32 (Fig. 3) is vollständig. Anschließend wird eine Novellus-Oxidbeschichtung 72 (Fig. 4) mit einer Dicke von 3-4 kA auf die nun eingeebnete Beschichtungsfläche 32 aufgetragen. Als nächstes werden in herkömmlicher Weise die abschließenden Zwischenverbindungselemente 30 oben auf der Oxidbeschichtung 72 positioniert, und vorbestimmte Bereiche 30a der Elemente 30 werden abwärts durch die Isolierbeschichtungen 72 und 28 in betriebsmäßigen elektrischen Kontakt mit geeigneten der isolierend eingekapselten Zwischenverbindungsteile geschoben, wie z.B. der gezeigten Zwischenverbindungsteile 22 und 26. Schließlich wird die repräsentative IC-Einrichtung 10 komplettiert, indem eine isolierenden Passivierungsbeschichtung 74 über den abschließenden Zwischenverbindungselementen 30 plaziert wird, wobei die Beschichtung 74 vorzugsweise eine innere Schicht 74, aus phosphorigem Silikat-Glas und eine äußere Schicht 74b aus Siliciumnitrat aufweist.
  • Zusammenfassend betrachtet, wird durch die gemäß der Erfindung vorgesehene neuartige Umkehrung der Schritte des Rückätzens und des abschließenden Sauerstoffplasma-Aushärtens im Vergleich zu den durch Sauerstoffplasma-Härten/Rückätzen erfolgenden herkömmlichen Einebnungsvorgängen vorteilhafterweise eine unerwünschte Rißbildung in den verbleibenden SOG-Beschichtungs-Bereichen 34a vermieden. Zudem wird durch das Ausführen des Rückätz-Schrittes vor dem Ausführen des abschließenden Sauerstoffplasma-Aushärt-Schrittes ein weiterer zweckmäßiger Vorteil erreicht. Bei Anwendung eines chemischen Rückätzvorganges verbleiben nämlich typischerweise unerwünschte chemische Rückstände auf der rückgeätzten Fläche. Indem jedoch der Sauerstoffplasma-Aushärtvorgang nach dem Rückätzvorgang durchgeführt wird, bildet das Sauerstoffplasma vorteilhafterweise einen chemischen Ersatz für jegliches Fluor, das während des Rückätzvorgangs auf der Oberfläche verbleibt oder in die SOG-Beschichtung eingetragen wird. Dadurch wird das korrekte Anhaften der Beschichtungslage 74a an der unterliegenden Beschichtung 72 beträchtlich erleichtert.
  • Die vorstehende Beschreibung ist selbstverständlich nur als illustrativ und im Sinne eines Beispiels zu verstehen, wobei der Umfang der Erfindung nur die zugehörigen Ansprüche begrenzt ist.

Claims (5)

1. Verfahren zum Ebnen einer oberen Fläche einer teilweise fertiggestellten IC-Einrichtung (10a), das in der aufgeführten Reihenfolge die folgenden Schritte aufweist: Beschichten der oberen Fläche mit einem aufgeschleuderten Glasmaterial (34); Rückätzen der Glasbeschichtung, und Durchführen eines abschließenden Behandlungsvorgangs an der Glasbeschichtung, wobei der abschließende Behandlungsvorgang ein Aushärtvorgang ist, der gekennzeichnet ist durch Einbeziehen eines Schrittes, in dem die rückgeätze Glasbeschichtung einem Sauerstoffplasma ausgesetzt wird.
2. Verfahren nach Anspruch 1, bei dem der Schritt, in dem die rückgeätze Glasbeschichtung (34) einem abschließenden Behandlungsvorgang unterzogen wird, unter Verwendung eines Sauerstoffplasmagenerators (40) vom Stromabwärts-Stripper- Typ durchgeführt wird.
3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem die obere Fläche der teilweise fertiggestellten IC-Einrichtung (10a) eine Reihe voneinander beabstandeter vertiefter erster Bereiche (32a), und eine Reihe zweiter Bereiche (32b) aufweist, die über eingebetteten elektrisch leitenden Teilen der Einrichtung angeordnet sind, wobei das Verfahren in der aufgeführten Reihenfolge die folgenden Schritte aufweist:
Auftragen der aufgeschleuderten Glasbeschichtung auf die ersten und zweiten Bereiche (32a,32b) der oberen Fläche;
teilweises Aushärten der Glasbeschichtung;
Rückätzen der teilweise ausgehärteten Glasbeschichtung zwecks Entfernen derjenigen Bereiche der Glasbeschichtung, die auf den zweiten Bereichen (32b) der oberen Fläche angeordnet sind; und
Verwenden eines Sauerstoffplasmaprozesses zum abschließenden Härten der teilweise ausgehärteten Beschichtungsbereiche, die nach Abschluß des Rückätz-Schrittes in den vertieften ersten Bereichen (32a) der oberen Fläche verbleiben.
4. Verfahren nach Anspruch 3, bei dem bei der Durchführung des den Sauerstoffplasmaprozeß umfassenden Schrittes die teilweise fertiggestellte, rückgeätzte IC-Einrichtung in dem Gehäuse (42) eines Sauerstoffplasmagenerators (40) vom Stromabwärts-Stripper-Typ plaziert ist.
5. Verfahren nach Anspruch 3 oder Anspruch 4, bei dem der Schritt des teilweisen Aushärtens der Glasbeschichtung umfaßt:
Heizplattenbacken der Glasbeschichtung, und
Härten der Glasbeschichtung in einem Stickstoffofen;
wobei das Verfahren ferner die folgenden Schritte umfaßt:
nach dem den abschließenden Aushärtvorgang umfassenden Schritt, Auftragen einer ersten Isolierbeschichtung (72) auf die obere Fläche;
Positionieren einer elektrisch leitenden Schaltungsstruktur (30) auf der ersten Isolierbeschichtung (72), wobei sich die elektrisch leitende Schaltungsstruktur (30) an vorbestimmten Stellen durch die erste Isolierbeschichtung und die zweiten Bereiche der oberen Fläche in Wirkkontakt mit elektrisch leitenden Bereichen der teilweise fertiggestellten IC-Einrichtung (10a) erstreckt; und
Bedecken der elektrisch leitenden Schaltungsstruktur mit einer zweiten Isolierbeschichtung (74).
DE69212853T 1991-02-05 1992-01-02 Verfahren zur Planarizierung einer Oberfläche von Bauelementen mit integrierter Schaltung Expired - Lifetime DE69212853T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/650,625 US5290399A (en) 1991-02-05 1991-02-05 Surface planarizing methods for integrated circuit devices

Publications (2)

Publication Number Publication Date
DE69212853D1 DE69212853D1 (de) 1996-09-26
DE69212853T2 true DE69212853T2 (de) 1997-02-27

Family

ID=24609643

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69212853T Expired - Lifetime DE69212853T2 (de) 1991-02-05 1992-01-02 Verfahren zur Planarizierung einer Oberfläche von Bauelementen mit integrierter Schaltung

Country Status (5)

Country Link
US (1) US5290399A (de)
EP (1) EP0498521B1 (de)
JP (1) JPH04335517A (de)
AT (1) ATE141714T1 (de)
DE (1) DE69212853T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817174B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 絶縁膜の改質方法
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
US5395785A (en) * 1993-12-17 1995-03-07 Sgs-Thomson Microelectronics, Inc. SRAM cell fabrication with interlevel dielectric planarization
US6591634B1 (en) * 1994-02-25 2003-07-15 Toshinori Morizane Method for production of metal oxide glass film at a low temperature
US5413963A (en) * 1994-08-12 1995-05-09 United Microelectronics Corporation Method for depositing an insulating interlayer in a semiconductor metallurgy system
US5567658A (en) * 1994-09-01 1996-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for minimizing peeling at the surface of spin-on glasses
US5679211A (en) * 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
KR100255659B1 (ko) * 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
EP0851470A1 (de) * 1996-12-24 1998-07-01 STMicroelectronics S.r.l. Verfahren zur Abscheidung eines geschichteten Dielektrikums zur Verbesserung der Planarität von elektronischen Halbleiterschaltungen
KR100230405B1 (ko) 1997-01-30 1999-11-15 윤종용 반도체장치의 다층 배선 형성방법
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
MY146156A (en) * 2007-12-05 2012-06-29 Mimos Berhad Packaging method for micromechanical device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPS6318673A (ja) * 1986-07-11 1988-01-26 Yamaha Corp 半導体装置の製法
US4721548A (en) * 1987-05-13 1988-01-26 Intel Corporation Semiconductor planarization process
GB2214709A (en) * 1988-01-20 1989-09-06 Philips Nv A method of enabling connection to a substructure forming part of an electronic device
US4894351A (en) * 1988-02-16 1990-01-16 Sprague Electric Company Method for making a silicon IC with planar double layer metal conductors system
US4826709A (en) * 1988-02-29 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Devices involving silicon glasses
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings

Also Published As

Publication number Publication date
US5290399A (en) 1994-03-01
EP0498521A1 (de) 1992-08-12
ATE141714T1 (de) 1996-09-15
EP0498521B1 (de) 1996-08-21
JPH04335517A (ja) 1992-11-24
DE69212853D1 (de) 1996-09-26

Similar Documents

Publication Publication Date Title
DE69212853T2 (de) Verfahren zur Planarizierung einer Oberfläche von Bauelementen mit integrierter Schaltung
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE2547792C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE19928570B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE19720300B4 (de) Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE69128135T2 (de) Verfahren zur Herstellung einer mikroelektronischen Einrichtung mit einem ersten und einem zweiten Element
EP0582724A1 (de) Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
DE19826031A1 (de) Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils
DE102016100323A1 (de) Verfahren zum Verringern der Dual-Damascene-Verwerfung
DE69835765T2 (de) Plasma-Verfahren
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
DE102010045055A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung
DE19654096B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
CH693158A5 (de) Verfahren zur Herstellung metallischer Mikrostrukturen.
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE102019111961A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE68917840T2 (de) Verfahren zum Herstellen einer dielektrischen Schicht.
DE19747559A1 (de) Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist
WO2010105853A1 (de) Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen
EP2057677B1 (de) Verfahren zum Herstellen eines elektronischen Moduls
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE102019133962A1 (de) Eingebettete metallisolator-metallstruktur
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE10130824A1 (de) Reparaturverfahren für einen gebrochenen dielektrischen Film

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC. MAPLES CORPORATE SERVICES, KY