JP5722772B2 - 基板内に多重注入部を形成する方法 - Google Patents

基板内に多重注入部を形成する方法 Download PDF

Info

Publication number
JP5722772B2
JP5722772B2 JP2011521501A JP2011521501A JP5722772B2 JP 5722772 B2 JP5722772 B2 JP 5722772B2 JP 2011521501 A JP2011521501 A JP 2011521501A JP 2011521501 A JP2011521501 A JP 2011521501A JP 5722772 B2 JP5722772 B2 JP 5722772B2
Authority
JP
Japan
Prior art keywords
substrate
implantation
ions
cleavage
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011521501A
Other languages
English (en)
Other versions
JP2011530183A (ja
Inventor
トマ・シニャマルシェー
クリステル・デグー
フレデリック・マツェン
Original Assignee
エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ
Publication of JP2011530183A publication Critical patent/JP2011530183A/ja
Application granted granted Critical
Publication of JP5722772B2 publication Critical patent/JP5722772B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)

Description

本発明は、特に、ＳＯＩ型の半導体基板の製造方法の分野に関する。
このような方法は、既に知られているが、特に、“Ｓｍａｒｔ Ｃｕｔ（登録商標）”技術の転写（ｔｒａｎｓｆｅｒ）ステップに対して使用される順序を順守すると同時に、いくつもの基板を同時に製造することは出来ない。
特許文献１には、脆化領域を形成することを目的とした、連続的な注入が実行される技術が記載されている。
さらに一般的に言えば、場合によってはこの同じ基板から多重の転写を実行することを目的として、単一基板内に、例えば、異なる深さを有する半導体材料から形成された基板内に、複数の注入領域を形成することによる課題が生じている。
国際公開第９９／３５６７４号
Ｑ．Ｙ．Ｔｏｎｇ著，Ｓ．Ｓ．Ｉｙｅｒ及びＡ．Ｊ．Ａｕｂｅｒｔｏｎ−Ｈｅｒｖｅ編集，"Ｓｉｌｉｃｏｎ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＶＬＳＩ ａｎｄ ＭＥＭＳ ａｐｐｌｉｃａｔｉｏｎｓ"，２００２，ＩＮＳＰＥＣ，Ｌｏｎｄｏｎ，Ｃｈａｐｔｅｒ １，１−２０ページ Ｂ．Ａｓｐａｒ及びＡ．Ｊ．Ａｕｂｅｒｔｏｎ−Ｈｅｒｖｅ著，Ｓ．Ｓ．Ｉｙｅｒ及びＡ．Ｊ．Ａｕｂｅｒｔｏｎ−Ｈｅｒｖｅ編集，"Ｓｉｌｉｃｏｎ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＶＬＳＩ ａｎｄ ＭＥＭＳ ａｐｐｌｉｃａｔｉｏｎｓ"，２００２，ＩＮＳＰＥＣ，Ｌｏｎｄｏｎ，Ｃｈａｐｔｅｒ ３，３５−５２ページ
本発明は、この課題を解決することを目的とするものであり、特に、単一基板の様々な層の連続的な転写を実行することを目的とする。
第一に、本発明は、基板内への原子及び／又はイオンの注入方法に関するものであり、：
ａ）第１注入面又は領域を形成するように、イオン又は原子を、基板内の第１深さに注入する第１注入ステップと、
ｂ）少なくとも一つの第２注入面又は領域を形成するように、イオン又は原子を、基板内の第１深さと異なる第２深さに注入する少なくとも一つの第２注入ステップと、
を含む。
さらに、本発明は、少なくとも一つの第１受容基板上に、基板から、少なくとも一つの層を転写する方法に関するものであり、：
ａ’）上記のような、原子及び／又はイオンを基板内に注入する方法により、少なくとも２つの注入面又は領域を備えた注入基板を形成するステップと、
ｂ’）注入基板と第１受容基板とを組み合わせるステップと、
ｃ’）注入面又は領域の一方に沿って注入基板を劈開する又は破壊するステップと、
を含む。
劈開する又は破壊するステップｃ’）が、第１受容基板に関して、少なくとも一つの注入面又は領域を含む注入基板の一部を切り離すことが可能である。換言すると、少なくとも一つの注入面又は領域を含む注入基板の一部が、第１受容基板から分離される。
この方法が、注入基板の前記一部を、第２受容基板上に、転写するステップをさらに含む。
次に、切り離されたままの（又は分離された）注入基板の前記一部を、その注入面又は領域の一つに沿って劈開する又は破壊するステップが実施できる。
ステップｃ’）の前に、同様に、第１受容基板と組み合わされた注入基板を、第２受容基板と組み合わせることが可能である。
劈開する又は破壊するステップｃ’）が、ｎ個（ｎ≧１）の注入面又は領域を含む、第１受容基板の一部を第１受容基板上に残すことが可能である。このステップｃ’）の後に、ｎ個の連続する受容基板と注入基板とのｎ回の組み合わせが、次に実施されることが可能である。各組立体の、注入基板内に残っている劈開面又は領域の一つに沿った劈開が続き、その結果、受容基板の一つ上に、この注入基板の一部が転写されることが可能である。
さらに、本発明は、基板からｎ個の受容基板上にｎ個の層を転写する方法に関するものであり、：
ａ’）上記のような、原子及び／又はイオンを基板内に注入する方法により、少なくとも２つの注入面又は領域を備えた注入基板を形成するステップと、
ｂ’）注入基板の、又は一つ以上の層が既に転写されている初期注入基板から生じた基板の、各々の、ｎ個の受容基板との、ｎ回の連続する組み合わせのステップであって、最後の一つを除く各組立体が、次に、注入面又は領域の一つに沿って劈開又は破壊されるステップと、を含む。
本発明は、特に、基板から、少なくとも一つの受容基板及び第２受容基板上に、少なくとも２つの層を転写する方法に関するものであり、
Ａ．原子及び／又はイオンを前記基板に注入するステップであって、
ａ）第１注入面又は領域を形成するように、イオン又は原子を、基板内の第１深さに注入する第１注入ステップと、
ｂ）少なくとも一つの第２注入面又は領域を形成するように、イオン又は原子を、基板内の第１深さと異なる第２深さに注入する少なくとも一つの第２注入ステップと、
を含み、
これによって、少なくとも２つの注入面又は注入又は領域を含む注入基板を形成する、原子及び／又はイオンを前記基板に注入するステップと、
Ｂ．注入基板と、第１受容基板と、を組み合わせ、次に、注入面又は注入領域の一つに沿って実施される注入基板を劈開する又は破壊するステップであって、この劈開する又は破壊するステップにより、少なくとも１つの注入面又は注入領域をさらに含む、注入基板の第１部分が、第１受容基板に関して、又は第１受容基板に対して、切り離される（前記第１部分が、前記第１受容基板から分離される）、注入基板を劈開する又は破壊するステップと、

Ｃ．少なくとも一つの注入面又は領域をさらに含む注入基板の前記第１部分と、少なくとも一つの第２受容基板と、を組み合わせ、次に、注入基板のこの第１部分の注入面又は注入領域の一つに沿って劈開する又は破壊するステップと、
を含む。
ステップＣにより、第２受容基板に関して又は第２受容基板に対して、注入基板の第２部分が切り離され、第２部分が、少なくとも一つの注入面を含み（前記第２部分が、前記第２受容基板から分離される）、次に、
Ｄ．少なくとも一つの注入面又は注入領域をさらに含む前記第２部分と、第３受容基板と、を組み合わせ、次に、注入基板のこの第２部分の注入面又は注入領域の一つに沿って劈開するステップ、を含む。
本発明による方法によって得られた例示的な構造が、先に準備された代替形態の全てを含む、一つ以上のＳｉＯ２／Ｓｉ構造又は単にＳｉである。
同様に、複数のＳＯＩ基板が、単一基板から形成されることが可能であり、複数の脆化面又は脆化領域が、複数の受容基板上に転写することにより、形成される。
対象となる本発明の特徴にかかわらず、基板の材料内で、複数の劈開面又は劈開領域が、同時に、又は連続的に形成される。２つの注入面又は注入領域が、この基板の単一面を介して形成されることが可能である。
第１注入ステップが、例えばＨ＋イオンである、第１質量を有する、第１型のイオンの注入ステップであることが可能であり、少なくとも一つの第２注入ステップが、例えばＨ２ ＋である、第１質量と異なる第２質量を有する、第２型のイオンの注入ステップであることが可能である。
この２つの型のイオンが、：
イオン注入機内において二重の質量による選別（ｄｏｕｂｌｅ ｍａｓｓ ｓｏｒｔｉｎｇ）を行うことにより；
又は、他には、ソースの質量による選別を行わずに、得られることが可能であり、この場合、好ましくは、単純化されたイオン注入機が使用され、種の質量による選別を行わない。この場合、プラズマ中に存在する全ての種が、同時に注入されることになる。
代替形態によると、第１及び第２注入ステップが、各々、イオンの注入ステップであることが可能である。第１型のイオンの第１イオン注入ステップが、注入機の第１出力エネルギーで実施され、；第２型のイオンの第２イオン注入ステップが、同じ注入機による第１出力エネルギーと異なる第２エネルギーで実施される。
第２型イオンのイオンの荷電状態とは異なる、第１型イオンのイオンの第１荷電状態により、第２型イオンのイオンの注入とは異なる深さに、第１型イオンのイオンが、注入されることが可能となる。
他の代替形態によると、種の一つが原子であり、他方がイオンである。イオンビームの第１部分を中和させ、この結果第１注入エネルギーを受けることにより、原子を得ることが可能であり、イオンビームの第２部分が、ビームの第１部分に関して、加速又は減速され、この結果、第１注入エネルギーと異なる注入エネルギーを有する。
さらに一般的に言えば、種を２つの深さに同時に注入するために、ビーム中和現象（又は、エネルギー汚染のもの）が、使用されることが可能である。この現象は、曲げ磁石と加速カラムとの間のビームの一部の中和によるものである。従って、中和された部分が、加速されず（又は減速されず）、この結果、抽出エネルギーで注入されることになる。加速カラムの前で、ビームの中和の割合を制御することにより、同時に２つの注入、抽出エネルギーに対応する深さの第１の注入と、抽出エネルギーと加速エネルギーとの合計に対応する他の深さの第２の注入と、を実施することが可能である。中和されたビームの割合が、様々な方法で：真空度によって、及び／又はガスを導入することによって及び／又は電子ビームを用いた中和を用いて、制御されることが可能である。
想定される実施形態にかかわらず、加速又は減速カラムの前に、真空度を制御することにより、ポンプのパワーを調節することにより、制御された量のガスを導入することにより、又は、他には、注入ビーム内に含まれる種の一部のビーム−荷電中和により、２つの所望のエネルギー（抽出エネルギー）で注入された成分のドーズ量又は割合が、制御されることが可能である。
適用される実施形態にかかわらず、ステップａ）及び／又はステップｂ）の前に及び／又は後に、追加のイオンが、第１又は第２注入深さに注入されることが可能である。従って、第１又は第２注入ステップのイオン又は原子とは異なるイオンの種を追加する、又は追加のイオンを投入することが可能である。
二重−注入基板を示すものである。 本発明に従う方法の例示的な実施形態を示すものである。 本発明に従う方法の例示的な実施形態を示すものである。 第１層を転写することを目的とした、本発明に従う方法の２つのステップを示すものである。 第１層を転写することを目的とした、本発明に従う方法の２つのステップを示すものである。 第２層を転写することを目的とした、本発明に従う方法の２つのステップを示すものである。 第２層を転写することを目的とした、本発明に従う方法の２つのステップを示すものである。 第１層及び第２層を転写することを目的とした、本発明に従う方法のステップを示すものである。 第２層を転写することを目的とした、本発明に従う方法の２つのステップを示すものである。 第２層を転写することを目的とした、本発明に従う方法の２つのステップを示すものである。 本発明に従う方法を実行するために、実施されることが可能な例示的な装置を示すものである。
以下、基板との用語が使用されるが、その適所において、“ウェハー”との用語が、使用される。
本発明は、図６において概略的に示されるビーム−注入装置を用いて実施されることが可能である。
注入機は、装置の一部であり、この装置は、通常、イオン源と、イオンを選択的に注入し、ウェハー上に所望のエネルギーを運ぶことが可能なビームラインと、走査システムと、線量測定器を備えたターゲットチャンバーと、を備える。後で、イオン質量による選別を備えない代替形態が開示される。
さらに具体的には、ソース−形成部２０２が、イオン化チャンバーと呼ばれるチャンバーを備える。イオン化された種が、ガス状２０４でその中に導入される。以下において、水素化源ガスの実施例が提供されるが、他の実施例も可能である。
このソースが、また、チャンバー内に導入されるガスのプラズマを生成する手段２０６を備える。例えば、バーナス（Ｂｅｒｎａｓ）−型ソースの場合、これは、強い電流が流れ、この結果、電子放射を生成するフィラメント（カソード）である。後者が、ガス原子に衝突し、これによって、これらをイオン化し、プラズマを形成する。
同様に、ソース２０２が、プラズマを閉じ込めることが可能な磁場を形成する手段を備え、これによって、イオン化効率を高める。
イオン化チャンバーの出力部に、イオンを抽出することが可能な（数１０ｋＶのオーダーの）電場を形成するための手段が備えられる。
次に、イオンビームを偏向させる磁気的手段２１０（通常、電磁石）によって、質量による選別が実行される。偏向の曲率半径Ｒが、イオンの特性によって決まる：
Ｒ＝Ｍ．Ｖ／ｑ．Ｂ
ここで、Ｍは、イオン質量であり、Ｖは、その速度であり、ｑは、その電荷であり、Ｂは、印加される磁場である。
このステップが、入射ビーム中に存在するイオン化種の優れた選択度を確保し、単一イオン及び単一エネルギーの分離を可能にする。
この結果、精製され、イオンビームが、注入機の加速カラムを通過する。これによって標準的な注入機上において約１７０ｋＶから２５０ｋＶに達することが可能な加速電圧が生成される。
ターゲット２に衝突する前に、一組の四重極レンズのような焦点調節手段２１２によって、イオンビーム４が焦点調節される。参照符号２１３が、偏向板を示す。
質量による選別を備えない注入機の場合は、同じものが、ソースと、抽出手段と、加速カラムと、を備える。プラズマ中に含まれる全イオンが、直接的に抽出され、この結果、ターゲット（基板）に衝突することが可能である。次に、全イオンが、同じ初期エネルギーを有するが、そのイオン化の程度が互いに異なるので、これらが、異なる深さに注入されるようになる。
すべての場合において、試料のある表面上に均一な注入を行うことを可能にする走査手段が、装置（静電気的手段、機械的又は混合型手段）に応じて決まる３つの異なる型であることが可能である。
第１のケースにおいて、注入された全表面を走査するように、ビームが連続的に同じように偏向させるＤＣ電圧に曝される。
第２のケース（機械的走査）において、機械的手段によって、例えば、ドラムに取り付けられ；ビームが固定されたまま維持されることによって、プレートが、移動及び／又は回転するように動かされることが可能である。
第３の解決策は、プレート上における静電気的走査ビーム移動の要素と、機械的手段によるプレートの移動の他の要素と、に関連する複合的な移動であることが可能である。
第２及び第３の解決策は、多重−プレート処理を可能にするという利点を有する。実際には、第１及び第３の解決策は、単一−プレート処理に使用される。
ターゲットチャンバー２１４が、真空の筐体であり、その一表面にわたって注入される基板２と、基板−ホルダー（図面には示さない）とが、配置される。チャンバーが、ファラデーケージを備え、これによって、受け取ったイオンの数に比例するプレート上の総電流Ｉを測定することが可能となり、注入ドーズ量Ｄを制御することが可能となる：
Figure 0005722772
 ここで、ｑは、素電荷であり、Ｓは、基板の注入された表面である。電流−測定手段による電流の測定から、注入ドーズ量が推測されることが可能である。
イオン注入とは、材料を、使用される装置に応じた数キロエレクトロンボルト（ｋｅＶ）から数メガエレクトロンボルト（ＭｅＶ）まで変化するエネルギーで加速された所望の種のイオンと衝突させることである。基板内へのイオンの侵入が、ターゲットである原子と衝突することにより、そのエネルギーを失い、これによって、後者を移動させ、その経路にそって欠陥を形成する。この経路の終端部において、入射イオンが、マトリックス部（浸入型又は置換型）上で固定化される。この結果、イオン注入が、基板内における、イオンの分布、形成された欠陥及びイオンが占有する部分によって特徴付けられる。
符号２１６が、想定される制御ガス吸入口、又は加速部２１０内に侵入する前に生成されたビームのイオンを中和する手段、又は、場合によって磁気手段２０８の出力における減速カラムを示す。
イオン注入技術が、３つの大きな利点を有する：
−材料中に注入されたイオンの局部的な垂直分布が、イオンビームのエネルギーによって容易に制御される、
−生成されるイオンの総量が、試料の表面上における荷電粒子の吸入量と関連する電流によって容易に測定されることが可能である、
−最後に、材料中の種の制限的な溶解度を越え、必ずしも拡散されることが可能であるとは限らない種を導入することが可能である。
本明細書において、脆化又は劈開又は破壊との語句は、同じように考えられる。本発明によると、例えば、シリコン、又はＧｅ又はＧａＮ等の半導体材料、又はＩＩＩ−Ｖ、ＩＩＩ−ＶＩ族の半導体材料から形成された基板中のいくつかの異なる深さにおいて、いくつかの脆化又は劈開面又劈開領域（又は、脆化面又は脆化領域）が形成される。基板が、ＳｉＯ２／Ｓｉ型のハイブリッド基板であることも可能である。以下において、また、“脆化面”又は“劈開面”又は“劣化面”との語句は、同じように理解され、“脆化領域”（又は“脆化ゾーン”）又は“劈開領域”（又は“劈開ゾーン”）又は“劣化領域”（又は“劣化ゾーン”）を意味することも可能である。
図１が、基板２中の２つの異なる深さに２つの脆化面Ｐ１及びＰ２を備えたこのような構造の実施例を示す。
複数の脆化面又は領域が、単一の注入ステップで、基板中の様々な深さに同時に注入することにより形成されることが可能である。あるいは、基板中の２つ以上の深さに２つ以上の劈開面又は領域を画定するために、２つ以上の連続するステップが、実行されることが可能である。
この実施形態にかかわりなく、２つの（ｎ＞１，各々）異なる深さでの（基板の一面から測定される）２つの（ｎ＞１，各々）劈開面の形成が、後に、単一の基板２からの２つの（ｎ、各々）層転写の実行を可能にする。
第１実施形態によると、プラズマの生成及び抽出の後、同じエネルギーのガス−生成イオンが、二重の質量−選別システムにさらされ、又は、分解能が低く、両方の種が通りぬけることを可能にする磁石が使用される。質量によって選別しないことも可能である。
水素源ガスの場合、例えば、単一の初期エネルギーに対して、選別され、材料中に注入されるのは、Ｈ＋及びＨ２ ＋イオンである。このようにして、上記において説明したような、イオンと基板材料との間の相互作用のメカニズムにより、Ｈ＋イオンが、Ｒ２の深さに、ドーズ量Ｄ２で注入されるとともに、Ｈ２ ＋イオンが、Ｒ２の半分に等しいＲ１の深さに、ドーズ量Ｄ２で注入される。各ドーズ量Ｄ２及びＤ１が、Ｈ＋／Ｈ２ ＋イオンの割合に関連する。Ｈ＋及びＨ２ ＋イオンの割合が、例えば、Ｈ＋イオンの形成を促進する水である成分を、プラズマに追加することにより制御されることが可能である。
Ｈ＋及びＨ２ ＋のような２つのイオン種を注入する場合、図１に示されるような、２つの劈開面Ｐ１及びＰ２が形成される。
半導体材料から形成され基板上に誘電層を有する型の基板の場合、例えば、図２Ａが、ビーム４による二重注入の略図を示し、図２Ｂが、この二重−注入ステップの結果を示す。符号６及び８が、各々、例えばＳｉＯ２の誘電層及び例えばシリコンから形成された半導体材料から形成された基板を示す。
この２つの面Ｐ１及びＰ２が、それらの間に定義されたアスペクト比（Ｈ＋及びＨ２ ＋イオンの場合、比が２に近い）を有する深さで形成されることが可能である。
例えば水素である一つの成分を、２つの異なる深さに同時に注入するための他の解決策は、後段（ｐｏｓｔ）−加速又は後段−減速がある場合の全ての注入機に存在するエネルギー汚染現象を使用することである。この現象は、通常、プロセスに害を及ぼす。これは、質量−選別磁石２０８と注入機の加速又は減速カラム２１０との間のビームの一部の中和が原因である（図６）。従って、ビームの中和された部分が、抽出エネルギーで注入され、一方、残りの部分が、所望の最終エネルギー（＝注入エネルギー±加速又は減速エネルギー）で注入される。例えば、５０ｋｅＶの抽出及び５０ｋｅＶの後段−加速を含む、１００ｋｅＶの全体的なエネルギーが、２つのエネルギーである５０ｋｅＶ及び１００ｋｅＶに対応する２つの注入面を生じる。この型の方法により、互いに無関係な２つの深さに、Ｐ１及びＰ２のような２つの注入面を形成することが可能となり、標準的な商用の注入機で実施することが可能である。
Ｈ＋及びＨ２ ＋を注入する場合、２つの注入面Ｐ１及びＰ２の各々のドーズ量が、ソース中のプラズマの組成によって制御される。水素源ガスの場合、この制御が、（例えば、ソースのパラメータを好ましい種に変えることにより）ソースを最適化するか、又は他の成分をソースに制御下で追加するか、のいずれかによって、Ｈ＋及びＨ２ ＋の各々の電流（又はドーズ量）を制御することにより行われ、この他の成分をソースに制御下で追加することは、ある種を他の種の上に生成することが好ましい。例えば、水の追加が、Ｈ＋の生成を促進する。
あるイオンを中和する場合、各注入面のドーズ量が、中和それ自体によって制御される。
ビームの一部を中和するための操作が、機械内の真空度による影響を受ける。従って、（任意に、先の方法の一つと組み合わされ）、加速又は減速カラムの前に、例えば、図６における磁気手段２０８の出力と加速カラム２１０との間の矢印２１６によって示されたレベルで、バルブを用いて制御された量のガスを導入するか、又はポンプのパワーを調節することによって、真空度を制御することにより、ｎ（例えば、ｎ＝２）の様々な所望の深さに注入されるイオンの割合を制御することも可能である。
例えば、磁石２０８と加速カラム２１０との間に印加される、負電荷ビーム（デバイスの“電子シャワー”型）を印加することによりビームの一部を中和することも可能である。このようにして、各注入面における各ドーズ量にわたって、同様に制御が行われる。
上記の場合、典型的には、Ｈ＋イオンのドーズ量が、４．１０１６ｃｍ−２から１．１０１７ｃｍ−２の間にまで低下する。Ｈ２ ＋種の場合、これらが、２つに分離され、この結果、典型的には、Ｈ＋イオンのドーズ量が、２．１０１６ｃｍ−２から５．１０１６ｃｍ−２の間にまで低下する。
最初に劈開部が生じる面を上手く制御するために、混合的な注入操作の後又は前に、追加のイオン（Ｈ＋若しくはＨ２ ＋又はＨｅ＋若しくはＨｅ２＋）を注入することが可能である。換言すると、一旦、面Ｐ１及びＰ２が画定され時点で、これらの面一方又は両方のレベルにおける劈開運動を（特に、ドーズ量を制御することにより）修正することが可能であり、この修正は、Ｐ１及び／又はＰ２面のレベルにおいて、他の種を追加する又は追加のイオンを入れるために、他の注入（単一の又は多重の）を実行することによって行われる。さらに、水素の注入が望ましくない場合には、ソースガスを変更することが可能である。
他の方法によると、同様に、第１群のイオン（例えば、Ｈｅ＋）及び第２群のイオン（例えば、Ｈ＋）の混合的な注入を実施することが可能である。初期エネルギーを操作することにより、２つの形成された面が、所望の正確なオフセットで、要求通りに配置される。２つの型のイオンが、単一の劈開面上に又は単一の劈開面の周囲に共存することが望ましい場合、２つの種を厳密に重ね合わせないが、一方を他方よりもわずかに深く注入することによりそれらをわずかに分離させることが有利である。これを達成するために、ここで再び、様々な種のドーズ量及びエネルギーが、操作される。任意の型の種が、これらの多重注入ステップに適しうる。
他の代替形態によると、劈開面が、いくつかの連続的な（もはや同時ではない）注入ステップによって画定されることが可能である。
さらに他の代替形態によると、注入システムレベルで質量によって２つの種を選別するというよりは、質量による選別を行わずに、単一ガス源のイオン化操作を実行することが可能である。水素源の場合、同様に、この解決策が、（数ある中でも）Ｈ＋又はＨ２ ＋イオンの同時に生成する。この結果、プラズマ中で生成された全イオン種が、同時に注入される。注入機が、イオンの質量による選別を実施する上記の代替形態のそれらとの違いに注目すべきである。ここで実行される注入機において、プラズマ中に含まれる全イオンが、直接的に抽出され、従って、ターゲット（基板）と衝突することが可能である。全イオンが単一の初期エネルギーを有するが、その質量が異なるため、これらが、異なる深さに注入されることになる。
上述の代替形態において、２つの劈開運動の一方が、第３の種を注入することによって調節される場合、その範囲が、先に既に示したそれらよりも極めて広いものであることが可能である。典型的には、Ｈ＋／Ｈｅ＋の組の場合、各々の、全体のドーズ量が：
− ２．１０１６から５．１０１６イオンＨ＋ｃｍ−２
− ２．１０１６から５．１０１６イオンＨｅ＋ｃｍ−２
の間である。
以下において、ある基板が、付着接触によって、特に、結合によって又は分子結合によって組み込まれる。これらの技術が、特に、非特許文献１において説明されている。特に、組み込まれた２つの表面の一方又は両方上に堆積された、例えば、樹脂層、又はポリマー層、又は任意の他の接着層である中間層によって、結合が確保されることが可能である。
このような組み立ての前に、高いエネルギー結合に有利に働くように、一つ以上の化学的及び／又は機械的処理（例えば、研磨）、及び／又は洗浄及び／又はプラズマ処理及び／又はオゾン処理ステップ等の、接着された表面を準備するステップが実行されることが可能である。
次に、結合表面を強固にすることを目的として、熱処理が行われることが可能である。その基板の特性に応じて、熱処理が、２００℃から１２００℃の間で、数十分から数時間の間、例えば、１０分又は３０分から３時間又は５時間又は１０時間の間、実行されることが可能である。
本明細書において、Ｓｍａｒｔ−Ｃｕｔ（登録商標）プロセスが、同様に言及される。これが、例えば、非特許文献２において説明されている。
上記の注入操作の後で、次に、任意の他の操作、特に、面Ｐ１，Ｐ２のいずれかに沿って劈開することにより、第１膜の転写を開始することが可能である。
第１受容基板１２と組み合わされるように、この表面の特性を適応させるために、自由表面６’（図２Ｂ）の状態が、予め修正されることが可能である（粗さ、平坦性、親水性等）。これらの特性を改善するために、表面層を堆積することも可能である。しかしながら、後でのみ劈開が生じるべき面Ｐ１及びＰ２のレベルにおける劈開が過度に進むことを制限するために、低温で（例えば、典型的には６０分未満である短い期間で、少なくとも＜５００℃）これらの全処理を実行することが好ましい。
図３Ａは、図２Ｂにおいて得られたものと同様な型の基板１０の組立体を示し、例えばＳｉから形成された第１受容基板１２を備える。
次に、注入基板内で最も浅く、従って、受容基板１２と組み合わされた表面６’に最も近い面Ｐ１に沿って、劈開が生じる。上記技術に従い、特に、ＳｍａｒｔＣｕｔ（登録商標）技術（図３Ｂ）に従い、この劈開が生じる。この結果、面Ｐ１に沿って、膜１６が、初期基板から分離される。注入された各イオンに対する注入エネルギー及び注入ドーズ量に基づき、面Ｐ２に沿って劈開又は破壊することなく、面Ｐ１に沿った破壊又は分離又は劈開を可能にする熱処理を実行することが可能である。
次に、少なくとも面Ｐ２、又は（最初は、受容基板１２と組み合わされた表面６’から、Ｐ１よりも離れている）複数の脆化面を含む初期基板１０の残りの１０’が、第２受容基板２２とともに結合される又は組み合わされることを目的として、既に上記において説明した代替形態の一つに従って再び準備される。
この第２受容基板２２と組み合わされるように、この表面の特性を適応させるために、残存部１０’（面Ｐ２を含む）の自由表面の状態が、予め修正されることが可能である（粗さ、平坦性、親水性等）。これらの特性を改善するために、表面層を堆積することも可能である。しかしながら、後でのみ劈開が生じるべき面Ｐ２のレベルにおける劈開が過度に進むことを制限するために、低温で（例えば、典型的には６０分未満である短い期間で、少なくとも＜５００℃）これらの全処理を実行することが好ましい。
図４Ａは、残存部１０’と第２受容基板２２とが組み合わされた状態を示す。今回は、好ましくは、受容基板２２が、電気絶縁層２４を備える。この層の一部が、残存部１０’上に形成されることが可能である。
この組み合わせ操作の後で、劈開が、面Ｐ２に沿って開始し、これにより、第２部１０’を、初期基板から分離することが可能となる（図４Ｂ）。
この結果、膜２６が、面Ｐ２に沿って、初期基板から分離され、膜が、層２４を介して第２基板２２と共に組み合わされて残り、符号２０’によって示された組立体を形成する。
一つ以上の他の劈開面が、いまだ残存部１０’’内に存在している場合、第３受容基板を用いた他の組み合わせ操作が実施されることが可能である。この組み合わせ操作の後で、脆化面に沿って、又は、残存部の脆化面の一つに沿って、劈開が再び開始され、これにより、初期基板のさらに他の部分を分離することが可能となる。
全体で、ｎ個の脆化面が形成された初期基板１０の場合、ｎ回（又はｎ’、０＜ｎ’＜ｎ）の劈開及び従って形成することが可能なｎ個（又はｎ’、ｎ’＜ｎ）の受容基板上にｎ回（又はｎ’、ｎ’＜ｎ）の転写が行われる。
２つの脆化面Ｐ１及びＰ２の示された実施例において、ＳｉＯ２層６及びシリコン基板８：
−第１シリコン−オン−インシュレーター（ＳＯＩ）型の基板２０が、Ｓｉ基板１２に対して得られる、
−ＳｉＯ２層２４が、Ｓｉ基板２２に対して得られ、この結果、第２シリコン−オン−インシュレーター（ＳＯＩ）型の構造が生じる（基板８もＳｉから形成されるため、層２６が、Ｓｉから形成される）。
結果として、多数の種を注入するステップが、複数のほぼ同一なＳＯＩ基板を得ることを可能にし、又は、さらに一般的に言えば、個々の薄層の複数回にわたる転写において、各々が、他の個々の薄層が転写されるそれとは、異なる基板上に転写される。
今述べた操作が、他の順番で実行されることが可能である。従って、図５Ａに示されるように、図３Ａの構造で開始され、注入基板内で最も浅く、従って第１受容基板１２と組み合わされる表面６’に最も近い面Ｐ１に沿った第１劈開部の代わりに、注入基板内で最も深く、従って受容基板１２と組み合わされる表面６’から最も遠い面Ｐ２に沿って、第１の劈開部が形成される。Ｐ１に沿って劈開することなく、Ｐ２に沿って劈開することが可能となるように、注入ドーズ量及び注入エネルギーパラメーターが、選択される。
この結果、図５Ａの構造体３０が得られ、受容基板と組み合わされた部分が、劈開面Ｐ１を含む。
上記において既に開示した代替形態の一つに従い、第２受容基板３２と結合される又は組み合わされることを目的として、次に、受容基板１２を備えた組立体から生じるこの新たな構造体３０が、再び準備されることが可能である。
基板３２と組み合わされるように、この表面の特性を適応させるために、構造体３０の表面状態が、予め修正されることが可能である（粗さ、平坦性、親水性等）。これらの特性を改善するために、表面層を堆積することも可能である。しかしながら、後でのみ劈開が生じるべき面Ｐ１のレベルにおける劈開が過度に進むことを制限するために、低温で（例えば、典型的には６０分未満である短い期間で、少なくとも＜５００℃）これらの全処理を実行することが好ましい。
図５Ｂは、構造体３０と、この基板３２と、が組み合わされた状態を示す。好ましくは、第２受容基板３２が、電気絶縁層３４を備える。後者が、基板３０上に部分的に形成されてもよい。
この第２の組み合わせ操作の後で、劈開が、面Ｐ１に沿って開始され、これにより、第１部分２０’及び第２部分４０’を分離することが可能となり、各々が、転写層２６’、２６’’を含む（図５Ｃ）。
この結果、膜２６’が、面Ｐ１に沿って初期基板から分離される。
一つ以上の他の劈開面が、部分２０’、４０’の一方にいまだ存在している場合、第３の受容基板を用いた他の組み合わせ操作が、実行されることが可能である。この組み合わせ操作の次に、これらの劈開面の一つに沿って劈開するステップが続くことが可能である。
ここで再び、全体で、ｎ個の脆化面が形成された基板１０の場合、ｎ回（又はｎ’、ｎ’＜ｎ）の劈開及び従って実行されることが可能なｎ個（又はｎ’、ｎ’＜ｎ）の様々な受容基板上にｎ回（又はｎ’、ｎ’＜ｎ）の転写が行われる。
Ｓｉ基板３２、ＳｉＯ２層３４、初期シリコン基板８（従って、膜２６又は薄いシリコン層）、ＳｉＯ２層６の場合、２つのシリコン−オン−インシュレーター（ＳＯＩ）型の構造２０’，４０（図５Ｃ）が、Ｐ１に沿った劈開によって得られる。
上記の組み合わせ方法が、任意の基板２（図１）及び任意の順序の任意の数の脆化面を用いて実行されることが可能である。従って、図３Ａ及び３Ｂに関連して説明された方法と、図５Ａから５Ｃに関連して説明された穂法を組み合わせた方法を使用することが可能である。
２ 基板
４ イオンビーム
６ ＳｉＯ２層
６’ 表面
８ 基板
１０ 基板
１０’ 残存部
１２ 受容基板
１６ 膜
２０ 基板
３０ 構造体
Ｐ１，Ｐ２ 脆化面

Claims (17)

  1. 少なくとも一つの第１受容基板（１２，２２，３２）上に、基板（２，８，１０）から、少なくとも一つの層を転写する方法であって、
    ａ’）原子及び／又はイオンを基板内に注入するステップであって、
    ａ）第１劈開領域を形成するように、イオン又は原子を、基板内の第１深さに注入する第１注入ステップと、
    ｂ）少なくとも一つの第２劈開領域を形成するように、イオン又は原子を、前記基板内の前記第１深さと異なる第２深さに注入する少なくとも一つの第２注入ステップであって、前記第２劈開領域が、前記第１劈開領域と同時に形成される、第２注入ステップと、
    を含み、少なくとも２つの劈開領域を備えた注入基板を形成する、ステップと、
    ｂ’）前記注入基板と前記第１受容基板（１２，２２）とを結合するステップと、
    ｃ’）前記劈開領域（Ｐ１，Ｐ２）の一つに沿って前記注入基板を劈開するステップであって、前記第１受容基板から前記注入基板の一部（１０’）が分離され、前記注入基板の一部（１０’）が、前記劈開領域の少なくとも一つ（Ｐ２）を含む、ステップと、
    ｄ’）前記第１受容基板から分離された前記注入基板の一部（１０’）を、第２受容基板（２２）上に結合するステップと、
    ｅ’）前記第１受容基板から分離された前記注入基板の一部（１０’）を、前記劈開領域（Ｐ２）の一つに沿って、劈開するステップと、
    を含むことを特徴とする方法。
  2. 少なくとも第１受容基板（１２，２２，３２）及び第２受容基板上に、基板（２，８，１０）から、少なくとも二つの層を転写する方法であって、
    Ａ．原子及び／又はイオンを前記基板内に注入するステップであって、
    ａ）第１劈開領域を形成するように、イオン又は原子を、前記基板内の第１深さに注入する第１注入ステップと、
    ｂ）少なくとも一つの第２劈開領域を形成するように、イオン又は原子を、前記基板内の前記第１深さと異なる第２深さに注入する少なくとも一つの第２注入ステップであって、前記第２劈開領域が、前記第１劈開領域と同時に形成される、第２注入ステップと、
    を含み、少なくとも２つの劈開領域を備えた注入基板を形成する、ステップと、
    Ｂ．前記注入基板と前記第１受容基板（１２，２２）とを結合し、次に、前記劈開領域（Ｐ１，Ｐ２）の一つに沿って前記注入基板を劈開するステップであって、前記注入基板を劈開することにより、前記第１受容基板から前記注入基板の一部（１０’）が分離され、前記注入基板の一部（１０’）が、前記劈開領域の少なくとも一つ（Ｐ２）を含む、ステップと、
    Ｃ．前記第１受容基板から分離された前記注入基板の一部（１０’）を、前記第２受容基板（２２）上に結合し、次に、前記劈開領域の一つ（Ｐ２）に沿って前記第１受容基板から分離された前記注入基板の一部（１０’）を劈開するステップと、
    を含むことを特徴とする方法。
  3. 少なくとも第１受容基板（１２，２２，３２）及び第２受容基板上に、基板（２，８，１０）から、少なくとも二つの層を転写する方法であって、
    Ａ．原子及び／又はイオンを前記基板内に注入するステップであって、
    ａ）第１劈開領域を形成するように、イオン又は原子を、前記基板内の第１深さに注入する第１注入ステップと、
    ｂ）少なくとも一つの第２劈開領域を形成するように、イオン又は原子を、前記基板内の前記第１深さと異なる第２深さに注入する少なくとも一つの第２注入ステップであって、前記第２劈開領域が、前記第１劈開領域と同時に形成される、第２注入ステップと、
    を含み、少なくとも２つの劈開領域を備えた注入基板を形成する、ステップと、
    Ｂ．前記注入基板と前記第１受容基板（１２，２２）とを結合し、次に、前記劈開領域（Ｐ１，Ｐ２）の一つに沿って前記注入基板を劈開するステップであって、前記注入基板を劈開することにより、前記第１受容基板上に前記注入基板の一部（１０’）を残し、前記注入基板の一部（１０’）が、前記劈開領域の少なくとも一つ（Ｐ１）を含む、ステップと、
    Ｃ．前記劈開するステップの前又は後に、前記第１受容基板（１２，２２）と結合された前記注入基板を、前記第２受容基板（３２）と結合するステップと、
    を含むことを特徴とする方法。
  4. 基板から、少なくとも第１受容基板及び第２受容基板上に、少なくとも２つの層を転写する方法であって、
    前記方法が、
    Ａ．原子及び／又はイオンを前記基板内に注入するステップであって、
    ａ）第１注入領域を形成するように、イオン又は原子を、前記基板内の第１深さに注入する第１注入ステップと、
    ｂ）少なくとも一つの第２注入領域を形成するように、イオン又は原子を、前記基板内の前記第１深さと異なる第２深さに注入する少なくとも一つの第２注入ステップであって、前記第１及び第２注入領域が、前記基板の同一面を介した注入により形成される、第２注入ステップと、
    を含み、これによって、少なくとも２つの注入領域を含む注入基板を形成する、原子及び／又はイオンを前記基板内に注入するステップと、
    Ｂ．前記注入基板と、第１受容基板と、を結合し、次に、前記注入領域の一つに沿って実施される前記注入基板を劈開するステップであって、前記劈開するステップにより、前記第１受容基板から前記注入基板の第１部分が分離され、前記注入基板の第１部分が、前記注入領域の少なくとも一つを含む、前記注入基板を劈開するステップと、
    Ｃ．前記注入領域の少なくとも一つを含む前記注入基板の前記第１部分と、一つの第２受容基板と、を結合し、次に、前記注入基板の前記第１部分の前記注入領域の一つに沿って劈開するステップと、
    を含むことを特徴とする方法。
  5. 前記ステップＣにより、前記第２受容基板から前記注入基板の第２部分が分離され、前記注入基板の第２部分が、前記注入領域の少なくとも一つを含み、次に、
    Ｄ．前記注入領域の少なくとも一つを含む前記第２部分と、第３受容基板と、を結合し、次に、前記注入基板の前記第２部分の前記注入領域の一つに沿って劈開するステップ、
    を含むことを特徴とする請求項４に記載の方法。
  6. 前記ステップａ）及びｂ）の注入が、同一基板の同一面を介して実施されることを特徴とする請求項１から３のいずれか一項に記載の方法。
  7. 前記第１注入ステップが、第１質量を有する第１型のイオンの注入ステップであり、
    前記少なくとも一つの第２注入ステップが、前記第１質量と異なる第２質量を有する第２型のイオンの注入ステップであることを特徴とする請求項１から６のいずれか一項に記載の方法。
  8. 前記第１注入ステップが、Ｈ＋イオンの注入ステップであり、
    前記第２注入ステップが、Ｈ２ ＋イオンの注入ステップであることを特徴とする請求項７に記載の方法。
  9. 前記第１注入ステップが、原子の注入ステップであり、
    前記第２注入ステップが、イオンの注入ステップであることを特徴とする請求項１から６のいずれか一項に記載の方法。
  10. 前記原子が、注入機の第１出力エネルギーで注入され、
    前記イオンが、同一の前記注入機の第２出力エネルギーで注入されることを特徴とする請求項９に記載の方法。
  11. 前記原子が、イオンビームの第１部分を中和しすることにより得られ、第１注入エネルギーを受け、前記イオンビームの第２部分が、前記ビームの前記第１部分に関して、加速又は減速され、前記第１注入エネルギーと異なる注入エネルギーを有することを特徴とする請求項１０に記載の方法。
  12. 加速又は減速カラム（２１０）により注入が行われ、ポンプを用いて真空が実現され、加速又は減速カラム（２１０）の前で真空度を制御することにより、前記ポンプのパワーを調節することにより、又は前記原子及び／又はイオンを含むガスの量を制御することにより、又は、他には、注入ビーム内に含まれる種の一部をビーム−電荷中和することにより、２つの所望のエネルギーで注入される成分の割合が得られることを特徴とする請求項１から１１のいずれか一項に記載の方法。
  13. 前記注入が、質量による選別を行わずに実施され、プラズマ中で生成された全ての種が、同時に注入されることを特徴とする請求項１から８のいずれか一項に記載の方法。
  14. 前記注入が、イオン注入機内における質量による選別を伴って実施されることを特徴とする請求項１から８のいずれか一項に記載の方法。
  15. 前記注入が、二重の質量による選別を伴って実施されることを特徴とする請求項１４に記載の方法。
  16. 追加のイオンの注入を実施するために、前記ステップａ）及び／又はステップｂ）の前に及び／又は後に、第１又は第２注入深さで、追加のイオンを注入するステップをさらに含むことを特徴とする請求項１から１５のいずれか一項に記載の方法。
  17. 前記第１又は第２注入ステップの前記イオン又は原子とは異なるイオン種を追加するために、前記ステップａ）及び／又はステップｂ）の前に及び／又は後に、第１又は第２注入深さで、追加のイオンを注入するステップをさらに含むことを特徴とする請求項１から１５のいずれか一項に記載の方法。
JP2011521501A 2008-08-06 2009-07-07 基板内に多重注入部を形成する方法 Expired - Fee Related JP5722772B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0855439 2008-08-06
FR0855439A FR2934924B1 (fr) 2008-08-06 2008-08-06 Procede de multi implantation dans un substrat.
PCT/EP2009/058557 WO2010015470A1 (en) 2008-08-06 2009-07-07 Method of making multiple implantations in a substrate

Publications (2)

Publication Number Publication Date
JP2011530183A JP2011530183A (ja) 2011-12-15
JP5722772B2 true JP5722772B2 (ja) 2015-05-27

Family

ID=39845287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011521501A Expired - Fee Related JP5722772B2 (ja) 2008-08-06 2009-07-07 基板内に多重注入部を形成する方法

Country Status (7)

Country Link
US (1) US8293620B2 (ja)
EP (1) EP2311083A1 (ja)
JP (1) JP5722772B2 (ja)
KR (1) KR101637419B1 (ja)
CN (1) CN102113112B (ja)
FR (1) FR2934924B1 (ja)
WO (1) WO2010015470A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2924273B1 (fr) 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8314018B2 (en) * 2009-10-15 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US20140106550A1 (en) * 2012-10-11 2014-04-17 International Business Machines Corporation Ion implantation tuning to achieve simultaneous multiple implant energies
FR3007892B1 (fr) 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
US10147584B2 (en) * 2017-03-20 2018-12-04 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for decelerated ion beam with no energy contamination
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
FR3108204B1 (fr) * 2020-03-10 2023-10-27 Commissariat Energie Atomique Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3127892B2 (ja) * 1998-06-30 2001-01-29 日新電機株式会社 水素負イオンビーム注入方法及び注入装置
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
KR101134485B1 (ko) * 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede

Also Published As

Publication number Publication date
WO2010015470A1 (en) 2010-02-11
FR2934924A1 (fr) 2010-02-12
CN102113112A (zh) 2011-06-29
JP2011530183A (ja) 2011-12-15
EP2311083A1 (en) 2011-04-20
KR101637419B1 (ko) 2016-07-07
US8293620B2 (en) 2012-10-23
KR20110052651A (ko) 2011-05-18
US20110129988A1 (en) 2011-06-02
CN102113112B (zh) 2014-11-05
FR2934924B1 (fr) 2011-04-22

Similar Documents

Publication Publication Date Title
JP5722772B2 (ja) 基板内に多重注入部を形成する方法
US11735432B2 (en) Method and apparatus for forming substrate surfaces with exposed crystal lattice using accelerated neutral atom beam
JP4117507B2 (ja) イオン注入装置、その内側表面からの汚染物質の除去方法とそのための除去装置
TWI404128B (zh) 離子植入裝置及由碳硼烷聚集物離子衍生之離子植入的半導體製造方法
TWI464775B (zh) 用於將離子佈植至一工件的離子佈植系統、磁性過濾一離子束之方法以及用於降低於離子佈植系統的粒子污染之方法
US7897945B2 (en) Hydrogen ion implanter using a broad beam source
KR20090083443A (ko) 반도체 기판을 위한 ｒｆｑ 선형 가속기를 이용한 입자 제공 장치 및 방법
JP2011523764A (ja) 水素化ホウ素を半導体ウェハに注入する場合の該半導体ウェハにおける粒子の制御
US9799488B2 (en) Method and apparatus for neutral beam processing based on gas cluster ion beam technology
TW200818234A (en) Multi-purpose electrostatic lens for an ion implanter system
US9024282B2 (en) Techniques and apparatus for high rate hydrogen implantation and co-implantion
KR20030064748A (ko) 이온 빔내로 끌려오는 입자들을 저지하기 위한 정전기 트랩
US20170303383A1 (en) Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
KR100855134B1 (ko) 이온 빔내로 끌려오는 입자들을 제거하기 위한 장치 및 방법
EP3268505B1 (en) Method for neutral beam processing based on gas cluster ion beam technology
KR20030033879A (ko) 가스 클러스터 이온빔을 이용한 아이.티.오 박막 표면처리시스템 및 그 방법
Current Ion implantation for fabrication of semiconductor devices and materials
Poate et al. Ion beam technologies in the semiconductor world (plenary)
TWI263249B (en) An ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions
TW201804521A (zh) 用於基於氣體簇離子束技術的中性束處理之方法及藉其製造之物件
EP4320084A1 (en) Method and apparatus for forming substrate surfaces with exposed crystal lattice using accelerated neutral atom beam
CN114373675A (zh) 一种离子注入方法、离子注入设备以及形成轻掺杂源漏区的方法
JP2004152690A (ja) イオン注入装置及び方法、並びにｓｏｉウェハの製造方法
JPH01128340A (ja) イオン打込み装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150326

R150 Certificate of patent or registration of utility model

Ref document number: 5722772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees