CN102113112A - 在基板中进行多重注入的方法 - Google Patents

在基板中进行多重注入的方法 Download PDF

Info

Publication number
CN102113112A
CN102113112A CN2009801303827A CN200980130382A CN102113112A CN 102113112 A CN102113112 A CN 102113112A CN 2009801303827 A CN2009801303827 A CN 2009801303827A CN 200980130382 A CN200980130382 A CN 200980130382A CN 102113112 A CN102113112 A CN 102113112A
Authority
CN
China
Prior art keywords
substrate
injection
ion
zone
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801303827A
Other languages
English (en)
Other versions
CN102113112B (zh
Inventor
托马斯·西格纳玛谢克斯
克里斯特尔·德古特
弗雷德里克·马泽恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S O I 泰克绝缘体硅技术公司
Soi Teker Isolator Silicon Technology
Soitec SA
Original Assignee
Soi Teker Isolator Silicon Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soi Teker Isolator Silicon Technology filed Critical Soi Teker Isolator Silicon Technology
Publication of CN102113112A publication Critical patent/CN102113112A/zh
Application granted granted Critical
Publication of CN102113112B publication Critical patent/CN102113112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种在基板中注入原子和/或离子的方法，包括：a)将离子或原子注入在基板中的第一深度的第一注入，以便形成第一注入平面，b)将离子或原子注入在基板中的第二深度的至少一个第二注入，第二深度与第一深度不同，以便形成至少一个第二注入平面。

Description

在基板中进行多重注入的方法
技术领域
本发明涉及生产半导体基板，尤其是SOI类型的半导体基板的方法的领域。
背景技术
这样的方法已经是已知的，但是不能在保持用于转移步骤，尤其是“Smart CutTM”技术的那些步骤的顺序的同时，同时生产几个基板。
文献WO 99/35674描述了这样一种技术，其中执行连续注入，以形成脆化区域为目的。
更一般而言，在单个基板中生产几个注入区域会产生问题，例如，由具有不同深度的半导体材料制成的基板，以可能从该相同基板执行多次转移为目的。
发明内容
本发明旨在解决该问题，特别是以执行单个基板的不同层(多个层)的连续转移为目的。
本发明首先涉及一种在基板中注入原子和/或离子的方法，包括：
a)将离子或原子注入在基板中的第一深度的第一注入，以便形成第一注入平面或区域，
b)将离子或原子注入在基板中的第二深度的至少一个第二注入，第二深度与第一深度不同，以便形成至少一个第二注入平面或区域。
本发明进一步涉及一种将至少一个层从基板转移到至少一个第一接收基板上的方法，包括：
a’)将原子和/或离子注入到基板中的方法，如上所述，由此形成具有至少两个注入平面或区域的注入基板，
b’)装配注入基板与第一接收基板，
c’)沿着注入平面或区域中的一个裂开或折裂注入基板。
对于第一接收基板，裂开或折裂步骤c’)可以释放包括至少一个注入平面或区域的注入基板的一部分。换句话说，包括至少一个注入平面或区域的注入基板的一部分与第一接收基板分离。
该方法可以进一步包括将注入基板的所述部分转移到第二接收基板上。
然后，可以沿着其一个注入平面或区域，执行保持自由(或分离)的注入基板的所述部分的裂开或折裂。
在步骤c’)之前，同样可能将注入基板与第二接收基板装配在一起，其中所述第二接收基板与第一接收基板装配在一起。
裂开或折裂步骤c’)可以在第一接收基板上留下第一接收基板的一部分，其包括n个(n≥1)注入平面或区域。在该步骤c’)之后，然后可执行注入基板与n个连续接收基板的n次装配。每次装配之后是沿着保留在注入基板中的裂开平面或区域中的一个的裂开，并由此使得能够将该注入基板的一部分转移到接收基板之一上。
本发明进一步涉及一种将n个层从基板转移到n个接收基板上的方法，包括：
a’)将原子和/或离子注入到基板中的方法，如上所述，由此形成具有至少两个注入平面或区域的注入基板，
b’)注入基板(或由初始注入基板产生的基板，已将初始注入基板的一层或多层转移)的n次连续装配，分别具有n个接收基板，除了最后一个以外，每次装配之后，沿着注入平面或区域中的一个发生裂开或折裂。
因此，本发明尤其涉及一种将至少两个层从基板转移到至少一个接收基板和第二接收基板上的方法，包括：
A.将原子和/或离子注入到所述基板中，包括：
a)将离子或原子注入在基板中的第一深度的第一注入，以便形成第一注入平面或区域，
b)将离子或原子注入在基板中的第二深度的至少一个第二注入，第二深度与第一深度不同，以便形成至少一个第二注入平面或区域，
由此形成具有至少两个注入平面或注入区域的注入基板，
B.将注入基板与第一接收基板装配在一起，接着沿一个注入平面或注入区域执行注入基板的裂开或折裂，对于或相对于第一接收基板，该裂开或折裂释放注入基板的第一部分，其进一步包括至少一个注入平面或注入区域(所述第一部分与所述第一接收基板分离)；
C.注入基板的所述第一部分(其进一步包括至少一个注入平面或注入区域)和至少一个第二接收基板的装配，接着沿着注入基板的该第一部分的注入平面或注入区域中的一个发生裂开或折裂。
步骤C可释放注入基板的第二部分，对于或相对于第二接收基板，第二部分包括至少一个注入平面(所述第二部分与所述第二接收基板分离)，然后是步骤D：
D.所述第二部分(其进一步包括至少一个注入平面或注入区域)和第三接收基板的装配，接着沿着注入基板的该第二部分的注入平面或注入区域中的一个发生裂开。
通过根据本发明的方法获得的示例性结构是一个或多个SiO2/Si结构，或简单地是Si，具有所有预制备的备选方案。
通过转移到多个接收基板上，可同样地从单个基板来生产多个SOI基板，在所述单个基板中，已生产多个脆化平面或脆化区域。
不管所述发明的特征如何，在基板的材料内同时或连续地生产几个裂开平面或裂开区域。可在该基板的单个面上生产两个注入平面或注入区域。
第一注入可以是具有第一质量(mass)的第一类型离子(例如，H+离子)的注入，至少一个第二注入是具有与第一质量不同的第二质量的第二类型离子(例如，H2 +)的注入。
可以获得两种类型的离子：
-在离子注入装置中，通过双重质量分选(mass sorting)；
-否则，没有(离子)源的质量分选；为此，优选使用简化的离子注入机，其中没有物质的质量分选。在这种情况下，将同时注入存在于等离子体中的所有物质。
根据一个备选方案，第一和第二注入均可以是离子的注入。用注入装置的第一能量输出执行第一类型离子的第一离子注入；用第二能量(与由相同注入装置输出的第一能量不同)执行第二类型离子的第二离子注入。
第一类型离子的离子的第一充电状态(与第二类型离子的离子的充电状态不同)使得能够从第二类型离子的离子的注入在不同深度注入第一类型离子的离子。
根据另一备选方案，物质中的一种是原子的，而另一种(其它)是离子的。可以通过中和离子束的第一部分来获得原子，离子束由此接收第一注入能量，相对于离子束的第一部分使离子束的第二部分加速或减速，并且，其由此具有与第一注入能量不同的注入能量。
更一般而言，可以使用束中和现象(或能量污染的现象)，以便同时在两个深度注入物质。该现象是由于偏转磁铁(弯转磁铁)与加速柱之间的离子束的一部分的中和而引起的。由此并不加速(或减速)中和的部分，并且，因此将以提取能量注入中和部分。通过在加速柱之前控制离子束的中和部分，由此可以执行两个同时注入，第一个在与提取能量相对应的深度，而第二个在与提取和加速能量的总和相对应的另一深度。可以以各种方式来控制中和离子束部分：通过真空的质量，和/或通过引入气体和/或经由借助于电子束的中和。
不管预期的实施方式如何，可以通过以下方式来控制以两个期望的能量(提取能量)注入的元素的比例或剂量：在加速或减速柱之前控制真空的质量，调节泵功率或引入可控量的气体，或对包含在注入束中的物质的一部分进行束充电中和。
不管所采用的实施方式如何，可在步骤a)和/或步骤b)之前和/或之后，在第一或第二注入深度注入另外的离子。因此，可以执行另外的离子输入，或增加与第一或第二注入的离子或原子不同的离子物质。
附图说明
图1示出了双重注入基板，
图2A和图2B示出了根据本发明的方法的示例性实施方式，
图3A和图3B示出了根据本发明的方法的两个步骤，以转移第一层为目的，
图4A和图4B示出了根据本发明的方法的两个步骤，以转移第二层为目的，
图5A至图5C示出了根据本发明的方法的步骤，以转移第一和第二层为目的，
图6示出了能够被实施以便执行根据本发明的方法的示例性装置。
具体实施方式
在下文中，使用术语基板，然而，可以使用术语“晶片”代替它。
可通过在图6中示意性示出的离子束注入装置来实施本发明。
注入机是这样一件设备，其通常包括离子源、使得能够注入离子以进行选择并将期望的能量带到晶片上的束线、扫描系统以及具有剂量测量的目标室(靶室)。稍后，将披露没有离子质量分选的备选方案。
更具体地，源形成部分(源形成部，形成源的部分)202包括被称作电离室的室。可以以气体形式204将被电离的物质引入到其中。在下文中，将提供氢化源气体的实例，然而，其它实例也是可能的。
所述源还包括用于产生引入到室中的气体的等离子体的装置206。例如，在Bernas类型的源的情况下，这是使强电流在其中流动的细丝(阴极)，其将由此产生电子发射。后者将撞击气体原子，并且由此使它们电离(离子化)并形成等离子体。
源202同样包括形成使得能够限制等离子体的磁场，从而增加电离效率的装置。
在电离室的输出处，提供用于形成(几十kV等级的)电场的装置，电场使得能够提取离子。
接着由磁装置210(典型地是电磁铁)执行质量分选，其导致使离子束被偏转。偏转的曲率半径R取决于离子的性质：
R＝M.V/q.B
其中，M是离子的质量，V是其速度，q是其电荷量，而B是所施加的磁场。
该步骤确保存在于入射束中的电离物质的极好的选择性，并使得能够分离单个离子质量和单个能量。
由此净化(纯化)的离子束通过注入机的加速柱210。由此产生加速电压，其在标准注入机上能够达到大约170kV至250keV。
在撞击靶(目标)2之前，通过聚焦装置212，例如一组四极透镜，使离子束4聚焦。参考标记213表示偏转板。
在没有质量分选的注入机的情况下，其同样包括源、提取装置和加速柱。直接提取包含在等离子体中的所有离子，并且其由此可以撞击目标(基板)。于是所有离子具有相同的初始能量，然而，由于其电离程度彼此不同，所以它们将变得在不同深度注入。
在每种情况下，会使得能够在样品的某一表面上进行均匀注入的扫描装置可以是三种不同的类型，取决于设备：有静电装置、机械或混合装置。
在第一种情况中，使所述束经受使其连续偏转的直流电压，以扫描所注入的整个表面。
在第二种情况(机械扫描)中，可以通过机械装置旋转地和/或平移地移动板，例如，通过连接至滚筒(drum)；然后所述束保持固定。
第三种解决方案可以是组合运动，其与板上的静电扫描束运动的分量(成分)和经由机械装置的板运动的另一分量(成分)相关。
第二种和第三种解决方案具有使得能够实现多板处理的优点。在实际实践中，第一种和第三种解决方案被用于单个板处理。
靶室214是真空外壳，其中，放置在其表面之一上注入的基板2和基板支架(未在图中示出)。该室包括法拉第圆筒(法拉第筒)，从而使得可以测量板上的总电流I，其与所接收的离子的数量成正比，并且可以控制注入剂量D：
D = 1 q . S ∫ 0 t I . dt
其中，q是元电荷(电子电荷，基本电荷)，而S是基板的注入表面。因此，可以通过电流测量装置由电流的测量来估计注入剂量。
离子注入由用期望的物质的离子轰击材料组成，以从几千电子伏特(keV)到几兆电子伏特(MeV)变化的能量使离子加速，取决于所使用的设备。穿透到基板中的离子将由于与靶原子的碰撞而损失其能量，从而转移后者并沿着其路径产生缺陷。在其路径的终点(末端)，入射离子将变得固定在矩阵位置上(填隙的或置换的)。因此，离子注入通过离子的分布、所产生的缺陷以及由基板中的离子占据的位置来表征。
参考标记216表示可能的受控进气装置(gas intake)，或中和在进入加速柱210或减速柱中之前可能在磁装置208的输出处产生的离子束的装置。
离子注入技术具有三个主要优点：
-通过离子束的能量容易地控制在材料中注入的离子的局部深度分布(localized depthwise distribution)，
-可以通过与样品的表面上的带电颗粒的进入相关的电流容易地测量所产生的离子的总量，
-最后，可以超过材料中的物质的极限溶解度，并引入并非必须扩散的物质。
在本说明书中，认为表述脆化或裂开或折裂是类似的。根据本发明，在基板中的几个不同深度处，形成几个脆化或裂开平面或裂开区域(或脆化平面或脆化区域)，例如，基板由半导体材料(例如，硅、或Ge或GaN)制成，或由III-V、III-VI类型的半导体材料制成。基板还可以是SiO2/Si类型的混合结构。在下文中，表述“脆化平面”或“裂开平面”或“弱化平面”还可以理解为是相似的，并且，其还能够表示“脆化区域”(或“脆化区”)或“裂开区域”(或“裂开区”)或“弱化区域”(或“弱化区”)。
图1示出了这样的结构的一个实例，其中两个脆化平面P1和P2在基板2中具有两个不同深度。
可通过单个注入步骤，通过在基板中的不同深度处的同时注入来产生多个脆化平面或区域。可替换地，可以执行两个或多个连续注入步骤，以在基板中的两个或多个深度处限定两个或多个裂开平面或区域。
不管实施方式，在2个(n＞1，分别地)不同深度(从基板的单面测量的)形成2个(n＞1，分别地)裂开平面，使得可以稍后执行从单个基板2的两层(n，分别地)转移。
根据第一实施方式，在等离子体的产生和提取之后，相同能量的气体产生的离子经受双重质量分选系统，或者，使用具有较差的分离度(resolution)且允许两种物质通过的磁铁。还可以不通过质量进行分选。
在氢气源气体的情况中，例如，对于单个初始能量，其是分选并注入到材料中的H+和H2 +。以这种方式，经由离子与基板材料之间的相互作用的机制，如上所述，于是以剂量D2在深度R2注入H+离子，同时以剂量D2在深度R1注入H2 +离子，深度R1等于R2的一半。各剂量D2和D1与H+/H2 +离子的比例相关。可通过向等离子体添加元素来控制H+和H2 +离子的比例，例如水，其促进H+离子的形成。
在注入两种离子物质例如H+和H2 +的情况下，由此产生两个裂开平面P1和P2，如图1所示。
在基板上具有介电层类型的基板的情况中(例如，基板由半导体材料制成)，图2A示出了由束4进行的双重注入的示意图，并且图2B示出了该双重注入步骤的结果。参考标记6和8分别表示(例如，SiO2的)介电层和由半导体材料制成的基板，例如由硅制成的基板。
可以以这样的深度产生两个平面P1和P2，所述深度具有限定在其之间的纵横比(在H+和H2 +离子的情况下，比率接近2)。
用于实现一种元素(例如氢)在两个不同深度的同时注入的另一种解决方案是使用能量污染现象，其存在于所有存在后加速或后减速的注入机中。该现象对于处理来说通常是有害的。这是由于质量分选磁铁208与注入机(图6)的加速或减速柱210之间的离子束的一部分的中和而引起的。因此，以提取能量注入离子束的中和部分，而以期望的最终能量(＝提取能量±加速或减速能量)注入剩余部分。例如，100keV的总能量(其中50keV提取和50keV后加速)导致两个与两个能量50keV和100keV相对应的注入平面。这种类型的方法使得能够在彼此独立的两个深度产生两个注入平面，例如P1和P2，并且可以用标准商业注入机来执行。
在注入H+和H2 +离子的情况下，用源中的等离子体的成分来控制两个注入平面P1和P2中的每一个的剂量。在氢气源气体的情况下，通过分别控制H+和H2 +的电流(或剂量)，或者通过源的优化(例如，通过改变源参数以促进一种物质)，或者通过对源可控地增加其它元素来进行该控制，所述其它元素促进一种物质在另一种之上的产生。例如，水的添加促进H+的产生。
在中和一些离子的情况下，每个注入平面的剂量通过中和本身来控制。
机器中的真空的质量会影响用于中和离子束的一部分的操作。因此，(可选地与前述方法中的一种组合)还可以通过在加速或减速柱之前控制真空的质量，或者通过调节泵功率，或者通过借助于阀门，例如，以由图6中的箭头216表示的水平，在磁装置208的输出与加速柱210之间引入可控量的气体，来控制在n个(例如，n＝2)不同的期望深度处注入的离子的比例。
还可以通过施加负电荷束(“电子簇射”类型的装置)来中和离子束的一部分，例如，在磁铁208与加速柱210之间施加负电荷束。以这种方式，类似地获得对每个注入平面中的各自剂量的控制。
在上述情况中，H+离子的剂量典型地落在4×1016cm-2到1×1017cm-2之间。对于H2 +物质，将它们除二，因此，H2 +离子的剂量典型地落在2×1016cm-2到5×1016cm-2之间。
为了良好地控制沿着其会首先出现裂开的平面，可以在混合注入操作之后或之前注入另外的离子(H+或H2 +或He+或He2+)。换句话说，一旦已经限定平面P1和P2，就可以在这些平面的一个或两个水平面改变裂开动力学(尤其是通过控制剂量)，通过在P1和/或P2平面的水平面执行另一注入(单次或多次)以便增加其它物质或输入另外的离子。如果氢气的注入是不期望的，则进一步可以改变源气体。
根据另一模式，同样可以执行第一族的离子(例如，He+)和第二族的离子(例如，H+)的混合注入。通过操作初始能量，根据需要定位2个产生的平面，具有期望的和精确的偏移。当期望使2种类型的离子共同存在于单个裂开平面上或其周围时，有利的是，不精确地叠加两种物质，但是，通过将一种物质比另一种物质注入得稍深来将它们稍微分离。为了实现此，这里再次操作不同物质的能量和剂量。任何类型的物质可能适合于这些多次注入步骤。
根据另一种备选方案，可通过几个连续的(并且不再是同时的)注入步骤来限定裂开平面。
根据又一种备选方案，并不在注入系统水平处通过质量分选2种物质，可以执行单气体源电离操作，而无需质量分选。在氢气源的情况下，该解决方案同样导致同时产生H+或H2 +离子(除了别的以外)。然后，同时注入在等离子体中产生的所有离子物质。应注意那些之前的备选方案的差异，这些备选方案实现具有离子的质量分选的注入机。在这里实现的注入机中，直接提取包含在等离子体中的所有离子，并由此可以与目标(基板)碰撞。所有离子于是具有单个初始能量，然而，由于其质量是不同的，所以它们将变得在不同深度处注入。
在上述备选方案(其中通过注入第三种物质来调节两个裂开动力学中的一个)中，范围可以比那些之前已经表示的更宽。典型地，对于H+/He+对，总剂量分别在以下之间：
-2×1016到5×1016离子H+cm-2，
-2×1016到5×1016离子He+cm-2。
在下文中，通过粘结接触来装配一些基板，尤其是通过粘结或分子粘结。这些技术尤其是由Q.Y.Tong描述在“Silicon Wafer Bonding Technology for VL SI and MEMS applications”中，其由S.S.Iyer和A.J.Auberton-Hervé编辑，2002，INSPEC，London，Chapter 1，第1-20页。可以确保粘结，尤其是通过沉积在装配在一起的两个表面中的一个或两个上的中间层，例如，树脂层，或聚合物层或任何其它粘合层。
在诸如此的装配之前，可执行用于制备胶合的表面的步骤，例如一个或多个化学处理和/或机械处理(例如，抛光)，和/或清洗和/或等离子体处理和/或臭氧处理步骤，以便促进高能粘结。
接着，可以以加强粘结界面为目的，施加热处理。根据所存在的基板的性质，可在200℃到1200℃之间执行热处理几十分钟至几小时，例如在10分钟或30分钟到3小时或5小时或10小时之间。
在该说明书中，同样提到了处理。例如，在以下文章中对其进行了描述：B.Aspar和A.J.Auberton-Hervé的“Silicon Wafer Bonding Technology for VLSI and MEMS applications”，由S.S.Iyer和A.J.Auberton-Hervé编辑，2002，INSPEC，London，Chapter 3，第35-52页。
在上述注入操作之后，接着可以继续进行任何其它操作，尤其是通过沿着平面P1、P2中的任一个裂开来转移第一膜。
可预先改变自由表面6’(图2B)的状态，以便适于与第一接收基板12装配在一起的该表面的特性(粗糙度、平整度、亲水性等)。还可以沉积表面层，以便改进这些特性。然而，然后在低温下(例如，在短时间周期内，典型地小于60分钟，至少＜500℃)优选地执行所有这些处理，以限制平面P1和P2的水平处的裂开的熟化，该裂开应该仅在之后出现。
图3A示出了与在图2B中获得的类似的类型的基板10的装配，例如，其中第一接收基板12由Si制成。
接着，沿着平面P1出现裂开，P1是注入基板中的最浅的一个，并因此是与和接收基板12装配在一起的表面6’最接近的一个。根据上述技术产生该裂开，特别是根据SmartCutTM技术(图3B)。因此，沿着平面P1将膜16与初始基板分离。基于对于每个所注入的离子的注入剂量和注入能量，可以沿着平面P1执行热处理启动裂开或分离或折裂，而无需沿着平面P2裂开或折裂。
然后，可再次制备初始基板10的剩余部分10’(其至少包括平面P2，或多个脆化平面(其初始地比P1离与接收基板12装配在一起的表面6’更远))，以与第二接收基板22装配或粘结在一起为目的，根据上面已经描述的备选方案中的一个。
可预先更改剩余部分10’(包含平面P2)的自由表面的状态，以便适应与该第二接收基板22装配在一起的该表面的特性(粗糙度、平整度、亲水性等)。还可以沉积表面层，以便改进这些特性。然而，然后在低温下(例如，在短时间周期内，典型地小于60分钟，至少＜500℃)优选地执行所有这些处理，以限制平面P2的水平处的裂开的熟化，该裂开应该仅在之后出现。
图4A示出了剩余部分10’和第二接收基板22的装配状态。此时，接收基板22优选包括电绝缘层24。在部分10’上可以已形成该层的一部分。
在该装配操作之后，沿着平面P2启动裂开，这使得可以将第二部分10”与初始基板分离(图4B)。
因此，沿着平面P2将膜26与初始基板分离，该膜经由层24保持与第二基板22装配在一起，并形成由参考标记20’表示的装配。
如果一个或多个其它裂开平面仍存在于剩余部分10”中，则可执行与第三接收基板的另一装配操作。在该装配操作之后，沿着脆化平面，或沿着剩余部分的一个脆化平面，再次启动裂开，这使得可以分离初始基板的又一部分。
总之，对于已在其中产生n个脆化平面的初始基板10，存在n次(或n’，其中0＜n’＜n)裂开，并由此存在到可产生的n个(或n’，其中n’＜n)接收基板上的n次(或n’，其中n’＜n)转移。
在两个脆化平面P1和P2的所示实例中，SiO2层6和硅基板8：
-对于Si基板12，获得第一绝缘体上硅(SOI)类型的基板20，
-对于Si基板22，获得SiO2层24，由此导致第二绝缘体上硅(SOI)类型的结构(层26由Si制成，因为基板8也由Si制成)。
因此，注入多种物质的步骤使得能够获得几种几乎相同的SOI结构，或者更一般地说，单独薄层的几次转移，每次从在其上转移其它单独薄层的地方转移到不同基板上。
可以以另一顺序执行刚刚描述的操作。因此，如图5A所示，并以图3A的结构开始，沿着平面P2产生第一裂开，平面P2是注入基板中的最深的一个，并由此是离与接收基板12装配在一起的表面6’最远的一个，而不是沿着平面P1产生第一裂开，平面P1是注入基板中最浅的一个，并由此是离与第一接收基板12装配在一起的表面6’最近的一个。将选择注入剂量和注入能量参数，以使得可以沿着P2裂开，而无需沿着P1裂开。
由此获得图5A的结构30，在该结构中，与接收基板装配在一起的部分包括裂开平面P1。
根据上面已经公开的一个备选方案，然后可再次制备该新结构30，该结构由与接收基板12的装配产生，以与第二接收基板32装配或粘结在一起为目的。
可预先改变结构30的表面状态，以便适应与基板32装配在一起的该表面的特性(粗糙度、平整度、亲水性等)。还可以沉积表面层，以便改进这些特性。然而，然后在低温下(例如，在短时间周期内，典型地小于60分钟，至少＜500℃)优选地执行所有这些处理，以限制平面P1的水平处的裂开的熟化，该裂开应该仅在之后出现。
图5B示出了结构30和该基板32的装配状态。第二接收基板32优选包括电绝缘层34。可能已在结构30上部分地形成后者。
在该第二装配操作之后，沿着平面P1启动裂开，这使得可以将第一部分20’与第二部分40分离，每个包括转移层26’、26”(图5C)。
因此，沿着平面P1将膜26’与初始基板分离。
如果一个或多个其它裂开平面仍存在于部分20’、40中的一个中，则可执行与第三接收基板的另一装配操作。在该装配操作之后，可沿着这些裂开平面中的一个出现裂开。
同样，总之，对于已在其中产生n个脆化平面的基板10，存在n次(或n’，其中n’＜n)裂开，并由此存在到可执行的n个(或n’，其中n’＜n)不同接收基板上的n次(或n’，其中n’＜n)转移。
对于Si基板32、SiO2层34、初始硅基板8(由此膜26或薄硅层)、SiO2层6，通过沿着P1的裂开可以获得两个绝缘体上硅(SOI)类型的基板20’、40(图5C)。
可用任何基板2(图1)和任何数量的脆化平面以任何顺序执行上述装配方法。因此，可以使用将结合图3A和图3B描述的方法与结合图5A至图5C描述的方法组合的方法。

Claims (21)

1.在基板中注入原子和/或离子的方法，包括：
a)将离子或原子注入在所述基板中的第一深度的第一注入，以便形成第一注入区域，
b)将离子或原子注入在所述基板中的第二深度的至少一个第二注入，所述第二深度与所述第一深度不同，以便形成至少一个第二注入区域，所述第二注入平面与所述第一注入平面同时产生。
2.将至少一个层从基板(2，8，10)转移到至少一个第一接收基板(12，22，32)上的方法，包括：
a’)根据权利要求1所述的在基板中注入原子和/或离子的方法，由此形成具有至少两个注入区域的注入基板，
b’)装配所述注入基板和所述第一接收基板(12，22)，
c’)沿着所述注入区域(P1，P2)中的一个裂开所述注入基板。
3.根据前一权利要求所述的方法，对于所述第一接收基板，所述裂开步骤c’)释放包括至少一个注入区域(P2)的所述注入基板的一部分(10’)。
4.根据前一权利要求所述的方法，进一步包括将保持自由的所述注入基板的所述部分(10’)转移到第二接收基板(22)上。
5.根据前一权利要求所述的方法，进一步包括沿着其注入区域中的一个(P2)裂开保持自由的所述第一注入基板的所述部分(10’)。
6.根据权利要求2至5中的任一项所述的方法，包括，在步骤c’)之前或之后，装配所述注入基板与第二接收基板(32)，所述注入基板与所述第一接收基板(12，22)装配在一起。
7.根据权利要求2至6中的任一项所述的方法，其中，裂开步骤c’)在所述第一接收基板上留下所述注入基板的一部分(10’)，所述部分(10’)包括至少一个注入区域(P1)。
8.根据权利要求2至7中的任一项所述的方法，其中，通过转移到多个接收基板上，从已在其中产生多个脆化平面的单个基板产生多个SOI基板。
9.将至少两层从基板(2，8，10)至少转移到第一接收基板(12，22，32)和第二接收基板上的方法，包括：
A.将原子和/或离子注入到所述基板(2，8，10)中，包括：
a)将离子或原子注入在所述基板中的第一深度的第一注入，以便形成第一注入区域，
b)将离子或原子注入在所述基板中的第二深度的至少一个第二注入，所述第二深度与所述第一深度不同，以便形成至少一个第二注入区域，
由此形成具有至少两个注入区域的注入基板，
B.装配所述注入基板和第一接收基板(12，22)，接着沿着所述注入区域(P1，P2)中的一个执行所述注入基板的裂开，对于所述第一接收基板，该裂开释放所述注入基板的第一部分(10’)，所述第一部分(10’)进一步包括至少一个注入区域(P1)，
C.装配所述注入基板的所述第一部分(10’)和一个第二接收基板(12，22)，所述第一部分(10’)包括至少一个注入区域(P1)，接着沿着所述注入基板的该第一部分的注入区域中的一个(P1)裂开。
10.根据权利要求9所述的方法，其中，对于所述第二接收基板，步骤C释放所述注入基板的第二部分(10’)，所述第二部分进一步包括至少一个注入区域(P1)，并且接着是步骤D：
D.装配所述第二部分(10’)和第三接收基板(12，22)，所述第二部分(10’)进一步包括至少一个注入区域(P1)，接着沿着所述注入基板的该第二部分的注入区域中的一个(P1)裂开。
11.根据权利要求9或10中的任一项所述的方法，其中，通过转移到多个接收基板上，从单个基板生产多个SOI基板，在所述单个基板中，已生产了多个脆化平面。
12.根据权利要求1至11中的任一项所述的方法，其中，在相同基板的相同面上执行步骤a)和b)的注入。
13.根据权利要求1至12中的任一项所述的方法：
所述第一注入是具有第一质量的第一类型的离子的注入，至少一个第二注入是具有与第一质量不同的第二质量的第二类型的离子的注入。
14.根据权利要求13所述的方法：
所述第一注入是H+离子的注入，
所述第二注入是H2 +离子的注入。
15.根据权利要求1至12中的任一项所述的方法：
所述第一注入是原子的注入，
所述第二注入是离子的注入。
16.根据前一权利要求所述的方法，其中，用注入装置的第一输出能量注入所述原子，用相同注入装置的第二输出能量注入所述离子。
17.根据前一权利要求所述的方法，其中，通过中和离子束的第一部分来获得所述原子，其由此接收第一注入能量，相对于离子束的第一部分使所述离子束的第二部分加速或减速，并且由此具有与所述第一注入能量不同的注入能量。
18.根据权利要求1至17中的任一项所述的方法，其中，通过以下方式来获得以两种期望的能量注入的元素的比例：在加速或减速柱(210)之前控制真空的质量，调节泵功率，或引入可控量的气体，或对包含在注入束中的物质的一部分进行束充电中和。
19.根据权利要求1至18中的任一项所述的方法，其中，在没有质量分选的情况下执行注入，然后同时注入在等离子体中产生的所有物质。
20.根据权利要求1至18中的任一项所述的方法，其中，在离子注入装置中，利用质量分选，例如双重质量分选来执行注入。
21.根据权利要求1至20中的任一项所述的方法，进一步包括在步骤a)和/或步骤b)之前和/或之后，在第一或第二注入深度注入另外的离子，以便执行另外的离子输入，或增加与第一或第二注入的离子或原子不同的离子物质。
CN200980130382.7A 2008-08-06 2009-07-07 在基板中进行多重注入的方法 Expired - Fee Related CN102113112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0855439 2008-08-06
FR0855439A FR2934924B1 (fr) 2008-08-06 2008-08-06 Procede de multi implantation dans un substrat.
PCT/EP2009/058557 WO2010015470A1 (en) 2008-08-06 2009-07-07 Method of making multiple implantations in a substrate

Publications (2)

Publication Number Publication Date
CN102113112A true CN102113112A (zh) 2011-06-29
CN102113112B CN102113112B (zh) 2014-11-05

Family

ID=39845287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980130382.7A Expired - Fee Related CN102113112B (zh) 2008-08-06 2009-07-07 在基板中进行多重注入的方法

Country Status (7)

Country Link
US (1) US8293620B2 (zh)
EP (1) EP2311083A1 (zh)
JP (1) JP5722772B2 (zh)
KR (1) KR101637419B1 (zh)
CN (1) CN102113112B (zh)
FR (1) FR2934924B1 (zh)
WO (1) WO2010015470A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2924273B1 (fr) 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8314018B2 (en) * 2009-10-15 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US20140106550A1 (en) * 2012-10-11 2014-04-17 International Business Machines Corporation Ion implantation tuning to achieve simultaneous multiple implant energies
FR3007892B1 (fr) 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
US10147584B2 (en) * 2017-03-20 2018-12-04 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for decelerated ion beam with no energy contamination
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
FR3108204B1 (fr) * 2020-03-10 2023-10-27 Commissariat Energie Atomique Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105033A1 (en) * 1999-03-19 2002-08-08 Hongyong Zhang Thin film transistor having lightly and heavily doped source/drain regions and its manufacture
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US20030036247A1 (en) * 2001-08-17 2003-02-20 Eriksen Odd Harald Steen Method of preparing a semiconductor using ion implantation in a sic layer
US20040171196A1 (en) * 2002-08-08 2004-09-02 Walitzki Hans J. Method and apparatus for transferring a thin layer of semiconductor material
US20050148163A1 (en) * 2003-12-19 2005-07-07 Nguyet-Phuong Nguyen Method of catastrophic transfer of a thin film after co-implantation
CN101036222A (zh) * 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3127892B2 (ja) * 1998-06-30 2001-01-29 日新電機株式会社 水素負イオンビーム注入方法及び注入装置
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105033A1 (en) * 1999-03-19 2002-08-08 Hongyong Zhang Thin film transistor having lightly and heavily doped source/drain regions and its manufacture
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US20030036247A1 (en) * 2001-08-17 2003-02-20 Eriksen Odd Harald Steen Method of preparing a semiconductor using ion implantation in a sic layer
US20040171196A1 (en) * 2002-08-08 2004-09-02 Walitzki Hans J. Method and apparatus for transferring a thin layer of semiconductor material
US20050148163A1 (en) * 2003-12-19 2005-07-07 Nguyet-Phuong Nguyen Method of catastrophic transfer of a thin film after co-implantation
CN101036222A (zh) * 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入

Also Published As

Publication number Publication date
EP2311083A1 (en) 2011-04-20
WO2010015470A1 (en) 2010-02-11
CN102113112B (zh) 2014-11-05
US20110129988A1 (en) 2011-06-02
JP5722772B2 (ja) 2015-05-27
KR101637419B1 (ko) 2016-07-07
FR2934924A1 (fr) 2010-02-12
JP2011530183A (ja) 2011-12-15
US8293620B2 (en) 2012-10-23
FR2934924B1 (fr) 2011-04-22
KR20110052651A (ko) 2011-05-18

Similar Documents

Publication Publication Date Title
CN102113112B (zh) 在基板中进行多重注入的方法
US8242468B2 (en) Ion implanter for photovoltaic cell fabrication
US8281738B2 (en) Cathode and counter-cathode arrangement in an ion source
TW200913020A (en) An ion implantation device and a method of semiconductor manufacturing by the implantation of ions derived from carborane cluster ions
TW200818234A (en) Multi-purpose electrostatic lens for an ion implanter system
TW200303707A (en) Electrostatic accelerator and ion implanting apparatus with the same
JPH10106475A (ja) ＭｅＶ中性ビームイオン注入装置
US8652952B2 (en) Semiconductor structure made using improved multiple ion implantation process
US8227763B2 (en) Isolation circuit for transmitting AC power to a high-voltage region
TW200531133A (en) Unipolar electrostatic quadrupole lens and switching methods for charged beam transport
EP2641257B1 (en) Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
KR20050039679A (ko) 이온 소스의 캐소드 및 카운터-캐소드 배치
Rose et al. Concepts and designs of ion implantation equipment for semiconductor processing
US8008175B1 (en) Semiconductor structure made using improved simultaneous multiple ion implantation process
Current Ion implantation for fabrication of semiconductor devices and materials
JP6913678B2 (ja) ビーム電流動作の広い範囲におけるイオンビームの制御
CN117438293B (zh) 一种注入剥离方法以及其中氢离子注入的方法
KR20030014146A (ko) 이온주입장치 및 그 운전방법
JP2012216767A (ja) イオン注入方法
WO2003044837A2 (en) Ion imlantation method and apparatus
TWI263249B (en) An ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions
Graf et al. The ULE2 ion source capabilities important to SOI technology
O'Connor et al. The use of negative ions to enhance beam currents at low energies in an MeV ion implanter
KR20070073389A (ko) 이온주입설비의 이온추출방법
JPH0815066B2 (ja) 高周波加速イオン注入装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141105

Termination date: 20190707