JP5718761B2 - 検出センサ - Google Patents

検出センサ Download PDF

Info

Publication number
JP5718761B2
JP5718761B2 JP2011167445A JP2011167445A JP5718761B2 JP 5718761 B2 JP5718761 B2 JP 5718761B2 JP 2011167445 A JP2011167445 A JP 2011167445A JP 2011167445 A JP2011167445 A JP 2011167445A JP 5718761 B2 JP5718761 B2 JP 5718761B2
Authority
JP
Japan
Prior art keywords
output
pulse
control circuit
output signal
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011167445A
Other languages
English (en)
Other versions
JP2013030123A (ja
Inventor
義幸 渡邊
義幸 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Co Ltd
Original Assignee
Panasonic Industrial Devices SUNX Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Industrial Devices SUNX Co Ltd filed Critical Panasonic Industrial Devices SUNX Co Ltd
Priority to JP2011167445A priority Critical patent/JP5718761B2/ja
Publication of JP2013030123A publication Critical patent/JP2013030123A/ja
Application granted granted Critical
Publication of JP5718761B2 publication Critical patent/JP5718761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

本発明は、検出センサに関するものである。
従来、検出センサとしては、例えば特許文献1に記載されたものが知られている。この検出センサは、図7にその電気的構成を簡略化して示したように、例えばマイコンからなる制御回路91と、出力回路92とを備えて構成される。そして、検出センサは、出力回路92において外部機器の外部制御装置96と電気的に接続されている。
すなわち、図8に示すように、出力回路92は、例えばNPN型のトランジスタQoと、出力抵抗Roとを備えて構成される。トランジスタQoは、ベースが制御回路91に電気的に接続されるとともに、コレクタが検出センサの出力端子CNoに電気的に接続され、更にエミッタが出力抵抗Roの一方の端子に電気的に接続されている。そして、出力抵抗Roの他方の端子は接地されている。
一方、外部制御装置96は、例えばコンパレータからなる2値化回路97と、例えばCPUからなる外部制御回路98とを備えて構成される。2値化回路97の非反転入力端子は、外部機器の入力端子CNiに電気的に接続されるとともに、入力抵抗Riの一方の端子に電気的に接続されている。そして、入力抵抗Riの他方の端子は、正側の電源電圧VBに電気的に接続されている。また、2値化回路97は、その反転入力端子が所定閾値をなす参照電圧Vrefに電気的に接続されるとともに、出力端子が外部制御回路98に電気的に接続されている。
このような構成にあって、検出センサ及び外部制御装置96(外部機器)は、出力端子CNo及び入力端子CNiに両端子がそれぞれ接続される電線Wを介することで、互いに電気的に接続されている。
制御回路91は、図9(a)に示すように、例えば検出対象としての異常の非検出時に常にオン(Hレベル)になる信号をマイコン出力OMCとして出力回路92(トランジスタQoのベース)に出力する。また、制御回路91は、異常の検出時には規定値としての所定時間T90(例えば100μs)だけオフ(Lレベル)になる信号(即ちパルス幅がT90のオフパルス)をマイコン出力OMCとして出力回路92に出力する。
従って、トランジスタQoがオン状態にある場合には、検出センサ及び外部制御装置96(外部機器)間に電線Wを介して電流が流れることで、出力回路92の出力信号(電圧)としての出力モニタOMN(及び外部制御装置96の入力信号(電圧))は、下式(1)にて表される。
OMN=VB・Ro/(Ro+Ri) …(1)
また、トランジスタQoがオフ状態にある場合には、検出センサ及び外部制御装置96(外部機器)間に電流が流れないことで、出力モニタOMN(及び外部制御装置96の入力信号(電圧))は、下式(2)にて表される。
OMN=VB …(2)
以下では、式(1)(2)で表される出力モニタOMNをそれぞれ出力モニタOMNL,OMNHで表してこれらを区別するものとする。また、出力モニタOMNL,OMNHの差(=OMNH−OMNL)を振幅Vaで表すものとする。
従って、図9(b)に示すように、ノイズや浮遊容量などの影響がほとんどない理想的な状態では、出力モニタOMNは、マイコン出力OMCのオン・オフ(Hレベル・Lレベル)の切替えに連動してOMNL,OMNH間で論理レベルが切り替わる。
一方、外部制御装置96の2値化回路97は、出力モニタOMNと参照電圧Vref(例えば「Vref=OMNL+Va/2」)との大小関係に基づいて出力モニタOMNを2値化する。すなわち、2値化回路97は、出力モニタOMNと参照電圧Vrefとを比較するとともに、出力モニタOMNと参照電圧Vrefとの大小関係の逆転に基づいて論理レベルの切り替わる信号を外部入力IMCとして外部制御回路98に出力する。具体的には、2値化回路97は、出力モニタOMNが参照電圧Vrefよりも小さいときにLレベルになり、出力モニタOMNが参照電圧Vref以上のときにHレベルになる外部入力IMCを生成してこれを外部制御回路98に出力する。
従って、図9(c)に示すように、理想的な状態では、外部入力IMCは、出力モニタOMNの論理レベル(マイコン出力OMCのオン・オフ)の切替えに連動して論理レベルが切り替わる。外部制御回路98は、外部入力IMCがHレベル(オン状態)になる時間が前記所定時間T90であることに基づいて、検出センサにおいて異常が検出されたことを認識する。
なお、出力モニタOMNは、制御回路91に対しても出力(フィードバック出力)されている。これは、例えば出力モニタOMNが参照電圧Vrefよりも小さくなる時間(外部入力IMCがLレベルになる時間相当)が前記所定時間T90よりも短縮された場合に出力異常と判断して、適宜の処理を行うためである。
特開2006−242604号公報
ところで、検出センサ及び外部制御装置96(外部機器)間には、図8に示すように、出力抵抗Ro及び入力抵抗Riとともに電線Wの配線抵抗Rw及び浮遊容量(コンデンサ成分)CにてRC積分回路が構成される。従って、出力モニタOMNの波形は、特に浮遊容量Cの影響度合いに応じて随時変化する。
すなわち、マイコン出力OMCがオンからオフに切り替わったときの出力モニタOMN(t)は、出力モニタOMNLを基準にして下式(3)で表される。
Figure 0005718761
従って、図10(a)に示すように、制御回路91からパルス幅がT90のオフパルスがマイコン出力OMCとして出力回路92に出力されると、図10(b)に示すように、マイコン出力OMCのオフ期間において式(3)に従って出力モニタOMNが漸増するとともに、所定時間T90の経過後にマイコン出力OMCがオフからオンに切り替わることでこれに準じた特性で出力モニタOMNが漸減する。
この場合、浮遊容量C等の影響が大きく出力モニタOMNの波形の立ち上がり・立ち下がりが著しく緩慢に変化すると、該出力モニタOMNが参照電圧Vref以上になる時間が短縮されて、図10(c)に示すように、外部入力IMCがオン状態になる時間が本来の所定時間T90よりも短い時間T91となる。これにより、例えば外部制御回路98では、検出センサにおいて異常が検出されたことを認識できなくなる。
制御回路91は、出力モニタOMNの監視によりこのような波形変化が確認された場合に適宜の対処処理(例えば検出停止処理)を行うことで、外部制御回路98が前記認識のできない状態のまま放置されることを防止するものである。
一方、制御回路91による前記した対処処理は、出力モニタOMNの波形変化に伴って頻発する可能性がある。そこで、外部入力IMCがオン状態になる時間の前記した短縮分を予め見込んで、図11(a)に示すように、制御回路91から出力回路92に出力するマイコン出力OMCを、本来の所定時間T90よりも長い所定時間T92(例えば125μs)のパルス幅を有するオフパルスとすることも検討されている。しかしながら、浮遊容量C等の影響が小さい場合には、図11(b)に示すように、出力モニタOMNの波形変化が小さくなって、図11(c)に示すように、外部入力IMCがオン状態になる時間の短縮が想定していたように起きないことがある。この場合であっても、外部制御回路98では、外部入力IMCがオン状態になる時間が前記所定時間T90でないことから、検出センサにおいて異常が検出されたことを認識できなくなる。
本発明の目的は、出力回路から外部機器に電線を介して出力される出力信号の波形変化に関わらず、該出力信号に基づいて外部機器で検出対象の検出状態の変化をより確実に認識させることができる検出センサを提供することにある。
上記問題点を解決するために、請求項1に記載の発明は、検出対象の検出状態の変化に基づいてパルスを生成・出力する制御回路と、前記制御回路から出力された前記パルスの立ち上がり及び立ち下がりにそれぞれ連動して論理が切り替わる出力信号を外部機器に電線を介して出力する出力回路とを備える検出センサにおいて、前記制御回路は、前記出力信号に基づいて、前記出力回路及び前記電線を介した前記外部機器の時定数を検知する検知手段と、前記検知された時定数に基づいて、前記出力信号を所定閾値との大小関係に基づき2値化する際に論理レベルが切り替わった状態での継続時間が規定値になるように前記パルスのパルス幅を調整する調整手段とを備えたことを要旨とする。
同構成によれば、前記パルスの立ち上がり及び立ち下がりにそれぞれ連動して論理が切り替わる前記出力信号の波形は、前記出力回路及び前記電線を介した前記外部機器の前記時定数に応じて、前記パルスの立ち上がり又は立ち下がりに対して緩慢に変化する。従って、例えば前記外部機器が、前記出力信号を前記所定閾値との大小関係に基づき2値化した際に論理レベルが切り替わった状態での継続時間が前記規定値であることに基づいて前記検出対象の検出状態の変化を認識するような構成とする。この場合、前記出力信号の波形が前記パルスの立ち上がり又は立ち下がりに対して著しく緩慢に変化した場合には、前記外部機器が前記出力信号を前記所定閾値との大小関係に基づき2値化した際に、論理レベルが切り替わった状態での継続時間が前記パルスの前記パルス幅よりも短縮される。前記制御回路は、前記検知手段において前記出力信号に基づき、前記時定数を検知する。そして、前記制御回路は、前記調整手段において前記時定数に基づき、前記2値化する際に論理レベルが切り替わった状態での継続時間が前記規定値になるように前記パルスのパルス幅を調整する。これにより、前記外部機器は、前記2値化した際に論理レベルが切り替わった状態での継続時間が前記時定数によらず常に前記規定値になることで、前記検出対象の検出状態の変化を認識することができる。
請求項2に記載の発明は、検出対象の検出状態の変化に基づいてパルスを生成・出力する制御回路と、前記制御回路から出力された前記パルスの立ち上がり及び立ち下がりにそれぞれ連動して論理が切り替わる出力信号を外部機器に電線を介して出力する出力回路とを備える検出センサにおいて、前記制御回路は、前記パルスを出力してから一定時間を経過後の前記出力信号の電圧又は前記パルスの出力後に前記出力信号が所定電圧に達したときの前記パルスを出力してからの経過時間を検知する検知手段と、前記検知された前記電圧又は前記経過時間に基づいて、前記出力信号を所定閾値との大小関係に基づき2値化する際に論理レベルが切り替わった状態での継続時間が規定値になるように前記パルスのパルス幅を調整する調整手段とを備えたことを要旨とする。
同構成によれば、前記パルスの立ち上がり及び立ち下がりにそれぞれ連動して論理が切り替わる前記出力信号の波形は、前記パルスの立ち上がり又は立ち下がりに対して緩慢に変化する。この変化は、前記出力回路及び前記電線を介した前記外部機器(例えばRC積分回路)の時定数に従うものである。従って、例えば前記外部機器が、前記出力信号を前記所定閾値との大小関係に基づき2値化した際に論理レベルが切り替わった状態での継続時間が前記規定値であることに基づいて前記検出対象の検出状態の変化を認識するような構成とする。この場合、前記出力信号の波形が前記パルスの立ち上がり又は立ち下がりに対して著しく緩慢に変化した場合には、前記外部機器が前記出力信号を前記所定閾値との大小関係に基づき2値化した際に、論理レベルが切り替わった状態での継続時間が前記パルスの前記パルス幅よりも短縮される。前記制御回路は、前記検知手段において前記出力信号に基づき、前記パルスを出力してから一定時間を経過後の前記出力信号の前記電圧又は前記パルスの出力後に前記出力信号が所定電圧に達したときの前記パルスを出力してからの前記経過時間を検知する。そして、前記制御回路は、前記調整手段において前記電圧又は前記経過時間に基づき、前記2値化する際に論理レベルが切り替わった状態での継続時間が前記規定値になるように前記パルスのパルス幅を調整する。これにより、前記外部機器は、前記2値化した際に論理レベルが切り替わった状態での継続時間が前記時定数によらず常に前記規定値になることで、前記検出対象の検出状態の変化を認識することができる。
請求項3に記載の発明は、請求項2に記載の検出センサにおいて、前記検知手段は、前記パルスの出力後に前記出力信号が前記所定電圧に達したときの前記パルスを出力してからの前記経過時間を検知してなることを要旨とする。
同構成によれば、前記検知手段は、前記パルスの出力後に前記出力信号が前記所定電圧に達することを、例えばA/D変換器などに比べて簡易な回路構成のコンパレータなどで判断することができる。そして、前記検知手段は、前記パルスを出力してからの前記経過時間を、タイマによる計時で簡易に検知することができる。
請求項4に記載の発明は、請求項3に記載の検出センサにおいて、前記制御回路は、前記パルスの出力後に前記出力信号が前記所定電圧に達するときの前記パルスを出力してからの経過時間と、前記2値化する際に論理レベルが切り替わった状態での継続時間が前記規定値になる前記パルスのパルス幅との関係を表すテーブルを記憶しており、前記調整手段は、前記テーブルに基づき、前記検知された前記経過時間に対応する前記パルスのパルス幅を導出・調整することを要旨とする。
同構成によれば、前記調整手段は、前記検知された前記経過時間に対応する前記パルスのパルス幅を、前記テーブルからの選択又は簡易な演算で導出できるため、その演算負荷を軽減できる。
本発明では、出力回路から外部機器に電線を介して出力される出力信号の波形変化に関わらず、該出力信号に基づいて外部機器で検出対象の検出状態の変化をより確実に認識させることができる検出センサを提供することができる。
本発明にかかる多光軸光電センサの一実施形態についてその概略構成を示す斜視図。 同実施形態についてその概略構成を示すブロック図。 同実施形態について外部機器との間の構成を示す回路図。 (a)〜(c)は、同実施形態におけるマイコン出力、出力モニタ及び外部入力を示すタイムチャート。 経過時間とパルス幅との関係を示すテーブル。 同実施形態についてオフパルスのパルス幅を調整する処理の手順を示すフローチャート。 従来形態についてその概略構成を示すブロック図。 従来形態について外部機器との間の構成を示す回路図。 (a)〜(c)は、従来形態におけるマイコン出力、出力モニタ及び外部入力を示すタイムチャート。 (a)〜(c)は、従来形態におけるマイコン出力、出力モニタ及び外部入力を示すタイムチャート。 (a)〜(c)は、別の従来形態におけるマイコン出力、出力モニタ及び外部入力を示すタイムチャート。
図1〜図6を参照して本発明を多光軸光電センサに適用した一実施形態について説明する。図1に示すように、この多光軸光電センサは、所定の間隙を隔てて対向配置される投光器1及び受光器2を備えている。投光器1は全体として柱状をなし、その受光器2との対向面には、例えば発光ダイオードなどからなる12個の投光素子T1〜T12が一列状に配列されている。また、受光器2も全体として柱状をなし、その投光器1との対向面には、例えばフォトダイオードなどからなる12個の受光素子J1〜J12が一列状に配置されている。そして、この多光軸光電センサでは、投光素子T1〜T12が順次投光することで、投光素子T1〜T12及び受光素子J1〜J12の間に光軸L1〜L12が形成される。なお、投光器1及び受光器2は信号線3を介して互いに接続されており、該信号線3を介して投光器1及び受光器2の間で同期信号が授受されることで、それぞれの動作の同期が取られる。
次に、多光軸光電センサの構成について詳述する。
図2に示すように、投光器1には、投光素子T1〜T12の投光を制御する投光回路10が設けられている。投光回路10は、受光器2から信号線3を介して同期信号が入力される度に投光素子T1〜T12を順次投光させる。
一方、受光器2には、各受光素子J1〜J12と共通の配線20を介して接続される例えばマイコンからなる制御回路21、受光素子J1〜J12及び制御回路21の間の接続をそれぞれ断続させるスイッチング素子SW1〜SW12、並びにスイッチング素子SW1〜SW12をオン・オフさせるシフトレジスタ22が設けられている。シフトレジスタ22はスイッチング素子SW1〜SW12のうち、自身のカウンタ値に対応するスイッチング素子に選択信号を送信することにより、いずれか一つのスイッチング素子をオンさせる。具体的には、例えばシフトレジスタ22のカウンタ値が「1」に設定されている場合には、シフトレジスタ22はスイッチング素子SW1にのみ選択信号を送信して該スイッチング素子SW1のみをオンさせる。この場合、受光素子J1の出力のみが配線20を介して制御回路21に入力される。なお、受光素子J1〜J12は、投光素子T1〜T12からの光を受光すると、その受光量に応じた電圧信号(受光信号)をそれぞれ出力する。制御回路21は、受光素子J1〜J12からそれぞれ出力される受光信号に基づいて各受光素子J1〜J12の受光状態、即ち検出対象の検出状態としての入光状態及び遮光状態をそれぞれ検出する。
次に、制御回路21が各受光素子J1〜J12の受光状態を検出する処理の手順について説明する。
この処理では、はじめに、制御回路21が信号線3を介して投光器1に同期信号を送信した後、シフトレジスタ22のカウンタ値を「1」〜「12」に順次設定する。これにより、同期信号を受信した投光器1が投光素子T1〜T12を順次投光させて光軸L1〜L12を順次形成すると、各光軸L1〜L12に対応する受光素子J1〜J12がそれぞれ受光するとともに、受光素子J1〜J12の受光信号が制御回路21に順次入力される。このとき、制御回路21は、入力された受光信号の電圧値が入光判定値未満であると判断すると、その受光信号を出力した受光素子が遮光状態であると判定する。また、入力された受光信号の電圧値が入光判定値以上であると判断すると、その受光信号を出力した受光素子が入光状態であると判定する。なお、入光判定値は、受光素子が入光状態及び遮光状態のいずれであるかを判定することができるように予めの実験等を通じて設定されている。そして制御回路21は、このような判定手法を用いて各受光素子J1〜J12の受光状態を判定するとともに、その判定結果を出力回路23を通じて外部機器へと出力する。
次に、多光軸光電センサ及び外部機器間の電気的な接続構造について説明する。図3に示すように、前記出力回路23は、例えばNPN型のトランジスタQoと、出力抵抗Roとを備えて構成される。トランジスタQoは、ベースが制御回路21に電気的に接続されるとともに、コレクタが受光器2(多光軸光電センサ)の出力端子CNoに電気的に接続され、更にエミッタが出力抵抗Roの一方の端子に電気的に接続されている。そして、出力抵抗Roの他方の端子は接地されている。また、トランジスタQoのコレクタは、制御回路21にも電気的に接続されている。
一方、外部機器としての安全PLC31は、例えばコンパレータからなる2値化回路32と、例えばCPUからなる外部制御回路33とを備えて構成される。2値化回路32の非反転入力端子は、安全PLC31の入力端子CNiに電気的に接続されるとともに、入力抵抗Riの一方の端子に電気的に接続されている。そして、入力抵抗Riの他方の端子は、正側の電源電圧VBに電気的に接続されている。また、2値化回路32は、その反転入力端子が所定閾値をなす参照電圧Vrefに電気的に接続されるとともに、出力端子が外部制御回路33に電気的に接続されている。
このような構成にあって、多光軸光電センサ及び安全PLC31は、出力端子CNo及び入力端子CNiに両端子がそれぞれ接続される電線Wを介することで、互いに電気的に接続されている。
制御回路21は、図4(a)に示すように、例えば検出対象としての遮光状態の非検出時(即ち入光状態の検出時)に常にオン(Hレベル)になる信号をマイコン出力OMCとして出力回路23(トランジスタQoのベース)に出力する。また、制御回路21は、遮光状態の検出時には一旦オフ(Lレベル)になった後にオンに戻る信号(即ちオフパルス)をマイコン出力OMCとして出力回路23に出力する。
従って、トランジスタQoがオン状態にある場合には、多光軸光電センサ及び安全PLC31間に電線Wを介して電流が流れることで、出力回路23の出力信号(電圧)としての出力モニタOMN(即ち出力モニタOMNL)は、前述の式(1)にて表される。また、トランジスタQoがオフ状態にある場合には、多光軸光電センサ及び安全PLC31間に電流が流れないことで、出力モニタOMN(即ち出力モニタOMNH)は、前述の式(2)にて表される。従って、理想的な状態では、出力モニタOMNは、マイコン出力OMCのオン・オフの切替えに連動してOMNL,OMNH間で論理レベルが切り替わる(図9(b)参照)。
一方、安全PLC31の2値化回路32は、出力モニタOMNと参照電圧Vref(本実施形態では「Vref=OMNL+Va/2」)との大小関係に基づいて出力モニタOMNを2値化する。すなわち、2値化回路97は、出力モニタOMNと参照電圧Vrefとを比較するとともに、出力モニタOMNと参照電圧Vrefとの大小関係の逆転に基づいて論理レベルの切り替わる信号を外部入力IMCとして外部制御回路33に出力する。具体的には、2値化回路32は、出力モニタOMNが参照電圧Vrefよりも小さいときにLレベルになり、出力モニタOMNが参照電圧Vref以上のときにHレベルになる外部入力IMCを生成してこれを外部制御回路33に出力する。
外部制御回路33は、外部入力IMCがHレベル(オン状態)になる時間が規定値としての所定時間Tp(例えば100μs)であることに基づいて、多光軸光電センサにおいて遮光状態が検出されたことを認識する。
ここで、多光軸光電センサ及び安全PLC31間には、出力抵抗Ro及び入力抵抗Riとともに電線Wの配線抵抗Rw及び浮遊容量CにてRC積分回路が構成される。従って、出力モニタOMNの波形は、特に浮遊容量Cの影響度合いに応じて随時変化する。すなわち、マイコン出力OMCがオンからオフに切り替わったときの出力モニタOMN(t)は、出力モニタOMNLを基準にして前述の式(3)で表される。
従って、図4(a)に示すように、制御回路21からオフパルスがマイコン出力OMCとして出力回路23に出力されると、図4(b)に示すように、マイコン出力OMCのオンからオフへの切り替え後に式(3)に従って出力モニタOMNが漸増するとともに、オフからオンへの切り替え後にこれに準じた特性で出力モニタOMNが漸減する。この場合、浮遊容量C等の影響が大きい場合には、出力モニタOMNの波形の立ち上がり・立ち下がりが著しく緩慢に変化する。本実施形態の制御回路21は、浮遊容量C等の影響に関わらず出力モニタOMNが参照電圧Vref以上になる時間(即ち外部入力IMCがHレベルになる時間)が所定時間Tpになるようにマイコン出力OMCのオフパルスのパルス幅を調整・設定するようになっている。
すなわち、図4に示すように、制御回路21は、オフパルスの出力後に、フィードバック出力として出力モニタOMNを監視するとともに、該出力モニタOMNが参照電圧Vrefを超えた時点での経過時間T1をその内蔵するタイマにて計時する(検知手段)。そして、制御回路21は、この経過時間T1に基づいて、出力モニタOMNが参照電圧Vref以上になる時間が所定時間Tpになるときのマイコン出力OMCのオフパルスのパルス幅を演算する。
ここで、マイコン出力OMCのオフパルスのパルス幅を導出するための基本的な考え方について説明する。既述のように、マイコン出力OMCがオンからオフに切り替わったときの出力モニタOMN(t)は、前述の式(3)で表される。従って、経過時間T1での出力モニタOMNが「Va/2」であることから、式(3)にこれらの関係を代入することで、下式(4)に従って多光軸光電センサ及び安全PLC31間に構成されるRC積分回路の時定数T(=C・R)が求まる。
Figure 0005718761
次に、マイコン出力OMCのオフパルスのパルス幅をT2で表すとともにその後の出力モニタOMNの漸減により該出力モニタOMNが参照電圧Vrefを下回った時点での経過時間をT3で表すと、パルス幅T2の時点での両出力モニタOMNが等価になることで、下式(5)の関係が求まる。
Figure 0005718761
そして、式(5)に「T3=Tp+T1」を代入すると、下式(6)の関係が求まる。
Figure 0005718761
さらに、式(6)に式(4)を代入すると、下式(7)の関係が求まる。
Figure 0005718761
以上により、経過時間T1に基づいて、出力モニタOMNが参照電圧Vref以上になる時間が所定時間Tpになるときのマイコン出力OMCのオフパルスのパルス幅T2が導出される。
このように演算されたパルス幅T2に合わせてマイコン出力OMCの論理が切り替えられることで(調整手段)、出力モニタOMNが参照電圧Vref以上になる時間(即ち外部入力IMCがHレベルになる時間)が常に所定時間Tpに保たれる。
そして、外部制御回路33は、外部入力IMCがHレベル(オン状態)になる時間が所定時間Tpであることに基づいて、浮遊容量C等の影響に関わらず常に多光軸光電センサにおいて遮光状態が検出されたことを認識できる。
なお、パルス幅T2は、経過時間T1に基づき式(4)〜(7)に従って求めることができる。ただし、本実施形態では、制御回路21は、図5に示すように、経過時間T1とパルス幅T2との関係を表すテーブルをその内蔵するメモリに予め記憶しており、計時された経過時間T1に対応するパルス幅T2を読み込むとともに、該パルス幅T2に合わせてマイコン出力OMCの論理を切り替えるようになっている。この場合、合致する経過時間T1がテーブルにないときには、当該経過時間T1に近似するテーブルにある経過時間T1に合わせて一定値(例えば経過時間T1が10〜20μmにあるときのパルス幅T2を102μmにするなど)に設定してもよい。あるいは、当該経過時間T1に近似するテーブルにある隣り合う二つの経過時間T1と該当のパルス幅T2とに基づいて、いわゆる補間法を用いて簡易に演算してもよい。
次に、本実施形態の動作について説明する。
既述のように、制御回路21は、オフパルスの出力後に出力モニタOMNが参照電圧Vrefを超えた時点での経過時間T1を計時する。そして、制御回路21は、この経過時間T1に基づき、図5に示すテーブルを利用してオフパルスのパルス幅T2を求めるとともに、該パルス幅T2に合わせてマイコン出力OMCの論理を切り替える。
これにより、図4に示すように、出力モニタOMNが参照電圧Vref以上になる時間、即ち外部入力IMCがHレベルになる時間が常に所定時間Tpに保たれる。従って、外部制御回路33では、外部入力IMCがHレベル(オン状態)になる時間が所定時間Tpであることに基づいて、浮遊容量C等の影響に関わらず常に多光軸光電センサにおいて遮光状態が検出されたことが認識される。
次に、制御回路21によるマイコン出力OMCのオフパルスの生成・出力態様について図6のフローチャートに基づき説明する。なお、この処理は、いずれかの受光素子J1〜J12が前述の態様で遮光状態であると判定されることで起動される。
処理がこのルーチンに移行すると、まず、タイマが「0」にクリアされる(S1)。そして、マイコン出力OMCの論理を切り替えるべく、該マイコン出力OMCがオフされる(S2)。
続いて、出力モニタ(フィードバック出力)OMNが参照電圧Vref以上か否かが判断され(S3)、出力モニタOMNが参照電圧Vrefに到達するのを待って、そのときのタイマ値が経過時間T1として設定される(S4)。そして、この経過時間T1に基づいて、前述の態様でオフパルスのパルス幅T2が求められる(S5)。
次いで、マイコン出力OMCをオフしてからの経過時間(タイマ値)がパルス幅T2以上か否かが判断され(S6)、当該経過時間がパルス幅T2に到達するのを待って、マイコン出力OMCの論理を切り替えるべく、該マイコン出力OMCがオンされる(S7)。そして、その後の処理が終了される。
以上により、制御回路21において、パルス幅T2のオフパルスが生成・出力される。なお、外部制御回路33では、外部入力IMCが所定時間TpだけHレベル(オン状態)になることで、多光軸光電センサにおいて遮光状態が検出されたことが認識されることは既述のとおりである。
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
(1)本実施形態では、制御回路21は、オフパルスの出力後に出力モニタOMNが参照電圧Vrefに達したときのオフパルスを出力してからの経過時間T1を検知する。そして、制御回路21は、経過時間T1に基づき、外部機器(2値化回路32)において前記2値化する際に論理レベルが切り替わった状態での継続時間が所定時間Tpになるようにオフパルスのパルス幅T2を調整する。これにより、外部機器(外部制御回路33)は、前記2値化した際に論理レベルが切り替わった状態での継続時間が時定数Tによらず常に所定時間Tpになることで、多光軸光電センサにおいて遮光状態が検出されたことを認識することができる。
(2)本実施形態では、制御回路21は、オフパルスの出力後に出力モニタOMNが参照電圧Vrefに達したときのオフパルスを出力してからの経過時間T1を検知することで、オフパルスのパルス幅T2を調整する。従って、制御回路21は、オフパルスの出力後に出力モニタOMNが参照電圧Vrefに達することを、例えばA/D変換器などに比べて簡易な回路構成のコンパレータなどで判断することができる。そして、制御回路21は、経過時間T1を、タイマによる計時で簡易に検知することができる。
(3)本実施形態では、制御回路21は、経過時間T1に対応するオフパルスのパルス幅T2を、テーブルからの選択又は簡易な演算で導出・調整できるため、その演算負荷を軽減できる。
(4)本実施形態では、出力回路23を、出力抵抗Ro及びトランジスタQoによる極めて簡易な構成にできる。
(5)本実施形態では、多光軸光電センサ及び安全PLC31間に構成されるRC積分回路の時定数T(特に電線Wの浮遊容量C)に応じてオフパルスのパルス幅T2を最適化することで、安全PLC31の誤動作を抑制できる。
なお、上記実施形態は以下のように変更してもよい。
・前記実施形態において、前記経過時間T1の検知に係る参照電圧Vref又は外部機器(2値化回路32)において前記2値化する際の参照電圧Vrefの設定は一例である。例えば、必要な検知感度に合わせて、「OMNL+Va/3」や「OMNL+2Va/3」などの参照電圧Vrefを採用してもよい。
・前記実施形態において、前記経過時間T1の検知に係る比較対象の所定電圧は、外部機器(2値化回路32)において前記2値化する際の参照電圧Vrefと必ずしも一致させる必要はない。
・前記実施形態において、多光軸光電センサ及び安全PLC31間に構成される回路(RC積分回路)の時定数Tの検知態様は一例である。例えば、任意のタイミングでの出力モニタOMNの変化速度に基づいて時定数Tを検知してもよい。あるいは、オフパルスを出力してから一定時間を経過後の出力モニタOMNの電圧を検知するようにしてもよい。この場合、制御回路21は、出力モニタOMNの電圧を、例えばその内蔵するA/D変換器などで検知すればよい。
・前記実施形態において、出力回路23の構成は一例である。例えばトランジスタQoとして、nチャネルのMOSFETを採用してもよい。あるいは、トランジスタQoとして、PNP型のトランジスタやpチャネルのMOSFETを採用してもよい。この場合、出力回路23及び安全PLC31に接続される電源電圧の極性を反転させればよい。
・前記実施形態では、受光素子及び投光素子のそれぞれの数を12個に設定することとしたが、それらの数を例えば8個や24個に設定するなど、それらの数を適宜変更してもよい。
・本発明は、単光軸光電センサに適用してもよい。あるいは、任意の検出対象(例えば異常など)を検出可能な適宜の検出センサに適用してもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
(イ)請求項1〜4のいずれか一項に記載の検出センサにおいて、
前記出力回路は、
高側及び低側のいずれか一方の電源電圧に電気的に接続された出力抵抗と、
前記出力抵抗に電気的に接続されるとともに、高側及び低側のいずれか他方の電源電圧に電気的に接続された前記外部機器の入力抵抗に前記電線を介して接続され、前記パルスに基づいてスイッチング動作するスイッチング素子とを備えることを特徴とする検出センサ。同構成によれば、前記出力回路を、前記出力抵抗及び前記スイッチング素子による極めて簡易な構成にできる。
Qo…トランジスタ(スイッチング素子)、Ro…出力抵抗、W…電線、21…制御回路(検知手段、調整手段)、23…出力回路、31…安全PLC(外部機器)。

Claims (4)

  1. 検出対象の検出状態の変化に基づいてパルスを生成・出力する制御回路と、前記制御回路から出力された前記パルスの立ち上がり及び立ち下がりにそれぞれ連動して論理が切り替わる出力信号を外部機器に電線を介して出力する出力回路とを備える検出センサにおいて、
    前記制御回路は、
    前記出力信号に基づいて、前記出力回路及び前記電線を介した前記外部機器の時定数を検知する検知手段と、
    前記検知された時定数に基づいて、前記出力信号を所定閾値との大小関係に基づき2値化する際に論理レベルが切り替わった状態での継続時間が規定値になるように前記パルスのパルス幅を調整する調整手段とを備えたことを特徴とする検出センサ。
  2. 検出対象の検出状態の変化に基づいてパルスを生成・出力する制御回路と、前記制御回路から出力された前記パルスの立ち上がり及び立ち下がりにそれぞれ連動して論理が切り替わる出力信号を外部機器に電線を介して出力する出力回路とを備える検出センサにおいて、
    前記制御回路は、
    前記パルスを出力してから一定時間を経過後の前記出力信号の電圧又は前記パルスの出力後に前記出力信号が所定電圧に達したときの前記パルスを出力してからの経過時間を検知する検知手段と、
    前記検知された前記電圧又は前記経過時間に基づいて、前記出力信号を所定閾値との大小関係に基づき2値化する際に論理レベルが切り替わった状態での継続時間が規定値になるように前記パルスのパルス幅を調整する調整手段とを備えたことを特徴とする検出センサ。
  3. 請求項2に記載の検出センサにおいて、
    前記検知手段は、前記パルスの出力後に前記出力信号が前記所定電圧に達したときの前記パルスを出力してからの前記経過時間を検知してなることを特徴とする検出センサ。
  4. 請求項3に記載の検出センサにおいて、
    前記制御回路は、前記パルスの出力後に前記出力信号が前記所定電圧に達するときの前記パルスを出力してからの経過時間と、前記2値化する際に論理レベルが切り替わった状態での継続時間が前記規定値になる前記パルスのパルス幅との関係を表すテーブルを記憶しており、
    前記調整手段は、前記テーブルに基づき、前記検知された前記経過時間に対応する前記パルスのパルス幅を導出・調整することを特徴とする検出センサ。
JP2011167445A 2011-07-29 2011-07-29 検出センサ Active JP5718761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011167445A JP5718761B2 (ja) 2011-07-29 2011-07-29 検出センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011167445A JP5718761B2 (ja) 2011-07-29 2011-07-29 検出センサ

Publications (2)

Publication Number Publication Date
JP2013030123A JP2013030123A (ja) 2013-02-07
JP5718761B2 true JP5718761B2 (ja) 2015-05-13

Family

ID=47787073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011167445A Active JP5718761B2 (ja) 2011-07-29 2011-07-29 検出センサ

Country Status (1)

Country Link
JP (1) JP5718761B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156422A (ja) * 2000-11-17 2002-05-31 Advantest Corp 半導体試験装置
JP3666408B2 (ja) * 2001-04-23 2005-06-29 株式会社日立製作所 半導体試験装置
JP2003241994A (ja) * 2002-02-18 2003-08-29 Bosch Automotive Systems Corp 電子制御ユニットの入力回路の検査、設定方法及び電子制御ユニット
JP4628014B2 (ja) * 2004-05-10 2011-02-09 富士通テン株式会社 信号遷移判別装置

Also Published As

Publication number Publication date
JP2013030123A (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
US6720545B2 (en) Photoelectric sensor, control method therefor and semiconductor integrated circuit therefor
US10451444B2 (en) Encoder having function of adjusting threshold value of comparator and method for controlling encoder
JP5842229B2 (ja) Ac入力電圧遮断検出回路及び方法
US20170277278A1 (en) Circuit and method for detecting working and resting states for optical mouse
JP6852481B2 (ja) 光電センサ
US20110095624A1 (en) Single Wire Transmission Interface And Method For the Same
WO2014093721A3 (en) Abnormal clock rate detection in imaging sensor arrays
JP5718761B2 (ja) 検出センサ
JP6785111B2 (ja) 光電センサ
JP2008277163A (ja) 多光軸光電センサ
EP2632167A2 (en) System to detect failed pixels in a sensor array
JP2018194484A (ja) 距離測定装置
KR101536111B1 (ko) 오전압 검출장치 및 방법
US11910100B2 (en) Detection circuit, device and method for detecting light source flicker, and photoelectric detection device
JP2002368595A (ja) 放射パルス介在型センサ
US20180123688A1 (en) Methods and devices for monitoring optical signals
JP6276601B2 (ja) トリガ検出回路及びトリガ検出icチップ
KR20140079312A (ko) 신호 레벨들을 모니터링하기 위한 방법 및 장치
WO2011040592A1 (ja) 周波数判定装置、電圧比較回路および周波数測定装置
JP7006189B2 (ja) 静電容量検出装置
JP2008298653A (ja) 光電センサ
US9476918B2 (en) Alternating current detector with automatically judging of the amount of element under testing and monitoring
EP2482454B1 (en) Device detecting of a signal flank on a bus with unknown polarity
JP3062265B2 (ja) 光電スイッチ
JP4868779B2 (ja) 光電センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150319

R150 Certificate of patent or registration of utility model

Ref document number: 5718761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250