JP4628014B2 - 信号遷移判別装置 - Google Patents
信号遷移判別装置 Download PDFInfo
- Publication number
- JP4628014B2 JP4628014B2 JP2004139709A JP2004139709A JP4628014B2 JP 4628014 B2 JP4628014 B2 JP 4628014B2 JP 2004139709 A JP2004139709 A JP 2004139709A JP 2004139709 A JP2004139709 A JP 2004139709A JP 4628014 B2 JP4628014 B2 JP 4628014B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transition
- signal level
- input digital
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Manipulation Of Pulses (AREA)
Description
図1において、上述した種々の入力信号は、コネクタ11を介してドライバ回路12に入力され、ドライバ回路12からの出力信号は先ず誤り検出防止回路13に入力される。誤り検出防止回路13では、ノイズと入力信号と確実に判別して正規の入力信号だけを後段のCPU回路14に入力する。
図2に示す誤り検出防止回路13の例では、入力パルス信号や入力デジタル信号(図3の(a))は入力段のD−フリップフロップ22によって高速サンプリングされる(同(b)及び(c))。次段のカウンタ23が高レベル“1”の信号を連続して5回検出すると(同(d))、それを正規の入力信号と判定して出力段から検出信号“1”が出力される(同(e))。
図5において、信号開始トリガ回路41が入力信号の最初の変化(レベル“1”又は“0”への信号遷移)を検出すると、信号遷移パターンの発生を指示するトリガ信号を次段の信号遷移パターン発生回路42に出力する。これによって、信号遷移パターン発生回路42は、各入力信号に対応して予め設定してある信号遷移パターンを所定の時間間隔で順次発生させる。
図6の例では、入力信号(図7の(a))を、D−フリップフロップ51によって高速サンプリングして(同(c))、信号遷移判別部31の内部回路動作と同期するサンプリング信号(同(b))を生成する。AND回路52は、前記サンプリング信号の最初の立ち上がりエッジを検出して次段のS/R−フリップフロップ54をセットする。
信号遷移判別パターン制御部32は、本例では組込み用のワンチップマイコンで構成される。前述した信号遷移判別部31は、信号遷移判別パターン制御部32の入出力インターフェース(I/O)61及び内部バス62を介してCPUで構成される制御/学習部63と接続される。
図9の(a)に示すテーブルは、最も簡易なテーブル構成を有しており、入力信号1〜Nのそれぞれに対応させた信号遷移パターンのデフォルト値を記憶する。一方、図9の(b)は、より適切な信号判別を可能とするために、パッケージ基板の周囲温度をパラメータとする信号遷移パターンを記憶している。
図11におけるデフォルトモードでは、制御/学習部63がROM64上のデフォルトテーブル65を使用して、入力1〜Nにそれぞれ対応する各信号遷移判別部31へ信号遷移パターンの設定を行う。本例では、パッケージ電源オン時、ECUパッケージリセット時、又は外部からデフォルトモードを設定した時に信号遷移パターンのデフォルト値(図9の(a)参照)を設定する(S01)。
図13のECUパッケージ81には、車両に実装するための外部接続用コネクタ82、車両内部からの種々の信号とインタフェースするドライバを搭載した一つ又は複数のIFボード83、そのIFボード83をECUパッケージ81に装着するためのコネクタ84、本発明による信号遷移判別装置を実現するFPGA(Field Programmable Gate Array)85、そしてECU処理を実行するCPU回路86が実装されている。
11、82、84…コネクタ
12、83…I/Oインタフェース
13…誤り検出回路
14、86…CPU回路
30…信号判別回路
31…信号遷移判別部
32…信号遷移判別パターン制御部
41…信号開始トリガ回路
42…信号遷移パターン発生回路
43…一致判定回路
44…一致計数回路
63…制御/学習回路
65…デフォルトテーブル
67…学習テーブル
68…信号状態監視カウンタ
69…学習状態監視カウンタ
70…判定精度監視カウンタ
85…FPGA
Claims (9)
- 入力デジタル信号が第2の信号レベルになった場合に対応する所定処理を実行する制御部に対して、前記入力デジタル信号が第1の信号レベルから第2の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別装置であって、
第1の信号レベルから第2の信号レベルへの状態の遷移が完了した後は第2の信号レベルが継続して入力される前記入力デジタル信号が、第1の信号レベルから第2の信号レベルに遷移する際に、前記第1の信号レベルと第2の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定手段と、
前記入力デジタル信号と、前記遷移パターン設定手段により設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判別手段と、を有することを特徴とする信号遷移判別装置。 - 前記判別手段は、
前記信号遷移パターンを発生させる信号遷移パターン発生部と、
前記入力デジタル信号と前記信号遷移パターン発生部により発生される前記信号遷移パターンとを比較して、一致/不一致の判定信号を出力する一致判定部と、
前記一致判定部により出力される前記一致の判定信号を所定数計数したときに、前記入力デジタル信号が第1の信号レベルから第2の信号レベルに遷移したことを示す前記入力デジタル信号の遷移検出信号を出力する一致計数部と、を有することを特徴とする請求項1記載の信号遷移判別装置。 - 前記設定手段は、
前記信号遷移パターンを動作環境のパラメータと対応付けて記憶する記憶部と、
前記動作環境のパラメータを取得するパラメータ取得部と、を有し、
前記パラメータ取得手段により取得された前記動作環境のパラメータに対応した前記信号遷移パターンを設定することを特徴とする請求項1記載の信号遷移判別装置。 - 前記設定手段は、
前記判別手段における信号判別状態を学習し、その学習結果に従って前記記憶部に記憶された信号遷移パターンを更新する学習手段を有する、ことを特徴とする請求項3記載の信号遷移判別装置。 - 前記学習手段は、所定のアルゴリズムに基づいて学習モードとデフォルトモードを切替えることを特徴とする請求項4記載の信号遷移判別装置。
- 前記学習モードからデフォルトモードへの切替えは、学習効果が薄れたとき又は高速動作要求時に行われることを特徴とする請求項5記載の信号遷移判別装置。
- 入力デジタル信号が第2の信号レベルになった場合に対応する所定処理を実行する制御部に対して、前記入力デジタル信号が第1の信号レベルから第2の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別方法であって、
第1の信号レベルから第2の信号レベルへの状態の遷移が完了した後は第2の信号レベルが継続して入力される前記入力デジタル信号が、第1の信号レベルから第2の信号レベルに遷移する際に、前記第1の信号レベルと第2の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定段階と、
前記入力デジタル信号と、前記設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判定段階と、から成ることを特徴とする信号遷移判別方法。 - 車両に搭載される電子制御ユニットであって、
車両に実装するための外部接続用コネクタと、
前記車両の内部からの種々の信号とインタフェースするドライバを搭載した一つ又は複数のIFボードと、
前記IFボードを電子制御ユニットに装着するためのコネクタと、
信号遷移判別装置を実現するFPGAと、
電子制御処理を実行するCPU回路と、を有し、
前記信号遷移判別装置は、
入力デジタル信号が第2の信号レベルになった場合に対応する所定処理を実行する制御部に対して、前記入力デジタル信号が第1の信号レベルから第2の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別装置であって、
第1の信号レベルから第2の信号レベルへの状態の遷移が完了した後は第2の信号レベルが継続して入力される前記入力デジタル信号が、第1の信号レベルから第2の信号レベルに遷移する際に、前記第1の信号レベルと第2の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定手段と、
前記入力デジタル信号と、前記遷移パターン設定手段により設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判別手段と、を有することを特徴とする電子制御ユニット。 - 車両に搭載される電子制御ユニットであって、
車両に実装するための外部接続用コネクタと、
前記車両の内部から前記外部接続用コネクタを介して入力される入力デジタル信号が第1の信号レベルから第2の信号レベルに遷移したことを判別し、その判別の結果を出力する信号遷移判別部と、
前記信号遷移判別部から入力される判別結果に基づいて、入力デジタル信号が第2の信号レベルになった場合に対応する所定処理を実行する制御部と、を有し、
前記信号遷移判別部は、
第1の信号レベルから第2の信号レベルへの状態の遷移が完了した後は第2の信号レベルが継続して入力される前記入力デジタル信号が、第1の信号レベルから第2の信号レベルに遷移する際に、前記第1の信号レベルと第2の信号レベルとの間で変化する信号の遷移特性を信号パターン化した信号遷移パターンを設定する設定手段と、
前記入力デジタル信号と、前記遷移パターン設定手段により設定された信号遷移パターンとを比較することで、前記入力デジタル信号の信号レベルの遷移を判別する判別手段と、を有することを特徴とする電子制御ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139709A JP4628014B2 (ja) | 2004-05-10 | 2004-05-10 | 信号遷移判別装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139709A JP4628014B2 (ja) | 2004-05-10 | 2004-05-10 | 信号遷移判別装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005323161A JP2005323161A (ja) | 2005-11-17 |
JP2005323161A5 JP2005323161A5 (ja) | 2007-06-28 |
JP4628014B2 true JP4628014B2 (ja) | 2011-02-09 |
Family
ID=35470099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004139709A Expired - Fee Related JP4628014B2 (ja) | 2004-05-10 | 2004-05-10 | 信号遷移判別装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4628014B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5718761B2 (ja) * | 2011-07-29 | 2015-05-13 | パナソニック デバイスSunx株式会社 | 検出センサ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6032429A (ja) * | 1983-08-02 | 1985-02-19 | Nec Corp | デジタル信号一致検出回路 |
JPH04324315A (ja) * | 1991-04-24 | 1992-11-13 | Yamaha Corp | エンコーダ |
JPH06326649A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 無線選択呼び出し信号受信機 |
JP2000283792A (ja) * | 1999-03-30 | 2000-10-13 | Sankyo Seiki Mfg Co Ltd | エンコーダの信号エラー検出装置 |
-
2004
- 2004-05-10 JP JP2004139709A patent/JP4628014B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6032429A (ja) * | 1983-08-02 | 1985-02-19 | Nec Corp | デジタル信号一致検出回路 |
JPH04324315A (ja) * | 1991-04-24 | 1992-11-13 | Yamaha Corp | エンコーダ |
JPH06326649A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 無線選択呼び出し信号受信機 |
JP2000283792A (ja) * | 1999-03-30 | 2000-10-13 | Sankyo Seiki Mfg Co Ltd | エンコーダの信号エラー検出装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005323161A (ja) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8572472B2 (en) | Fault detection apparatus, fault detection method, and fault detection program | |
JP4998681B2 (ja) | 情報処理装置、情報処理装置の動作方法およびプログラム | |
US20060238205A1 (en) | Directional capacitive sensor system and method | |
JP6834883B2 (ja) | 制御装置 | |
US8762792B2 (en) | Event monitor having switch matrix, separate counter, and compare circuitry | |
US20100100779A1 (en) | Data processing apparatus | |
US6469544B2 (en) | Device for detecting abnormality of clock signal | |
JP4628014B2 (ja) | 信号遷移判別装置 | |
US20190182983A1 (en) | Detection system and method of signal transmission delay for fan chip | |
JP2007026028A (ja) | マイクロコンピュータの異常検出装置 | |
US7475295B2 (en) | Intelligent watchdog circuit | |
KR101000259B1 (ko) | 정전압부를 가진 자동차용 전압 분배형 스위치 입력 회로 및 방법 | |
JP6984512B2 (ja) | 電子制御装置 | |
JP2011123569A (ja) | 処理装置 | |
JP5140556B2 (ja) | 計量システム | |
JP2021004587A (ja) | 電子制御装置及び車両制御システム | |
JP6673154B2 (ja) | オープンコレクタ方式の回転センサの自己診断回路 | |
KR101573908B1 (ko) | 로터리 엔코더의 디코딩 회로 | |
KR100522766B1 (ko) | 엔코더 스위치 제어 방법 | |
JP2017119512A (ja) | 車両パワーウインドウ装置用の制御装置 | |
JP6631452B2 (ja) | 電子制御装置 | |
KR100775328B1 (ko) | 마이컴 리셋 장치 | |
JP2006215706A (ja) | マイクロコンピュータおよびウェイクアップ検出方法 | |
JPH0629801A (ja) | チャタリング防止回路 | |
JP4979884B2 (ja) | エンコーダ信号の入力方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |