JP5695203B2 - メモリ品質監視ベースの補正方法および装置 - Google Patents
メモリ品質監視ベースの補正方法および装置 Download PDFInfo
- Publication number
- JP5695203B2 JP5695203B2 JP2013530172A JP2013530172A JP5695203B2 JP 5695203 B2 JP5695203 B2 JP 5695203B2 JP 2013530172 A JP2013530172 A JP 2013530172A JP 2013530172 A JP2013530172 A JP 2013530172A JP 5695203 B2 JP5695203 B2 JP 5695203B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- correction
- memory
- quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
1)統計的算術平均(平均計算)、
2)統計的変動(分散計算)、および
3)統計的エラー率収集
の情報獲得を実施することができる。
本開示は、ユーザデータを記憶するための複数のメモリセルで構成されている不揮発性メモリと共に使用するための装置および関連する方法を明らかにし、メモリセルは、集合プログラミング動作に応えて設定することができる物理的特性に基づき、ユーザデータを記憶するため、および読み取り動作において、ユーザデータを表す記憶データを読み取るために構成される。
Claims (31)
- ユーザデータを記憶するための複数のメモリセルで構成されている、不揮発性固体メモリと共に使用するための方法であって、前記メモリセルは、プログラミング動作に応えて設定することができる物理的特性に基づき、前記ユーザデータを記憶するため、および読み取り動作において、前記ユーザデータを表す前記記憶データを読み取るために構成され、前記方法は、
前記読み取り動作によって、取り出しデータの関連集合が取得されるように、前記読み取り動作において、前記記憶データの集合を読み取ることであって、取り出しデータは、記憶データの集合が前記不揮発性固体メモリに記憶され、それから読み取られた結果として、1つ以上の歪み機構に影響される、ことと、
前記取り出しデータに応えて、前記取り出しデータの特定のデータ分解能より大きい読み取り分解能における前記物理的特性に部分的に基づき品質メトリックスを生成する、ことと、
前記品質メトリックの現在の値の、閾値で規定されるウィンドウ内の分布の様子をヒストグラムとして取得することによって、前記品質メトリックスの現在の値と前記閾値との間の関係を確立することと、
前記取り出しデータの品質の劣化を示す前記関係を監視し、前記監視することに応えて、エラー応答事象を選択的に始動させ、前記分布の平均値が前記ウィンドウの中心に来るように、データに修正を行うることと、
を含む、方法。 - 前記エラー応答事象を始動させることは、少なくとも前記プログラミング動作において以前に記憶された前記ユーザデータの潜在的損失を示す警告を生成し、前記警告を前記メモリのユーザに向けることを含む、請求項1に記載の方法。
- 前記取り出される読み取りデータから前記品質メトリックスを得るための数学的統計として、前記品質メトリックスを選択することを含む、請求項1に記載の方法。
- 前記取り出しデータの平均値として、前記数学的統計を実行することを含む、請求項3に記載の方法。
- 前記取り出される読み取りデータの標準偏差として、前記数学的統計を実行することを含む、請求項3に記載の方法。
- 前記ユーザデータは、符号化形態で前記メモリに記憶され、前記取り出される読み取りデータのビットエラー率として、前記品質メトリックスを判定することを含む、請求項3に記載の方法。
- 前記ユーザデータは、符号化形態で前記メモリに記憶され、前記取り出しデータに応えて、ビタビトレリスのブランチメトリックスに基づき、前記品質メトリックスを判定することを含む、請求項3に記載の方法。
- 前記ブランチメトリックスは、前記取り出しデータ内に現れるシーケンスの期待値と前記取り出しデータ内に現れる前記シーケンスの実際の値との間の差に基づく、平均二乗誤差項である、請求項7に記載の方法。
- 前記閾値を、所定の最大誤差量として設定することを含む、請求項1に記載の方法。
- 前記読み取ることの前に、
前記ユーザデータを前記メモリセルに初期記憶することと、
前記ユーザデータを初期記憶することと関連付けられる前記品質メトリックスの基礎値を判定することと、
前記閾値との比較のために、前記品質メトリックスの前記現在の値と前記基礎値との間の差として前記関係を確立し、前記差が前記閾値を超えるのに応えて、前記エラー応答事象を選択的に始動させることと、
を含む、請求項1に記載の方法。 - 前記エラー応答事象は、訂正の大きさを有する訂正量を、取り出しデータの前記関連集合を構成する各データ値に追加することを含む、請求項10に記載の方法。
- 前記品質メトリックスと前記基礎値との間の前記差の増加に応えて、前記訂正の大きさを増加させることを含む、請求項11に記載の方法。
- 前記関係を確立することは、前記品質メトリックスの前記現在の値を前記閾値と比較し、前記比較において、前記現在の値が前記閾値を超えるのに応えて、前記エラー応答事象を選択的に始動させることを含む、請求項1に記載の方法。
- 前記読み取ることの前に、前記物理的特性が、ハード閾値の配列によって分離される特定の数の領域に分割され、前記読み取ることが、前記関連する取り出しデータ内の各データ値と関連付けられるソフトビットの集合を生成するように、前記ソフトビットが前記ハード閾値の間のどこに各データ値があるかを示すよう、前記特定のデータ分解能より大きい読み取り分解能で、前記物理的特性の値を検出するように、セル毎の特定の複数のビット、および特定のデータ分解能に基づき、前記ユーザデータを前記メモリセルに初期書き込みし、前記ソフトビットに基づき、前記品質メトリックスを生成することを含む、請求項1に記載の方法。
- 前記物理的特性の範囲は、隣接する前記ハード閾値の間に延在するハードウィンドウを画定し、読み取ることは、各ハードウィンドウと関連付けられる複数のソフトウィンドウを確立するために、ソフト閾値の配列を各ハードウィンドウにわたって分布させることを含み、それぞれのソフトウィンドウは、1つのソフトビットを定義し、前記読み取ることは、前記ソフトウィンドウのうちの1つ内に含まれる前記物理的特性の前記値を識別するのに十分な分解能で、前記物理的特性の前記データ値を確立する、請求項1に記載の方法。
- 1つの部分範囲が各ソフトウィンドウに対応するように、部分範囲の集合を前記物理的特性に割り当てることと、
前記判定することによって使用するために、前記取り出しデータの各データ値が、前記部分範囲のうちの1つに割り当てられるように、前記部分範囲に基づき、取り出しデータの前記集合をフィルタリングすることと、
を含む、請求項15に記載の方法。 - 記憶データの前記集合を読み取ることは、(i)データ値の前記集合が、前記ハードウィンドウにわたって離間されるように、前記メモリセルのうちの少なくとも所与の1つを読み取ることと関連付けられる、データ値の集合を形成するように、各データ値を回収することと、(ii)前記所与のメモリセルの前記物理パラメータの全範囲にわたるデータ値の前記集合の全体的な分布を識別することと、(iii)前記ソフトビットおよび前記全体的な分布に基づき、取り出しデータの前記関連集合の少なくとも1つの訂正値を判定することと、を含む、請求項15に記載の方法。
- 前記識別することは、少なくとも1つの測定分布式を立てるために、データ値の前記集合を曲線適合させることを含み、
判定することは、前記訂正値を確立するために、前記歪み機構の不在下での正確な所望の分布式を確立し、前記測定分布式を前記所望の分布方程式と比較することを含む、
請求項17に記載の方法。 - 前記メモリは、ページに構造化され、ページ毎基準以下で記憶データの前記集合を取得するように、前記読み取り動作を実施する、請求項17に記載の方法。
- 各ページは、複数のワードラインとして編成され、前記読み取り動作は、ワードライン毎基準で実施される、請求項19に記載の方法。
- 前記全体的な分布を識別することは、前記ソフトビットによって特徴付けられる、各ハードウィンドウにわたるデータ値の前記集合の部分分布を判定し、各ハードウィンドウの部分分布平均誤差を判定し、すべての前記ハードウィンドウの部分分布平均誤差の平均誤差の全体的な平均に基づき、前記訂正を実施することを含む、請求項17に記載の方法。
- 前記全体的な分布を識別することは、前記ソフトビットによって特徴付けられる、各ハードウィンドウにわたるデータ値の前記集合の部分分布を判定し、そのハードウィンドウの前記部分分布平均誤差に基づき、各ハードウィンドウに対して前記訂正を実施することを含む、請求項17に記載の方法。
- 前記メモリは、メモリダイエリアを有するメモリダイによって形成され、記憶データの前記集合を読み取ることは、(i)少なくとも一部において、前記メモリダイの物理的配置に基づき、前記メモリダイエリアの複数のタイプの補正部分領域タイプを識別することと、(ii)各部分領域タイプについて、前記記憶データの異なる集合を回収することと、を含み、(iii)判定することは、各部分領域タイプの異なる訂正値を別個に確立することを含む、請求項15に記載の方法。
- 前記メモリは、供給電圧値を使用して動作され、前記メモリは、動作温度で動作し、前記方法は、前記供給電圧値の変化、前記動作温度の変化、および所定の時間経過のうちの少なくとも1つに基づき、前記品質メトリックスの再測定を生成することをさらに始動させることを含む、請求項1に記載の方法。
- 前記ユーザデータは、前記メモリに符号化形態で記憶され、
前記読み取り中に、ブロック訂正コードに従って、記憶データの前記集合を訂正し、復号化することと、
訂正が行われている前記ユーザデータの現在のブロックの訂正カウントを維持することと、
前記訂正カウントの特定の値に基づき、前記生成することを始動させることと、
を含む、請求項1に記載の方法。 - ユーザデータを記憶するための複数のメモリセルで構成されている不揮発性固体メモリと共に使用するための装置であって、前記メモリセルは、プログラミング動作に応えて設定することができる物理的特性に基づき、前記ユーザデータを記憶するため、および読み取り動作において、前記ユーザデータを表す前記記憶データを読み取るために構成され、
前記装置は、
前記読み取り動作によって、取り出しデータの関連集合が取得されるように、前記読み取り動作において、前記記憶データの集合を読み取るためデコーダであって、取り出しデータは、記憶データの前記集合が前記不揮発性固体メモリに記憶され、それから読み取られた結果として、1つ以上の歪み機構に影響される、デコーダと、
前記取り出しデータに応えて、前記取り出しデータのデータ分解能より大きい読み取り分解能における物理的特性間の差を示す品質メトリックスを生成するための品質メトリックス生成器であって、品質メトリックスは、前記ユーザデータと前記関連する取り出しデータとの間の差に応えて値が変化する品質メトリックス生成器と、
前記品質メトリックの現在の値の、閾値で規定されるウィンドウ内の分布の様子をヒストグラムとして取得することによって、前記品質メトリックスの現在の値と閾値との間の関係を確立するため、および前記取り出しデータの前記品質の劣化を示す前記関係を監視し、前記監視することに応えて、エラー応答事象を選択的に始動させ、前記分布の平均値が前記ウィンドウの中心に来るように、データに修正を行うるための品質監視セクションと、
を備える、装置。 - ユーザデータを記憶するための複数のメモリセルで構成されている不揮発性固体メモリと共に使用するための方法であって、前記メモリセルは、プログラミング動作に応えて設定することができる物理的特性に基づき、前記ユーザデータを記憶するため、および読み取り動作において、前記ユーザデータを表す前記記憶データを読み取るために構成され、
前記方法は、
前記読み取り動作によって、取り出しデータの関連集合が取得されるように、前記読み取り動作において、前記記憶データの集合を読み取ることであって、取り出しデータは、記憶データの前記集合が、前記不揮発性固体メモリに記憶され、それから読み取られた結果として、1つ以上の歪み機構に影響される、ことと、
前記取り出しデータに応えて、前記取り出しデータの特定のデータ分解能より大きい読み取り分解能における前記ユーザデータに対応する前記物理的特性を示す初期品質メトリックスをもたらすことであって、初期品質メトリックスは、前記ユーザデータと前記関連する取り出しデータとの間の差に応えて値が変化する、ことと、
前記初期品質メトリックの現在の値の、閾値で規定されるウィンドウ内の分布の様子をヒストグラムとして取得し、前記分布の平均値が前記ウィンドウの中心に来るように、データに修正を行うために、取り出しデータの第1の訂正された集合を形成するために、第1の訂正値を取り出しデータの前記集合に追加することと、
取り出しデータの前記第1の訂正された集合に基づき、第1の訂正された品質メトリックスを生成することであって、第1の訂正された品質メトリックスは、前記ユーザデータと取り出しデータの前記第1の訂正された集合との間の差に応えて値が変化する、ことと、
第1の品質差値をもたらすために、前記第1の訂正された品質メトリックスを前記初期品質メトリックスと比較することと、
前記品質メトリックの現在の値の、閾値で規定されるウィンドウ内の分布の様子をヒストグラムとして取得し、前記分布の平均値が前記ウィンドウの中心に来るように、データに修正を行うために、取り出しデータの第2の訂正された集合を形成するために、前記第1の訂正値とは異なる第2の訂正値を、取り出しデータの前記集合に追加することと、
取り出しデータの前記第2の訂正された集合に基づき、第2の訂正された品質メトリックスを生成することであって、第2の訂正された品質メトリックスは、前記ユーザデータと取り出しデータの前記第2の訂正された集合との間の差に応えて値が変化する、ことと、
第2の品質差値を生成するために、前記第2の訂正された品質メトリックスを前記初期品質メトリックスと比較することと、
前記第1の品質差値および前記第2の品質差値のうちの低い方を、現在の最低品質差値として選択し、その現在の最低品質差値の関連する現在の訂正値を、少なくとも前記メモリからの取り出しデータの続く集合を続いて訂正するための現在の好ましい訂正値として割り当てることと、
を含む、方法。 - 取り出しデータの追加の訂正された集合を形成するために、前記第1の訂正値および前記第2の訂正値とは異なる追加の訂正値を、取り出しデータの前記集合に追加することと、
取り出しデータの前記追加の訂正された集合に基づき、追加の訂正された品質メトリックスを生成することであって、追加の訂正された品質メトリックスは、前記ユーザデータと取り出しデータの前記追加の訂正された集合との間の差に応えて値が変化する、ことと、
追加の品質差値をもたらすために、前記第2の訂正された品質メトリックスを前記初期品質メトリックスと比較することと、
前記第1の品質差値、前記第2の品質差値、および前記追加の品質差値のうちの最低の1つを現在の最低品質差値として選択し、その現在の最低品質差値の前記関連する現在の訂正値を、取り出しデータの前記追加の集合を続いて訂正するための前記現在の好ましい訂正値として割り当てることと、
をさらに含む、請求項27に記載の方法。 - 一連のさらなる追加の訂正値に対して、請求項28の追加すること、生成すること、比較すること、および選択することを反復的に繰り返し、すべての前記訂正値の中から前記現在の最低品質差値を選択することを含む、請求項28に記載の方法。
- ユーザデータを記憶するための複数のメモリセルで構成されている不揮発性固体メモリと共に使用するための方法であって、前記メモリセルは、プログラミング動作に応えて設定することができる物理的特性に基づき、前記ユーザデータを記憶するため、および読み取り動作において、前記ユーザデータを表す前記記憶データを読み取るために構成され、
前記方法は、
前記読み取り動作によって、取り出しデータの関連集合が取得されるように、前記読み取り動作において、前記記憶データの集合を読み取ることであって、取り出しデータは、記憶データの前記集合が前記不揮発性固体メモリに記憶され、それから読み取られた結果として、1つ以上の歪み機構に影響される、ことと、
前記取り出しデータに応えて、前記特定のデータ分解能より大きい読み取り分解能における前記物理的特性に基づき初期品質メトリックスを生成することであって、初期品質メトリックスは、前記ユーザデータと前記関連する取り出しデータとの間の差に応えて値が変化する、ことと、
前記品質メトリックの現在の値の、閾値で規定されるウィンドウ内の分布の様子をヒストグラムとして取得し、前記分布の平均値が前記ウィンドウの中心に来るように、データに修正を行うために、修正された品質メトリックスが、取り出しデータの前記一連の訂正された集合のそれぞれ1つと関連付けられるように、取り出しデータの一連の訂正された集合を形成するために、一連の訂正値を取り出しデータの前記集合に反復的に追加することと、
少なくとも前記メモリから取り出しデータの続く集合を続いて訂正するための、前記品質メトリックスの前記最高改善をもたらす、前記一連の訂正値のうちの特定の1つを選択することと、
を含む、方法。 - ユーザデータを記憶するための複数のメモリセルで構成されている不揮発性固体メモリと共に使用するための装置であって、前記メモリセルは、プログラミング動作に応えて設定することができる物理的特性に基づき、前記ユーザデータを記憶するため、および読み取り動作において、前記ユーザデータを表す前記記憶データを読み取るために構成され、
前記装置は、
前記読み取り動作によって、取り出しデータの関連集合が取得されるように、前記読み取り動作において、前記記憶データの集合を読み取るためのデコーダであって、取り出しデータは、記憶データの前記集合が前記不揮発性固体メモリに記憶され、それから読み取られた結果として、1つ以上の歪み機構に影響される、デコーダと、
前記取り出しデータに応えて、初期品質メトリックスを生成するための品質メトリックス生成器であって、初期品質メトリックスは、前記ユーザデータと前記関連する取り出しデータとの間の差に応えて値が変化し、前記物理的特性に関連したハードウィンドウは、前記取り出しデータのデータ分解能に関連したソフトウィンドウより大きい読み取り分解能である品質メトリックス生成器と、
前記品質メトリックの現在の値の、閾値で規定されるウィンドウ内の分布の様子をヒストグラムとして取得し、前記分布の平均値が前記ウィンドウの中心に来るように、データに修正を行うために、修正された品質メトリックスが、取り出しデータの前記一連の訂正された集合のそれぞれ1つと関連付けられるように、取り出しデータの一連の訂正された集合を形成するために、一連の訂正値を取り出しデータの前記集合に反復的に追加するため、および少なくとも前記メモリから取り出しデータの続く集合を続いて訂正するための、前記品質メトリックスの前記最高改善をもたらす、前記一連の訂正値のうちの特定の1つを選択するための品質監視セクションと、
を備える、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/888,585 | 2010-09-23 | ||
US12/888,585 US8499227B2 (en) | 2010-09-23 | 2010-09-23 | Memory quality monitor based compensation method and apparatus |
PCT/US2011/050801 WO2012039946A2 (en) | 2010-09-23 | 2011-09-08 | Memory quality monitor based compensation method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013539120A JP2013539120A (ja) | 2013-10-17 |
JP5695203B2 true JP5695203B2 (ja) | 2015-04-01 |
Family
ID=45871944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013530172A Active JP5695203B2 (ja) | 2010-09-23 | 2011-09-08 | メモリ品質監視ベースの補正方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US8499227B2 (ja) |
EP (1) | EP2619673B1 (ja) |
JP (1) | JP5695203B2 (ja) |
KR (1) | KR101483383B1 (ja) |
CN (1) | CN103210376B (ja) |
WO (1) | WO2012039946A2 (ja) |
Families Citing this family (80)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101506655B1 (ko) * | 2008-05-15 | 2015-03-30 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 오류 관리 방법 |
US8499227B2 (en) * | 2010-09-23 | 2013-07-30 | Micron Technology, Inc. | Memory quality monitor based compensation method and apparatus |
US8639865B2 (en) * | 2011-10-25 | 2014-01-28 | Micron Technology, Inc. | Method and apparatus for calibrating a memory interface with a number of data patterns |
KR20130049332A (ko) * | 2011-11-04 | 2013-05-14 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
EP2595321A1 (en) * | 2011-11-16 | 2013-05-22 | MStar Semiconductor, Inc. | Tail-biting convolutional decoding apparatus and decoding method |
US8811076B2 (en) | 2012-07-30 | 2014-08-19 | Sandisk Technologies Inc. | Systems and methods of updating read voltages |
US8694847B2 (en) * | 2012-08-28 | 2014-04-08 | Lsi Corporation | Systems and methods for sector quality determination in a data processing system |
US8751915B2 (en) * | 2012-08-28 | 2014-06-10 | Lsi Corporation | Systems and methods for selectable positive feedback data processing |
US8874992B2 (en) | 2012-08-31 | 2014-10-28 | Sandisk Technologies Inc. | Systems and methods to initiate updating of reference voltages |
US9519531B2 (en) * | 2012-11-27 | 2016-12-13 | Samsung Electronics Co., Ltd. | Memory devices and memory systems having the same |
KR102076067B1 (ko) * | 2012-11-27 | 2020-02-11 | 삼성전자주식회사 | 메모리 모듈 및 메모리 시스템 |
US9842660B1 (en) * | 2012-12-28 | 2017-12-12 | Virident Systems, Llc | System and method to improve enterprise reliability through tracking I/O performance metrics in non-volatile random access memory |
US9286002B1 (en) | 2012-12-28 | 2016-03-15 | Virident Systems Inc. | Dynamic restriping in nonvolatile memory systems |
US9214959B2 (en) | 2013-02-19 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for skip layer data decoding |
US9021188B1 (en) | 2013-03-15 | 2015-04-28 | Virident Systems Inc. | Small block write operations in non-volatile memory systems |
US10073626B2 (en) | 2013-03-15 | 2018-09-11 | Virident Systems, Llc | Managing the write performance of an asymmetric memory system |
US9135164B2 (en) | 2013-03-15 | 2015-09-15 | Virident Systems Inc. | Synchronous mirroring in non-volatile memory systems |
US20140317467A1 (en) * | 2013-04-22 | 2014-10-23 | Storart Technology Co., Ltd. | Method of detecting and correcting errors with bch engines for flash storage system |
US9274889B2 (en) | 2013-05-29 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing using global iteration result reuse |
US8959414B2 (en) | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
TWI521513B (zh) | 2013-06-28 | 2016-02-11 | 群聯電子股份有限公司 | 讀取電壓設定方法、控制電路與記憶體儲存裝置 |
US20150012801A1 (en) * | 2013-07-03 | 2015-01-08 | Chih-Nan YEN | Method of detecting and correcting errors with bch and ldpc engines for flash storage systems |
US8917466B1 (en) | 2013-07-17 | 2014-12-23 | Lsi Corporation | Systems and methods for governing in-flight data sets in a data processing system |
US8817404B1 (en) | 2013-07-18 | 2014-08-26 | Lsi Corporation | Systems and methods for data processing control |
KR102065664B1 (ko) | 2013-08-09 | 2020-01-13 | 삼성전자 주식회사 | 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법 |
US9196299B2 (en) | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
US8908307B1 (en) | 2013-08-23 | 2014-12-09 | Lsi Corporation | Systems and methods for hard disk drive region based data encoding |
US9400797B2 (en) | 2013-09-17 | 2016-07-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for recovered data stitching |
US9219503B2 (en) | 2013-10-16 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-algorithm concatenation encoding and decoding |
US9489256B2 (en) | 2013-11-07 | 2016-11-08 | Seagate Technology Llc | Device quality metrics using unsatisfied parity checks |
US9323606B2 (en) | 2013-11-21 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for FAID follower decoding |
RU2014104571A (ru) | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для эффективного с точки зрения площади кодирования данных |
US9378765B2 (en) | 2014-04-03 | 2016-06-28 | Seagate Technology Llc | Systems and methods for differential message scaling in a decoding process |
JP2015204126A (ja) | 2014-04-16 | 2015-11-16 | 株式会社東芝 | 半導体記憶装置 |
US10402319B2 (en) | 2014-07-25 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing different memory planes of a memory |
US9594615B2 (en) | 2014-09-30 | 2017-03-14 | Apple Inc. | Estimating flash quality using selective error emphasis |
DE102014115885B4 (de) * | 2014-10-31 | 2018-03-08 | Infineon Technologies Ag | Funktionstüchtigkeitszustand von nicht-flüchtigem Speicher |
US10089589B2 (en) * | 2015-01-30 | 2018-10-02 | Sap Se | Intelligent threshold editor |
US9842662B2 (en) * | 2015-02-16 | 2017-12-12 | Texas Instruments Incorporated | Screening for data retention loss in ferroelectric memories |
US10496277B1 (en) * | 2015-12-30 | 2019-12-03 | EMC IP Holding Company LLC | Method, apparatus and computer program product for storing data storage metrics |
US9904594B2 (en) | 2016-04-15 | 2018-02-27 | Micron Technology, Inc. | Monitoring error correction operations performed in memory |
US10282111B2 (en) * | 2016-07-29 | 2019-05-07 | Western Digital Technologies, Inc. | Adaptive wear levelling |
US10309838B2 (en) * | 2016-09-08 | 2019-06-04 | Qualcomm Incorporated | Temporal temperature sensor position offset error correction |
US11030515B2 (en) * | 2016-12-30 | 2021-06-08 | Google Llc | Determining semantically diverse responses for providing as suggestions for inclusion in electronic communications |
US10402272B2 (en) * | 2017-05-25 | 2019-09-03 | Micron Technology, Inc. | Memory device with dynamic programming calibration |
US10452480B2 (en) | 2017-05-25 | 2019-10-22 | Micron Technology, Inc. | Memory device with dynamic processing level calibration |
US10140040B1 (en) | 2017-05-25 | 2018-11-27 | Micron Technology, Inc. | Memory device with dynamic program-verify voltage calibration |
US10403372B2 (en) * | 2017-08-29 | 2019-09-03 | SK Hynix Inc. | Memory system with adaptive read-threshold scheme and method of operating such memory system |
US10147466B1 (en) | 2017-09-26 | 2018-12-04 | Micron Technology, Inc. | Voltage reference computations for memory decision feedback equalizers |
US10579473B2 (en) * | 2017-09-29 | 2020-03-03 | Intel Corporation | Mitigating silent data corruption in error control coding |
US10910061B2 (en) * | 2018-03-14 | 2021-02-02 | Silicon Storage Technology, Inc. | Method and apparatus for programming analog neural memory in a deep learning artificial neural network |
KR102544144B1 (ko) * | 2018-03-26 | 2023-06-16 | 에스케이하이닉스 주식회사 | 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
US10664194B2 (en) | 2018-05-16 | 2020-05-26 | Micron Technology, Inc. | Memory system with dynamic calibration using a variable adjustment mechanism |
US10566063B2 (en) | 2018-05-16 | 2020-02-18 | Micron Technology, Inc. | Memory system with dynamic calibration using a trim management mechanism |
US10990466B2 (en) | 2018-06-20 | 2021-04-27 | Micron Technology, Inc. | Memory sub-system with dynamic calibration using component-based function(s) |
US11188416B2 (en) | 2018-07-12 | 2021-11-30 | Micron Technology, Inc. | Enhanced block management for a memory sub-system |
US10761754B2 (en) * | 2018-08-07 | 2020-09-01 | Micron Technology, Inc. | Adjustment of a pre-read operation associated with a write operation |
US11137808B2 (en) * | 2018-08-31 | 2021-10-05 | Micron Technology, Inc. | Temperature compensation in a memory system |
US10629278B2 (en) | 2018-09-05 | 2020-04-21 | Micron Technology, Inc. | First-pass dynamic program targeting (DPT) |
US10658066B2 (en) | 2018-09-05 | 2020-05-19 | Micron Technology, Inc. | First-pass continuous read level calibration |
DE102018216543B3 (de) * | 2018-09-27 | 2020-01-02 | Robert Bosch Gmbh | Verfahren zum Kalibrieren eines Sensorsystems |
US10936246B2 (en) | 2018-10-10 | 2021-03-02 | Micron Technology, Inc. | Dynamic background scan optimization in a memory sub-system |
US10706935B2 (en) | 2018-12-10 | 2020-07-07 | Micron Technology, Inc. | Read window budget based dynamic program step characteristic adjustment |
US10754583B2 (en) | 2018-12-10 | 2020-08-25 | Micron Technology, Inc. | Level width based dynamic program step characteristic adjustment |
US11211131B2 (en) | 2018-12-10 | 2021-12-28 | Micron Technology, Inc. | Adjusting program effective time using program step characteristics |
US10970160B2 (en) | 2018-12-10 | 2021-04-06 | Micron Technology, Inc. | Bit error rate based dynamic program step characteristic adjustment |
US10698636B1 (en) | 2018-12-10 | 2020-06-30 | Micron Technology, Inc. | Trigger margin based dynamic program step characteristic adjustment |
US10885975B2 (en) | 2019-03-07 | 2021-01-05 | Micron Technology, Inc. | Dragging first pass read level thresholds based on changes in second pass read level thresholds |
US10748625B1 (en) | 2019-03-07 | 2020-08-18 | Micron Technology, Inc. | Dynamic programing of valley margins of a memory cell |
US11119848B2 (en) | 2019-07-10 | 2021-09-14 | Micron Technology, Inc. | Logic based read sample offset in a memory sub system |
US11119697B2 (en) * | 2019-07-12 | 2021-09-14 | Micron Technology, Inc. | Read voltage management based on write-to-read time difference |
CN110808003B (zh) * | 2019-09-06 | 2021-01-15 | 华为技术有限公司 | 一种补偿方法及电子设备 |
US11403031B2 (en) * | 2019-11-13 | 2022-08-02 | Microsoft Technology Licensing, Llc | Systems and methods for encoding and decoding data |
US11361825B2 (en) | 2019-12-18 | 2022-06-14 | Micron Technology, Inc. | Dynamic program erase targeting with bit error rate |
US11907570B2 (en) * | 2020-02-25 | 2024-02-20 | Micron Technology, Inc. | Predictive media management for read disturb |
US12009034B2 (en) | 2020-03-02 | 2024-06-11 | Micron Technology, Inc. | Classification of error rate of data retrieved from memory cells |
US11081200B1 (en) * | 2020-05-07 | 2021-08-03 | Micron Technology, Inc. | Intelligent proactive responses to operations to read data from memory cells |
US11734094B2 (en) * | 2020-08-19 | 2023-08-22 | Micron Technology, Inc. | Memory component quality statistics |
EP3958266A1 (en) * | 2020-08-21 | 2022-02-23 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Method for determining target resistance levels for a resistive memory cell, and associated memory device |
US11593197B2 (en) * | 2020-12-23 | 2023-02-28 | Samsung Electronics Co., Ltd. | Storage device with data quality metric and selectable data recovery scheme |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790570A (en) | 1996-08-30 | 1998-08-04 | Cornell Research Foundation, Inc. | Concatenated trellis coded modulation and linear block codes |
US6034996A (en) | 1997-06-19 | 2000-03-07 | Globespan, Inc. | System and method for concatenating reed-solomon and trellis codes |
US6567475B1 (en) | 1998-12-29 | 2003-05-20 | Ericsson Inc. | Method and system for the transmission, reception and processing of 4-level and 8-level signaling symbols |
US7142612B2 (en) | 2001-11-16 | 2006-11-28 | Rambus, Inc. | Method and apparatus for multi-level signaling |
FR2840477B1 (fr) | 2002-06-03 | 2005-02-04 | Nortel Networks Ltd | Procede d'adaptation de liens radio et unite de controle mettant en oeuvre le procede |
US7359313B2 (en) | 2002-06-24 | 2008-04-15 | Agere Systems Inc. | Space-time bit-interleaved coded modulation for wideband transmission |
US7379505B2 (en) | 2003-02-13 | 2008-05-27 | Broadcom Corporation | Method and apparatus for performing trellis coded modulation of signals for transmission on a TDMA channel of a cable network |
CN101529525B (zh) * | 2005-10-17 | 2016-03-30 | 特拉维夫大学拉莫特有限公司 | 每单元多位的闪速存储器的概率错误校正 |
US8055979B2 (en) * | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
CN103258572B (zh) * | 2006-05-12 | 2016-12-07 | 苹果公司 | 存储设备中的失真估计和消除 |
CN101512661B (zh) * | 2006-05-12 | 2013-04-24 | 苹果公司 | 用于存储设备的失真估计与纠错编码的组合 |
MX2009001345A (es) * | 2006-08-05 | 2009-07-17 | Benhov Gmbh Llc | Elemento y metodo de almacenamiento de estado solido. |
TWI360126B (en) * | 2006-09-28 | 2012-03-11 | Sandisk Corp | Nonvolatile memory with adaptive operations and me |
US8171380B2 (en) * | 2006-10-10 | 2012-05-01 | Marvell World Trade Ltd. | Adaptive systems and methods for storing and retrieving data to and from memory cells |
JP5177991B2 (ja) * | 2006-10-25 | 2013-04-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2008108351A (ja) | 2006-10-25 | 2008-05-08 | D & M Holdings Inc | 光ディスク再生装置 |
KR100907218B1 (ko) * | 2007-03-28 | 2009-07-10 | 삼성전자주식회사 | 읽기 레벨 제어 장치 및 그 방법 |
US7577036B2 (en) * | 2007-05-02 | 2009-08-18 | Micron Technology, Inc. | Non-volatile multilevel memory cells with data read of reference cells |
US8051358B2 (en) | 2007-07-06 | 2011-11-01 | Micron Technology, Inc. | Error recovery storage along a nand-flash string |
KR101425958B1 (ko) * | 2007-09-06 | 2014-08-04 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
US8078918B2 (en) * | 2008-02-07 | 2011-12-13 | Siliconsystems, Inc. | Solid state storage subsystem that maintains and provides access to data reflective of a failure risk |
US8627165B2 (en) | 2008-03-24 | 2014-01-07 | Micron Technology, Inc. | Bitwise operations and apparatus in a multi-level system |
US8407559B2 (en) * | 2008-06-20 | 2013-03-26 | Marvell World Trade Ltd. | Monitoring memory |
JP5590620B2 (ja) | 2008-09-30 | 2014-09-17 | エルエスアイ コーポレーション | メモリ・デバイスの軟データ生成の方法および装置 |
US8499227B2 (en) * | 2010-09-23 | 2013-07-30 | Micron Technology, Inc. | Memory quality monitor based compensation method and apparatus |
-
2010
- 2010-09-23 US US12/888,585 patent/US8499227B2/en active Active
-
2011
- 2011-09-08 JP JP2013530172A patent/JP5695203B2/ja active Active
- 2011-09-08 CN CN201180053846.6A patent/CN103210376B/zh active Active
- 2011-09-08 EP EP11827202.0A patent/EP2619673B1/en active Active
- 2011-09-08 KR KR1020137009768A patent/KR101483383B1/ko active IP Right Grant
- 2011-09-08 WO PCT/US2011/050801 patent/WO2012039946A2/en active Application Filing
-
2013
- 2013-06-28 US US13/931,519 patent/US8862969B2/en active Active
-
2014
- 2014-09-08 US US14/479,986 patent/US9081717B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8499227B2 (en) | 2013-07-30 |
US20120079353A1 (en) | 2012-03-29 |
US9081717B2 (en) | 2015-07-14 |
EP2619673A4 (en) | 2017-05-03 |
CN103210376A (zh) | 2013-07-17 |
KR20130096734A (ko) | 2013-08-30 |
EP2619673B1 (en) | 2019-05-22 |
US8862969B2 (en) | 2014-10-14 |
EP2619673A2 (en) | 2013-07-31 |
CN103210376B (zh) | 2015-11-25 |
US20130290811A1 (en) | 2013-10-31 |
JP2013539120A (ja) | 2013-10-17 |
US20140380123A1 (en) | 2014-12-25 |
WO2012039946A2 (en) | 2012-03-29 |
KR101483383B1 (ko) | 2015-01-14 |
WO2012039946A3 (en) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5695203B2 (ja) | メモリ品質監視ベースの補正方法および装置 | |
US20200160920A1 (en) | Calibrating Optimal Read Levels | |
KR102315294B1 (ko) | 솔리드-스테이트 스토리지 디바이스들에서의 판독 전압 계산 | |
US8078940B2 (en) | Non-volatile semiconductor memory device | |
JP6218195B2 (ja) | フラッシュ性能を増大させる読み出しレベルグループ化 | |
US7877564B2 (en) | Memory configuration and method for calibrating read/write data based on performance characteristics of the memory configuration | |
US9176814B2 (en) | Decoding in solid state memory devices | |
TWI613661B (zh) | 用於補償快閃裝置之標稱電壓變化之系統及方法 | |
CN111538620A (zh) | 存储器装置的鲁棒检测方法 | |
US9594615B2 (en) | Estimating flash quality using selective error emphasis | |
US10613927B1 (en) | System and method for improved memory error rate estimation | |
Tokutomi et al. | Advanced error-prediction LDPC with temperature compensation for highly reliable SSDs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140521 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140528 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141204 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5695203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |