JP5687837B2 - Solar cell structure, the photovoltaic modules and methods corresponding to these - Google Patents

Solar cell structure, the photovoltaic modules and methods corresponding to these Download PDF

Info

Publication number
JP5687837B2
JP5687837B2 JP2009549629A JP2009549629A JP5687837B2 JP 5687837 B2 JP5687837 B2 JP 5687837B2 JP 2009549629 A JP2009549629 A JP 2009549629A JP 2009549629 A JP2009549629 A JP 2009549629A JP 5687837 B2 JP5687837 B2 JP 5687837B2
Authority
JP
Japan
Prior art keywords
semiconductor
doped
cell
dopant
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009549629A
Other languages
Japanese (ja)
Other versions
JP2010519731A (en
Inventor
ヒースメイル,ヘンリー
Original Assignee
ナノグラム・コーポレイションNanoGram Corporation
ナノグラム・コーポレイションNanoGram Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US90200607P priority Critical
Priority to US60/902,006 priority
Application filed by ナノグラム・コーポレイションNanoGram Corporation, ナノグラム・コーポレイションNanoGram Corporation filed Critical ナノグラム・コーポレイションNanoGram Corporation
Priority to PCT/US2008/002048 priority patent/WO2008103293A1/en
Publication of JP2010519731A publication Critical patent/JP2010519731A/en
Application granted granted Critical
Publication of JP5687837B2 publication Critical patent/JP5687837B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/061Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being of the point-contact type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02SGENERATION OF ELECTRIC POWER BY CONVERSION OF INFRA-RED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/30Electrical components
    • H02S40/32Electrical components comprising DC/AC inverter means associated with the PV module itself, e.g. AC modules
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02SGENERATION OF ELECTRIC POWER BY CONVERSION OF INFRA-RED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S50/00Monitoring or testing of PV systems, e.g. load balancing or fault identification
    • H02S50/10Testing of PV devices, e.g. of PV modules or single PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/54Material technologies
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • Y02P70/52Manufacturing of products or systems for producing renewable energy
    • Y02P70/521Photovoltaic generators

Description

本発明は、光起電力電池セル、光起電モジュール及びこれらの装置を製造するための方法に関する。 The present invention is a photovoltaic cell, to a method for manufacturing the photovoltaic module and the devices. いくつかの実施形態において、本発明は裏面で接続される光起電力電池セル及びこれらに対応するモジュールに関しており、シリコン/ゲルマニウム半導体材料の薄膜も含まれる。 In some embodiments, the present invention is directed to modules corresponding to the photovoltaic cell and these are connected by the rear surface, it is also included thin silicon / germanium semiconductor material. 更に、本発明は、裏面接続を構成するための効率的な加工工程に関する。 Furthermore, the present invention relates to an efficient process steps for configuring the back surface connection. 更なる実施形態において、本発明は、加工パラメータが半導体特性の測定値に基づいて動的に選ばれる光起電力素子の形成に関する。 In a further embodiment, the present invention relates to the formation of the photovoltaic device processing parameters are chosen dynamically based on measurements of the semiconductor properties.

多結晶シリコン等の結晶シリコンの薄箔の形成は、2007年3月13日に出願された同時継続中の米国特許出願第11/717,605号(「Thin Silicon or Germanium Sheets and Photo vo ltaics Formed From Thin Sheets」(ヒエルスマー他))、及び2008年1月25日に出願された米国仮特許出願第61/062398号(「Deposition onto a Release Layer for Synthesizing Inorganic Foils」(ヒエルスマー他))に更に記載されており、本明細書に組み込んだものとする。 Formation of a thin foil of crystalline silicon such as polycrystalline silicon, etc., are described in US patent application Ser. No. 11 / 717,605 in co-pending, filed on March 13, 2007 ( "Thin Silicon or Germanium Sheets and Photo vo ltaics Formed From Thin Sheets "(Hierusuma other)), and was filed on January 25, 2008, US provisional Patent application No. 61/062398 (" Deposition onto a Release Layer for Synthesizing Inorganic Foils "(Hierusuma other)) to further described It has been, and which are incorporated herein. シリコンの薄箔は、光反応性積層(light reactive deposition)と呼ばれる光によってドライブされる積層(light driven deposition)処理を用いて形成することができる。 Thin foil of silicon can be formed using a lamination being driven (light driven deposition) process by light called photoreactive laminate (light reactive deposition). 光反応性積層は同時継続中の米国特許出願第09/715935号(「Coating Formation By Reactive Deposition」(ビ他))、公開番号第2003/0228415A号(「Coating Formation By Reactive Deposition」(ビ他))、及び公開番号第2006/0134347A号(「Dense Coating Formation By Reactive Deposition」(チルボル他))に更に記載されており、本明細書に組み込まれたものとする。 Photoreactive laminate U.S. Patent Application No. 09/715935 copending ( "Coating Formation By Reactive Deposition" (bi other)), Publication No. 2003 / 0228415A ( "Coating Formation By Reactive Deposition" (bi other) ), and Publication No. 2006 / 0134347A ( "Dense Coating Formation by Reactive Deposition" (Chiruboru other)) are further described in, and which is incorporated herein.

光起電力電池セル(例えば太陽電池セル)の形成において様々な技術を利用することができる。 It can utilize a variety of techniques in the formation of photovoltaic cells (e.g. solar cells). 大半の商業的な光起電力電池セルはシリコンを主としている。 Commercial photovoltaic cell of the majority are mainly silicon. 再生不可能なエネルギー源の値段が上がり続ける中、代替エネルギー源に対してはたゆまない関心が向けられている。 While the price of non-renewable sources of energy continues to rise, it has been directed interest unrelenting for alternative energy sources. 代替エネルギー源の更なる商業化は、エネルギー単位当たりの価格を下げることによる費用効果の上昇に大きく依存しており、これは、エネルギー源の効率を増加し、及び/又は、材料及び製造工程においてコストを削減することによって成し遂げられる。 Further commercialization of alternative energy sources is highly dependent on the rise in the cost effective by reducing the price per energy unit, which increases the efficiency of the energy source, and / or, in the materials and manufacturing processes achieved by reducing the cost.

光起電力電池セルは、電子正孔対を形成するために光吸収によって作動する。 Photovoltaic cell is operated by light absorption to form electron-hole pairs. 生じた電荷分離による光を吸収するために半導体材料を好適に用いることができる。 Resulting semiconductor material to absorb light by charge separation was can be suitably used. 電子及び正孔は電圧差によって得られ、直接に、又は適当なエネルギー蓄積装置による蓄積の後に、外部回路において利用することができる。 Electrons and holes are obtained by a voltage difference, directly or after accumulation by a suitable energy storage device, can be used in an external circuit.

第1の態様において、本発明は、透明な前面シートと、前面及びこれに対向する裏面を有する半導体層と、この半導体層の裏面から延びる複数のpドープ・アイランド及び複数のnドープ・アイランドと、少なくとも二つの電気相互接続と、を含む太陽電池セルに関する。 In a first aspect, the present invention includes a transparent front sheet, and a semiconductor layer having a back side facing the front and to this, a plurality of p-doped island and a plurality of n-doped island extending from the back surface of the semiconductor layer relates to a solar cell including at least two electrically interconnected to. この半導体層はその前面を透明な前面シートに向けて固定されている。 The semiconductor layer is fixed towards the front in the transparent front sheet. 一般的に、一方の電気相互接続が複数のpドープ・アイランド間に電気接続を提供し、他方の電気相互接続が複数のnドープ・アイランド間に電気接続を提供している。 Generally, one of the electrical interconnect provides electrical connection between a plurality of p-doped island, the other electrical interconnect is providing an electrical connection between a plurality of n-doped island.

別の態様において、本発明は、ドーピングされた半導体構造体を形成するための方法であって、半導体シートの表面に複数の積層物を印刷する工程を含んでおり、前記積層物のいくつかはpドーパントを含み、他の積層物はnドーパントを含む、方法に関する。 In another aspect, the present invention provides a method for forming a doped semiconductor structure includes a step of printing a plurality of laminate on the surface of the semiconductor sheets, some of the laminate includes a p dopant, other laminate comprises n dopant, to a method. 一般的に、誘電体カバーが、この誘導体カバーを貫通して下層の半導体表面を露出する選択された開口部を備える表面に沿って前記半導体シートに取り付けられている。 Generally, the dielectric cover is attached to the semiconductor sheet along a selected surface with an opening portion to expose the underlying semiconductor surface through the derivatives cover. 前記印刷工程は、前記開口部を通してなされる。 The printing process is done through the opening.

更なる態様において、本発明は、ドーピングされた半導体構造体を形成するための方法であって、ドーパントを含む第1の層を半導体シートの表面上へ放射する工程を含んでおり、誘電体カバーが、この誘導体カバーを通して下層の半導体表面を露出する選択された開口部を備える表面に沿って前記半導体シートに取り付けられる方法に関する。 In a further aspect, the present invention provides a method for forming a doped semiconductor structure includes a step of radiating a first layer containing a dopant onto the surface of the semiconductor sheets, dielectric cover but on how to be attached to the semiconductor sheet along a selected surface with an opening portion to expose the underlying semiconductor surface through the derivatives cover. この放射する工程は、選択されたウィンドウに対応する箇所でなされ、前記放射された箇所でドープ電極を形成するようになされる。 Process of this radiation is made at locations corresponding to the selected window, the made to form a doped contact with the radiated portion.

更なる態様において、本発明は、ドーピングされる半導体構造体に沿ってドーパントを選択的に積層する方法に関する。 In a further aspect, the present invention relates to a method for selectively stacking the dopant along the semiconductor structure is doped. この方法は、pドープされたシリカ/ゲルマニウム粒子を含む第1のインクと、nドープされたシリコン/ゲルマニウム粒子を含む第2のインクとをシリコン/ゲルマニウム基板上にインクジェット印刷する工程を含んでいる。 The method includes a first ink comprising a p-doped silica / germanium particles, a step of a second ink containing an n-doped silicon / germanium particles inkjet printing on a silicon / germanium substrate . 一般的に、各インクの前記シリカ/ゲルマニウム粒子は、一次粒子の平均粒径が約100ナノメートル以下であって、各インクが約0.1から約50重量パーセントの濃度でシリカ/ゲルマニウム粒子を有する。 Generally, the silica / germanium particles of each ink has an average particle size of the primary particles is less than or equal to about 100 nanometers, a silica / germanium particles in each ink concentration from about 0.1 to about 50% by weight a.

更に、本発明は、透明な前面シート及び太陽電池セルを含む光起電モジュールであって、前記透明な前面シートに面する前面を有して前記透明な前面に沿って固定される半導体層と、この半導体層の裏面に接着される後部誘電層と、この後部誘電層を貫通する開口部内に位置するドープ領域と、複数のpドープ領域を電気的に接続する第1の電気相互接続及び複数のnドープ領域を電気的に接続する第2の電気相互接続と、を含んでおり、前記電気相互接続は前記開口部内に延びる、光起電モジュールに関する。 Furthermore, the present invention provides a photovoltaic module comprising a transparent front sheet and a solar cell, a semiconductor layer which is fixed along the front surface the transparent has a front surface facing the transparent front sheet and a rear dielectric layer which is adhered to the back surface of the semiconductor layer, and a doped region located in an opening penetrating the rear dielectric layer, a first electrical interconnection and a plurality of electrically connecting a plurality of p-doped region a second electrical interconnection for electrically connecting the n-doped region of the includes a, the electrical interconnect extending into the opening, to a photovoltaic module.

更なる態様において、本発明は、透明な基板と、この透明な基板に接着された複数の直列接続された太陽電池セルと、を含む光起電モジュールに関する。 In a further aspect, the present invention relates to a photovoltaic module comprising a substrate transparent, a plurality of series connected solar cells adhered to the transparent substrate. いくつかの実施形態において、少なくとも二つのセルの面積が互いに相違しており、このセルの面積における相違によって、この光起電モジュールのセルと同一の光変換効率を有する同一の面積の複数のセルに比べて、個々のセルの電流出力がよりよく整合される。 In some embodiments, have different area of ​​at least two cells with each other, the difference in area of ​​the cell, a plurality of cells of the same area having cells identical light conversion efficiency and the photovoltaic module compared to the current output of the individual cells are better matched.

更に、本発明は、光を受けるように構成された前面及びこの前面に対向する裏面を有する半導体シートと、前記裏面に沿って配置されたpドープ領域及びnドープ領域と、前記pドープ領域間と前記nドープ領域間にそれぞれ電気接続を提供する二つの電気相互接続と、を含む太陽電池セルに関する。 Furthermore, the present invention includes a semiconductor sheet having a back surface opposite to the front surface and the front surface is configured to receive light, and a p-doped region and the n-doped region disposed along the back, between the p-doped region It relates to a solar cell including a two electrical interconnect for providing an electrical connection respectively between the n-doped region and. いくつかの実施形態において、pドープ領域及びnドープ領域が前記裏面に沿って非対称的に配置される。 In some embodiments, p-doped region and the n-doped region is asymmetrically disposed along the back surface.

他の態様において、本発明は、光起電モジュール内の個々の光起電セルとして使用するために半導体シートを細分するための方法に関する。 In another aspect, the present invention relates to a method for subdividing a semiconductor sheet for use as individual photovoltaic cells in the photovoltaic module. この方法は、前記半導体シートに沿った測定値に基づき前記半導体シートを不均一な面積の複数の小区分にカットする工程を含んでいる。 The method includes the step of cutting the semiconductor sheet into a plurality of subsections of uneven area on the basis of the measurements along the semiconductor sheet. この測定値は、前記半導体材料の測定された位置の面積で生成されると予期される電流に相関する。 This measurement is correlated to the current expected to be generated in the area of ​​the measured position of the semiconductor material.

加えて、本発明は、太陽電池を製造する方法であって、半導体層の性能測定値に基づき、この半導体層に非対称的にドーパントを積層する工程を含む方法に関する。 In addition, the present invention provides a method of manufacturing a solar cell, based on the performance measure of the semiconductor layer, which method comprises laminating a asymmetrically dopant to the semiconductor layer.

効率的な光起電性構造体は、セル面積全体に亘って電子正孔対を効率的に得るために裏面電極を伴って効率的に形成される。 Efficient photovoltaic structure is efficiently formed with a rear electrode in order to obtain the electron-hole pairs over the entire cell area efficiently. いくつかの実施形態では、ドープ電極は、誘電体層内での開口部もしくは孔を通しての積層によって形成される。 In some embodiments, the doped electrode is formed by lamination of through openings or holes in the dielectric layer. 本明細書において記載される加工は、裏面電極を有する複数の太陽電池セルの形成のための効率的な方法を提供することができ、これらのセルが光起電モジュール内で互いに電気的に接続される。 Processing described herein may provide an efficient method for the formation of a plurality of solar cells having a back electrode, electrically connected to each other these cells in the photovoltaic module It is. これらの改良方法は半導体薄箔の加工に適しているが、これらの方法はより厚い半導体層の加工にも適応可能である。 These improved methods are suitable for the processing of semiconductor thin foil, these methods are also applicable to the processing of thicker semiconductor layer. いくつかの改良された処理は、複数のセルをモジュールレベルで同時に加工するのに特に適している。 Several improved process is particularly suitable for processing simultaneously a plurality of cells at the module level. 本明細書におけるドーピング方法は、半導体基板から光電流を得るための光起電性電極を一部形成するドーパント構造体の形成に特に適している。 Doping methods herein are particularly suitable for formation of the dopant structure forming part of the photovoltaic electrode for the semiconductor substrate to obtain a photocurrent.

光起電モジュールの形成のために本明細書において記載される動的加工方法は、より効率的な太陽電池セルと、これに対応して、既定の量の材料でより高い電力をモジュール内で生成する光起電モジュールを提供することができる。 Dynamic processing methods described herein for formation of the photovoltaic module, and more efficient solar cells, and correspondingly, in the module of the higher power in the material of the default amount it is possible to provide a photovoltaic module that generates. 特に詳細には、光起電モジュールは、シート全体に亘って期待される性能特性を緻密に設計するために測定することができる、半導体材料のより大きなシートから形成することができる。 And more particularly to photovoltaic modules can be measured in order to precisely design the performance characteristics expected over the entire sheet can be formed from the larger sheet of semiconductor material. 半導体材料の期待される性能特性の測定は、半導体の動的加工の基礎となる。 Measurements of the expected performance characteristics of the semiconductor material, the basis for dynamic processing of a semiconductor.

本明細書において記載されているドーピングの方法は、実時間でのドーパントの配置位置を選択するのに適している。 The method of doping as described herein is suitable for selecting the position of the dopant in real time. 半導体材料の検査及び実時間でのドーパント積層を通して、モジュールの全体の発電を改善することができるように個々のセルが同様の電流を生成するように個々のセルの大きさ及び位置が選択される。 Through testing and dopant stack in real time of the semiconductor material, the size and position of each cell is selected so that individual cells produce a similar current to be able to improve the overall power generation module . これらの電力改善方法は、様々な半導体材料を用いる太陽電池セルのいずれにも一般的に用いることができる。 These power improvement method can be generally used in any of the solar cell using a variety of semiconductor materials.

一般的に、光起電モジュールは、モジュールの使用中に太陽光に露出される透明な前面シートを備える。 Generally, the photovoltaic module comprises a transparent front sheet to be exposed to sunlight during use of the module. 光起電モジュール内の太陽電池セルすなわち光起電力電池セルは、透明な前面シートを通して透過される光を太陽電池セル内の半導体材料が吸収することができるようにこの透明な前面シートに隣接して配置することができる。 Solar cells or photovoltaic cells in the photovoltaic module, adjacent to the transparent front sheet to allow the semiconductor material within the solar cell light transmitted through the transparent front sheet to absorb it can be arranged Te. この透明な前面シートは、支持体として機能し、物理的な保護及び環境汚染物質からの保護等を提供することができる。 The transparent front sheet functions as a support, it is possible to provide a protection of the physical protection and environmental pollutants. 一般的に、光起電力電池セルは、モジュールにおいて利用可能な電圧を増加するために直列に接続されている。 Generally, the photovoltaic cell is connected in series to increase the voltage available in the module. 光起電モジュールは、直列に接続される複数組のセルと共に、並列に接続された複数組の光起電力電池セルを備えていてもよい。 Photovoltaic module, a plurality of sets of cells connected in series may be provided with a connected plurality of sets of photovoltaic cells in parallel. 光起電力電池セルの活物質は一般的に半導体である。 Active material of the photovoltaic cell is typically a semiconductor. 光吸収の後、光電流を伝導帯から得て、外部回路への接続を通じて利用することができる。 After the light absorption, to obtain a photocurrent from the conduction band can be utilized through the connection to an external circuit. 光起電力電池セルの性能が改善されることにより、所与の光流束量のためのエネルギー変換効率の増加及び/又はセルの製造コストの減少に繋がる。 By performance of the photovoltaic cell is improved, leading to reduction in the manufacturing cost of an increase and / or cell of the energy conversion efficiency for a given light fluence.

半導体材料と界面接続しているドープ電極領域は光電流の獲得を促進する。 Doped contact regions are semiconductor material and the interface connection facilitates the acquisition of photocurrent. 特に、電子及びホール(正孔)は、それぞれのn+ドープ領域及びp+ドープ領域内で分離することができる。 In particular, electrons and holes (positive holes) can be separated at each of the n + doped regions and p + doped region. ドープ電極領域は、電気導体と界面接触しており、コレクタを形成し、光を吸収することによって生じた光電流を得て、電極の2極間の電位を生じる。 Doped electrode region, the electric conductor and has interfacial contact, to form the collector, to obtain a photocurrent generated by absorbing light, resulting in 2 interpolar the potential of the electrode. 単一セル内で同じ極性のドープ電極領域は、ドープ電極の異なる極性の2つのコレクタが光起電力電池セルの対極を形成するように、共通するコレクタに接続している。 Doped contact regions of the same polarity within a single cell, two collectors of different polarities doped electrode so as to form a counter electrode of a photovoltaic cell is connected to a common collector.

電圧は直列に接続された太陽電池セルを足したものである一方、直流の一連のセルの電流は個々の太陽電池の性能次第である。 Voltage whereas those plus solar cells connected in series, a current of a series of cell DC is up performance of the individual solar cells. 特に詳細には、直列の一連のセルを通る電流は本質的に、最も電流伝導が低い太陽電池セルの電流能力になってしまう。 And more particularly to the current through the series of series of cells is essentially becomes the most current conduction current capability of low solar cells. なぜなら、最も弱い太陽電池セルは、共通する光レベルにおいて高い電流を保持することができないからである。 This is because the weakest solar cell, it is not possible to maintain a high current in the common light level. より高性能なセルから得ることができる電力は、性能のより低いセルを通して電流を流そうと試みることによって失われる。 Power that can be obtained from higher performance cell is lost by attempting attempts to pass a current through the lower cell performance. 直列接続された太陽電池セルからの電力は、電流掛けるユニットの電圧である。 Power from series connected solar cells, the voltage of the unit multiplying current. セルの電流は担体寿命の関数(光吸収の際に伝導帯から電流を集める効率と関連している)である。 Current of the cell is a function of the carrier lifetime (associated with gathering efficiency of the current from the conduction band at the time of light absorption). 一般的に、セルの効率は、セルの設計(例えば、セルのp+ドープ領域及びn+ドープ領域への分割や、ドープ領域の配置)と関連している。 Generally, the efficiency of the cell is associated cell design (eg, splitting and to p + doped regions and n + doped regions of the cell, placement of the doped region) and.

いくつかの実施形態では、個別のセルの大きさは、光起電力電池セル内に形成された半導体材料の測定された特性に基づいて寸法決めをすることができる。 In some embodiments, the size of the individual cells can be dimensioned on the basis of the measured properties of the semiconductor material formed on the photovoltaic cells in the cell. このように、モジュール用の一群のセルは、同じ大きさにカットされたセルと比較して、セル間での電流に対する性能の相違が非常に小さくなるように選択することができる。 Thus, a group of cells in the module, compared to cut cells into the same size, the performance difference in the relative current between the cells can be chosen to be very small. このセル面積の選択は、シートの面積を効率的かつ適正に分割することができるように個々のセルがより大きなシートから分割されるかカットされる場合に、特に好都合となり得る。 Selection of the cell area, when it is cut or the individual cells are divided from the larger sheet so as to be able to divide the area of ​​the sheet efficiently and properly, can be particularly advantageous. 特に、半導体シートは、半導体の表面に沿って選択された位置における少数担体寿命(性能の主要な決定要素)を推定するために評価することができる。 In particular, the semiconductor sheet can be evaluated to estimate the minority carrier lifetime (the main determinant of performance) in selected locations along the semiconductor surface. 更に、ドーパントの積層、ならびにドーピングされる個々の電極の大きさ及び/又はドーパントレベルは、半導体特性に関する測定値に基づいて、必要に応じて選択することもできる。 Furthermore, lamination of the dopant, and the size and / or dopant level of the individual electrode to be doped, on the basis of measurements on semiconductor properties, may be selected as required. インクジェット式の方法は、ドープ電極領域の加工に柔軟性を与える。 The method of ink-jet gives flexibility to the processing of the doped contact regions. 具体的には、ドーピング方法は、個々の半導体シートのために直接的な方法で動的に調整することができる。 Specifically, doping method may be dynamically adjusted in a straightforward manner for each semiconductor sheets. 一般的に、半導体特性の測定は、pドープされる電極及び/又はnドープされる電極の形成の前もしくは後に実行されることができるが、ドーパント電極の配置は、測定がドーパント積層の前に行われた場合、動的に行うこともできる。 Generally, measurement of semiconductor properties, may be performed before or after the formation of electrodes the electrodes and / or n-doped is p-doped, the arrangement of the dopant electrode before measurement of the dopant laminated if done, it can be dynamically performed it. これらの評価は、半導体材料の全面積を、ほぼ等しい電流を生成する互いに異なる大きさのセルに分割するための基礎にすることができる。 These evaluations, the total area of ​​the semiconductor material, can be the basis for dividing the size of the cell different from each other to produce a substantially equal current. セルの大きさは、静的な方法によって選択されるのではなく、むしろ動的な方法によって実時間計測に基づいて選択することができる。 The size of the cell, rather than being selected by the static method, can be selected based on the actual time measured by rather a dynamic manner. 複数にカットされたセルは、単一の光起電モジュール、複数のモジュール又はモジュールの一部に組み立てることができる。 The plurality of cut cell can be assembled single photovoltaic module, a portion of the plurality of modules or module.

セル内のドーパント電極領域の配置はセルの性能に影響する。 Placement of the dopant electrode region in the cell affects the performance of the cell. 特に詳細には、n+ドープ領域に対するp+ドープ領域の間隔及びドープ領域の大きさがセル性能に影響し得る。 And more particularly to the size of the gap and the doped region of the p + doped regions for n + doped regions may affect cell performance. 同様に、異なってドープ電極領域(すなわちp+ドープ領域及びn+ドープ領域)に帰する面積は電池性能に影響する。 Similarly, different attributed area doped electrode region (i.e. p + doped regions and n + doped region) and affects the battery performance. このように、n+ドープ領域及びp+ドープ領域の数及び/又は配置位置及び/又は大きさは、個々のセルの電流の電効率を改良するように選択することができる。 Thus, the number and / or position and / or size of the n + doped regions and p + doped region may be selected to improve the collection efficiency of the current of the individual cells. 個々のセル内のドープ電極領域の数及び/又は配置位置及び/又は大きさを選択する能力は、所望のドーパント位置の動的評価に基づいて実時間的にドーパントを選択的に積層する能力に基づく。 The ability to select the number and / or position and / or size of the doped contact regions in the individual cells, the ability to selectively stacked real time manner dopant based on the dynamic evaluation of the desired dopant positions based. 実時間評価を用いて、個々のセルが静的ではなくむしろ動的に設計することができる(太陽電池セルの全体の大きさの動的選択に替わるもの又は付加的なものとして)。 Using real time evaluation, individual cells can be rather dynamically designed not static (as or additional ones alternative to dynamic selection of the overall size of the solar cell). 一般的に、加工方法は少なくとも利用可能な範囲内ではドープ領域の配置位置及び大きさに影響することもできる。 Generally, the processing method can also affect the position and size of the doped region in at least the available range.

一般的に、本細書において記載されている動的な加工方法は、あらゆる種類の半導体材料(例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコン、セレン化カドミウム、テルル化カドミウム、CIS合金等)を基礎とする光起電性の構造体に適用することができる。 In general, dynamic processing method described in this Saisho all kinds of semiconductor materials (e.g., monocrystalline silicon, polycrystalline silicon, amorphous silicon, cadmium selenide, cadmium telluride, CIS alloys, etc.) it can be applied to photovoltaic structures based. CIS合金は、一般的にCu、In、Ga、Se及びSを含むカルコゲナイド合金を指す。 CIS alloy refers generally chalcogenide alloy containing Cu, an In, Ga, and Se and S. 半導体シートは電荷移動度を増加させるために一般的にドーピングすることができるが、半導体層全体に亘るドーパントレベルがこれに対応するドープ電極のドーパントレベルより低い。 The semiconductor sheet can be generally doped to increase the charge mobility, lower than the dopant levels of the doped electrode dopant level over the entire semiconductor layer corresponding thereto. 多結晶シリコンを基礎とする特に注目される実施形態が以下に更に詳細に述べられるが、本明細書における開示に基づいて他の半導体系にも一般化することができる。 Embodiments of particular interest to the polycrystalline silicon-based are described in further detail below, can be generalized to other semiconductor systems based on the disclosure herein.

特に注目される実施形態において、光起電モジュールには、半導体シートのために使用される、シリコン、ゲルマニウム又はシリコンゲルマニウム合金材料が含まれる。 In embodiments of particular interest, the photovoltaic module is used for a semiconductor sheet, silicon, include germanium or silicon-germanium alloy material. 説明を簡単にするために、本明細書中「シリコン」とは特に明示がない限りシリコン、ゲルマニウム、シリコンゲルマニウム合金及びこれらの混合物を意味する。 For ease of explanation, silicon unless otherwise explicitly and herein "silicon", germanium, means a silicon-germanium alloy, and mixtures thereof. 特許請求の範囲において、シリコン/ゲルマニウムは、シリコン、ゲルマニウム、シリコンゲルマニウム合金及びこれらの混合物を指す。 In the claims, the silicon / germanium refers silicon, germanium, silicon-germanium alloys, and mixtures thereof. 半導体シートは、電荷移動度を増加させるために一般的にドーピングすることができるが、半導体層全体に亘るドーパントレベルはこれに対応するドープ電極のドーパントレベルより少ない。 Semiconductor sheet can be generally doped to increase the charge mobility, the dopant level over the entire semiconductor layer is less than the dopant levels of the doped electrodes corresponding thereto. 多結晶シリコンを基礎とする実施形態が以下に更に詳細に述べられるが、本明細書における開示に基づいて他の半導体系にも一般化することができる。 Embodiments the polycrystalline silicon-based are described in further detail below, can be generalized to other semiconductor systems based on the disclosure herein. 更に、約5ミクロンから約100ミクロンの厚みを有する薄膜シリコン箔は本明細書記載の加工方法に適している。 Furthermore, thin-film silicon foil about 5 microns having a thickness of about 100 microns is suitable for processing methods described herein. これらの薄箔の形成は、革新的な加工方法の結果、可能になる。 The formation of these thin foil as a result of an innovative processing method allows.

犠牲剥離層を用いて形成された半導体薄膜を用いることによって、露出された表面は、洗浄、テクスチャ付け、及び/又は加工することができ、次に、この薄膜は、下にある基板から分離することができ、透明な前面シート上に直接配置することができる。 By using a semiconductor thin film formed by using a sacrificial release layer, the exposed surface is cleaned, texturing, and / or it can be processed, then the thin film is separated from the underlying substrate it is possible, it can be placed directly on the transparent front sheet. いくつかの実施形態では、後にこの半導体層は透明な前面シート上に固定され、複数のセルにカットされる。 In some embodiments, later the semiconductor layer is fixed on a transparent front sheet, is cut into a plurality of cells. その後、カットされた光起電力電池セルの前面は、セルを移動する必要無く透明な前面シート上のその最終的な位置に配置される。 Thereafter, the front surface of the cut photovoltaic cell is placed in its final position on the need without the transparent front sheet to move the cell. 透明な前面シート上に配置されたセルの半導体構造体において、付加的な加工は、このセルが完成されてモジュール内に一体化されるまで、セルの裏側で行うことができる。 In transparent front semiconductor structure of cells arranged on a sheet material, additional processing, until the cell is integrated into the completed within the module, it can be carried out on the back side of the cell.

金属もしくは他の導電性材料が、セル内のコレクタとして、ドーピングされた半導体領域に接続される。 Metal or other conductive material, as a collector in the cell, are connected to the doped semiconductor region. 隣接するセルのコレクタは、直列にセルを接続するために、電気接続を伴って連結することができる。 The collector of the adjacent cell, to connect the cells in series, can be connected with the electrical connection. 直列に配置された一連のセルのうち端部のセル(端部セル)は、選ばれた用途のために電力を供給するか又は蓄電装置(例えば充電式電池等)に充電するために、外部回路に接続することができる。 Ends of the cells of a series of cells arranged in series (end cells) in order to charge the or the power storage device to supply power to the selected application (e.g., rechargeable batteries, etc.), external it can be connected to a circuit. 光起電モジュールは、適当なフレーム(枠)に載置することができる。 Photovoltaic modules may be mounted on a suitable frame (frame).

一般に、光起電力電池セルは、光を受けるために設計された前面を有する光伝導半導体構造体を備える。 In general, photovoltaic cell includes a photoconductive semiconductor structure having a front face designed to receive light. この前面は、反射防止コーティング及び/又はテクスチャ等を有していてもよい。 The front may have an antireflective coating and / or texture like. 一般的に、この前面は、太陽電池モジュール内で透明層(例えばシリカ・ガラス層)に隣接して配置されるように設計される。 Generally, this front is designed to be placed adjacent to the solar cell transparent layer within the module (such as silica glass layer). セルの裏面は、透明な前面シートとは反対の向きに配置されており、一般的に、電気接続をセルに提供する。 The back surface of the cell, the transparent front sheet is arranged in opposite directions, generally, to provide an electrical connection to the cell. モジュールは、一般に裏面シールを備えていてもよく、この裏面シールは前面透明材料及び/又はフレームと共に機能することができ、湿気及び他の環境汚染物質から光起電モジュール内の太陽電池セルを保護する。 Module, generally may comprise a back surface sealing, the backside seal can function together with the front transparent material and / or frame, protect the solar cells in moisture and the photovoltaic module from the other environmental pollutants to. 適切な電気的接続配線が密封されたモジュールから延びる。 Extending from a suitable electrical connection wiring is sealed module.

様々な電極構造体が光起電力電池セルのために設計されている。 Various electrode structures have been designed for photovoltaic cells. 例えばドープ領域はセルの前面に配置することができる。 For example doped region may be disposed in front of the cell. 一般的に、前面に配置された任意のドープ領域は、コレクタと電気的に接続するために必要であって、このコレクタは、直列接続のために隣接するセルの対極の電極を接続するため、又は外部の回路に接続するために延びる。 Generally, any doped region disposed in front is a need to connect the collector and electrically, the collector, in order to connect the counter electrode of the cell adjacent to the series connection, or extending for connection to an external circuit. いくつかのセルは、前面上に1種類のドープ領域と、裏面上に第2の種類のドープ領域とを有する。 Some cell has a one doped region on the front surface, and a second type doped regions on the back surface. 本明細書において特に注目される実施形態において、各セルは、このセルの裏面もしくは背部に沿って対極の両方のドープ領域を有する。 In embodiments of particular interest herein, each cell has both doped region of the counter electrode along the back side or back of the cell. 前面が透明な前面シート上に支持され、裏面上に対極の両方のドープ領域が配置される。 Front is supported on a transparent front sheet, both doped region of the counter electrode is disposed on the backside. これは好都合な加工である。 This is a convenient processing. 太陽電池セルが裏面で接続されているため、その前面に光が半導体材料に照射する経路を干渉し得る構造体を配置する必要がない。 Since the solar cell is connected with the rear surface, there is no need to arrange a structure that light can interfere with the path to be irradiated to the semiconductor material on the front surface.

半導体ドープ領域は、半導体材料に沿ったドープ領域として形成することができ、ドープ領域は半導体材料内に延び、及び/又は半導体材料の表面から延びる。 Semiconductor doped regions may be formed as a doped region along the semiconductor material, doped region extends into the semiconductor material, and / or extending from the surface of the semiconductor material. P+ドープ領域は、一般的に電子が不足しているドーパント(例えばB、Al、Ga、In又はこれらの組み合わせ)を含む。 P + doped region comprises generally dopant electrons is insufficient (e.g. B, Al, Ga, In, or a combination thereof) a. N+ドープ領域は、一般的に電子が多いドーパント(例えばP、As、Sb又はこれらの組み合わせ)を含む。 N + doped regions generally comprise electronic often dopant (e.g. P, As, Sb or combinations thereof). p+ドープ領域はセルのアノード(エミッタ)を形成し、n+ドープ領域はセルのカソード(コレクタ)を形成する。 p + doped regions form the anode of the cell (emitter), n + doped regions form the cathode of the cell (collector). いくつかの実施形態では、セルの裏側は、複数のp+ドープ領域及び複数のn+ドープ領域を有する。 In some embodiments, the back side of the cell has a plurality of p + doped region and a plurality of n + doped region.

導電体素子は、モジュールにおいて、1つのセルの複数のエミッタ(アノード)を別のセルのコレクタ(カソード)と接続し、一組の直列接続されたセルを形成する。 Conductor element is in the module, a plurality of emitters of one cell (anode) connected to the collector of another cell (cathode) to form a set of series connected cells. 直列配列における端部セルのコレクタは、セルの使用中、外部回路に接続されている。 The collector of the end cell in the series arrangement during use of the cell, are connected to an external circuit.

いくつかの実施形態では、半導体材料の前面及び/又は裏面は、電気絶縁性である保護層を含んでいてもよい。 In some embodiments, the front and / or back surface of the semiconductor material may comprise a protective layer which is electrically insulating. 保護層を形成する適当な材料は、水素添加物の有無にかかわらず、例えば、化学量論的及び非化学量論的酸化ケイ素、窒化ケイ素及びオキシ窒化ケイ素を含む。 Suitable materials for forming the protective layer comprises or without hydrogenated product, e.g., stoichiometric and non-stoichiometric silicon oxide, silicon nitride and silicon oxynitride. 具体的には、保護層は、例えば、SiN 、x≦4/3及びy≦2(酸化ケイ素(SiO )窒化ケイ素(Si )シリコンの包含量が多い酸化物(SiO ,x≦2)又はシリコンの包含量が多いニトリド(SiNx,x≦4/3))を含む。 Specifically, the protective layer, for example, SiN x O y, x ≦ 4/3 and y ≦ 2 (silicon oxide (SiO 2), silicon nitride (Si 3 N 4) inclusion of silicon is large oxide (SiO x, including x ≦ 2) or inclusion of silicon is large nitride (SiNx, x ≦ 4/3 )). これらの保護層は、半導体材料を環境劣化から保護し、ホールと電子の表面再結合を減少させ、前面に反射防止特性を提供する。 These protective layers protect the semiconductor material from environmental degradation, reduce surface recombination of holes and electrons, to provide anti-reflective properties to the front. 後述するように、保護層を通してドーパント材料を分配する工程が記載される。 As described later, the step of dispensing a dopant material through the protective layer are described.

本明細書において記載されている動的なモジュール及びセルの加工のために、実時間測定が、半導体材料に沿って異なる物理的位置で性能特性(例えば担体寿命)を推定するために用いることができる。 For processing the dynamic modules and cells described herein, real-time measurements, be used to estimate the performance characteristics (e.g., carrier lifetime) physical different positions along the semiconductor material it can. この測定は、例えば、非破壊光学的技術を使用してなされることができ、この技術は、比較的大きなシートにおける半導体材料の迅速な推定を提供することができる。 This measurement, for example, non-destructive optical techniques can be made using, this technique can provide rapid estimates of the semiconductor material relatively in large sheets. 光学測定は選択した解像度でなされることができ、更なる外挿内挿は直接測定を補足することができる。 The optical measurements can be made on the selected resolution, a further outer 挿内 interpolation can supplement the direct measurement. 次に、測定値は、電流性能を整合することによってセル及びモジュールの効率を改善するためにセルの大きさ及び/又はドーパント配置を選択するのに使用することができる。 Then, measurements may be used to select the size of the cell and / or dopant disposed in order to improve the efficiency of the cells and modules by matching the current performance. これらの測定値を利用し、半導体をカット(切断)するため及び/又は半導体に沿ってドーパントを配置するための効率的な技術を測定値に基づいて実時間で調節可能な手順において行うことができる。 Using these measurements, it is carried out in adjustable steps in real time based on the measured value efficient technique for arranging a cut (cut) to order and / or dopant along the semiconductor of semiconductor it can.

いくつかの実施形態では、複数の太陽電池セルは、半導体材料の大きなシートからカットされる。 In some embodiments, the plurality of solar cells, is cut from a large sheet of semiconductor material. 一般的に、任意の適切なカット方法を用いることができる。 In general, it is possible to use any suitable cutting method. 例えば、機械的切断、流体噴流切削又は放射線によるカットがこの大きなシートをカットするために用いられる。 For example, mechanical cutting, fluid jet cutting or radiation by cutting is used to cut the large sheet. いくつかの実施形態では、例えばレーザーを伴う放射線によるカットは、個々のセルを形成するために鋭い(シャープな)分割をなすのに効果的に使用することができる。 In some embodiments, for example, cutting by radiation with laser sharp to form individual cells (sharp) can be effectively used to form a split. 半導体シートは、カット処理の間、基板上で支持されることができる。 Semiconductor sheet may be supported during the cutting process, on the substrate. 特に、半導体が薄箔である実施形態において、その取扱いにおいてカット部分が損傷を受けずに済むように、半導体シートを支持することが望ましい。 In particular, in embodiments the semiconductor is thin foil, cut portions at its handle to avoid without damage, it is desirable to support the semiconductor sheet.

カットされた部分(セグメント)は、太陽電池モジュール内での配置に関して再配置ができてもできなくてもよい。 Cut portions (segments) may or may not be re-positioned with respect to placement within the solar cell module. すなわち、実施態様によっては、半導体シートは、光起電モジュールもしくはこのモジュールの選択されたセグメントのために半導体構造体を提供するために選択され、次にこの半導体シートはカット加工によって個々のセルに更に分割される。 That is, some embodiments, the semiconductor sheet is selected to provide a semiconductor structure for a selected segment of the photovoltaic modules or module, then the semiconductor sheet into individual cells by cutting It is further divided. 例えばこの半導体シート又は複数の半導体シートは、カットのためにモジュールの透明な前面シートに固定され、これにより透明な前面シート上の半導体材料の位置を変えることなく完全なモジュールに更に加工するために適切に配置されるようにする。 For example, the semiconductor sheet or a plurality of semiconductor sheets is fixed to the transparent front sheet of the module for a cut, for further processing to complete the module without changing thereby the position of the transparent semiconductor material on the front sheet to ensure proper placement. 別の実施形態では、単一のシートからカットされた半導体のセグメントを、複数のモジュールに別々に組み立てることができ、例えば、複数のセグメントの一部を第1のモジュールに組立て、複数のセグメントの別の一部を第2のモジュールに組み立てることができる。 In another embodiment, the semiconductor segments cut from a single sheet can be assembled separately into a plurality of modules, for example, assembling a portion of a plurality of segments in the first module, a plurality of segments can be assembled another part to the second module. 更なる実施形態において、カットされたセグメントは、一又は複数の他の半導体シートからカットされたセグメントと共に単一のモジュールに組み立てられ、また、これらのカットされたセグメントは、複数のモジュールに組み立てるために他の半導体シートからカットされるセグメントと結合することができる。 In a further embodiment, the cut segments are assembled into a single module together with the segments cut from one or more other semiconductor sheet, also, these cut segments, for assembly into a plurality of modules it can be combined with segments cut from the other semiconductor sheets.

一般的に、任意の適切な工程において、ドープ電極を形成するためにドーパントを半導体材料に加えることができる。 Generally, in any suitable process, it can be added a dopant into the semiconductor material to form a doped electrode. 例えば、ドーパント元素を含む液体組成物を、半導体へ組み込むために積層(deposit)することができる。 For example, a liquid composition comprising a dopant element can be stacked (deposit will) for incorporation into a semiconductor. あるいは、シリコン基板に転写するために、ドーピングされた酸化ケイ素粒子からドーパントを得るための方法が記載される。 Alternatively, in order to transfer the silicon substrate, a method for obtaining a dopant from doped silicon oxide particles are described. 更なる実施形態において、ドーピングされたケイ素粒子は、半導体シートにおいてドーピングされたシリコン領域を形成するために用いることができる。 In a further embodiment, the doped silicon particles, may be used to form a silicon region doped in the semiconductor sheet. これらの方法は、薄膜シリコン/ゲルマニウム箔にドーピングするための印刷方法に関連して更に下記に記載される。 These methods are further described below in connection with the printing method for doping the thin silicon / germanium foil.

光起電力電池セルのためのドーパントの積層のために解像度は一般的にミクロン・スケールの解像度であって、よって中程度といえるが、現在の集積回路要素よりも更に小さいスケールではない。 A resolution generally of micron-scale resolution for lamination of dopants for photovoltaic cells, thus be said to moderate, not a scale smaller than the current integrated circuit elements. このように、インクジェット式印刷もしくは他の印刷方法等は、セルに沿って(例えばセルの裏面又は背部に沿って)選択された位置で液体ドーパント組成物生物を積層するために好都合であって、これによって後にそれぞれのn+ドープ領域及びp+ドープ領域を形成するためにドーパント原子が提供される。 Thus, ink jet printing or other printing method, and the like, along a cell (eg, along the back side or back of the cell) at selected locations a convenient to laminate the liquid dopant composition organism, This dopant atoms are provided to form each of the n + doped regions and p + doped regions later by. 従来のインクジェット式のヘッドがこの使用目的に適する一方、特定の用途のために再設計された印刷ヘッドも選択された位置でリザーバから所望の量の液体を運ぶのに同様に用いることができる。 While conventional ink jet head is suitable for this purpose, it can be used similarly to carry a desired amount of liquid from the reservoir by the re-designed print head was also selected position for a particular application. 印刷法に加えて、ドーパントを含むドーパントの層を積層することができ、レーザー又は他の放射線ビームが用いて、選択された位置でドーパントを固定してその位置でドープ電極を形成することができる。 In addition to printing, the dopant can be laminated a layer of dopant including, by using laser or other radiation beam, it is possible to form a doped contact at that position by fixing the dopant at a selected location . この層を形成するためにインクを用いることができる。 Ink can be used to form this layer.

一般的に、インクの形態であるドーパント原子を分配することに適している任意の組成物をインクに組み込むことができる。 Generally, any composition suitable for dispensing the dopant atoms in the form of ink can be incorporated into the ink. ドーパントインクは、所望のドーパント素子を供給する液体組成物として広く認識されている。 Dopant ink is widely recognized as a liquid composition for supplying a desired dopant element. 特に詳細には、比較的高い濃度で分散するナノ・スケール粒子を、ドーパントインクにおいて用いることができる。 And more particularly to nano-scale particles dispersed in relatively high concentrations, it can be used in the dopant ink. ドーパントインクは、所望のドーパントを所望の濃度で送るために、選択された組成物を有する粒子を含むことができる。 Dopant ink, in order to send the desired dopant at the desired concentration, can comprise particles having a selected composition. 例えば、高濃度にドーピングされたシリカ粒子及び/又はケイ素粒子は、シリコンを主成分とする半導体シートにおいて多大な汚染物質を導入することなくドーパントを提供することができる。 For example, silica particles and / or silicon particles doped with a high concentration is capable of providing a dopant without introducing significant contaminants in the semiconductor sheet mainly composed of silicon. 他の実施態様において、ドーパントインクは非粒状ドーパント組成物を含むことできる。 In another embodiment, the dopant ink can be comprise a non-particulate dopant composition.

インクジェット式の方法は、ドープ電極領域の加工に多大な柔軟性を与える。 The method of ink-jet gives great flexibility in processing of the doped electrode region. 具体的には、ドーピング方法は個々の半導体シートのために直接的な方法で動的に調整することができる。 Specifically, the doping method can be dynamically adjusted in a straightforward manner for each semiconductor sheets. このように、個々の半導体シートのための測定値に基づいて、ドープ領域の位置を選択することができる。 Thus, based on the measured values ​​for the individual semiconductor sheets, can be selected position of the doped region. 上記のように、個々のセルの大きさは、半導体シートの表面全体に亘る半導体特性に基づいて選択することができる。 As described above, the size of the individual cells can be selected based on semiconductor characteristics over the entire surface of the semiconductor sheet. セルの大きさが半導体測定値に基づいて選択される場合、このセルの選択された大きさに基づいて、ドープ領域は個々のセルの大きさ及び形状の範囲内に適合するように選択されることができる。 If the size of the cell is selected based on semiconductor measurements, based on the selected size of the cell, the doped region is selected to fit within the size and shape of the individual cells be able to. 更に、セルの大きさが動的に選択されない場合であっても(すなわち、セルが互いに同じ大きさに形成されても)、ドーパントの配置位置は半導体の測定に基づいて選択することができる。 Furthermore, even if the size of the cell is not selected dynamically (i.e., be formed into cells from each other the same size), positions of the dopant can be selected based on measurements of the semiconductor. 同様に、ドーパント配置位置ならびに、個々のドープ電極の大きさ及び/又はドーパントレベルは、半導体特性に関する測定値に基づいて、必要に応じて選択することもできる。 Likewise, the dopant placement position and the size and / or dopant level of individual doped electrode, based on measurements on semiconductor properties, may be selected as required. 本明細書において記載されている積層方法を用いて、ドーパントインク又は他のドーパント剤は、迅速かつ効率的な処理のために実時間で選択された位置で印刷又は積層される。 Using the lamination method as described herein, dopant ink or other dopants agent is printed or laminated in positions selected in real time for quick and efficient processing.

一般的に、インクは粒子を分散するために適当な液体を含むことができる。 In general, the ink may contain a suitable liquid to disperse the particles. 一般的に、金属酸化物及びメタロイド酸化物粒子を分散させるための適当な液体は、水、アルコール類、他の有機溶剤ならびにこれらの混合物を含むことができる。 Generally, suitable liquid for dispersing the metal oxide and metalloid oxide particles, water, can include alcohols, other organic solvents and mixtures thereof. ケイ素粒子を分散させる他の液体は下記に記載される。 Other liquids for dispersing the silicon particles are described below. この分散は、低濃度から約50重量パーセント以上の濃度を有することができる。 The dispersion can have a concentration of at least about 50 weight percent low density. 十分に分散された粒子は、適度に小さい二次粒子の大きさを有しており、この粒子が分散においてあまり凝集されないことを示す。 Well dispersed particles have a size of reasonably small secondary particles, indicating that the particles are not significantly agglomerated in the dispersion.

適切な実施形態において、インクを形成するためのドーピングされる粒子は、任意の適切な方法(例えば炎熱分解、溶液による方法等)によって合成することができる。 In suitable embodiments, the particles are doped for forming the ink can be synthesized by any suitable method (e.g. torrid degradation, the method according to the solution and the like). しかしながら、例えば、高濃度にドーピングされた粒子は、例えばレーザー熱分解を使用して、望ましい特性を備えて生成されるのであって、これは選択可能なドーパントを備える極めて均一なサブミクロン粒子の合成のための好都合かつ汎用的な方法である。 However, for example, doped particles in high concentration, for example using a laser pyrolysis, a of being produced with the desired characteristics, which is the synthesis of highly uniform submicron particles with a selectable dopant it is a convenient and versatile method for the. 特に、反応原系ストリームの組成物及び加工条件を適切に選択することによって、所望の金属/メタロイド組成物ストイキオメトリを任意に組み込んだサブミクロン粒子を形成することができる。 In particular, by appropriately selecting the composition and processing conditions of the reactants stream, it is possible to form submicron particles incorporating any desired metal / metalloid composition stoichiometry. ドーピングされた粒子の範囲が適切なものであることが重要であるが、ドーピングされたサブミクロン粒子、又は平均一次粒径が約500ナノメートルのナノミクロン粒子が、好適な分散をなすために望ましい。 Although the scope of the doped particles it is important that appropriate, doped submicron particles, or an average primary particle size of about 500 nm nano-micron particles are desirable in order to form a suitable dispersion . いくつかの実施形態では、ドーピングされた粒子は、Si、Ge、SiO2、GeO2、もしくはこれらの組み合わせ、これらの合金又はこれらの混合物を含む。 In some embodiments, the doped particles comprise Si, Ge, SiO2, GeO2, or combinations thereof, and alloys or mixtures thereof. ドーピングされた粒子は、粒子分散を安定させるために、関連する組成物で表面修飾されてもよい。 Doped particles, to stabilize the particle dispersion may be surface modified with related compositions. 一般的に、半導体基板上の選択されたドーパント箇所においてドーパントを配置するために、加工方法を任意に適切に組み合わせて用いることができる。 Generally, in order to place the dopant in the selected dopant locations on the semiconductor substrate may be used any suitable combination of processing methods.

最終的なセル構造体は、透明な表面シート、半導体シート、コレクタ及びドープ領域に加えて、他の層を含むことができる。 The final cell structure is a transparent surface sheet, a semiconductor sheet, in addition to the collector and the doped region may include other layers. この付加的な層には、例えば、接着剤層、誘電層、反射防止層、保護層などが含まれる。 The additional layer, for example, an adhesive layer, a dielectric layer, an antireflection layer, and the like protective layer. 一般的な方法は、ドーパント及び接触(電極)構造体の一般的な配置に関して以下で更に記載される。 General methods are described further below with respect to the general arrangement of the dopant and the contact (electrode) structure. しかしながら、より詳細な説明は、シリコン箔半導体に関する特定の実施形態のために提供されるものであって、そこではドーパントが裏面に沿って積層され、これに対応して全ての電極がセルの裏面に沿って配置される。 However, a more detailed description, there is provided for the particular embodiment relating to silicon foil semiconductor, wherein the dopant is laminated along the back side, the back side of all the electrode cells Correspondingly It is disposed along the.

いくつかの実施形態では、裏面電極太陽電池セルの形成のために、半導体層においてドープ電極を供給する前に半導体の裏面上に保護誘電層を積層することにより効果的な加工がなされる。 In some embodiments, for the formation of the back electrode solar cell, the effective processing is carried out by laminating a protective dielectric layer on a semiconductor on the backside before supplying doped electrode in the semiconductor layer. その後、保護層の一部は、ドーパントとの接続を可能にするために半導体表面を露出させるために、除去することができる。 Thereafter, a portion of the protective layer to expose the semiconductor surface to allow a connection with the dopant can be removed. 開口部/孔は、例えばレーザー等を用いて保護層を貫通するように設けることができるが、機械式ドリル又はエッチングといった他の方法もこれに替わることができるか又は付加的な方法となり得る。 Opening / hole, can be provided so as to penetrate the protective layer, for example using a laser or the like, may be or additional methods can replace also other methods such as mechanical drilling or etching. レーザードリル又は他の方法は、半導体の表面を著しく損傷することなく半導体の表面を露出させるために制御されることができる。 Laser drilling or other methods can be controlled to expose the semiconductor surface without significantly damaging the surface of the semiconductor. 孔の大きさ、孔の数及び/又は孔の配置(位置)は、ドーピング及びセルの所望の性能を生み出すように選択されることができる。 The size of the holes, the arrangement of the number and / or holes in the hole (position) can be selected to produce the desired performance of doping and cells.

一般的に、個々のセル全体に反極性の複数のドーパント箇所がある。 Generally, there are more dopants locations opposite polarity across the individual cells. 個々のセルの大きさを動的に選択する場合、それぞれのセルの大きさはドープ電極の数及び配置位置に直接影響する。 If dynamically selecting the size of the individual cells, the size of each cell directly affects the number and position of the doped electrodes. 更に、ドープ領域の配置位置は、それぞれのセル全体の半導体特性の測定値に基づくことができ、これにより、n+形ドープ電極及びp+ドープ電極に関する性能のバランスが保たれ、セルの電流出力をドープ電極の純粋に幾何学的な配置によって改善することを可能にする。 Further, the arrangement position of the doped region can be based on measurements of each cell entire semiconductor characteristics, thereby, the balance of the performance for the n + type doped electrode and p + doped contact is maintained, doped with current output of the cell It makes it possible to improve the purely geometrical arrangement of the electrodes. 適切な方法がコレクタを形成するために利用できるのであれば、高効率に電流を得るためにドーパント配置位置を選択することができる。 If the suitable method can be utilized to form the collector, it is possible to select the dopant placement position in order to obtain a current with high efficiency. このように、ドープ電極の配置位置は、コレクタの配置のための選択された方法に基づいてなされるコレクタの適切な配置にも関わる。 Thus, positions of the doped electrode is also involved in the proper placement of the collector to be made based on the method selected for placement of the collector. 加工工程の調整に関して、保護層を貫通する孔の配置位置は、半導体表面に沿ったドープ領域の配置の選択されたパターンに基づいてもよい。 Regard adjustment processing step, positions of holes through the protective layer may be based on the selected pattern of the arrangement of the doped region along the semiconductor surface.

いくつかの実施形態では、パターン化された積層構造体が、所望のコレクタ構成を形成するために用いられる。 In some embodiments, layered structure that is patterned is used to form a desired collector configuration. リソグラフィやフォトリソグラフィ等の使用は、積層したコレクタ構造体を形成するのに適合する。 The use of such lithography or photolithography is adapted to form the collector structure formed by laminating. しかしながら、印刷による方法もコレクタを形成するために用いてもよく、これは、効率的かつ迅速な加工方法に適合し、ドーパント箇所の動的な選択にも適合する。 However, the method according to the printing may be also be used to form the collector, which is adapted to the efficient and rapid processing methods also suitable for dynamic selection of dopant locations. 一般的に、ドープ領域を多数使用することが望ましく、それは、pドープ領域及びnドープ領域の隣接するドープ領域までの距離をより短くできるためである。 In general, it is desirable to use a large number of doped regions, it is to a distance to an adjacent doped region of the p-doped region and the n-doped regions can be further shortened. 隣接するドープ領域が互いから近くにある場合、光電流をより効果的に集めることができる。 If the adjacent doped regions are close from each other, it is possible to collect the photoelectric current more effectively.

ドーパントインクが半導体表面に沿った選択位置に積層された後、ドーパントはドープ電極を形成するために更に処理することができる。 After the dopant ink is laminated to a selected position along the semiconductor surface, the dopant can be further processed to form doped electrode. ドーパント組成物及びドーピングされた酸化ケイ素粒子において、一般的にこれらのドーパントは積層された箇所で半導体材料の層の中にドライブされ(例えばドーパントを起動するためにオーブンで基板を加熱することによって)、半導体材料内に移動される。 Dopant composition and the doped silicon oxide particles, generally these dopants (by heating the substrate in an oven in order to start, for example, dopant) drive is in the layer of semiconductor material at a place where it has been laminated It is moved into the semiconductor material. ドーパント原子の拡散は、時間及び拡散条件に依る。 Diffusion of dopant atoms depends on the time and the diffusion conditions. 一般的に、オーブンによる方法は、比較的遅く、半導体内で所望のドーパントレベルを得るために半導体材料内に比較的深くトーパントをドライブする傾向がある。 In general, the method according to the oven, it is relatively slow, tend to drive the relatively deep Topanto in a semiconductor material in order to obtain the desired dopant level in the semiconductor.

あるいは、もしくは更なる方法として、強度の光源を用いて半導体内にドーパントをドライブすることができる。 Alternatively, or as a further method, it is possible to drive the dopant into the semiconductor by using the intensity of the light source. 例えば、レーザー光線が、表面上に律動的に送られ、表面に沿って非常に薄い層を溶かして、浅いドープ領域を形成するが、深いドープ領域もいくつかの実施形態において使用することができる。 For example, laser beam, is sent to the pulsed onto the surface, by dissolving very thin layer along the surface, it forms a shallow doped region may be used in the deep doped region of some embodiments. 特に詳細には、レーザーは、表面でドーパントを処理するために比較的大きな領域上に強力パルスを与えることができる。 And more particularly to a laser can provide a strong pulse in a relatively large area on to process the dopant at the surface. 一般的に、適切なレーザーは、赤外線から紫外線に亘る波長を備える光を発することができる。 In general, suitable lasers can emit light with a wavelength over the ultraviolet infrared. レーザーのパルシング(pulsing)は、表面にドーパントドライブの所望のレベルを達成するために繰り返すことができる。 Laser pulsing (pulsing) can be repeated to achieve the desired level of dopant drive surface. ドーパント原子を提供するために酸化ケイ素粒子が用いられる場合、このドーパントが半導体内に打ち込まれた後、ドーパントインクからの粒子の残りを適当なエッチング工程によって表面から除去することができる。 If silicon oxide particles are used to provide the dopant atoms, after which the dopant is driven into the semiconductor, it can be removed from the surface of the remaining particles from the dopant ink by a suitable etching process. いくつかの実施形態では、これは保護層を除去することなく行われる。 In some embodiments, this is done without removing the protective layer.

ドーパント原子をドープ領域に分配するためにケイ素粒子を用いる実施形態において、このケイ素粒子は、ドープ領域を直接形成する箇所で溶解することができる。 In embodiments using a silicon particles in order to distribute the dopant atoms in the doped region, the silicon particles can be dissolved at the point of forming a doped region directly. この溶解工程の間、いくらかのドーパントは下にあるシリコンシート内に拡散することができ、またいくらかのドーパントはこれに拡散することができない。 During this dissolution process, some of the dopant can diffuse into the silicon sheet below, also can not be some of the dopant diffusing thereto. このように、結果として生じるドープ電極領域は、半導体シート上及び/又は半導体シートの表面の中に、薄い島状の形態(アイランド)となることができる。 Thus, doped electrode region The resulting in a semiconductor sheet on and / or semiconductor sheets surface can be a thin island-like form (islands). いずれの場合にも、光電流を効果的に集めることができ、なぜなら、半導体シート上に形成された薄いドープ電極は、半導体シート中に形成された電極と同様に動作することができるからである。 In either case, it is possible to collect the photocurrent effectively, because, the thin doped electrode formed on a semiconductor sheet, because it is possible to operate similarly to the electrode formed in the semiconductor sheet .

一旦p+ドープ領域及びn+ドープ領域が適当なドーピングで形成されると、同様の極性のドープ領域はそれぞれのコレクタに接続される。 Once the p + doped regions and n + doped regions are formed by appropriate doping, similar polarity doped region of the is connected to the respective collectors. 適切な実施形態において、保護層を貫通する孔は、ドープ領域に電気接続を形成するために用いられる。 In suitable embodiments, holes through the protective layer is used to form an electrical connection to the doped regions. 様々な方法が、コレクタ材料を積層させるために用いられることができる。 Various methods can be used to laminate the collector material. 例えば、コレクタは、適当な位置で積層される(例えばインクジェット式又はスクリーン印刷で)銀インクを用いて形成されることができる。 For example, the collector may be formed using the the (e.g. by ink jet or screen printing) silver ink laminated in place. 適当な商業的に入手可能な銀インクは、例えば、高伝導性の銀インクであるDowCorning(商標登録)ブランド及び、メテック、エルバーソン、PAの伝導性の銀インク2512を含む。 Suitable commercially available silver ink, for example, highly conductive silver ink a is DowCorning (trademark) brand and, Metech, Elverson, a silver ink 2512 conductive PA. あるいはもしくは加えて、物理蒸着法等が、コレクタ材料を積層させるために用いることができる。 Alternatively or in addition, physical vapor deposition or the like, can be used to laminate the collector material. コレクタ材料の積層の後、この構造体は、適当であればこのコレクタを架橋し、溶解し及び/又は焼きなますために加熱されてもよい。 After lamination of the collector material, the structure, where appropriate with crosslinking the collector may be heated to dissolve and / or baked trout. いくつかの実施形態では、シード層はコレクタのために積層することができ、コレクタの形成を完全なものにするために電気化学析出が用いられる。 In some embodiments, the seed layer may be laminated to the collector, the electrochemical deposition is used for completeness of formation of the collector.

一般的に、コレクタは、隣接するセルを直列に結合させるために連結される。 In general, the collector is connected to couple the adjacent cells in series. この目的を達成するために、コレクタ材料は、電抵抗性のブリッジ等の上で複数のセルを連結するために延びる形態に積層することができ、また、付加的な配線等を、隣接するセルのコレクタを連結するために用いることができる。 To this end, the collector material can be laminated to form extending for connecting a plurality of cells on the bridge or the like of the electric resistance, also, additional wiring, etc., adjacent cells it can be used to couple the collector. 接着剤及び/又は支持材が、裏面を保護し、かつ扱いを容易にするためにセルの裏面上に配置することができる。 Adhesive and / or the support material, it is possible to protect the rear surface, and is disposed on the back surface of the cell in order to facilitate handling. 具体的には、支持体(例えばポリマーシート)は、モジュールの裏面全体及び/又は側部全体上に配置することができる。 Specifically, the support (e.g., polymer sheet) can be disposed on the entire the entire back surface of the module and / or the side. セルモジュールは、支持材等の配置の前又は後に適当なフレーム内に配置することができる。 Cell module can be placed in an appropriate frame before or after the placement of such support. 陽極及び陰極のための導線がモジュール完成後、外部回路への接続のために利用可能であるが、配送及び/又は保管のために導線は覆われるか又は保護される。 After lead for the anode and cathode modules completed, but is available for connection to an external circuit, lead for delivery and / or storage is or protective covers.

本明細書において記載されている裏面半導体ドープ領域構造体は、改良された加工方法によく適しており、更に、セル構造体を形成するために用いることができる薄い半導体基板上に配置するためにもよく適している。 Backside semiconductor doped regions structures described herein is well suited to an improved processing method, further, in order to place on a thin semiconductor substrate that can be used to form the cell structure It is also well suited. 一般的に、薄い半導体層は処理中は基板上に支持されている。 Generally, the thin semiconductor layer is being processed is supported on a substrate. 裏面のドープ領域に対するこの加工方法は、薄い半導体材料の移動の必要を減らし、加工工程を減らすと共に、この薄い半導体構造体の損傷の可能性を減らす。 The processing method for the back surface of the doped region is to reduce the need for movement of the thin semiconductor material, while reducing the processing steps, reduce the possibility of damage of the thin semiconductor structure.

実時間での太陽電池セル及びこれに対応するモジュールを動的に加工する能力によって、所与の量の材料を用いるモジュール性能を改良し、発電ユニットあたりの平均コストを改善すなわち減少させる。 The ability to dynamically processed solar cells and modules corresponding thereto in real time, to improve the module performance using a given amount of material, improved i.e. reduce the average cost per power generation unit. それに対応して、モジュールの均一性も改善することができ、なぜなら、モジュールが平均的な半導体シートの仕様により近く作動するように半導体シート内の差異がセル加工において考慮されるためである。 Correspondingly, the uniformity of the module can also be improved, This is because the difference in the semiconductor sheet is considered in the cell processed such module is operated closer to the average semiconductor sheet specifications. よって、加工の一工程を減らすことができる。 Therefore, it is possible to reduce a step in the process. 一般的に、適切なドーピング方法は、ドーパント配置のための好都合な実時間プログラミングを行い、これにより半導体測定値に基づくセルの大きさの調整によってモジュール性能が更に改善され、可能性としては個々のセルの性能も改善することができる。 In general, suitable doping method performs convenient real time programming for the dopant placement, thereby improves module performance further by adjusting the size of the cells based on semiconductor measurements, as the possibility of individual the performance of the cell can also be improved. いくつかの実施形態においては、好都合な加工方法は、比較的早い段階でセルと透明な前面シートを結合させる工程を含み、その後更なる工程がセルの裏面に沿って行われる。 In some embodiments, advantageous processing method includes the step of binding the cell and the transparent front sheet at a relatively early stage, it followed further step is carried out along the rear surface of the cell.

モジュール及びセル構造体 Module and cell structure
一般的に、光起電モジュールは、透明な前面シートと、保護支持体層と、これらの透明な前面シートと保護支持体層との間の太陽電池セルと、を有する。 Generally, the photovoltaic module has a front sheet transparent, a protective backing layer, and a solar cell between the transparent front sheet and the protective backing layer. 一般的に、太陽電池モジュール内で複数の太陽電池セルが直列に連結されている。 Generally, a plurality of solar cells are connected in series in the solar cell module. 光起電力電池セルの半導体構造はシリコン箔であり得るが、本明細書に記載の加工方法は他の半導体材料及び他の形式にも適用可能である。 The semiconductor structure of photovoltaic cell can be a silicon foil, but the processing methods described herein are also applicable to other semiconductor materials and other forms. 各セルは、セルの二つの極性を有するコレクタのための電極を形成するための複数のドープ領域を一般的に有する。 Each cell has a plurality of doped regions for forming the electrodes for the collector with the two polarities of the cells generally. 一般的に、太陽電池セルは裏面電極であってもよいが、他の電極構造も他の実施形態において採用可能である。 In general, the solar cell may be a back electrode, the other electrode structure can be adopted in another embodiment. 本明細書に記載される構造体からは高いセル性能が期待される。 High cell performance from the structure described herein is expected.

光起電モジュールの概略図は図1に示されている。 Schematic view of a photovoltaic module is illustrated in Figure 1. 光起電モジュール100は、透明な前面シート102と、保護支持体層104と、保護シール106と、複数の光起電力電池セル108と、端末110、112とを含むことができる。 Photovoltaic module 100 includes a transparent front sheet 102, a protective backing layer 104, a protective seal 106, a plurality of photovoltaic cell 108 can include a terminal 110, 112. 断面図は図2に示されている。 Sectional view is shown in FIG. この透明な前面シート102は、適当な日光波長を透過し、かつ湿気といった外環境からの攻撃に対して適切なバリアを提供するために、シリカガラスのシートや他の適当な物質であってもよい。 The transparent front sheet 102 is transmitted through the appropriate sunlight wavelengths, and to provide a suitable barrier to attack from the outside environment such as moisture, even of silica glass sheet or other suitable material good. モジュール構成要素のための適当な材料は、以下により詳細に記載される。 Suitable materials for the module components are described in more detail below. 支持体層104は、適当なコストでモジュールの保護を与え、適切な取扱いができる任意の適当な材料でよい。 Support layer 104 provides protection of the module in a suitable cost, may be any suitable material capable of proper handling. 支持体層104は透明である必要はなく、いくつかの実施形態では反射性であってもよく、半導体によって伝導された光をこの半導体層を介して反射し、反射光の一部が吸収されるようにしてもよい。 Support layer 104 need not be transparent, some embodiments may be reflective, the light conducted by the semiconductor reflected through the semiconductor layer, a portion of the reflected light is absorbed it may be so that. 保護シール106は、保護シート102と保護支持体層104との間のシールを形成することができる。 Protective seal 106 may form a seal between the protective sheet 102 and the protective support layer 104. いくつかの実施形態では、単一の材料(例えばヒートシール可能なポリマー薄膜)が、支持体層104及びシール106を単一構造として形成するために用いることができる。 In some embodiments, a single material (e.g., heat sealable polymer film) may be used to form the support layer 104 and the seal 106 as a unitary structure.

太陽光線が光起電力電池セルの半導体材料に届くように、太陽電池セル108が透明な前面シート102の前面に配置される。 Sunlight to reach the semiconductor material of the photovoltaic cell, solar cell 108 is disposed in front of the transparent front sheet 102. 太陽電池セルは、コレクタ120、伝導性の導線等を使用して電気的に直列に接続される。 Solar cells, collectors 120 are electrically connected in series by using conductive wires or the like. 直列に配置されたセルのうち端部のセル(端部セル)は、モジュールを外部回路に接続するための端末110、112にそれぞれ接続することができる。 Ends of the cells of the cells arranged in series (end cells) can be connected to the terminals 110 and 112 for connecting the module to an external circuit. いくつかの実施形態では、いくつかの太陽電池セルは、電流を増加させて電圧の増加を相殺するために並列に接続することができ、及び/又は、光起電力電池セルに直列接続された複数組は、セルの各列が適切な量の電圧を発生させる場合に、大きなモジュールに連結される別の端末に接続することができる。 In some embodiments, some photovoltaic cells, the current can be connected in parallel in order to offset the increase of the voltage is increased, and / or, connected in series photovoltaic cell a plurality of sets may be the case where each column of cells to generate the appropriate amount of voltage is connected to another device that is connected to a large module. 更に、各光起電力電池セルの平均的な大きさは、所望のモジュール特性をなすように調整することができる。 Further, the average size of each photovoltaic cell can be adjusted so as to form the desired module characteristics. 例えば、直列に接続されたより大きなセルをより少なく備えるモジュールの形成は、同じモジュールの実装面積において、より多くのより小さいセルに比してより低い電圧で比較的より大きな量の電流を発生させる。 For example, the formation of the module with fewer larger cells than are connected in series, the same in the mounting area of ​​the module, to generate a relatively more large amount of current at a lower voltage than the more smaller cells. 一連のセルからの電圧は、個々の直列接続したセルの個々の電圧を足すことで決定される。 Voltage from a series of cells is determined by adding the individual voltages of the individual series-connected cells.

一般的に、特定の目的の用途によって、モジュールの大きさの選択に影響する。 Generally, depending on the particular intended application, it influences the choice of the size of the module. 例えば、可能性のある用途は、住宅用のソーラパネルのための小さな個々の外部光から、商業・工業規模の発電施設・設備のためのパネルに亘る。 For example, applications of potential, from small individual of external light for solar panels for residential, over the panel for commercial and industrial-scale power generation facilities and equipment. 適切なモジュールの大きさは、例えば、4平方センチメートル(cm )以下のものから数平方メートル以上のものまで可能である。 The size of the appropriate module, for example, can be up to 4 square centimeters (cm 2) more than a few square meters or less. 一旦モジュールのための全体の大きさが選択されると、個々のセルの平均的な大きさは電流対電圧のバランスをとるように選択することができ、更には加工方法及び材料も検討して選択される。 Once the overall size for the module is selected, the average size of individual cells can be selected to balance the current versus voltage, further processing methods and materials be considered It is selected. 本明細書における加工方法は、これらの選択された実施形態(対応する適当な機器設計を備える)のいずれにも適する。 Machining methods herein, also suitable for any of these selected embodiments (with corresponding appropriate equipment design). いくつかの実施形態では、このモジュールは少なくとも10個の電池を含み、更なる実施形態では少なくとも20個の電池を含み、更に他の実施形態では約24個の電池から約200個の電池を含む。 In some embodiments, the module comprises at least ten cells, wherein at least 20 cells in a further embodiment, in yet another embodiment comprises from about 24 cells to about 200 cells . 当業者は、電池の数に関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art will recognize that predict additional ranges within the ranges expressly above with respect to the number of cells are included within the scope of the disclosure herein.

光起電モジュール130の実施形態の底面図は、支持体層を除去した状態で図3に示されている。 Bottom view of an embodiment of a photovoltaic module 130 is shown in FIG. 3 in a state of removing the support layer. この実施形態において、異なる面積を有する複数の光起電力電池セル132が、透明な前面シート134に載置されている。 In this embodiment, a plurality of photovoltaic cells 132 having different areas, are placed on a transparent front sheet 134. いくつかの実施形態では、モジュールの全セルの集合体が単一の大きな半導体シートからカットされるか、又は、このモジュールのうち一組のセルが単一の半導体シートからカットされる。 In some embodiments, or a collection of all the cells of the module are cut from a single large semiconductor sheet, or a set of cells of the module is cut from a single semiconductor sheet. 動的なセルカット及びドーピング方法によって、電流発生のためによりよく適合された面積を有するセルの効率的な選択が可能となる。 The dynamic cell cuts and doping method enables efficient selection of cells with well-adapted area by for current generation. 図3に示すように、複数のセルがほぼ同じ幅でカットされる一方、個々のセルの長さは、それぞれのセルの電流発生を選択された値に調整するために選択される。 As shown in FIG. 3, while the plurality of cells is cut at approximately the same width, the length of the individual cells are selected in order to adjust the value to the selected current generation of each cell.

図4及び図5を参照すると、一個の光起電力電池セルの実施形態が示されている。 Referring to FIGS. 4 and 5, an embodiment of one of the photovoltaic cell is shown. いくつかの実施形態では、光起電力電池セル150は、半導体層152、前面保護層154、裏面保護層156、負の電極もしくはコレクタ160、及び正の電極もしくはエミッタ162を含むことができる。 In some embodiments, the photovoltaic cell 150 may include the semiconductor layer 152, front passivation layer 154, the back surface protective layer 156, the negative electrode or the collector 160, and the positive electrode or the emitter 162. 図5の断面図に示すように、コレクタ160は一般的にn+ドープ領域164と電気的に接触している。 As shown in the sectional view of FIG. 5, the collector 160 is generally electrical contact with n + doped region 164. 図5に示すように、エミッタ162は一般的にp+ドープ領域166と電気的に接触している。 As shown in FIG. 5, the emitter 162 is generally contact with the p + doped region 166 electrically. ドープ領域164、166は、保護層156の孔168の下に配置されることができ、孔168はドープ領域164、166と電気接続をなすためにコレクタ材料で充填することができる。 Doped regions 164, 166 may be disposed under the hole 168 of the protective layer 156, the hole 168 may be filled with the collector material in order to make electrical connection with the doped regions 164, 166.

図6に示された底面図は、コレクタ材料を除去した状態の太陽電池セルを示している。 Bottom view shown in Figure 6 shows a solar cell in a state of removal of the collector material. 一般的に、ドープ領域と、保護層を貫通する孔もしくは開口部とは、当該セルの異なる極を分離する任意の適切な形状を有する。 Generally, a doped region, the hole or opening through the protective layer, have any suitable shape to separate the different poles of the cell. 例えば、保護層を貫通する孔/開口部は、一般的に円筒状、溝形状又は他の所望の形状であってよい。 For example, the hole / opening through the protective layer is generally cylindrical, and may be a groove shape or other desired shape. 略円筒状の孔は、本明細書記載の方法を使用して好都合に形成することができる。 Substantially cylindrical holes may be conveniently formed using the methods described herein. 例えば、レーザー穿孔によって孔を形成することができる。 For example, holes can be formed by laser drilling. 同様に、溝状に成形される開口部は、パルスの間にレーザー光線を適切に移動することによって形成することができる。 Similarly, openings are formed in a groove shape can be formed by appropriately moving the laser beam during the pulse. より大量の保護材料が除去される場合、対応するドープ領域の大きさは増加する。 If larger amounts of protective material is removed, the size of the corresponding doped regions is increased. このように、より多くの保護材料が除去される場合、電極抵抗は減少するが、ホールと電子の表面再結合が増加するため、これらの効果間のバランスが電池設計に影響し得る。 In this way, when the more protection material removal, the electrode resistance is reduced, since the surface recombination of holes and electrons is increased, the balance between these effects can influence the cell design.

一般的に、孔は約5ミクロン〜約100ミクロンの範囲の平均直径(異なる孔及び非円形形状の孔の平均)を有しており、更なる実施例においては、約10ミクロン〜約30ミクロンである。 Typically, the holes have an average diameter ranging from about 5 microns to about 100 microns (average of different pore and non-circular shape of the hole), in a further embodiment, from about 10 microns to about 30 microns it is. 孔の間隔は約50ミクロン〜約500ミクロンであって、更なる実施形態では約80ミクロン〜約240ミクロンである。 Spacing of the holes is from about 50 microns to about 500 microns, in further embodiments from about 80 microns to about 240 microns. 当業者は、孔寸法に関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art to predict additional ranges within the range that is specified in the terms of pore size, will recognize that within the scope of the disclosure herein.

層156を貫通する孔168内のn+ドープ領域164及びp+ドープ領域166は交互の列となっていることが図から分かる。 n + doped regions 164 and p + doped region 166 in the bore 168 through the layer 156 can be seen from FIG. that has become alternating rows. 図を簡略化するために、2本の列だけが符号164、166で示されるが、これらの電極がどのように図4のコレクタの帯状部と適合するかは明らかであって、n+ドープ領域が負のコレクタ160と電気的に接触しており、p+ドープ領域が正のコレクタ162と電気的に接触している。 To simplify the illustration, only two columns but is shown at 164, 166, or is a clear these electrodes how to fit a strip portion of the collector of FIG. 4, n + doped region There negative in electrical contact with the collector 160, p + doped region is positive collector 162 in electrical contact. 同様に、2つの例示的な孔のみが図において符号を付されており、各ドープ領域は各孔と結合している。 Similarly, only two exemplary holes are denoted with reference numerals in FIG., Each of the doped region is associated with each hole. 孔は図4の長方形格子(グリッド)にて示されているが、孔の配置は、表面全体に亘る半導体特性測定値に基づいてなされ、孔の配置位置は、個々の構造体が適切なコレクタを形成するように動的に決定される。 While holes are shown in a rectangular grid of FIG. 4 (grid), the arrangement of holes has been made based on semiconductor characteristics measurements over the entire surface, the arrangement position of the holes is suitable collector individual structures It is dynamically determined so as to form a.

太陽電池セルの別の実施形態が図7及び8に示されている。 Another embodiment of a solar cell is shown in Figures 7 and 8. この実施形態において、光起電力電池セル178は図8に示されるようにチェッカー盤状に配置されたn+ドープ領域180及びp+ドープ領域182を有する。 In this embodiment, photovoltaic cell 178 includes a n + doped regions 180 and p + doped regions 182 arranged in checkerboard as shown in FIG. 負の電極184及び正の電極186は、図7に示すように屈曲したストライプで互いに対応するように整列配置される。 Negative electrode 184 and positive electrode 186 is aligned to correspond to each other at the bent stripes as shown in FIG. そして、負の電極184は、n+ドープ領域180と電気的に接触しており、正の電極186はp+ドープ領域182と電気的に接触している。 Then, the negative electrode 184, n + doped regions 180 and are in electrical contact, the positive electrode 186 is electrically in contact with p + doped region 182. 図6及び図8は幾何学的に配列された電極を表しているが、後述するように、電極配置の動的選択には非対称な電極配置も含まれる。 Although FIGS. 6 and 8 represent geometrically arranged electrodes, as described below, the dynamic selection of the electrode arrangement also includes asymmetrical electrode arrangement.

図7の構造体は、この構造体において共通する高さで積層された、二極のためのコレクタ材料を有する。 Structure of FIG. 7, are stacked at a height that is common in the structure, having a collector material for bipolar. 裏面電極光起電力電池セルのための、反極性電極を分離する絶縁層を備える2層のコレクタ構造体は開示されている。 For the back electrode photovoltaic cell, the collector structure of two layers with an insulating layer separating the opposite polarity electrode is disclosed. 米国特許第4,927,770号(「Method of Fabricating Back Surface Point Contact Solar Cells」(スワンソン))及び米国特許第6,423,568号(「Method of Fabricating a Silicon Solar Cell」(ヴェルリンデン他))を参照されたい(これらは本明細書に組み込んだものとする)。 US Pat. No. 4,927,770 ( "Method of Fabricating Back Surface Point Contact Solar Cells" (Swanson)) and US Patent No. 6,423,568 ( "Method of Fabricating a Silicon Solar Cell" (Vel Linden, etc.) ) see (these shall be incorporated herein). 本明細書において記載された構造体に二層のコレクタ構造体を組み込むこともできるが、二層の積層構造体をなすために更なる加工工程を加える必要がある。 The structures described herein can also be incorporated into the collector structure of two layers, but it is necessary to add a further processing step to form a laminated structure of two layers.

金属フィンガーの構成に関わらず、金属フィンガー及びこれに対応する金属面は、対極が接触することなく実用上可能な限り多くの面積を覆うように設計され、なぜなら金属は裏面光反射体としても機能するからである。 Regardless configuration of the metal fingers, metal surface corresponding to the metal fingers and which, counter electrode is designed to cover a large area as far as practically possible without contact, since the metal function also as the back light reflector This is because the. よって、フィンガーの幅はフィンガーピッチ(すなわちフィンガーの中心と中心の間の間隔)の少なくとも約40パーセントであって、更なる実施形態においては約60〜約85パーセントのフィンガーピッチである。 Therefore, the width of the fingers is at least about 40 percent of the finger pitch (or spacing between centers of fingers), in a further embodiment is a finger pitch of about 60 to about 85 percent. 当業者業者は、フィンガーピッチに関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識されるであろう。 Those skilled artisan to predict additional ranges within the ranges expressly above with respect to the finger pitch, it will be recognized to be included within the scope of the disclosure herein.

上記の記載は、裏面電極を備える薄膜半導体太陽電池セルに関する。 The above description relates to a thin film semiconductor solar cell comprising a back electrode. しかしながら、本明細書におけるいくつかの加工工程(例えば動的なセル加工工程)は、他のセル構造体にも適用することができる。 However, some processing steps (e.g., dynamic cell processing step) herein may be applied to other cell structures. 例えば、前面電極と裏面電極の組合せからなる薄膜太陽電池セルは、米国特許第6,455,347号(「Method of Fabricating Thin−Film Photovoltaic Module」(ヒライシ他))に更に記載されており、本明細書に組み込まれたものとする。 For example, thin-film solar cell comprising a combination of the front electrode and the back electrode are further described in U.S. Patent No. 6,455,347 ( "Method of Fabricating Thin-Film Photovoltaic Module" (Hiraishi other)), the and which is incorporated herein by reference. 前面電極及び裏面電極を有する別の代表的な光起電力モジュール構造は、米国特許第5,956,572号(「Method of Fabricating Integrated Thin Film Solar Cells」(キドグチ他))に記載されており、本明細書に組み込まれたものとする。 Another typical photovoltaic module structure having a front electrode and the back electrode is described in U.S. Patent No. 5,956,572 ( "Method of Fabricating Integrated Thin Film Solar Cells" (Kidoguchi other)), and which is incorporated herein. 本明細書において記載されるいくつかの動的加工は、本明細書中の教示に基づき前面電極及び裏面電極の両方を備えるセルを加工するために適合することができる。 Several dynamic process described herein can be adapted for processing cells with both the front electrode and the back electrode based on the teachings herein. これらの実施形態においては、半導体層の透明な前面シートへの移動の前にセルの動的カットが行われ、これにより、セルを透明な前面に固定する前に、半導体層の前面に前面電極の配置に係る加工を施すことができる。 In these embodiments, the dynamic cut of the cell takes place before transfer to the transparent front sheet of the semiconductor layer, thereby, before fixing the cells on the transparent front, front electrode on the front surface of the semiconductor layer it can be subjected to processing in accordance with the arrangement. セルをこの透明基板に固定した後、残りの加工が裏面に施される。 After fixing the cells on the transparent substrate, the remaining processing is performed on the back surface.

光起電性組立体のための材料 Materials for photovoltaic assembly
光起電モジュールに組み込むための適切な材料の例を以下に記載する。 Examples of suitable materials for incorporation into photovoltaic modules are described below. 透明な前面シートは、例えば、シリカガラス、他の無機ガラス物質、透明な高分子物質、又はこれらの複合物等であってもよい。 Transparent front sheet, for example, silica glass, other inorganic glass materials, transparent polymer materials, or a composite thereof or the like. 透明な前面シートは、その一方又は両方の表面に反射防止コーティング又は別のオプティカルコーティングを有することができる。 Transparent front sheet may have an anti-reflective coating or a different optical coating on one or both surfaces. 適切なポリマー支持体層には、例えば、デュポン社のTedlar(登録商標)「S」タイプのポリフッ化ビニル膜が含まれる。 Suitable polymeric support layer include, for example, DuPont Tedlar (registered trademark) "S" type polyvinyl fluoride film. 反射材料に関して、支持体層のためのポリマーシートは、薄い金属膜(例えば金属化されたマイラ(登録商標)ポリエステルフィルム)でコーティングすることができる。 For the reflective material, the polymer sheet for the backing layer may be coated with a thin metal film (e.g., metallized Mylar (R) polyester film). 透明な前面シートと支持体層を接合する保護シールは、接着剤、天然ゴムもしくは合成ゴム又は他のポリマー等から形成することができる。 Protective seal bonding the transparent front sheet support layer can be formed from the adhesive, natural rubber or synthetic rubber or other polymers.

一般的に、太陽電池セルに使用可能な任意の適切な半導体材料は、選択されたセルの大きさに適切にカットすることができるシートに形成することができるのであれば、この半導体材料を本明細書に記載されるように加工することができる。 In general, any suitable semiconductor material that can be used in solar cells, as long as it can be formed into a sheet that can be appropriately cut to the size of the selected cell, the the semiconductor material it can be processed as described herein. 多結晶シリコンは、所望のレベルの性能を提供し、かつ個々の太陽電池セルにカットすることができる大きな面積の半導体シートを形成するにあたって利用可能な比較的安価な材料を有する。 Polycrystalline silicon has a relatively inexpensive material available in forming a semiconductor sheet large area that can provide a desired level of performance, and cut into individual solar cells. 特に詳細には、適切な半導体材料には例えば多結晶シリコンの薄箔が含まれる。 And more particularly to, suitable semiconductor materials include thin foil of, for example, polycrystalline silicon.

シリコンもしくは他の無機半導体の薄箔は犠牲剥離層上に形成することができる。 Thin foil of silicon or other inorganic semiconductor can be formed on a sacrificial release layer. いくつかの実施形態では、この剥離層は、物理的に弱く、この剥離層の上にあるケイ素層に損傷を与えることなくこの剥離層を粉砕することができる。 In some embodiments, the release layer, physically weak, without damaging the silicon layer overlying the release layer may be ground to this peeling layer. 光反応性蒸着(Light Reactive Deposition(LRD))によるシリコンの薄膜シートの形成は、2007年3月13日に出願され、公開済みの米国特許出願第2007/0212510A(「Thin Silicon or Germanium Sheets and Photovoltaics Formed From Thin Sheets」(ヒエルスマー他))に更に記載されており、本明細書に組み込んだものとする。 Formation of thin sheet of silicon by light reactive deposition (Light Reactive Deposition (LRD)) are filed March 13, 2007, published U.S. Patent Application No. 2007 / 0212510A ( "Thin Silicon or Germanium Sheets and Photovoltaics formedness the From Thin Sheets "are further described in (Hierusuma other)), and are incorporated herein. 同様に、剥離層上のシリコンの薄膜は、大気圧又は大気圧より低い圧力で化学気相成長(CVD)方法を用いて多孔性剥離層上に形成することができる。 Similarly, a thin film of silicon on the release layer can be formed on the porous release layer using an atmospheric pressure or atmospheric pressure chemical vapor deposition at a lower pressure (CVD) method. 多孔性剥離層上へのCVD処理は、2008年1月25日に出願された米国仮特許出願第61/062398号(「Deposition Onto a Release Layer for Synthesizing Inorganic Foils」(ヒエルスマー他))に記載されており、本明細書に組み込んだものとする。 CVD processing into the porous release layer is described in January 25, 2008 U.S. Provisional Patent Application No. 61/062398, filed ( "Deposition Onto a Release Layer for Synthesizing Inorganic Foils" (Hierusuma other)) and which, it is assumed that incorporated herein. 2008年1月25日に出願された米国特許出願第61/062,420号(「Zone Melt Recrystallization for Thin Silicon Films」(ヒエルスマー他))に記載されるように(本明細書に組み込んだものとする)、シリコン箔の特性は、剥離層上の薄箔に使用するために設計された効率的なゾーンメルティング再結晶法によって改善することができる。 Filed on January 25, 2008, US patent application Ser. No. 61 / 062,420 and ( "Zone Melt Recrystallization for Thin Silicon Films" (Hierusuma other)) as described in (which are incorporated herein to), characteristics of the silicon foil can be improved by an efficient zone melting recrystallization method designed for use in a thin foil on the release layer.

薄膜シリコンシートの使用によって、材料消費量が減少し、かつ良好なセル性能が約束される。 The use of thin silicon sheets, reduces the material consumption, and good cell performance is promised. 薄膜シリコンシートは一般的に約250ミクロン以下の厚みを有する。 Thin silicon sheet has a thickness of not more than generally about 250 microns. いくつかの実施形態では、この薄膜シリコン箔は約100ミクロン以下の厚みを有しており、他の実施形態においては約5ミクロン〜約100ミクロンであって、更なる実施形態においては約10ミクロン〜約80ミクロンであって、また更なる実施形態では約30ミクロン〜約60ミクロンであって、これらの範囲の部分的範囲であってもよい。 In some embodiments, the thin film silicon foil has a thickness of less than about 100 microns, in other embodiments from about 5 microns to about 100 microns, in a further embodiment from about 10 microns a to about 80 microns and in further embodiments from about 30 microns to about 60 microns, may be partially scope of these ranges. 当業者は、箔の厚み関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art, regarding the thickness of the foil to predict additional ranges within the range that is specified in the art will recognize that within the scope of the disclosure herein. 犠牲剥離層を用いて形成された半導体薄箔を用いることによって、その上面がクリーニングされ、テクスチャ処理を施され、コーティングされ、及び/又は前準備され、その後この薄箔は下層の基板から透明な基板上に直接分離されることができる。 By using the semiconductor thin foil formed by using a sacrificial release layer, its upper surface is cleaned, textured treatment, coated, and / or is pre-prepared, then the thin foil is transparent from the underlying substrate it can be separated directly on the substrate. いくつかの実施形態では、一又は複数の付加的な層(例えば保護層)がシリコン層の上及び/又は下に被着される。 In some embodiments, one or more additional layers (e.g., protective layer) is deposited over and / or under the silicon layer.

シリコン箔は、例えば、このシリコン箔を接着するための接着剤組成物を用いるか、静電相互作用を用いて、透明な前面シートに移動することができる。 Silicon foil may, for example, using an adhesive composition for bonding the silicon foil, using an electrostatic interactions, it is possible to move the transparent front sheet. 適切な接着剤としては、例えば、シリコン接着剤又はEVA(エチレン酢酸ビニル)接着剤が含まれる。 Suitable adhesives include, for example, silicone adhesive or EVA (ethylene vinyl acetate) adhesive. 他の適切な接着剤も、光起電モジュール組立(例えば基材の接着、フレームへの接着、構造内でのシールの形成等)といった他の用途にも用いることができる。 Other suitable adhesives are also the photovoltaic module assembly (bonding, for example the substrate, adhesion to the frame, a seal such as the formation in the structure) can also be used in other applications such as. ゴム等の他のポリマーもシールの形成に用いることもできる。 Other polymers, such as rubber can also be used to form the seal. 無機薄箔を受領表面に移動するための方法及び装置が、2008年1月25日に出願された同時係属中の米国仮出願第61/062,399(「Layer Transfer for Large Area Inorganic Foils」(モッソ他))において更に記載されており、本明細書に組み込んだものとする。 Method and apparatus for moving an inorganic thin foil receiving surface, US provisional application of co-pending, filed January 25, 2008 61 / 062,399 ( "Layer Transfer for Large Area Inorganic Foils" ( Mosso other)) are further described in, and are incorporated herein.

いくつかの実施形態では、半導電層の前面及び裏面は、電気絶縁性の保護層を備える。 In some embodiments, the front and back surface of the semiconducting layer comprises an electrically insulating protective layer. 保護層を形成する適切な材料は、例えば、化学量論的及び非化学量論的な酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、シリコン炭窒化物、及びこれらの組み合わせ、これらの混合物が含まれる(水素が加えられていてもよいし、加えられてなくてもよい)。 Suitable materials for forming the protective layer, for example, stoichiometric and non-stoichiometric silicon oxide, silicon nitride, silicon oxynitride, silicon carbide, silicon carbonitride, and combinations thereof, and mixtures thereof It included (may also be hydrogen is added, which may or may not be added). いくつかの実施形態では、保護層は、例えば、SiN (x≦4/3及びy≦2)、酸化ケイ素(SiO )、窒化ケイ素(Si )、シリコンを多く含む酸化物(SiO 、x<2)、又はシリコンを多く含むニトリド(SiN 、x<4/3))を含む。 In some embodiments, the protective layer is, for example, SiN x O y (x ≦ 4/3 and y ≦ 2), silicon oxide (SiO 2), silicon nitride (Si 3 N 4), rich in silicon oxide including things (SiO x, x <2) , or containing a large amount of silicon nitride (SiN x, x <4/3) ). 保護層は、半導体材料を環境劣化から保護し、ホールと電子の表面再結合を減少させ、構造設計特性を提供し、及び/又は、いくつかの加工工程を補助し、更には前面に非反射特性を提供することができる。 The protective layer protects the semiconductor material from environmental degradation, reduce surface recombination of holes and electrons, provide structural design characteristics, and / or to assist in several processing steps, even non-reflective to the front it is possible to provide a characteristic. いくつかの実施形態では、前面保護層は、SiN 又は他の透明な誘電材料を含むことができる。 In some embodiments, the front protective layer may include SiN x O y or other transparent dielectric material. セルがいかなる環境汚染物質に対してもより耐性を示すように、保護層は一般的に化学的に不活性なものでもある。 As shown more resistant to cell any environmental contaminants, the protective layer is generally also intended that chemically inert.

保護層は、結晶シリコン薄層を形成する類似する積層処理によって形成することができるが、この保護層は、他の技術、例えば蒸着装置を用いた化学気相成長法(CVD)もしくは物理蒸着法(PVD)、又は光反応性蒸着(Light Reactive Deposition)によっても形成することができる。 Protective layer may be formed by lamination process similar to forming a crystalline silicon thin layer, the protective layer, other techniques, such as chemical vapor deposition method using a vapor deposition apparatus (CVD) or physical vapor deposition (PVD), or it can be formed by light reactive deposition (light reactive deposition). 光反応性蒸着(Light Reactive Deposition(LRD(登録商標))は、同時係属中の米国特許出願第09/715935号(「Coating FormationBy Reactive Deposition」(ビ他))、米国特許出願第11/017,214号(「Coating FormationBy Reactive Deposition」(ビ他))、米国特許出願第10/414,443号(「Dense Coating Formation By Reactive Deposition」(チルボル他))において更に記載されており、本明細書に組み込んだものとする。保護層はプラズマCVD等によって蒸着することができる。一般的に、保護層は約10nm(ナノメートル)〜200nm Light reactive deposition (Light Reactive Deposition (LRD (TM)) is in co-pending U.S. Patent Application No. 09/715935 ( "Coating FormationBy Reactive Deposition" (bi other)), U.S. Patent Application No. 11/017, 214 No. ( "Coating FormationBy Reactive Deposition" (bi other)), U.S. Patent application No. 10 / 414,443 ( "Dense Coating Formation by Reactive Deposition" (Chiruboru other)) are further described in, herein and those incorporating. protective layer can be deposited by plasma CVD or the like. in general, the protective layer is about 10 nm (nanometers) to 200 nm の厚みを有しており、更なる実施例では約30nm〜180nmであって、また更なる実施形態では50nm〜150nmである。当業者は、その厚みに関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Has a thickness, in a further embodiment from about 30Nm~180nm, in yet a further embodiment is 50 nm to 150 nm. Those skilled in the art, additional to the extent which is specified in the terms of its thickness within the ranges predict will recognize that within the scope of the disclosure herein.

前面保護層及び/又は裏面保護層は、例えば、効果的光路及び光の吸収を増加させるために、半導体層に光を散乱させるためのテクスチャを一般的に有することができる。 Front protective layer and / or the back surface protective layer, for example, to increase the absorption of the effective optical path and light, can have a texture for scattering light into the semiconductor layer in general. いくつかの実施形態では、テクスチャ処理された材料は、最大値から最小値において約50ナノメートル〜約100ミクロンの平均値を有する粗面を備えることができる。 In some embodiments, the material is textured can comprise a rough surface having an average value of about 50 nanometers to about 100 microns at the minimum value from the maximum value. テクスチャは、保護層を形成するための蒸着処理の間に導入することができ、及び/又は、蒸着工程の後に加えることができる。 Textures may be introduced during the deposition process to form a protective layer, and / or may be added after the deposition process.

上記のように、半導体材料を太陽電池セルに加工する工程には、ドープ電極を形成するためにドーパント材料を供給することが含まれる。 As described above, the step of processing the semiconductor material to the solar cell, includes providing a dopant material to form a doped electrode. 一般的に、所望のドーパント原子を露出したシリコンに供給することができる任意の適切なインクを用いることができる。 In general, it can be any suitable ink can be supplied to the exposed silicon of the desired dopant atoms. 例えば、燐又はホウ素を含有する液体を積層することができる。 For example, it is possible to stack the liquid containing phosphorus or boron. 詳細には、適切なインクは、例えば、リン酸トリオクチル、エチレングリコール及び/もしくはプロピレングリコール中のリン酸、ならびにエチレングリコール及び/もしくはプロピレングリコール中のホウ酸を含む。 In particular, suitable ink include, for example, trioctyl phosphate, ethylene glycol and / or in propylene glycol, and boric acid ethylene glycol and / or in propylene glycol. いくつかの実施形態では、無機粒子を充填したインクを積層してドーパントを提供することができる。 In some embodiments, it is possible to provide a dopant by laminating ink filled with inorganic particles. 例えば、無機粒子は、ドーピングされたシリカ又はドーピングされたシリコンを含む。 For example, inorganic particles comprise doped silica or doped silicon. ドーピングされたシリカガラスは、光起電力電池のためにフォトリソグラフィ法を用いてドーパントを供給するのに用いられている。 Doped silica glass is used to supply dopant by photolithography for photovoltaic cells. ドーピングされた粒子を有するインクは、例えばインクジェット式印刷を用いて、所望の位置でドーパントを印刷するために使用することができる。 Inks with doped particles, for example using an ink jet printing, can be used to print a dopant at a desired position.

特に注目される実施形態において、ドーピングされた粒子は、約250nm以下の平均一次粒子径を有しており、他の実施形態においては約100nm以下であって、更なる実施形態においては約50nm以下であって、また更なる実施形態においては約25nm以下である。 In embodiments of particular interest, the doped particles have an average primary particle size of less than about 250 nm, in other embodiments it is about 100nm or less, about 50nm or less in a further embodiment a is also in a further embodiment is about 25nm or less. 当業者は、その粒子の大きさに関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art will recognize that the additional range with respect to the particle size within the range that is specified in the predicted, are included within the scope of the disclosure herein. 一般的に、ドーピングされた粒子は、反応流による方法又は溶液による方法から形成することができる。 Typically, the doped particles may be formed from a process according to the method or solution by reaction stream. 様々な組成物を有するサブミクロンの無機粒子は、熱分解(特に光に基づく熱分解又はレーザー熱分解)によって(単独で又は付加的な加工を伴って)生成することができる。 Inorganic submicron particles with different compositions, by thermal decomposition (especially thermal or laser pyrolysis based on the light) (alone or additional processing with) can be generated. 光による熱分解/レーザー熱分解において、強度の電磁放射線源からの光は反応を起こして粒子を形成する。 In the pyrolysis / laser pyrolysis by light, the light from the source of electromagnetic radiation intensity to form particles undergo reaction. 便宜上、本出願は光による熱分解及びレーザー熱分解を記載しているが、レーザーの代わりに適切な強度の電磁放射線源を用いることもできる。 For convenience, the present application has been described the pyrolysis and laser pyrolysis by light, it is also possible to use a source of electromagnetic radiation suitable strength instead of the laser. レーザー熱分解は、組成、結晶化度及び大きさにおいて極めて均一な粒子の形成に有益である。 Laser pyrolysis composition is beneficial very formation of uniform particles in crystallinity and size. 更に、無機粒子は熱分解を用いて効率的に形成することができ、これにより所望の表面特性を有する粒子を生成し、高い分散性と所望の構造体への迅速な混和をなす(但し他の粒子源を用いることもできる)。 Furthermore, inorganic particles can be efficiently formed by using the thermal decomposition, thereby to produce particles having the desired surface properties, makes rapid incorporation into high dispersibility with the desired structure (although other can also be used particle source).

特に詳細には、レーザー熱分解法は、サブミクロン多重金属/半金属酸化物複合粒子ならびに他の複合金属/半金属粒子組成物、更にはこれらのドーピングされた組成物の合成のために開発された。 And more particularly to a laser pyrolysis, sub-micron multi-metal / semi-metal oxide composite particles, as well as other composite metal / metalloid particle composition, more developed for the synthesis of these doped compositions It was. 金属/半金属元素は反応剤の流れの中に導入される。 Metal / metalloid element is introduced into the reactant stream. 反応剤の流れの中において組成物及び処理条件を適切に選択することによって、所望の金属/半金属組成物の化学量(ストイキオメトリ)を、選択したドーパントと任意に混和する、サブミクロン粒子を形成することができる。 By properly selecting the composition and processing conditions in the inside of the reactant stream, admixed stoichiometry of the desired metal / metalloid composition (stoichiometry), the selected dopant and optionally, submicron particles it can be formed. レーザー熱分解によるドーピングされた粒子の合成は、米国特許第6,849,334号(「Optical Materials and Optical Devices」(ホーム他))に更に記載されており、本明細書に組み込んだものとする。 Synthesis of doped particles by laser pyrolysis, U.S. Patent No. 6,849,334 ( "Optical Materials and Optical Devices" (Home et al.)) Are further described in, and are incorporated herein .

一般的に、インクは、粒子の分散液をなすために適切な液体を含むことができる。 In general, the ink may contain a suitable liquid to form a dispersion of particles. 一般的に、金属酸化物粒子及び半金属酸化物粒子を分散させるための適切な液体は、水、アルコール類、他の有機溶剤及びそれらの混合物からなることができる。 Typically, suitable liquids for dispersing the metal oxide particles and metalloid oxide particles, water, may consist of alcohols, other organic solvents and mixtures thereof. この分散液は、低濃度から約50重量パーセント以上の濃度を有しており、いくかの実施形態では約20重量パーセント以上の濃度を有している。 The dispersion is from a low concentration has a concentration of more than about 50% by weight, in embodiments of the Ikuka has a concentration of more than about 20% by weight. 十分に分散された粒子は、二次粒子の大きさが適度に小さく、この粒子が分散液中であまり凝集されないことを示す。 Well dispersed particles, secondary particles reasonably small size, indicating that the particles are not significantly agglomerated in the dispersion. 粒子は粒子分散を安定させるために表面修飾を施すことができ、かつ/又は、他の界面活性剤をこの分散液に含むこともできる。 Particles may be subjected to surface modification in order to stabilize the particle dispersion, and / or may also include other surfactants in the dispersion.

一般的に、レーザー熱分解によって形成される粒子は、適度な濃度で分散する適当な界面化学特性を有する。 Generally, the particles formed by laser pyrolysis have suitable surface chemistry to distribute at moderate concentrations. 粒子分散液の安定度は、粒子の表面修飾によって粒子の濃度をより高めることで改善することができる。 Stability of the particle dispersion can be improved by enhancing the concentration of particles by surface modification of the particles. 一般的に、粒子の表面特性は粒子の分散に影響する。 Generally, the surface properties of the particles affects the dispersion of the particles. 一般的に、粒子の表面特性は、合成方法と合成後の加工とに依る。 Generally, the surface properties of the particles depends on the synthesis method and the processing after synthesis. いくつかの界面活性剤(例えば多くのサーファクタント)は、粒子表面との非結合相互作用を通して働く。 Some surfactants (e.g. many surfactants) may act through a non-bonding interactions between the particle surfaces. いくつかの実施形態では、望ましい特性は粒子表面と化学結合する表面修飾剤を用いることによって得られる。 In some embodiments, desirable properties are obtained by using the surface modifying agent chemically bonded to the particle surface. 適切な表面修飾剤は、例えば、アルコキシシランを含んでおり、これは、O−Si結合によって金属酸化物粒子及び半金属酸化物粒子に化学結合する。 Suitable surface modifying agents includes, for example, an alkoxysilane, which is chemically bound to the metal oxide particles and metalloid oxide particles by O-Si bonds. 特に、三官能アルコキシシランは、粒子表面との安定した結合を形成する。 In particular, trifunctional alkoxysilane, to form a stable bond with the particle surface. シラン側基は、表面修飾粒子の特性に影響する。 Silane side groups affects the properties of the surface modified particles.

乾燥した合成した粉を処理するとき、表面修飾の前に粒子の良好な分散液を作ることで表面修飾処理を容易にして、結果としてより高いレベルの表面修飾を有する粒子になることが分かっている。 When processing the dried synthesized flour, to facilitate the surface modification treatment by creating a good dispersion of particles prior to surface modification, and found to be particles having a high level surface modification from the resulting there. 粒子の表面修飾によって、適切な液体の範囲を広げることができ、特に詳細にはより少ない極性溶媒中に粒子の良好な分散をなすことができる。 By surface modification of the particles, it is possible to extend the appropriate range of the liquid, it is possible to form a good dispersion of particles, especially less polar solvent in particular. ミキシング、音波処理等が、粒子の分散を改善するために用いることができる。 Mixing, sonication or the like, can be used to improve the dispersion of the particles. いくつかの実施形態では、平均二次粒径は、平均一次粒子径の4倍以下であって、更なる実施形態では、平均一次粒子径の約3倍以下であって、また更なる実施形態では、平均一次粒子径の約2倍以下である。 In some embodiments, the average secondary particle diameter is not more than 4 times the average primary particle size, in a further embodiment, be less than or equal to about 3 times the average primary particle size, a still further embodiment in more than about 2 times the average primary particle size. 更に、体積平均粒径は約1ミクロン以下であってもよく、更なる実施形態では約250ナノメートル以下であって、他の実施形態においては約100ナノメートル以下であって、更に他の実施形態においては約75ナノメートル以下であって、いくつかの実施形態においては約5ナノメートル〜約50ナノメートルであってもよい。 Further, the volume average particle size may be less than about 1 micron, in further embodiments be less than or equal to about 250 nanometers, in other embodiments equal to or less than about 100 nanometers, still another embodiment in embodiment it is less than or equal to about 75 nanometers, in some embodiments may be from about 5 nanometers to about 50 nanometers.

印刷の用途において、コロイド分散液を作ることが望ましい。 In printing applications, it is desirable to make the colloidal dispersion. このように、いくつかの実施例では、分散液は、少量のアンモニアを伴うか又はこの分散液のpHを上げる他の組成物を伴う水分散液であってもよい。 Thus, in some embodiments, the dispersion may be water dispersion with other compositions that raise the pH of or the dispersion involves a small amount of ammonia. インクを無機質の粒子分散液から作るために、粘度調整剤や界面活性剤等の他の添加物が必要に応じて含まれてもよい。 To make the ink from the particle dispersion of inorganic, it may be included as necessary other additives such as viscosity modifiers and surfactants. いくつかの実施形態において、粘度は約0.1mPa・s〜100mPa・sであって、更なる実施形態においては約0.5mPa・s〜約25mPa・sである。 In some embodiments, the viscosity is from about 0.1 mPa · to 100 mPa · s, in a further embodiment is from about 0.5 mPa · s to about 25 mPa · s. いくつかの実施形態において、分散液/インクは約2.0〜約6.0N/m の表面張力を有しており、いくつかの実施形態では約2.2〜約5.0N/m であって、更なる実施形態では約2.5〜約4.5N/m であってもよい。 In some embodiments, the dispersion / ink has a surface tension of from about 2.0 to about 6.0 N / m 2, in some embodiments from about 2.2 to about 5.0 N / m a 2, in a further embodiment may be from about 2.5 to about 4.5 N / m 2. 当業者は、粘度及び液面張力に関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art will recognize that within the scope of the viscosity and to predict additional ranges within the ranges expressly above with respect to the liquid surface tension, the disclosure herein.

半導体ドーピングをなすための酸化ケイ素粒子を含む適切なインクの組成は、2008年1月2日に出願された同時係属中の米国特許出願12/006,459(「Silicon/Germanium Oxide Particle Inks, InkJet Printing and Processes for Doping Semiconductor Substrates」(ヒエスルマー他))に記載されており、本明細書に組み込んだものとする。 The composition of suitable inks containing silicon oxide particles for constituting the semiconductor doping, U.S. co-pending patent application filed on January 2, 2008 12 / 006,459 ( "Silicon / Germanium Oxide Particle Inks, InkJet are described in the Printing and Processes for Doping Semiconductor Substrates "(Hiesuruma other)), it shall be incorporated herein. ドープされた半導体領域を形成するためのケイ素粒子を含む適切なインクの組成は、2008年1月2日に出願された同時係属中の米国特許出願第12/006,453号(「Silicon/Germanium Particle Inks, Doped Particles, Printing and Processes for Semiconductor Applications」(ヒエスルマー他))に更に記載されており、本明細書に組み込んだものとする。 The composition of suitable inks containing silicon particles for forming a doped semiconductor region is, in copending, filed Jan. 2, 2008 U.S. Patent Application Serial No. 12 / 006,453 ( "Silicon / Germanium Particle Inks, Doped Particles, Printing and Processes for Semiconductor Applications "(Hiesuruma other)) are further described in, and are incorporated herein. これらの特許出願に記載された材料は、本明細書において記載されている方法に適用することができる。 Materials described in these patent applications, can be applied to the methods described herein.

セル加工及びモジュール加工 Cell processing and module processing
本明細書に記載された加工工程は、モジュール内に動的に設計された太陽電池セルを任意に備える、光起電モジュールの加工のために適切かつ効率的なものである。 Processing steps described herein may optionally comprise a dynamically designed solar cells in the module, it is appropriate and efficient for the processing of photovoltaic modules. いくつかの実施形態において、太陽電池セルは、半導性シートとしてシリコン薄箔から作るために設計される。 In some embodiments, the solar cell is designed to produce a thin silicon foil as semiconducting sheet. 一般的に、加工工程のうちの少なくともいくつかは、任意の厚みのシリコンシートを備える光起電力電池セルに適用可能かつ有利であって、また、他の半導体材料から形成されるセルにも適用可能かつ有利である。 In general applications, at least some of the processing steps, a possible and advantageous application to the photovoltaic cell comprising a silicon sheet of any thickness, also in cells which are formed from other semiconductor materials possible and advantageous. いくつかの加工工程又は一連の加工工程は、セルから電流を集めるために裏面電極の効率的な形成に特に向けられている。 Several processing steps or series of processing steps is directed particularly to the efficient formation of the back electrode to collect current from the cell. ドーパントは保護層中の孔に配置され、従来よりも少ない工程数で裏面電極セルを形成するためにコレクタ材料の綿密な配置と組み合わされ、かつ、材料の量を減らすと共に性能の改善を約束する所望の構造体を成す。 Dopant is located in the pores in the protective layer, combined with careful placement of the collector material in order to form a back electrode cell in fewer steps than conventional and promises improved performance while reducing the amount of material form the desired structure.

いくつかの実施形態の動的な加工は、半導体表面全体に分散された箇所で予想される性能を測定することを中心として構成される。 Dynamic processing of some embodiments are configured mainly to measure the performance expected in locations dispersed throughout the semiconductor surface. 次に、選択されたアルゴリズムに基づき、更なる加工が先の性能測定値を用いて動的に設計される。 Then, based on the selected algorithm, further processing is dynamically designed with previous performance measurements. この動的な加工には、例えば、半導体シートを個々の太陽電池セルにカットするための位置の選択、及び/又は、各セルに沿うドープ電極の配置位置の選択が含まれる。 This dynamic process, for example, the choice of location for cutting the semiconductor sheet into individual solar cells, and / or include the selection of the arrangement position of the doped electrodes along each cell. 一旦この設計が完了すると、付加的な加工工程が光起電モジュールを完成するために実行されるのであって、完成された光起電モジュールは、半導体材料から動的な加工の利点が無く形成されるモジュールに比べて、性能が改善されている。 Once this design is complete, a than additional processing steps are performed to complete the photovoltaic module, photovoltaic module has been completed, the formed without the advantage of a dynamic process of a semiconductor material compared to modules, it has improved performance.

いくつかの実施形態では、以下に記載のいくつかの加工工程が、セルから電流を集めるための裏面電極の形成に特に関するものであるが、動的な加工は上記のように他のセル電極構成のためにも行うことができる。 In some embodiments, several processing steps, but the formation of the back electrode for collecting the current from the cell it relates especially, dynamic processing other cell electrodes as in the above described hereinafter it can also be carried out for the configuration. 一般的に、図9に示すように、加工工程は、例えば、半導体シート作成190、半導体測定192、動的な電池設計194、電池構造加工196及びモジュール完成198からなることができる。 In general, as shown in FIG. 9, the processing step, for example, can be made of a semiconductor sheet preparation 190, semiconductor measurement 192, dynamic cell design 194, cell structure processing 196 and module completed 198. 本明細書において記載されている加工方法のいくつかの実施形態において、この方法は一般的に一又は複数の大きな半導体(例えばシリコン)シートの使用が含まれ、このシートは、加工中、シート全体の複数の地点の半導体特性の測定に基づいて個々のセルに分割される。 In some embodiments of the processing methods described herein, the method generally one or more large semiconductor (e.g. silicon) include the use of the sheet, the sheet during machining, the entire sheet It is divided into individual cells on the basis of the measurement of the semiconductor characteristics of a plurality of points. 一般的に、この方法によって、モジュール性能の品質を犠牲にすること無く、廃棄物を減少すると共に加工工程数を減少して、材料の適正な取扱いと、効率的な加工が可能になる。 Generally, by this method, without sacrificing the quality of the module performance, and reduce the number of processing steps with reduced waste, and proper handling of the material, thereby enabling efficient processing. 動的な加工が行われない実施形態においては、半導体測定192及び動的な電池設計194に関する工程を省くことができる。 In embodiments where dynamic processing is not performed, it is possible to omit the step to a semiconductor measuring 192 and dynamic cell design 194.

半導体シート形成190は、半導体シートから太陽電池を形成するために更なる加工を行うための準備として、最初の半導体シートの形成に関する。 Semiconductor sheet formation 190, in preparation for performing further processing to form a solar cell of a semiconductor sheet, for the formation of the first semiconductor sheet. 一般的に、最初の半導体シート構造体は任意の適切な方法によって形成することができる。 Generally, the first semiconductor sheet structure can be formed by any suitable method. 例えば、この半導体シートはシリコンインゴットからカットすることができる。 For example, the semiconductor sheet can be cut from a silicon ingot. しかしながら、他の実施形態では、半導体シートは少なくとも部分的に反応性蒸着加工により形成される。 However, in other embodiments, the semiconductor sheet is formed by machining at least partially reactive deposition. 半導体シートを形成するための適当な反応性蒸着加工は上記に記載されたとおりである。 Suitable reactive deposition process for forming the semiconductor sheet is as described above. 反応性蒸着加工によって、シリコンの非常に薄い箔をモジュールでの使用のために形成することができる。 By reactive evaporation process, it is possible to form a very thin foil of the silicon for use in the module. シリコン箔が薄い場合であっても、箔への損傷を回避する適切な移動技術によって処理されることができる。 Even silicon foil even when thin, can be processed by suitable transfer techniques to avoid damage to the foil.

セル構造体加工196に関するいくつかの工程は、半導体シート作成190の前に行うことができる。 Some steps regarding cell structure processing 196 can be performed before the semiconductor sheet preparation 190. 例えば、保護層は、この保護層上に積層される半導体シートを形成する前に積層することができる。 For example, the protective layer may be laminated prior to forming the semiconductor sheet is stacked on the protective layer. 保護層の一方又は両方が反応性蒸着加工の一部として形成されることができる。 One or both of the protective layer can be formed as part of the processing reactive deposition. 一般的に、この保護層はテクスチャ処理されていない。 Generally, this protective layer is not textured.

同様に、セル構造体加工工程196のうちのいくつかは、半導体シートの測定192を実行する前に行っても行われなくてもよい。 Similarly, some of the cell structure processing step 196 may not be performed be performed before executing the semiconductor sheets measuring 192. 例えば、この測定を行う前にこの半導体の両方の表面上に保護層を配置しないようにし、この測定を行うために半導体の一方の表面を露出してもよい。 For example, before performing this measurement avoid placing a protective layer on the surface of both of the semiconductor, the one surface of the semiconductor may be exposed in order to perform this measurement. これらの実施形態において、一層の保護層を半導体の測定を行う前に配置することができ、及び/又は、この半導体測定を行う前に半導体層を透明層と一体化することができる。 In these embodiments, it can be placed before performing the semiconductor measurements to further protective layer, and / or the semiconductor layer prior to performing the semiconductor measurement can be integrated with the transparent layer. この透明基板は、次の加工工程の間、半導体シートに機械的な支持を提供することができる。 The transparent substrate during subsequent processing steps, it is possible to provide mechanical support to the semiconductor sheet. しかし別の実施形態では、この半導体測定は、上部保護層及び下部保護層の形成の後に行うことができる。 However, in other embodiments, the semiconductor measurement can be performed after the formation of the upper protective layer and a lower protective layer. 保護層の一方又は両方は、反応性蒸着加工の一部として形成することができる。 One or both of the protective layer can be formed as part of a reactive deposition process.

いくつかの実施形態では、反応性蒸着加工において、半導体層を有する構造体のうちの一又は複数の層が剥離層上へ順次形成される。 In some embodiments, the reactive deposition process, one or more layers of a structure having a semiconductor layer are sequentially formed onto a release layer. この剥離層は、最初の基板から構造体の破砕又は剥離を起こす組成物及び/又は力学的性質を有することができる。 The release layer may have a composition and / or mechanical properties undergo fracture or delamination of the structure from the first substrate. シリコン箔の更なる加工に応じて、シリコン箔の裏面又は前面のいずれかが剥離層に対向するように形成される。 Depending on the further processing of the silicon foils, either the back or front side of the silicon foil is formed so as to face the peeling layer. 別の実施形態では、シリコンは透明な前面シート上に直接積層され、これにより剥離層を必要とせず、これに対応して移動も必要とせず、この透明な前面シート上にセルの前面を形成する。 In another embodiment, silicon is laminated directly on the transparent front sheet, thereby does not require a release layer, which without the need for moving correspondingly, forming the front of the cell on the transparent front sheet to. いずれの場合においても、この構造体は最初の基板と一体化されたまま更に加工されることができ(例えば熱処理)る。 In either case, Ru This structure can be further processed while being integrated with the first substrate (e.g., heat treatment). セルのドープ領域を反応性蒸着加工によって形成することができ、ドーパント電極を形成するための効率的かつ好都合な方法が本明細書に記載されており、ドープ電極を電気的に接続状態にする。 Can the doped region of the cell is formed by reactive deposition process, efficient and convenient method of forming a dopant electrodes are described herein, it is electrically connected state doped electrode.

剥離層に係る反応性蒸着加工において、この剥離層を基板上へ積層することができる(この基板は再使用可能であってもよい)。 In reactive deposition process according to the peeling layer can be laminated to the release layer on the substrate (this substrate may be reusable). この剥離層は多孔性の粒状セラミック組成物であってもよく、この組成物は反応性蒸着加工によって積層することができ、適当な組成物には例えば保護層に適したものと同様の組成物が含まれる。 The release layer may be a porous granular ceramic composition, the composition can be deposited by reactive evaporation process, suitable compositions as compositions similar to those in suitable example protective layer It is included. 基板が再使用可能であってもよいため、高品質の基板をコストを過剰に上昇することなく用いることができる。 Since it is a substrate can be reused, it can be used without excessively increasing the cost of high-quality substrate. 実施形態の一例において、窒化ケイ素又はオキシ窒化ケイ素からなる薄膜の裏面保護層が剥離層の上に積層される。 In an exemplary embodiment, the back surface protective layer of a thin film of silicon nitride or silicon oxynitride is deposited on the peeling layer. その後、結晶ケイ素層をこの裏面保護層上に積層することができる。 Then, it is possible to laminate the crystalline silicon layer on the back surface protective layer. いくつかの実施形態では、薄膜の前面保護層を結晶ケイ素層の上に積層することができる。 In some embodiments, it is possible to laminate the front passivation layer of the thin film on the crystalline silicon layer. 裏面保護層を積層する場合、半導体の測定は剥離層からこの構造体を分離する前に行うことができる。 When laminating the back surface protective layer, the measurement of the semiconductor can be performed prior to separating the structure from the peeling layer. 前面保護層を積層する場合、半導体層の測定は、剥離層の分離及び剥離層の残余の除去(任意)の後に、半導体の露出した裏面上で行うことができる。 When laminating the front surface protective layer, the measurement of the semiconductor layer, after the removal of the remaining separation and release layer of the release layer (optional) can be performed on the back surface of the exposed semiconductor.

シリコン箔及び保護層を形成する反応性蒸着は、材料に関する上記の項目にて更に記載されている。 Reactive deposition to form a silicon foil and the protective layer is further described in the above items related materials. いくつかの実施形態では、反応性蒸着によって形成された構造体は、その後、保護層を強固し、及び/もしくは結晶ケイ素層を焼なまし、ならびに/又はこの層の特性を修飾するために、加熱してもよい。 In some embodiments, the reactive was formed by vapor deposition structure, then, strongly protective layer, and / or annealing the crystalline silicon layer, and / or to modify the properties of this layer, it may be heated. シリコン薄箔のゾーンメルティング再結晶化を行うための改良された方法も上記に記載してある。 Improved method for performing the zone melting recrystallization of silicon thin foils are described above.

太陽電池の性能を推定するために行う半導体192の測定は、担体寿命の評価に基づいて行うことができる。 Measurements of the semiconductor 192 to be performed to estimate the performance of the solar cell may be based on the evaluation of the carrier lifetime. 特に詳細には、半導体材料の光電流発生は、半導体の担体寿命の関数として推定することができる。 And more particularly to an optical current generated in the semiconductor material it can be estimated as a function of the semiconductor of the carrier lifetime. 一般的に、この評価は、個々のセルをドーピング及び/又はカットする前に、シート上の異なる位置で性能を推定するために行われる。 Generally, this evaluation prior to doping and / or cut the individual cells, are performed to estimate the performance at different locations on the seat. 特に詳細には、この測定は、半導体シートに沿って複数の地点からなる選択された格子目(グリッド)上で行うことができる。 And more particularly to the measurement can be performed on along the semiconductor sheet selected grid network comprising a plurality of points (grid). 担体寿命の加算値は、設定された直線又は非直線フィッティングルーチンを用いて測定された地点に関して補間もしくは外挿することができる。 The sum of the carrier lifetime may interpolate or extrapolate respect point was measured using a linear or non-linear fitting routines set. よって、便宜上この測定は測定技術の分解能にある程度基づいて間隔をあけられた矩形の格子目に基づく。 Accordingly, for convenience the measurement is based on a rectangular grid network of spaced based in part on the resolution of the measurement technique. グリッドに沿った一区画(セグメント)の面積は、各格子の位置において例えば約0.0001mm 〜約400mm の分解能で設定されており(縁はグリッド面積の一部である)、これらのグリッドの分割された一区画の外縁はそれぞれ約10ミクロン〜約20ミリメータの分解能に対応する。 Area of one section along the grid (segment), for example from about 0.0001mm is set at 2 to a resolution of about 400 mm 2 at the position of each grid (edge is part of the grid area), these grids the outer edge of the divided one section corresponding to a resolution of about 10 microns to about 20 millimeters, respectively. 当業者は、分解能に関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art will recognize that predict additional ranges within the range that is specified in the terms of resolution, within the scope of the disclosure herein.

測定装置及び/又は半導体シートは、測定を行うために互いに相関するように配置される台又は他のコンベヤーシステム上に移動することができる。 Measuring device and / or semiconductor sheets, Daimata arranged to correlate with each other in order to perform the measurements can be moved over the other conveyor systems. いくつかの実施形態では、光学部品を半導体表面を走査するように作動させることができる。 In some embodiments, it is possible to operate the optical components to scan the semiconductor surface. これらの測定値は、セルの構成及びセルの電極配置位置を決定するために用いることができる。 These measurements can be used to determine the structure and electrode arrangement positions of cells of the cell.

特に詳細には、半導体の担体密度及び/又は担体寿命を評価するために光学技術を用いることができる。 And more particularly to can be used optical techniques to evaluate the semiconductor carrier density and / or carrier lifetime. いくつかの実施形態では、担体密度は担体寿命を評価するために用いることができ、この担体寿命は光伝導体材料の電流発生と相関している。 In some embodiments, the carrier density can be used to evaluate the carrier lifetime, the carrier lifetime is correlated with the current generation of the photoconductive material. 半導体表面のマップに沿った少数担体の拡散距離の光学測定(これは担体寿命を評価するために用いることができる)は、公開された米国特許出願第2007/0126458号(「Methods and Systems for Determining one or More Properties of a Specimen」(シ他))に更に記載されており、本明細書に組み込まれたものとする。 Diffusion length optical measurement of the minority carrier along a map of the semiconductor surface (which can be used to evaluate the carrier life), published U.S. Patent Application No. 2007/0126458 ( "Methods and Systems for Determining one or More Properties of a Specimen "(Shi et al.)) are further described in, and which is incorporated herein. また、担体密度は、保護層の形成の前もしくは後の半導体材料上の赤外線寿命マッピングから推定することができる。 Further, the carrier density can be estimated from the infrared lifetime mapping on the semiconductor material before or after the formation of the protective layer. 赤外線寿命は、例えば、サンプルの赤外線伝送を測定するために用いるスペクトルの赤外線の部分で作動する充電結合素子カメラによって測定することができる。 IR lifetime, for example, can be determined by the charging-coupled device camera operating in the infrared portion of the spectrum used to measure the infrared transmission of a sample. 材料の高分解能走査は迅速に行われる。 High resolution scanning of the material is quickly performed. アイゼンバーグ他による記事は、半導体材料の表面上で30ミクロンまでの分解能を得るために、赤外線レーザー及び商業的なCCDカメラを使用することを記載している。 Articles by Eisenberg et, in order to obtain a resolution of up to 30 microns on the surface of the semiconductor material, which describes the use of infrared laser and commercial CCD camera. アイゼンバーグの記事の引用は、Journal of Applied Physics, 93(7): 4268− 4275 (1 April 2003)に「Imaging method for laterally resolved measurement of minority carrier densities and lifetimes: Measurement principle and first applications」というタイトルで記載されており、本明細書に組み込まれたものとする。 Quote of Eisenberg of the article, Journal of Applied Physics, 93 (7): 4268- 4275 to (1 April 2003): under the title "Imaging method for laterally resolved measurement of minority carrier densities and lifetimes Measurement principle and first applications" It is described, and which is incorporated herein. ゴルトシュミット他による記事は、担体寿命の測定に基づいて、短絡電流及び開路電圧の算出について記載している。 Article by Goldschmidt other, based on the measurement of the carrier lifetime, describes the calculation of the short-circuit current and open circuit voltage. ゴルトシュミットの記事は、スペイン、バルセロナで開催された会議・展覧会である「the 20th European Photovoltaic Solar Energy Conference and Exhibition, 6−10 June 2005」にて「Predicting Multi−Crystalline Silicon Solar Cell Parameters From Carrier Density Images」というタイトルで紹介されており、本明細書に組み込まれたものとする。 Articles of Galt Schmidt, Spain, is a meeting and exhibition held in Barcelona, ​​"the 20th European Photovoltaic Solar Energy Conference and Exhibition, 6-10 June 2005" in "Predicting Multi-Crystalline Silicon Solar Cell Parameters From Carrier Density Images "has been introduced under the title of, and which is incorporated herein. シリコン材料の電荷電流性能の非接触的な推定のための別の方法は、アプライドフィジックスレターズ(Applied Physics Letters)87:093503(2005)の「Suns−photoluminescence: Contactless determination of current−voltage characteristics of silicon wafers」(トルプケ他)に記載されている。 Another method for non-contact estimate of the charge current performance of the silicon material, Applied Physics Letters (Applied Physics Letters) 87: 093503 in (2005) "Suns-photoluminescence: Contactless determination of current-voltage characteristics of silicon wafers It is described in the "(Torupuke other). トルプケの記事に記載の方法は、半導体表面の空間分解能のために一般化することができる。 The method according to Torupuke article can be generalized for the spatial resolution of the semiconductor surface.

半導体測定は動的なセル設計194を行うために利用することができる(図9の加工工程を参照されたい)。 Semiconductor measurement can be utilized for dynamic cell design 194 (see process step of FIG. 9). 一般的に、セルをレイアウトするために、半導体表面全体の測定値に基づいて一連のアルゴリズムが使用される。 Generally, in order to lay the cells, a series of algorithm is used based on the measured value of the entire semiconductor surface. 一般的に、最初の材料特性を最終的なセルの電力特性と相関させる能力によって、セルの大きさ、電極のピッチ間隔、更にはセルの「つなぎ(stringing)」(サブセットを直列及び/又は並列で接続すること)の調整が可能となり、モジュール全体の電力生産を増加して性能の劣っている領域のために補うことを可能にする。 Generally, the ability to correlate the first material characteristics and power characteristics of the final cell, the cell size, the pitch spacing of the electrodes, more "tie (stringing)" (series and / or parallel subset of cells in becomes possible to adjust the connection be), to enable to compensate for the area to increase the power production of the entire module is inferior performance.

シリコン箔の担体寿命マップによって、予想されるピーク出力点におけるセルの出力電流がセル間で十分一致するようにセルの大きさを選択することができる。 The carrier lifetime map silicon foil, the output current of the cell at the peak output point which is expected to be able to select the size of the cell so that good agreement between cells. 担体寿命及び/又は担体密度の測定値が低いと、単位面積当りのピーク出力におけるその領域での予測される電流が低くなる。 A low measured value of the carrier lifetime and / or carrier densities, the current predictions in that region at the peak power per unit area is low. よって、担体寿命が短い領域は、担体寿命が長い領域と比較して大きなセルに製造されるべきである。 Therefore, the region carrier lifetime is short, it should support life are fabricated larger cells compared to long region. 初期的な材料担体寿命と電流の整合をなすために適正なセル領域との間の比例関係は、経験的に決定されるのであって、直線的なものである必要はない。 Proportionality between the appropriate cell area to make the alignment of the initial material carrier lifetime and current, there is being determined empirically, it needs not be ones linear. 特に詳細には、特定の太陽電池セル設計において、測定された領域の光電流の測定は、対応する光電流を有する材料担体寿命と電圧との間の関数関係を決定するために行うことができる。 And more particularly to the particular solar cell design, the measurement of photocurrent measured area can be performed to determine the functional relation between the material carrier lifetime and voltage with a corresponding photocurrent . そして、これらの関数関係は動的なセル設計を行うために用いることができる。 Then, these functional relationships can be used to perform dynamic cell design.

典型的には複数の光起電モジュールは直列及び/又は並列に実装されるので、モジュールが特定の定格電流(直列)又は定格電圧(並列)を有することが望ましいことが多い。 Because typically several photovoltaic modules are mounted in series and / or parallel, modules it is often desirable to have a certain rated current (series) or the rated voltage (parallel). シリコン箔もしくは他の半導体材料の担体寿命マッピングならびにセルの製造工程及びセル特性の経験的知識によって、目標電流又は目標電圧が得られるように箔を複数のセルに分割することができる。 Empirical knowledge of the manufacturing process and cell characteristics of the carrier lifetime mapping and cell silicon foil or other semiconductor materials, can be divided foil so that the target current or target voltage is obtained in a plurality of cells. 目標電流を得るために、各セルが凡その目標値の電流を生成するように複数のセルに分割される。 To obtain a target current, each cell is divided into a plurality of cells so as to generate a current target value of approximately. そして、モジュールの直列接続された複数のセルは、目標値にほぼ等しい全体の電流を生成する。 Then, a plurality of series-connected cells of the module produces an approximately equal overall current to the target value. 目標電圧に到達するために、1個のセルの凡その電圧値を用いて、目標値に到達させるためのセルの合計数を選択する。 To reach the target voltage, with the voltage value of the approximate one cell, selects the total number of cells in order to reach the target value. そして、シートを複数のセルに適切に分割し、目標値になるように直列接続でセルを加えていく。 Then, the sheet appropriately divided into a plurality of cells, added to the cells connected in series so that the target value. 電流目標と電圧目標を同時に設定することは、電力性能をいくらか犠牲にすることによって一般的には可能である。 Setting the target current and target voltage at the same time, it is generally possible by sacrificing some power performance. 一般的に、動的な加工によって、一つのモジュール中のいずれか二つのセル間の電流変化は、これらのセルの平均電流に比して8パーセント以下に減少することができ、更なる実施形態では、等しい照光下において互いに連結されたセルの最大出力点の電流における変化は約5パーセント以下である。 Generally, a dynamic process, the current change between any two cells in a module may be reduced to 8% or less than the average current of these cells, a further embodiment in a change in the maximum output point current cells connected to each other at equal illumination under no more than about 5 percent. 同様に、個々のセルがより均一な電流を生成するモジュールの出力は、このモジュールの電流が増加するにつれて高くなる。 Similarly, the output of the module in which the individual cell to produce a more uniform current increases as the current of the module is increased. 当業者は、電流及び出力の改善に関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art will recognize that predict additional ranges within the ranges expressly above with respect to improvement of the current and the output, it is included within the scope of the disclosure herein.

インバータをモジュールに一体化させることも有益である。 It is also advantageous to integrate the inverter module. 係るインバータが商業的に現実的であるならば、目標電圧又は目標電流を必要としない。 If inverter according is commercially realistic, it does not require a target voltage or target current. こうした状況では、発電量を増加させるために、セルの大きさ、電極ピッチ及び配線を全て選択することができる。 In such circumstances, in order to increase the power generation amount, the size of the cell, it is possible to select all the electrode pitch and the wiring. 一体化されたインバータは、モジュール電力の出力を、電力線に直接供給することができる標準120V60Hzの電気出力に適合させることができ、もしくは、選択された他の標準電気出力に適合させることができる。 Integrated inverter, the output of the module power, can be adapted to the electrical output of standard 120V60Hz that can be fed directly to the power line, or can be adapted to other standard electrical output selected.

代表例として、半導体基板を一又は複数のストライプに分割することについて記載する。 Representative examples, describes dividing a semiconductor substrate one or a plurality of stripes. 図10Aに示すように、基板220は、二本のストライプ226、228への最終的な分割を示す線224を伴って示されている。 As shown in FIG. 10A, a substrate 220 is shown with a line 224 indicating the final division into two stripes 226 and 228. 線224の位置は、各ストライプの推定される全電流に基づき決定することができる。 Position of the line 224 may be determined based on the total current estimated of each stripe. 図10Aの図に示した実施形態に基づく仮想的な例として、上段のストライプ内で測定される電流推定値の全ての合計が下段のストライプ内で測定される電流推定値の合計よりも高くなることが予想される場合、この差の相殺のために上段のストライプの面積が下段のストライプの面積よりも適宜小さく作られる。 As hypothetical example based on the embodiment shown in figure FIG. 10A, is higher than the sum of the current estimates the sum of all current estimated values ​​measured in upper stripe is measured in the lower stripe If it is expected, the area of ​​the upper stripe for cancellation of this difference is made smaller appropriately than the area of ​​the lower strip.

その後、分割後の各セルの電流が凡そ等しくなるように各ストライプを再分割することができる。 Thereafter, it is the current of each cell after division to subdivide each stripe so approximately equal. この分割は、シート及び各ストライプのために選択されたセルの合計数に基づき決定される。 This division is determined based on the total number of the selected cell for the seat and each stripe. いくつかの実施形態では、各測定地点周辺の推定される電流が、この地点の周辺ではほぼ一定であると仮定される。 In some embodiments, the current estimated near each measurement point is, in the periphery of this point is assumed to be approximately constant. あるいは、各測定地点の推定される電流は、直線形アルゴリズム又は非線形アルゴリズムを用いて外挿されるか補間されることができる。 Alternatively, the current estimation of the measurement points may be interpolated or extrapolated using the linear algorithm or a nonlinear algorithm. ストライプの大きさを考慮することができる。 The size of the stripe can be taken into account. そして、このストライプの各セルの推定電流は、ストライプ内のセルの合計数で割られる合計推定電流から得られる。 The estimated current for each cell of the stripe is obtained from the total estimated current divided by the total number of cells in the stripe. その後、各セルの面積は、目標電流を得るために決定される。 Thereafter, the area of ​​each cell is determined to obtain a target current. 10個のセル232への分割が例として図10Aに示されている。 Division into ten cells 232 is shown in FIG. 10A as an example.

10個のセル232にカットした後のシートは、カットされたセルを支持する基板234を伴って図10Bに示されている。 Sheet after cutting the 10 cells 232 is shown in Figure 10B with a substrate 234 which supports the cut cell. 更に、図10Bは、ドープ領域236のための位置決めを示しており、このドープ領域の位置が矩形の格子目(グリッド)上に配置されないように動的に選択される。 Further, FIG. 10B shows the positioning for the doped regions 236, the position of the doped region is dynamically selected so as not to be arranged on a rectangular grid network (grid). あるいは、ドープ電極を矩形の格子目上に配置することができる。 Alternatively, it is possible to arrange the doping electrode in a rectangular grid network on. 図10Bに示した実施形態において、各縦列(しかし直線である必要はない)は、電極が列に沿って形成されるように、同一のドーパントを受けるように選択される。 In the embodiment shown in FIG. 10B, each column (but need not be straight), the electrode is to be formed along the column are selected to receive the same dopant.

一旦セルの大きさが決定されると、ドーピング処理のためにドープ領域の数及び位置が決定される。 Once the size of the cell is determined, the number and position of the doped regions for the doping process is determined. ドープ領域の配置位置の選択は、ドープ領域の数をセル内で一定に保つことに基づき、更には、選択されたパターンに従ってドープ領域をほぼ均等に間隔をあけるために、セルの実際の大きさに基づいて個々のセルにドープ領域を配置することに基づく。 Selection of positions of the doped region is based on keeping constant the number of doped regions in the cell, and further, in order to open the substantially evenly spaced doped regions according to the selected pattern, the actual size of the cell based on placing the doped regions to the individual cells based on. あるいは、ドープ領域間の間隔を固定した目標値に定めて、次に、このドープ領域は、ドープ領域の目標間隔及び大きさに基づいて、セル内の利用可能なスペースに従ってドープ領域を最も多くなるように配置される。 Alternatively, determined to the target value with a fixed spacing between the doped regions, then, the doped region on the basis of the reference interval and size of the doped region, most of the doped region according to the available space in the cell It is arranged like.

半導体シートを個別のセルにカットした後の他の実施形態が図11に示されている。 Other embodiments after the semiconductor sheet is cut into individual cells are shown in Figure 11. この実施形態において、シートはほぼ均一の大きさの5つの列240、242、244、246、248にカットされる。 In this embodiment, the sheet is cut into substantially uniform size five columns of 240,242,244,246,248. その後、各列は半導体特性の測定値に基づいて適切な大きさのセルにカットされる。 Then, each column is cut into cells of appropriate size based on measurements of the semiconductor properties. 上記のように、一般的にセルの数は目標モジュール性能に基づき(例えば目標電圧に基づく)選択することができる。 As described above, the number of general cell (based on e.g. target voltage) based on the target module performance can be selected. 一般的に、光起電モジュールは例えば2〜2000個の太陽電池セルを含んでおり、他の実施形態では約10〜500個の太陽電池セルを含んでおり、これらの範囲内の任意の範囲であってもよい。 Generally, the photovoltaic module includes, for example, 2 to 2000 pieces of the solar cell, in another embodiment includes from about 10 to 500 pieces of solar cells, any range within these ranges it may be. 概して、レイアウトは上記の例のように複数の列に分割されることを基本とし、又はこの分割は電流の整合を向上する任意の数の数学アルゴリズムであってもよく(例えば、等しい面積のセルから開始し、電流差を補償するために面積を変える工程の反復)、電流が許容範囲内で等しくなるように推定されるようになるまでこの修正処理が繰り返される。 Generally, the layout is basically to be divided into a plurality of rows as in the example above, or the division any may be a mathematical algorithm number (e.g., cells of equal area to improve the matching of the current starting from iterative process of changing the area to compensate for current difference), the correction process is repeated until the estimated so that a current equal within a tolerance.

この半導体シートは、光電流を得るためのドープ電極の形成と、この得られた光電流を方向付けるためのコレクタの配置とによって太陽電池セルを形成するために更に加工される。 The semiconductor sheet, the formation of the doped electrodes for obtaining the photocurrent is further processed to form a solar cell by the placement of the collector for directing the resulting photocurrent. 特に注目される実施形態において、個々の太陽電池セルはより大きな半導体シートからカットされる。 In embodiments of particular interest, the individual solar cells are cut from a larger semiconductor sheet. この太陽電池セルは、透明な前面シートを通して光を受けるように配置される。 The solar cells are positioned to receive light through the transparent front sheet. 本明細書の記載は、裏面電極太陽電池セルの形成についてであるが、この加工工程の少なくともいくつかは、本明細書の教示に基づくドープ電極の配置のために一般化することができる。 Description herein, although the formation of the back electrode solar cell, at least some of the processing steps can be generalized for the placement of the doped electrodes based on the teachings herein. セル構造体の加工196(図9)は例えば図12に記載の一又は複数の工程を含むことができるが、この工程は、必要ではない場合には順番通りに行う必要はなく、特定の商業的設計のために付加的な加工工程を含めることができる。 While processing of the cell structure 196 (FIG. 9) may include one or more of the steps described in FIG. 12 for example, this step, if not required need not be performed in the order, a particular commercial it can include additional processing steps for design. 更に、セル構造体加工196の工程のいくつかは、図9の半導体測定192及び/又は動的セル設計に関する工程の前に行われる、又は平行して同時に行われる。 Furthermore, some steps of the cell structure processing 196 is performed before step a semiconductor measurement 192 and / or dynamic cell design of FIG. 9, or in parallel at the same time.

一般的に、図12を参照すると、セル構造体加工196は、例えば、一又は複数の付加的な層を積層することと(260)、半導体を透明な前面シートに移動することと(262)、セルをカットすることと(264)、ドーパント積層のための構造体を前準備することと(266)、ドーパント組成物を積層することと(268)、ドーパントを硬化することと(270)、セルコレクタを積層することと(272)、コレクタを硬化することと(274)、を含むが、付加的な工程を用いてもよく、いくつかの工程は結合可能もしくは任意であってもよい。 Generally, referring to FIG. 12, cell structure processing 196 is, for example, a laminating one or more additional layers (260), and moving the semiconductor to the transparent front sheet (262) , and cutting the cell (264), that a (266) of preparing before the structure for dopant laminate, and laminating the dopant composition (268), and curing the dopant (270), and laminating a cell collector (272), and curing the collector (274), including, may be used an additional step, some steps may be possible or any binding. 付加的な層の積層は、例えば、半導体シートの上面及び/また下面に沿って保護層の形成を含むことができる。 Lamination of additional layers, for example, may include formation of the upper surface and / or the protective layer along the lower surface of the semiconductor sheet. 別の実施形態では、一又は複数の保護層は、半導体層を形成する処理の間に形成される。 In another embodiment, one or more protective layers are formed during the process of forming the semiconductor layer. 保護層を形成するための組成物、パラメータ及び方法は、先に記載したとおりである。 Composition for forming the protective layer, parameters and methods are as described above. 付加的な保護層、接着剤層及び加工層を積層することもでき、一時的なものであっても、完成した太陽電池セルのための層であってもよい。 Additional protective layer can also be laminated adhesive layer and the working layer, even temporary, it may be a layer for the finished solar cell.

半導体層の各面に配置される保護層は、処理において適切な回数積層することができる。 Protective layer disposed on each side of the semiconductor layer can be appropriate number laminate in the process. 保護層は、通常、テクスチャを付けられてはいない。 The protective layer is not is usually given a texture. テクスチャリングはプラズマエッチング又は他の適切な方法によってなされ、及び/又は、テクスチャは、積層の間に層に組み込むことができる。 Texturing is done by plasma etching or other suitable methods, and / or texture can be incorporated into the layer during lamination. 付加的な層は、積層されたコレクタといった所望の構造体を形成するのに適切なように積層される。 Additional layers may be stacked as appropriate to form the desired structure such as laminated collector. 同様に、エッチング処理ならびにリソグラフィ法及びフォトリソグラフィ法をパターン層に使用することができる。 Similarly, it is possible to use an etching process, as well as lithography and photolithography to pattern layer.

透明な前面シート262への半導体シートの移動に関して、この処理は半導体の性質にかなり依存する。 Regard the movement of the semiconductor sheet to the transparent front sheet 262, the process is highly dependent on the semiconductor properties. 一般的に、この処理は、より厚い半導体構造体のためになされる。 Generally, this process is done for the thicker semiconductor structure. 薄膜シリコン箔では、この処理は多孔性の粒状剥離層を含む構造体から直接行われ、又は、移動の前工程が、透明な前面シートへの移動が一時的な受容面から行われるようになされる。 The thin silicon foil, this process is carried out directly from the structure comprising a porous particulate release layer, or, prior to step of moving, adapted to move to the transparent front sheet is made from the temporary receiving surface that. 無機薄箔の処理及び移動のための方法及び装置は、2008年1月25日に出願された同時係属中の米国仮特許出願第61/062,399号(「Layer Transfer for Large Area Inorganic Foils」(モッソ他))に更に記載されており、本明細書に組み込まれたものとする。 A method and apparatus for processing and movement of the inorganic thin foil, 2008, US Provisional Patent Application No. 61 / 062,399 in co-pending, filed on January 25 ( "Layer Transfer for Large Area Inorganic Foils" It is further described in (Mosso other)), and which is incorporated herein. 任意の保護層等を備える半導体構造を透明な接着剤等を備える透明な前面シートに積層することができる。 The semiconductor structure comprise any protective layer may be laminated to the transparent front sheet provided with a transparent adhesive or the like.

適切な実施形態において、半導体シート全体に亘る半導体特性の測定を行い、上記の動的なセル設計に基づいてセルをシート上にレイアウトすることができる。 In suitable embodiments, perform the measurement of semiconductor properties throughout the semiconductor sheet can be laid cells on a sheet based on the dynamic cell design described above. セル構造体加工において適当な時期にセルは半導体シートから264個にカットされる。 Cells at the appropriate time in the cell structure machining is cut into 264 pieces from the semiconductor sheet. 一般的に、半導体の測定の後かつ最終モジュールを形成するための最後の加工工程の前のある時期にシートはセルにカットされる。 In general, the sheet is cut into a cell at some time before the last processing steps to form a and final module after the semiconductor measurement. 加えて、太陽電池セルは、透明な前面シート上での位置決めの前もしくは後に、半導体シートからカットすることができる。 In addition, solar cells, before or after positioning on a transparent front sheet can be cut from the semiconductor sheet. 透明な前面シート上への配置後のカットによって、他の配置工程も必要がなくなるが、更なる移動工程がないのであれば、この加工順序によって電池セルの特定の配列が概して固定される。 By the cut after the placement of the transparent front sheet, it eliminates the need for other arrangements step, if there is no further movement process, the specific arrangement of the battery cells are generally fixed by the machining sequence. 透明基板上に配置された電池セルのための半導体構造体では、電池セルが完成されてモジュールに一体化されるまで、付加的な処理を電池セルの裏側で行うことができる。 The semiconductor structure for the arranged cells on a transparent substrate, can be carried out until the battery cell is integrated into the completed module, the additional processing in the back side of the battery cell.

太陽電池セルは、選択された分割(動的なセル設計の間に任意にマッピングすることができる)に基づき半導体シートからカットすることができる。 Solar cells can be cut from a semiconductor sheet on the basis of the division which has been selected (may be mapped to any during dynamic cell design). 動的なセル設計が行われない場合、一般的にシートはほぼ等しい大きさの電池セルを形成するように分割される。 If dynamic cell design is not performed, generally sheet is divided to form the battery cell is approximately equal size. 光起電モジュールが典型的には直列及び/又は並列に取り付けられるので、モジュールが特定の定格電流(直列)又は定格電圧(並列)を有することが望ましいことが多い。 Since the photovoltaic module is typically mounted in series and / or parallel, modules it is often desirable to have a certain rated current (series) or the rated voltage (parallel). 目標電流を達成するために、各セルが凡その目標値の電流を生成するように電池セルが分割される。 To achieve a target current, each cell battery cell is divided to generate a current target value of approximately. その後、モジュールの直列接続されたセルは、目標値にほぼ等しい全体の電流を生成する。 Thereafter, the series connected cells of the module produces an approximately equal overall current to the target value. 目標電圧に到達するために、セルの凡その電圧値は、1個のセルの凡その電圧値を用いて、目標値に到達させるためのセルの合計数を選択する。 To reach the target voltage, the voltage value of the approximate cell, using the voltage value of the approximate one cell, selects the total number of cells in order to reach the target value. そして、シートを複数のセルに適切に分割し、目標値になるように直列接続でセルを加えていく。 Then, the sheet appropriately divided into a plurality of cells, added to the cells connected in series so that the target value. 電流目標と電圧目標を同時に設定することは、電力性能をいくらか犠牲にすることによって一般的には可能である。 Setting the target current and target voltage at the same time, it is generally possible by sacrificing some power performance.

測定を行わずにセルを規則的なパターンに分割することができるが、個々のセルの電流がより近似して整合するような大きさにセルを動的にカットすることによって有利な効果が得られる。 Although cell without measurement can be divided into a regular pattern, obtained advantages by the current of each cell is cut dynamically cell sized to aligned more closely It is. 適切な機械的な方法(例えば硬質の刃を有するソー(鋸)や、流体ジェット切断装置や他の機械的方法によって)を用いてセルをカットすることができる。 It is possible to cut the cell using appropriate mechanical methods (saw having, for example, blade rigid (saw) and, by the fluid jet cutting apparatus or other mechanical methods). しかしながら、利用可能なレーザカット技術は、実時間でのセル位置の決定を行うことができ、格別好都合である。 However, laser cutting techniques available can make decisions cell location in real time, which is particularly advantageous. 適切なレーザカットシステムは、米国マサチューセッツ州シャーリーのオックスフォード・レーザ社(Oxford Lasers, Inc.)、及び米国マサチューセッツ州のオックスフォードのIPGフォトニクス社(IPG Photonics Corp.)から、もしくは他の商業的なソースから入手可能である。 Appropriate laser cutting system, the United States Massachusetts Shirley of Oxford laser, Inc. (Oxford Lasers, Inc.), and from the United States Massachusetts Oxford of IPG Photonics Corporation (IPG Photonics Corp.), or from other commercial sources it is available. 一般的に、材料を偏球(oblate)にする任意の適正なレーザー周波数が用いられる(例えば1070nmで動作するYtterbium lasers)。 Generally, any appropriate laser frequency that the material in an oblate spheroid (oblate) is used (e.g., Ytterbium lasers operating at 1070 nm). 透明基板に接着された後に半導体シートがカットされる場合、この選択されたカット方法によって、透明基板がその機械的一体性を保持する限りセルの性能を損なうことなく透明基板に僅かに切り込むことができる。 If the semiconductor sheet is cut after being adhered to the transparent substrate, this selected cut method, a transparent substrate that is cut slightly on the transparent substrate without deteriorating the performance of the cell as long as they retain their mechanical integrity it can. 一般的に、セルのレーザカットは、ドープ電極の形成に関する工程の前もしくは後又はその間に行うことができる。 Generally, laser cutting of the cell may be performed prior to the step relating to the formation of the doped electrode or after or during.

ドーパント積層266のための前準備には、一般的にドーパントと共に半導体表面に沿って配置される保護層もしくは他の層に関して半導体表面へのアクセスを提供することが含まれる。 The preparatory for dopant stack 266 includes providing access to the semiconductor surface with respect to the general protection layer or other layers are arranged along the semiconductor surface with a dopant. いくつかの実施形態では、保護層は、ドーパントを受け入れることができる露出領域を提供するためにパターン化される。 In some embodiments, the protective layer is patterned to provide an exposed area can accept dopant. フォトリソグラフィ技術や、様々なエッチング方法を含む他のリソグラフィ技術が、構造体のパターン付けのために用いられる。 And photolithography, other lithographic techniques, including a variety of etching methods is used for the patterning of the structure. 原則として、ドーパントを顕著に移動(マイグレーション)することなく配置することができる場合、ドーピング処理の後に保護層又は他の被覆層のパターン付けを行うことができるが、このドーピング処理の順序は、他の加工工程を拘束し、このドーピング処理にはドーパントを適切に露出するために正確な相対的な位置決めが含まれる。 In principle, if it can be arranged without significantly moving (migrating) a dopant, it is possible to perform patterning of the protective layer or other coating layers after the doping process, the order of the doping process, other the processing steps restrained, this doping process includes precise relative positioning to properly expose the dopant. いくつかの実施形態では、望ましい方法には保護層を貫通する孔の穿孔が含まれる。 In some embodiments, the preferred method includes drilling holes through the protective layer. ドーパントは孔内に印刷することができ、この孔はドープ電極の位置となる。 Dopant can be printed into the hole, the hole is the position of the doped electrodes. 孔という用語は円筒構造のみを意図せず、孔は選択される形状及び大きさを有することができる。 The term hole is not intended to only cylindrical structure, holes can be shaped and sized to be selected. 孔の大きさの適切な範囲は上記の通りである。 Suitable range of pore size are as described above.

ドーピングのための適切な位置は各セル内で決定することができる。 Suitable positions for doping can be determined in each cell. ドープ電極を配置するためのパターンは、上記図4〜8の記載において述べられている。 Pattern for arranging the dope electrode is described in the description of FIG 4-8. 例えば、ドーパント配置のための孔は、矩形格子目上に配置されるか、他の適切な幾何学的配置になされる。 For example, holes for the dopant placement can be either placed on a rectangular grid network, be made to other suitable geometry. いくつかの実施形態において、ドーパント積層のための適切な位置は各セル内で決定される。 In some embodiments, a suitable position for the dopant stack is determined in each cell. ドーパント位置の動的な選択は半導体シート全体の半導体特性の測定値に基づいて決めることができる。 Dynamic selection of dopants position can be determined based on measurements of the semiconductor properties of the entire semiconductor sheet.

保護層を貫通する孔は、レーザー穿設あるいは機械的に穿設することができる。 Holes through the protective layer may be laser drilled or mechanically drilled. 例えば、レーザー穿孔は、10ナノ秒〜100ナノ秒(ns)の短パルスのグリーンレーザーからUVレーザーまで使用することができる。 For example, laser drilling can be used from the short pulses of green laser 10 nanoseconds to 100 nanoseconds (ns) to UV laser. 単一パルスが孔を開けるには1パルスにつき約2〜約30J/cm のレーザー流束量が適切であると推定される。 Laser fluences of about 2 to about 30 J / cm 2 per pulse for a single pulse a hole is estimated to be appropriate. 当業者は、レーザーのパラメータに関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art to predict additional ranges within the ranges expressly above with respect to the parameters of the laser, will recognize that within the scope of the disclosure herein. 実験では、約60ナノメートルの厚さを有するシリコンを多く含む窒化シリコン膜において、波長が3倍のYAGレーザーから出る波長が355ナノメートルで25ナノ秒の単一パルスが、4.3J/cm の流束量で適切な開口を形成したことを示した。 In the experiment, the silicon nitride film containing a large amount of silicon having a thickness of about 60 nm, the wavelength at which wavelength exits triple YAG laser is a single pulse of 25 ns 355 nm, 4.3 J / cm showed that the formation of the appropriate opening in the fluence of 2. これにより生じた孔の顕微鏡写真が図13に示されている。 Thus photomicrograph of the resulting hole is shown in Figure 13. 短波長及び短いパルス時間では、下層のシリコンに与える損傷が少ないことが予想されるが、コスト等の商業的側面との引き換えとなる。 Short wavelength and a short pulse time, it is expected that damage to the underlying silicon is small, the exchange of the commercial aspects of the cost and the like.

レーザー穿孔は、屑が幾分出ると予想される。 Laser drilling is expected to scrap somewhat out. 浅くエッチングすることでこの屑が無くなり、シリコン中の損傷層も無くなる。 Eliminates this waste by shallow etching, also eliminated damaged layer in the silicon. 適切な化学エッチングは、窒素/フッ化水素酸混合物、水酸化テトラメチルアンモニウム(TMAH)又は水酸化カリウム(KOH)エッチング組成物によって行うことができる。 Suitable chemical etching may be performed by a nitrogen / hydrofluoric acid mixture, tetramethylammonium hydroxide (TMAH) or potassium hydroxide (KOH) etching composition. エッチング後の構造体の断面概略図は図14に示されており、孔290は保護層292を貫通して半導体294に一部延びている。 Sectional schematic view of the structure after etching is shown in FIG. 14, bore 290 extends partially into the semiconductor 294 through the protective layer 292. 一般的に、レーザアブレーション、化学エッチング及び/又は他の除去ステップの後、誘電性保護層の約1%〜約50%、また、更なる実施形態においては約5%〜約30%、また更なる実施形態においては約10%〜約25%が、孔の下のクリーンかつ実質的な損傷を受けていないシリコンを露出するために除去されると共に、残りの部分が保護層によって被覆される。 Generally, after the laser ablation, chemical etching and / or other removal step, from about 1% to about 50% of the dielectric protection layer, and in further embodiments from about 5% to about 30%, also more about 10% to about 25% in a further embodiment is, while being removed to expose the silicon not receiving clean and substantial damage to the bottom of the holes, the rest is covered by a protective layer. 当業者は、不活性化層除去に関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art to predict additional ranges within the ranges expressly above with respect to the passivation layer is removed, it will recognize that within the scope of the disclosure herein.

その後、ドーパント組成物を露出したシリコンと接触するために孔を通して供給することができる。 It can then be fed through holes to contact the exposed silicon dopant composition. いくつかの実施形態では、ドーパントは、ドーパント担持インクにおいて運ばれ、例えばインクジェット式プリンタ等を用いてして分配される。 In some embodiments, the dopant is carried in the dopant-bearing ink, for example, it is distributed by using an ink jet printer or the like. 広面積でのインクジェットの解像度は現在200〜800dpiで容易になされ、これはレーザーによって作られた孔を被覆するために単一液滴で100〜200本のピッチ線をパターン付けするために十分である。 Inkjet resolution in a wide area is easily done in the current 200~800Dpi, which is sufficient to pattern the 100-200 pieces of pitch line in a single drop to cover the holes made by laser is there. また、インクジェット式の解像度は改良され続けている。 The ink jet type resolution continues to be improved. 一般的に二つのインクが使用され、一方はn型ドーパント(例えば燐及び/又はヒ素)であって、他方のインクはp型ドーパント(例えばホウ素、アルミニウム及び/又はガリウム)である。 Generally two inks are used, one is an n-type dopant (e.g., phosphorous and / or arsenic), the other ink is a p-type dopant (such as boron, aluminum and / or gallium). 先に記載したように、適切なインクには、液体のドーパント組成物、液体に溶解するドーパント組成物、又はドーパント粒子(ドーパントシリカ粒子又はドーピングされたシリコン粒子)を含ドーパント組成物が含まれる。 As previously described, suitable ink, dopant composition of the liquid, the dopant composition is dissolved in a liquid, or a dopant particles (dopant silica particles or silicon particles doped) includes a containing dopant composition.

ドーパントの積層の後、このドーパントは硬化され(270)(図12)、この硬化は、ドープ電極と半導体材料との間に所望の電気的相互作用を提供するために適切なようになされる。 After lamination of the dopant, the dopant is cured (270) (FIG. 12), the curing is done in an appropriate manner to provide the desired electrical interaction between the doped electrode and the semiconductor material. 例えば、ドーパントインクを積層させた後に、溶媒及び/又は他の有機物を除去するために任意の乾燥工程を用いることができる。 For example, after a laminate of dopant ink may be any drying steps to remove the solvent and / or other organic substances. いくつかの実施形態では、1ミクロン未満の厚さを有する薄膜は、更なるドーパント硬化処理のために残すことができる。 In some embodiments, a thin film having a thickness of less than 1 micron, can be left for further dopant curing process. ドーパント硬化の特性はドーパント組成物の特性に依る。 Characteristics of dopant curing depends on the properties of the dopant composition. 液体とシリカ粒子インクとを含むドーパントでは、このドーパントはドープ電極を形成するためにケイ素層にドライブされ、一方で、ケイ素粒子インクでは、シリコンはドープ電極を形成するために適所で溶融することができる。 The dopant comprising a liquid and a silica particle ink, the dopant is driven into the silicon layer to form a doped electrode, on the one hand, the silicon particle ink, silicon be melted in place to form the doped electrode it can.

適当な実施形態において、上記ドライブイン(drive−in)工程の間、積層されたドーパント元素は、シリコン中にドープ電極を形成するために、シリコンにドライブされる。 In suitable embodiments, during the drive-in (drive-in) process, laminated dopant element to form a doped contact into the silicon, it is driven into the silicon. このドライブインは、固体拡散を加速するためにオーブン内で加熱して行うことができる。 The drive-in can be carried out by heating in an oven to accelerate the solid diffusion. 熱によるドーパントのドライブインは、所望の全体的なドーピングレベルを得るために一般的に比較的深いドーパント構造体を得るようにシリコン中のドーパントはガウス分布となる。 Drive-in of dopants by heat, the dopant Gaussian distribution in the silicon so as to obtain a generally relatively deep dopant structure in order to obtain the desired overall doping level. 通常、ドーパントレベルが、1立方センチメートル当たり約5.0×10 18 〜約5×10 19原子であってもよい。 Usually, the dopant level can be a ~ per cubic centimeter to about 5.0 × 10 18 to about 5 × 10 19 atoms.

しかしながら、いくつかの実施形態においては、例えばUVレーザ(例えばエキシマーレーザ)を用いてレーザードライブインが行われるが、広い範囲のレーザー周波数がレーザーによるドーパントドライブインに適切なものとなり得る。 However, in some embodiments, for example, a laser drive-in with a UV laser (e.g. excimer laser) is performed, a wide range of laser frequency may be appropriate dopant drive-in with a laser. 特に詳細には、10〜1000ナノ秒のエキシマレーザパルスによって、1400℃を超える温度で20〜80ナノメートルの深さまでシリコンが溶融する。 And more particularly to the excimer laser pulses 10 to 1000 ns, the silicon is melted at a temperature exceeding 1400 ° C. to a depth of 20 to 80 nanometers. 特定の例として、20ナノ秒のパルスの約0.75J/cm 、又は200ナノ秒のパルスの1.8J/cm のエキシマーレーザ流束量が、溶融される領域のために適切なパラメータであるが、他のレーザー及びレーザー周波数及び他の電力パラメータも適切に用いられることができる。 As a specific example, 20 to about 0.75 J / cm 2 nanosecond pulses, or 200 excimer laser fluence of 1.8 J / cm 2 pulses of nanosecond, appropriate parameters for a region to be melted although, other lasers and laser frequencies and other power parameters can also be suitably employed. オーバー層のドーパントは、溶融されたシリコンに急速に拡散するが、一般的に、溶融されたシリコンを通り越して拡散することはほとんどない。 Dopant of the over layer is rapidly diffused into the molten silicon, in general, rarely diffuse past the molten silicon. 従って、略階段状のドーパント断面は、溶解度よりも高いレベルに到達する可能性のあるドーパント濃度で形成されることができる。 Thus, a substantially stepped dopant section may be formed with a dopant concentration that may reach a level higher than the solubility. 加えて、シリコン層及び下位層は室温又はこの付近で保たれ、低温度での処理はエネルギーの消費量が少なくて済むため有益である。 In addition, the silicon layer and the lower layer is kept at or near room temperature, the process at low temperature is beneficial for only a small consumption of energy.

いくつかの実施形態では、レーザーによるドライブインによって高濃度にドーピングされた電極は比較的浅い断面を有して形成され、約10nm〜500nmの厚みを有し、更なる実施形態では約20nm〜100nmである。 In some embodiments, electrode doped with a high concentration by drive-by laser is formed to have a relatively shallow cross-section, has a thickness of about 10 nm to 500 nm, in a further embodiment about 20nm~100nm it is. 浅い断面を有する実施形態において、ドーパントの断面は、半導体内のドーパントの少なくとも95原子パーセントを半導体表面から約500nm内に有し、更なる実施形態において、半導体表面から約100nm内に有する。 In embodiments having a shallow section, the dopant of the cross section is at least 95 atomic percent of the dopant in the semiconductor having a semiconductor surface at about 500nm within has in a further embodiment, about 100nm in the semiconductor surface. 当業者は、ドーピングされた電極深さに関して上記に明示された範囲内での追加的な範囲を予測し、本明細書中の開示の範囲内に含まれることを認識するであろう。 Those skilled in the art will recognize that additional ranges within the range that is specified in the predicted respect doped electrode depth, it is included within the scope of the disclosure herein. ドーパントの断面は、表層から異なる深さでサンプルを取るためにスパッタリングもしくは他のエッチングを行うと共に、元素組成を評価するために二次イオン質量分析(SIMS)を用いて測定することができる。 Dopants cross section can be measured with performing sputtering or other etching to take samples at different depths from the surface layer, in order to evaluate the elemental composition using a secondary ion mass spectrometry (SIMS).

同様に、シリコン半導体シートの表面上のドーピングされたシリコンの積層物は、半導体シートと結合するようにドープ電極を形成するために溶融される。 Similarly, laminates of doped silicon on the surface of the silicon semiconductor sheet is melted to form a doped electrode to couple with the semiconductor sheet. ケイ素粒子はオーブン等で溶融されるか、又は、光による加熱システム(例えばレーザーに基づくスキャン装置)にその構造体を配置することによって溶融される。 Silicon or particles are melted in an oven or the like, or is melted by placing the structure in the heating system due to light (e.g., scanning laser-based system). また、広範囲の周波数を有する光源(例えばレーザー)が、ドープ電極内でケイ素粒子を硬化させるように調整される。 The light source (e.g., laser) with a wide range of frequency is adjusted so as to cure the silicon particles in the doped electrode.

ドーパントインクは、ドライブインの後に残留物をほとんど残さない。 Dopant ink does not leave very little residue after the drive-in. 一般的にドーピングされたシリカ(SiO )を使用するドーパントインクは、ドーパントドライブインの後に表層から清浄される。 Generally doped silica dopant ink to use (SiO 2) is cleaned from the surface after a dopant drive-in. 残留物SiO 及び不純物は、高周波エッチングによって除去さすることができる。 The residue SiO 2 and impurities can be removed by RF etching.

更なる実施形態において、ドーパント積層268及びドーパント硬化270は、異なるドーパント組成物によって複数の工程を交互に行うことでなされる。 In a further embodiment, the dopant laminate 268 and dopant curing 270 is done by alternately performing a plurality of processes with different dopant composition. 特に詳細には、第1のドーパント組成物は層として形成される。 And more particularly to the first dopant composition is formed as a layer. その後、ドライブイン工程は、放射線ビーム(例えばレーザー光線)を使用して行われる。 Then, drive-in step is performed using a radiation beam (e.g., laser). この放射線ビームは、所望の位置(例えば保護層を貫通する孔に対応する)でドーパントを硬化するために焦点を合わせることができる。 The radiation beam can be focused to cure the dopant at a desired position (e.g., corresponding to a hole through the protective layer). このドーパントには、ドーパント液体及び/又はドーピングされた粒子(例えばケイ素粒子又はシリカ粒子)が含まれる。 The dopants include dopants liquid and / or doped particles (e.g. silicon particles or silica particles). 硬化は上記の通りに行われる。 Curing is carried out as described above.

第1のドーパントを選ばれた箇所で複数の硬化した後、層の残留部が洗い流され(例えば有機溶剤又はエッチング組成物によって)、少なくともかなりの部分の硬化したドーパントが残留する。 After several cured at a place where it has been chosen the first dopant, (e.g. by organic solvent or etching composition) remaining portions of the layer are washed away, the dopant cured for at least a substantial portion remains. その後、異なるドーパントの第2層が供給される。 Thereafter, a second layer of a different dopant is supplied. 複数の箇所からなる第2組において第2のドーパントを硬化するのに放射線照射がなされる。 Irradiation is performed to cure the second dopant in the second set comprising a plurality of locations. その後、第2のドーパント層の残留物が除去される。 Thereafter, the residue of the second dopant layer is removed. このようにして、nドーパント及びpドーパントは、いずれの順序でも連続して積層することができる。 In this manner, n dopants and p dopants can also be laminated sequentially in any order. スピンコーティング、スプレーコーティング又は他の好都合なコーティング方法は、例えば本明細書に記載されたようなドーパントインクにより層を形成するために用いることができる。 Spin coating, spray coating or other convenient coating method may be used to form the layer by dopant ink such as those described herein.

図12を参照すると、コレクタ材料が積層され(272)、これによりドープ電極との電気的接続が形成され、得られた光電流をセルの外部に案内できるようにする。 Referring to FIG. 12, the collector material is laminated (272), thereby electrically connecting the formation of the doped electrode, to be able to guide the resulting photocurrent outside of the cell. コレクタが形成され、これにより、ドープ電極を電気的に接続し、モジュール端末又は別のセルに接続するのに好適であるセルの二極が形成される。 Collector is formed, thereby, a doped electrode electrically connected, the two poles are suitable cells to connect to the module terminal or another cell is formed. セル内において、ドープ電極はセル構成内において一般的に特定の極性に電気接続されている(すなわち、並列に接続されたドーパント電極)。 In the cell, the doped electrode is electrically connected to a generally particular polarity in the cell structure (i.e., connected in parallel dopant electrode). コレクタ材料の積層は例えばインクジェットを用いて行うことができ、これにより、金属化材料を直接積層するかもしくは後の電気メッキのために導電シードパターンを積層する。 Lamination of the collector material can be carried out using an inkjet example, thereby laminating a conductive seed pattern for electroplating or after either laminating a metallized material directly. いくつかの実施形態では、金属化材料の直接の積層には、ポリマー・銀粒子複合材を有するインクをインクジェットで積層することが含まれる。 In some embodiments, the direct lamination metallization materials include laminating an ink having a polymer-silver particle composite material by an ink jet. 電気メッキによる実施形態において、シード層は、任意の電導性材料(例えばCu、Ag又はNiの層)であってよい。 In the embodiment according to electroplating, the seed layer may be any electrically conductive material (e.g. Cu, Ag or Ni layer). シード層の使用及び後の電気メッキは、米国特許第6,630,387(「Method for Forming Capacitor of Semiconductor Memory Device Using Electroplating Method」(ホリイ))に更に記載されており、本明細書に組み込まれたものとする。 Electroplating of use and after the seed layer is further in U.S. Patent No. 6,630,387 ( "Method for Forming Capacitor of Semiconductor Memory Device Using Electroplating Method" (Horii)) is described, herein incorporated and those were.

コレクタ材料の硬化(274)(図12)のための適切な方法は、コレクタ材料の性質に依る。 Suitable methods for curing the collector material (274) (FIG. 12) will depend on the nature of the collector material. いくつかの実施形態では、コレクタ材料は、金属又は他の材料を焼きなますために加熱されて、良好な接続を形成することができる。 In some embodiments, the collector material is heated to annealed metal or other materials, it is possible to form a good connection. ポリマー・金属粒子複合材は、ポリマーを架橋させるのに効果的な適度な加熱をすることにより、高伝導性の材料に硬化することができる。 Polymer metal particles composite by effective moderate heating to crosslink the polymer, can be cured to a high conductivity material. いくつかのポリマー複合体は放射線によって硬化することができる。 Some of the polymer composite can be cured by radiation.

いくつかの実施形態では、セルのカットによって形成された間隙に跨るようにブリッジが用いられる場合、直列に複数の太陽電池セルを接続するためにインクジェット金属被覆をすることができる。 In some embodiments, if the bridge is used to span the gap formed by the cut of the cell can be an ink jet metallization for connecting a plurality of solar cells in series. ブリッジは、電気絶縁性充填材から形成すべきである。 Bridge should be formed from an electrically insulating filling material. 適切な充填材には、例えば、モジュール構造体が歪まないように可撓性のポリマーが含まれる。 Suitable fillers include, for example, the module structure includes a flexible polymer so as not to distort. 適切なポリマーを、直接的な方法(例えば押出、成形等)を用いて積層してもよい。 The suitable polymers may be laminated using direct methods (e.g. extrusion, molding, etc.). ブリッジの形成及びブリッジ上のインクジェット式金属被覆によって、セルを互いにハンダ付けする必要がなくなる。 By formation and inkjet metallization on the bridge of the bridge, it is not necessary to solder the cells together. あるいは、セルは銅線等と共にハンダ付けされてもよく、又は、電気接続を形成するために他の方法を用いてもよい。 Alternatively, the cells may be soldered together with copper wire or the like, or other methods may be used to form an electrical connection.

図9を参照する。 Referring to FIG. 9. 一旦セルが完成すると、モジュール形成を完成するために更なる加工工程を行うことができる(198)。 Once the cell is completed, it is possible to perform additional processing steps to complete the module formation (198). モジュールを完成するための最後の加工工程の間に、太陽電池セルの電極は直列に接続され、他の電気接続も所望なように形成することができる。 During the last processing steps to complete the module, the electrode of the solar battery cells are connected in series, other electrical connections can also be formed as desired. また、一連の電池セルの端の電池セルの適切な電極は、モジュール端末に接続される。 Further, suitable electrode of the battery cell at the end of a series of battery cells are connected to the module terminals. 具体的には、一旦電池セル間の電気接続が完成されると、外部モジュールの接続も形成することができ、モジュールの裏面は封止される。 Specifically, once the electrical connection between the battery cells is completed, the connection of external modules can also be formed, the back surface of the module is sealed. 支持体層は、セルの裏面を封止するために配置することができる。 The support layer can be arranged to seal the backside of the cell. 裏面封止材料が透明である必要はないため、上記のように、一定の範囲の材料及び方法が用いられることができる。 Since the rear surface sealing material does not need to be transparent, as described above, it is possible materials and methods certain range is used. ヒートシール性フィルムが用いられる場合、このフィルムは適当に配置され、モジュールは他の構成要素に影響を及ぼすこと無くシールを構成するために中温まで加熱される。 If heat-sealable film is used, the film is suitably positioned, the module is heated to moderate temperatures for composing without seal affecting the other components. その後、モジュールは所望のようにフレームに載置することができる。 Thereafter, the module can be mounted to the frame as desired.

上記実施形態は、説明のためであって、これらに限定されない。 The above embodiments are for explanation, not limitation. 更なる実施形態も添付の特許請求の範囲内である。 Additional embodiments are within the scope of the appended claims. 加えて、本発明が特定の実施形態に関して記載されてきたが、その形態及び細部を本発明の精神及び範囲から逸脱することなく変更することが可能であることは当業者には認識されるであろう。 In addition, the present invention has been described with respect to specific embodiments, it will be recognized by those skilled in the art that it is possible to change without departing from the form and detail from the spirit and scope of the present invention It will allo. 本明細書において参照文献を組み込んだが、本発明の開示内容とは相反するものまでを含まないとする。 Incorporating reference herein, but the disclosure of the present invention and contains no to be a trade.

図1は、光起電モジュールの概略的な斜視図であって、モジュール内の太陽電池セルをいくつか露出させるために支持体層(バッキング層)が除去されている。 Figure 1 is a schematic perspective view of the photovoltaic module, the support layer to expose some of the solar cells in the module (backing layer) is removed. 図2は、図1の線2−2に沿って取られた図1の光起電モジュールの断面図である。 Figure 2 is a cross-sectional view of the photovoltaic module of FIG. 1 taken along line 2-2 of FIG. 図3は、光起電モジュールの底面図であって、モジュール内の太陽電池セルを露出させるために支持体層が除去されている。 Figure 3 is a bottom view of the photovoltaic module, the support layer is removed to expose the solar cells in the module. 図4は、個々の太陽電池セルの底面斜視図である。 Figure 4 is a bottom perspective view of the individual solar cells. 図5は、図4の線5−5に沿って取られた図5の太陽電池セルの断面図である。 Figure 5 is a cross-sectional view of the solar cell of FIG. 5 taken along line 5-5 of FIG. 図6は、半導体基板の底面図であって、不活性化層(保護層)に穿孔された孔に形成されたドープ領域を露出させるためにコレクタが除去されている。 Figure 6 is a bottom view of a semiconductor substrate, a collector to expose the doped regions formed in the pore drilled in the passivation layer (protective layer) is removed. 図7は、別の実施形態の太陽電池セルの底面図である。 Figure 7 is a bottom view of the solar cell of another embodiment. 図8は、図7の太陽電池の底面図であって、保護層を貫通する孔内のドープ領域を露出させるためにコレクタが除去されている。 Figure 8 is a bottom view of the solar cell of FIG. 7, the collector is removed to expose the doped region in the holes through the protective layer. 図9は、モジュール製作の主要な加工工程を示す流れ図である。 Figure 9 is a flow diagram showing the major processing steps of a module fabrication. 図10Aは、半導体シートの底面図であって、動的なセルの選択を示している。 Figure 10A is a bottom view of a semiconductor sheet, indicating the selection of the dynamic cells. 図10Bは、セルのカット及びドーパントの配置のための穿孔の後の図10Aのシートの底面図である。 Figure 10B is a bottom view of the seat of Figure 10A after piercing for placement of the cut and the dopant of the cell. 図11は、リアルタイム(実時間)のセルの選択の後の、カットされたセルを示す半導体シートの下面図である。 11, real-time after the selection of the cell of (real-time), a bottom view of a semiconductor sheet showing a cut cell. 図12は、太陽電池セル加工のための工程を示す流れ図であるが、図に示される順序が必ずしも処理の順序とならなくてはならないというわけではない。 Figure 12 is a flow chart illustrating a process for solar cell processing, the order shown in figure does not mean that must necessarily the order of processing. 図13は、シリコン層上の窒化ケイ素層を貫通して穿孔された実際の孔の顕微鏡写真である。 Figure 13 is a photomicrograph of the actual holes are drilled through the silicon nitride layer on the silicon layer. 図14は、保護層を貫通する孔を形成するためのレーザー穿孔の後の構造体を示す部分的な側断面図である。 Figure 14 is a partial side sectional view showing a structure after the laser drilling for the formation of holes through the protective layer.

Claims (15)

  1. 透明な前面シートと、 And front sheet transparent,
    前面及びこれに対向する裏面を有する半導体層と、 A semiconductor layer having a back side facing the front and to this,
    前記半導体層の裏面から延びる複数の分離されているpドープ・アイランド及び複数の分離されているnドープ・アイランドと、 And n-doped island has a plurality of separated by a p-doped island and a plurality are separated extending from the back surface of the semiconductor layer,
    少なくとも二つの電気相互接続と、 And at least two of the electrical interconnect,
    を含む太陽電池セルであって、 A solar cell, including,
    前記半導体層は、前記半導体層の前面を前記透明な前面シートに向けて固定されており、一方の電気相互接続が前記複数のpドープ・アイランド間に電気接続を提供し、他方の電気相互接続が前記複数のnドープ・アイランド間に電気接続を提供し、そして 前記ドープ・アイランドが、 ドーピングされたシリコン/ゲルマニウム粒子積層物からドーパントが拡散されることによって形成され、ドーピングされたシリコン(Si)/ゲルマニウム(Ge)を含む、ことを特徴とする太陽電池セル。 The semiconductor layer, the which the front surface of the semiconductor layer is fixed toward the transparent front sheet, one of the electrical interconnect provides electrical connection between the plurality of p-doped island, the other electrical interconnect There provide electrical connection between the plurality of n-doped island and said doped islands are formed by the dopant is diffused from the doped silicon / germanium particles laminate, doped silicon (Si) / containing germanium (Ge), solar cells, characterized in that.
  2. 前記半導体層が、5ミクロンから100ミクロンの平均厚さを有するシリコン/ゲルマニウム箔を含むことを特徴とする請求項1に記載の太陽電池セル。 The semiconductor layer, the solar cell according to claim 1, characterized in that it comprises a silicon / germanium foils from 5 microns with an average thickness of 100 microns.
  3. 前記複数のドープ・アイランドが、裏面誘電性保護層を貫通する開口部に整合されていることを特徴とする請求項1に記載の太陽電池セル。 Wherein the plurality of doped island, a solar cell according to claim 1, characterized in that it is aligned with the opening through the back surface dielectric protective layer.
  4. 前記裏面誘電性保護層が、酸化ケイ素、窒化ケイ素、酸窒化ケイ素又はこれらの組み合わせを含むことを特徴とする請求項3に記載の太陽電池セル。 The back dielectric protective layer, a silicon oxide, a solar cell according to claim 3, characterized in that it comprises silicon nitride, silicon oxynitride, or a combination thereof.
  5. 前面誘電性保護層が、前記半導体層と前記透明な前面シートとの間に位置することを特徴とする請求項1に記載の太陽電池セル。 Front dielectric protective layer, a solar cell according to claim 1, characterized in that located between the transparent front sheet and the semiconductor layer.
  6. 請求項1に記載の太陽電池セルと、 A solar cell according to claim 1,
    透明素材のシートに沿って複数の付加的な太陽電池セル構造体と、 A plurality of additional solar cell structure along the transparent material sheet,
    を含むことを特徴とする光起電モジュール。 Photovoltaic module, which comprises a.
  7. ドーピングされた半導体構造体を形成するための方法であって、 A method for forming a doped semiconductor structure,
    半導体シートの表面に複数の積層物を印刷する工程、 Step of printing a plurality of laminate on the surface of the semiconductor sheets,
    前記印刷工程が、ドーピングされた粒子を含むインクの積層を含み、 The printing step comprises the lamination of the ink containing doped particles,
    前記複数の積層物のうち、いくつかはpドーパントを含んでおり、他の積層物はnドーパントを含んでおり、そして 前記半導体シートにドーパントを導入して、前記半導体シートの前記表面から延びる分離されたドープ・アイランドを形成する工程と、 Wherein among the plurality of laminates, some includes a p dopant, other laminate includes a n dopant, and by introducing a dopant into the semiconductor sheet, extending from the surface of the semiconductor sheet separation a step of forming a doped islands that have been,
    を含んでおり、 The includes,
    前記ドーピングされた粒子が、シリコン(Si)/ゲルマニウム(Ge)を含むことを特徴とする方法。 Wherein said doped grains, characterized in that it comprises a silicon (Si) / germanium (Ge).
  8. 前記印刷工程が、インクジェット式印刷を含むことを特徴とする請求項7に記載の方法。 The method of claim 7 wherein the printing step, characterized in that it comprises an ink jet printing.
  9. 前記ドーピングされた粒子が、100ナノメートル以下の一次粒子の平均径を有することを特徴とする請求項に記載の方法。 The method of claim 7, wherein the doped particles, and having an average diameter of 100 nanometers or less of primary particles.
  10. ドーパントを導入する工程の後に前記シリコン /ゲルマニウムを除去するためにエッチングを行う工程を更に含むことを特徴とする請求項7に記載の方法。 The method according to claim 7, characterized in further including the step of performing etching to remove the silicon / germanium after the step of introducing a dopant.
  11. 前記半導体シートにドーパントを導入する工程が、 Introducing a dopant into the semiconductor sheet,
    積層物を前記半導体シートの表面上へ放射する工程を更に含んでおり、誘電体カバーが、前記誘導体カバーを通して下層の半導体表面を露出する選択された開口部を備える表面に沿って前記半導体シートに取り付けられ、そして前記放射する工程が、選択されたウィンドウに対応する箇所でなされ、前記選択されたウィンドウに対応する箇所でドープ電極を形成することを特徴とする請求項7に記載の方法。 The laminate further includes the step of radiating the surface of the semiconductor sheets, dielectric cover, said the semiconductor sheet along a selected surface with an opening portion to expose the underlying semiconductor surface through the derivatives cover attached, and wherein the step of radiation, made in locations corresponding to the selected window, the method according to claim 7, characterized in that to form a doped contact at a location corresponding to the selected window.
  12. 前記放射された積層物の残部を除去するための放射の後に、前記半導体シートを洗浄する工程を更に含むことを特徴とする請求項11に記載の方法。 After radiation to remove the remainder of the radiated laminate The method of claim 11, further comprising the step of cleaning the semiconductor sheet.
  13. 前記インクが、1ミクロン以下の二次粒子の大きさを有することを特徴とする請求項7に記載の方法。 The method of claim 7 wherein the ink is characterized by having a size of 1 micron or less of secondary particles.
  14. 前記インクが、0.1mPa・sから100mPa・sの粘度を有することを特徴とする請求項7に記載の方法。 The method of claim 7 wherein the ink is characterized by having a viscosity of 100 mPa · s from 0.1 mPa · s.
  15. 前記ドープ・アイランドが、前記半導体シートの表面から100ナノメートル内に95原子パーセントのドーパントを備えるドーパント断面を有することを特徴とする請求項1に記載の太陽電池セル The doped island, a solar cell according to claim 1, characterized in that it comprises a dopant section comprising 95 atomic percent of the dopant 100 in nanometers from the surface of the semiconductor sheet.
JP2009549629A 2007-02-16 2008-02-15 Solar cell structure, the photovoltaic modules and methods corresponding to these Active JP5687837B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US90200607P true 2007-02-16 2007-02-16
US60/902,006 2007-02-16
PCT/US2008/002048 WO2008103293A1 (en) 2007-02-16 2008-02-15 Solar cell structures, photovoltaic modules and corresponding processes

Publications (2)

Publication Number Publication Date
JP2010519731A JP2010519731A (en) 2010-06-03
JP5687837B2 true JP5687837B2 (en) 2015-03-25

Family

ID=39710361

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009549629A Active JP5687837B2 (en) 2007-02-16 2008-02-15 Solar cell structure, the photovoltaic modules and methods corresponding to these
JP2013061758A Pending JP2013168661A (en) 2007-02-16 2013-03-25 Solar cell structure, photovoltaic module and method corresponding to these
JP2015010267A Pending JP2015097287A (en) 2007-02-16 2015-01-22 Solar battery structure body, photovoltaic module and method of coping with them

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013061758A Pending JP2013168661A (en) 2007-02-16 2013-03-25 Solar cell structure, photovoltaic module and method corresponding to these
JP2015010267A Pending JP2015097287A (en) 2007-02-16 2015-01-22 Solar battery structure body, photovoltaic module and method of coping with them

Country Status (6)

Country Link
US (4) US8853527B2 (en)
EP (2) EP2654089A3 (en)
JP (3) JP5687837B2 (en)
CN (2) CN103077978B (en)
TW (1) TWI499061B (en)
WO (1) WO2008103293A1 (en)

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8568684B2 (en) * 2000-10-17 2013-10-29 Nanogram Corporation Methods for synthesizing submicron doped silicon particles
US20090075083A1 (en) 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US9006563B2 (en) 2006-04-13 2015-04-14 Solannex, Inc. Collector grid and interconnect structures for photovoltaic arrays and modules
US8822810B2 (en) 2006-04-13 2014-09-02 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8884155B2 (en) 2006-04-13 2014-11-11 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8664030B2 (en) 1999-03-30 2014-03-04 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9236512B2 (en) 2006-04-13 2016-01-12 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9865758B2 (en) 2006-04-13 2018-01-09 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8729385B2 (en) 2006-04-13 2014-05-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US6599631B2 (en) 2001-01-26 2003-07-29 Nanogram Corporation Polymer-inorganic particle composites
US7226966B2 (en) 2001-08-03 2007-06-05 Nanogram Corporation Structures incorporating polymer-inorganic particle blends
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US9455362B2 (en) 2007-10-06 2016-09-27 Solexel, Inc. Laser irradiation aluminum doping for monocrystalline silicon substrates
US20130164883A1 (en) * 2007-10-06 2013-06-27 Solexel, Inc. Laser annealing applications in high-efficiency solar cells
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
WO2008085806A1 (en) 2007-01-03 2008-07-17 Nanogram Corporation Nanoparticle inks based on silicon/germanium, doped particles, printing and processes for semiconductor applications
WO2008103293A1 (en) 2007-02-16 2008-08-28 Nanogram Corporation Solar cell structures, photovoltaic modules and corresponding processes
US8119233B2 (en) 2007-02-17 2012-02-21 Nanogram Corporation Functional composites, functional inks and applications thereof
JP2010530032A (en) * 2007-06-15 2010-09-02 ナノグラム・コーポレイションNanoGram Corporation Deposition and synthesis of inorganic foil by reaction stream
US20100275982A1 (en) * 2007-09-04 2010-11-04 Malcolm Abbott Group iv nanoparticle junctions and devices therefrom
US20130130430A1 (en) * 2011-05-20 2013-05-23 Solexel, Inc. Spatially selective laser annealing applications in high-efficiency solar cells
WO2012162276A2 (en) * 2011-05-20 2012-11-29 Solexel, Inc. Spatially selective laser annealing applications in high-efficiency solar cells
US20090191348A1 (en) * 2008-01-25 2009-07-30 Henry Hieslmair Zone melt recrystallization for inorganic films
DE212009000025U1 (en) * 2008-01-31 2010-09-23 Global Solar Energy. Inc., Tuscon Thin film solar cell sequence
KR101155343B1 (en) * 2008-02-25 2012-06-11 엘지전자 주식회사 Fabrication method of back contact solar cell
US8361834B2 (en) * 2008-03-18 2013-01-29 Innovalight, Inc. Methods of forming a low resistance silicon-metal contact
US20090239363A1 (en) * 2008-03-24 2009-09-24 Honeywell International, Inc. Methods for forming doped regions in semiconductor substrates using non-contact printing processes and dopant-comprising inks for forming such doped regions using non-contact printing processes
GB0807211D0 (en) * 2008-04-21 2008-05-28 Univ Denmark Tech Dtu Photvolotaic device
WO2009153792A2 (en) * 2008-06-19 2009-12-23 Utilight Ltd. Light induced patterning
CN102318074B (en) * 2008-10-12 2014-11-05 实用光有限公司 Solar cells and method of manufacturing thereof
US20100035422A1 (en) * 2008-08-06 2010-02-11 Honeywell International, Inc. Methods for forming doped regions in a semiconductor material
US8053867B2 (en) * 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
DE102008044910A1 (en) * 2008-08-30 2010-03-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Solar cell and solar cell module with one-sided interconnection
US7956337B2 (en) * 2008-09-09 2011-06-07 Applied Materials, Inc. Scribe process monitoring methodology
US7951696B2 (en) * 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
WO2010039245A1 (en) * 2008-09-30 2010-04-08 Global Solar Energy, Inc. Thin film solar cell string
US8138410B2 (en) 2008-10-01 2012-03-20 International Business Machines Corporation Optical tandem photovoltaic cell panels
US8822815B2 (en) * 2008-11-04 2014-09-02 Northrop Grumman Systems Corporation Photovoltaic silicon solar cells
GB0820126D0 (en) * 2008-11-04 2008-12-10 Conductive Inkjet Technology Ltd Inkjet ink
US9046656B2 (en) * 2008-11-18 2015-06-02 3M Innovative Properties Company Isotropic layer of multilayer optical film comprising birefringent thermoplastic polymer
US8518170B2 (en) * 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
JP2010161317A (en) * 2009-01-09 2010-07-22 Tokyo Ohka Kogyo Co Ltd Diffusing agent composition, method for forming impurity diffusion layer, and solar cell
US20100224237A1 (en) * 2009-03-04 2010-09-09 Sundiode Inc. Solar cell with backside contact network
KR101145928B1 (en) * 2009-03-11 2012-05-15 엘지전자 주식회사 Solar Cell and Manufacturing Method of the same
CN102362363A (en) 2009-03-23 2012-02-22 夏普株式会社 Wiring-sheet-attached solar battery cell, solar cell module, and process for manufacturing wiring-sheet-attached solar battery cell
EP2432024A4 (en) * 2009-04-14 2013-11-27 Mitsubishi Electric Corp Photovoltaic device and method for manufacturing the same
US20100258174A1 (en) * 2009-04-14 2010-10-14 Michael Ghebrebrhan Global optimization of thin film photovoltaic cell front coatings
JP2010251667A (en) * 2009-04-20 2010-11-04 Sanyo Electric Co Ltd Solar cell
US20100294349A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
US20100294352A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Metal patterning for electrically conductive structures based on alloy formation
US7910393B2 (en) * 2009-06-17 2011-03-22 Innovalight, Inc. Methods for forming a dual-doped emitter on a silicon substrate with a sub-critical shear thinning nanoparticle fluid
JP5384224B2 (en) * 2009-06-29 2014-01-08 三洋電機株式会社 Solar cells
US8324089B2 (en) * 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
US8779280B2 (en) * 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
WO2011035306A2 (en) * 2009-09-21 2011-03-24 Nanogram Corporation Silicon inks for thin film solar solar cell formation, corresponding methods and solar cell structures
WO2011050336A2 (en) * 2009-10-22 2011-04-28 Sionyx, Inc. Semiconductor devices having an enhanced absorption region and associated methods
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
DE102009053776A1 (en) * 2009-11-19 2011-06-01 Systaic Cells Gmbh Emitter formation with a laser
DE102009044610A1 (en) * 2009-11-20 2011-05-26 Azur Space Solar Power Gmbh solar cell module
EP2507839B1 (en) * 2009-11-30 2018-04-04 IMEC vzw Method for manufacturing photovoltaic modules comprising back-contact cells
US20130167915A1 (en) * 2009-12-09 2013-07-04 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using three-dimensional semiconductor absorbers
US8691694B2 (en) * 2009-12-22 2014-04-08 Henry Hieslmair Solderless back contact solar cell module assembly process
US8759664B2 (en) 2009-12-28 2014-06-24 Hanergy Hi-Tech Power (Hk) Limited Thin film solar cell strings
US20110192461A1 (en) * 2010-01-20 2011-08-11 Integrated Photovoltaic, Inc. Zone Melt Recrystallization of layers of polycrystalline silicon
JP2011151305A (en) * 2010-01-25 2011-08-04 Sharp Corp Solar cell, electric component mounted therewith, and electronic apparatus
JP5468962B2 (en) * 2010-03-31 2014-04-09 本田技研工業株式会社 Method of manufacturing a solar cell
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120318340A1 (en) * 2010-05-04 2012-12-20 Silevo, Inc. Back junction solar cell with tunnel oxide
CN101880914B (en) * 2010-05-25 2012-09-12 中国科学院微电子研究所 Method for preparing black silicon by plasma immersion ion implantation
EP2577750A4 (en) * 2010-05-27 2014-04-09 Solexel Inc Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
US8895962B2 (en) * 2010-06-29 2014-11-25 Nanogram Corporation Silicon/germanium nanoparticle inks, laser pyrolysis reactors for the synthesis of nanoparticles and associated methods
US8263899B2 (en) * 2010-07-01 2012-09-11 Sunpower Corporation High throughput solar cell ablation system
KR101702982B1 (en) * 2010-07-19 2017-02-06 삼성에스디아이 주식회사 Solar cell and method for manufacturing the same
KR20140015247A (en) 2010-08-05 2014-02-06 솔렉셀, 인크. Backplane reinforcement and interconnects for solar cells
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US8658454B2 (en) 2010-09-20 2014-02-25 Sunpower Corporation Method of fabricating a solar cell
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
KR20130129919A (en) * 2010-11-17 2013-11-29 히타치가세이가부시끼가이샤 Method for producing solar cell
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130298989A1 (en) * 2010-12-10 2013-11-14 Teijin Limited Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
KR101411808B1 (en) 2010-12-10 2014-06-25 데이진 가부시키가이샤 Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
JP2012186314A (en) * 2011-03-04 2012-09-27 Sharp Corp Solar battery module
US20120252924A1 (en) * 2011-03-29 2012-10-04 Cassandra Ann Mahoney Flavored silicone products
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
JP2013026524A (en) * 2011-07-22 2013-02-04 Hitachi Chem Co Ltd N-type diffusion layer forming composition, manufacturing method of n-type diffusion layer, manufacturing method of solar cell element, and solar cell
US8692111B2 (en) * 2011-08-23 2014-04-08 Sunpower Corporation High throughput laser ablation processes and structures for forming contact holes in solar cells
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
JP2013077730A (en) * 2011-09-30 2013-04-25 Sharp Corp Method of manufacturing semiconductor device
US9190548B2 (en) * 2011-10-11 2015-11-17 Varian Semiconductor Equipment Associates, Inc. Method of creating two dimensional doping patterns in solar cells
US20150000731A1 (en) * 2011-10-21 2015-01-01 Trina Solar Energy Development Pte Ltd All-back-contact solar cell and method of fabricating the same
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions
US8822262B2 (en) * 2011-12-22 2014-09-02 Sunpower Corporation Fabricating solar cells with silicon nanoparticles
WO2013101846A1 (en) * 2011-12-26 2013-07-04 Solexel, Inc. Systems and methods for enhanced light trapping in solar cells
KR101948206B1 (en) 2012-03-02 2019-02-14 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 thin film type solar cell and the fabrication method thereof
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP5818972B2 (en) 2012-03-30 2015-11-18 帝人株式会社 The semiconductor laminated body and a manufacturing method thereof, a method of manufacturing a semiconductor device, a semiconductor device, the dopant composition, dopant implantation layer, and the formation method of the doped layer
CN104412357B (en) 2012-04-17 2017-09-22 环球太阳能公司 Interconnecting integrated thin-film solar cell unit cell
FR2990300B1 (en) 2012-05-04 2017-02-03 Disasolar Photovoltaic module and process for its realization.
WO2013179898A1 (en) * 2012-05-29 2013-12-05 三菱電機株式会社 Solar battery module, method for producing same, and device for managing production of solar battery module
AU2013326971B2 (en) 2012-10-04 2016-06-30 Solarcity Corporation Photovoltaic devices with electroplated metal grids
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
CN104904021A (en) * 2012-11-05 2015-09-09 索莱克赛尔公司 Systems and methods for monolithically isled solar photovoltaic cells and modules
DE102012024255A1 (en) * 2012-12-12 2014-06-12 Forschungszentrum Jülich GmbH Method for manufacturing and series interconnecting of photovoltaic elements to thin-layer solar module, involves structuring total area of module by structuring step so that breadth of segment is locally adjusted for generating current
CN103872176B (en) * 2012-12-18 2017-06-16 国际商业机器公司 With integrated photovoltaic cell device and a method
US9281436B2 (en) 2012-12-28 2016-03-08 Solarcity Corporation Radio-frequency sputtering system with rotary target for fabricating solar cells
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) * 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
CN105164816B (en) 2013-01-28 2017-03-08 环球太阳能公司 PV interconnection system, apparatus and method
KR20150130303A (en) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. High dynamic range cmos image sensor having anti-blooming properties and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9475695B2 (en) 2013-05-24 2016-10-25 Nanogram Corporation Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
WO2015126918A1 (en) * 2014-02-19 2015-08-27 Lucintech, Inc. Flexible solar cells and method of producing same
US9559219B1 (en) * 2014-06-23 2017-01-31 Sandia Corporation Fast process flow, on-wafer interconnection and singulation for MEPV
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
FR3024283B1 (en) * 2014-07-25 2016-08-12 Commissariat Energie Atomique Photovoltaic module comprising a plurality of bifacial cells and method of manufacturing such a module
USD769808S1 (en) 2014-07-29 2016-10-25 Solaero Technologies Corp. Solar cell
US20160087132A1 (en) * 2014-09-19 2016-03-24 Hamad Musabeh Ahmed Saif Alteneiji Dynamic PV Module And Method Of Manufacturing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
CN104576778B (en) * 2015-01-05 2017-08-08 苏州中来光伏新材股份有限公司 No main gate high efficiency back contact solar cell, components and preparation process
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
WO2016169595A1 (en) * 2015-04-22 2016-10-27 Fundación Tekniker Method for manufacturing a photovoltaic panel comprising a plurality of thin film photovoltaic cells connected in series
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
USD784253S1 (en) 2016-02-16 2017-04-18 Solaero Technologies Corp. Solar cell
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
USD784919S1 (en) 2016-07-06 2017-04-25 Solaero Technologies Corp. Mosaic solar cell
USD785560S1 (en) 2016-07-06 2017-05-02 Solaero Technologies Corp. Mosaic solar cell
USD784255S1 (en) 2016-07-18 2017-04-18 Solaero Technologies Corp. Mosaic solar cell
USD784256S1 (en) 2016-07-18 2017-04-18 Solaero Technologies Corp. Mosaic solar cell
CN106024987B (en) * 2016-07-26 2018-05-25 迅力光能(昆山)有限公司 The solar cell sheet cutting method

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1721404A (en) 1927-05-18 1929-07-16 Moore Fab Co One-piece semisoft collar
US4045245A (en) * 1976-01-05 1977-08-30 Motorola, Inc. Solar cell package
US4278830A (en) * 1977-09-29 1981-07-14 Nasa Schottky barrier solar cell
US4133698A (en) * 1977-12-27 1979-01-09 Texas Instruments Incorporated Tandem junction solar cell
US4147563A (en) 1978-08-09 1979-04-03 The United States Of America As Represented By The United States Department Of Energy Method for forming p-n junctions and solar-cells by laser-beam processing
US4227942A (en) * 1979-04-23 1980-10-14 General Electric Company Photovoltaic semiconductor devices and methods of making same
US4315097A (en) * 1980-10-27 1982-02-09 Mcdonnell Douglas Corporation Back contacted MIS photovoltaic cell
LU83831A1 (en) * 1981-12-10 1983-09-01 Belge Etat Method of manufacturing semiconductor devices and semiconductor devices thus obtained
US4478879A (en) * 1983-02-10 1984-10-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Screen printed interdigitated back contact solar cell
US4490192A (en) 1983-06-08 1984-12-25 Allied Corporation Stable suspensions of boron, phosphorus, antimony and arsenic dopants
US4783421A (en) 1985-04-15 1988-11-08 Solarex Corporation Method for manufacturing electrical contacts for a thin-film semiconductor device
US4667060A (en) 1985-05-28 1987-05-19 Spire Corporation Back junction photovoltaic solar cell
JPH0528513B2 (en) * 1985-09-19 1993-04-26 Sanyo Electric Co
JPS6266684U (en) 1985-10-15 1987-04-25
US4703553A (en) 1986-06-16 1987-11-03 Spectrolab, Inc. Drive through doping process for manufacturing low back surface recombination solar cells
DE3708548C2 (en) * 1987-03-17 1989-05-03 Telefunken Electronic Gmbh, 7100 Heilbronn, De
US4805006A (en) * 1987-03-25 1989-02-14 Matsushita Electric Works, Ltd. Light receiving element
US4746618A (en) * 1987-08-31 1988-05-24 Energy Conversion Devices, Inc. Method of continuously forming an array of photovoltaic cells electrically connected in series
JPH01112724A (en) * 1987-10-27 1989-05-01 Tokyo Ohka Kogyo Co Ltd Manufacture of dopant film
JP2840098B2 (en) 1988-02-05 1998-12-24 レイケム・リミテッド Laser processing of polymer
US5082791A (en) 1988-05-13 1992-01-21 Mobil Solar Energy Corporation Method of fabricating solar cells
US4927770A (en) * 1988-11-14 1990-05-22 Electric Power Research Inst. Corp. Of District Of Columbia Method of fabricating back surface point contact solar cells
US5011565A (en) 1989-12-06 1991-04-30 Mobil Solar Energy Corporation Dotted contact solar cell and method of making same
US5096505A (en) 1990-05-21 1992-03-17 The Boeing Company Panel for solar concentrators and tandem cell units
US5302198A (en) 1990-09-14 1994-04-12 Ncr Corporation Coating solution for forming glassy layers
JP2837296B2 (en) * 1991-10-17 1998-12-14 シャープ株式会社 Solar cells
US5538564A (en) * 1994-03-18 1996-07-23 Regents Of The University Of California Three dimensional amorphous silicon/microcrystalline silicon solar cells
JP3032422B2 (en) 1994-04-28 2000-04-17 シャープ株式会社 Solar cell and a method of manufacturing the same
JP3202536B2 (en) 1994-07-19 2001-08-27 シャープ株式会社 Solar cells with bypass function
GB9518465D0 (en) 1995-09-09 1995-11-08 Smithkline Beecham Seiyaku Kk Pharmaceuticals
US5814238A (en) 1995-10-12 1998-09-29 Sandia Corporation Method for dry etching of transition metals
US5641362A (en) * 1995-11-22 1997-06-24 Ebara Solar, Inc. Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell
JP3510740B2 (en) 1996-08-26 2004-03-29 シャープ株式会社 Manufacturing method of an integrated thin-film solar cell
JPH10117004A (en) * 1996-10-09 1998-05-06 Toyota Motor Corp Converging type solar battery element
JP3722326B2 (en) 1996-12-20 2005-11-30 三菱電機株式会社 Method of manufacturing a solar cell
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
EP0851511A1 (en) * 1996-12-24 1998-07-01 IMEC vzw Semiconductor device with two selectively diffused regions
US6495468B2 (en) 1998-12-22 2002-12-17 Micron Technology, Inc. Laser ablative removal of photoresist
JP3070912B2 (en) 1997-03-18 2000-07-31 株式会社日立製作所 Solar cells
US6180869B1 (en) * 1997-05-06 2001-01-30 Ebara Solar, Inc. Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices
US5918140A (en) 1997-06-16 1999-06-29 The Regents Of The University Of California Deposition of dopant impurities and pulsed energy drive-in
US6674086B2 (en) 1998-03-20 2004-01-06 Hitachi, Ltd. Electron beam lithography system, electron beam lithography apparatus, and method of lithography
US6034321A (en) * 1998-03-24 2000-03-07 Essential Research, Inc. Dot-junction photovoltaic cells using high-absorption semiconductors
US6239808B1 (en) 1998-04-03 2001-05-29 Nvidia Corporation Method and apparatus for determining texture values of graphical images
AUPP437598A0 (en) 1998-06-29 1998-07-23 Unisearch Limited A self aligning method for forming a selective emitter and metallization in a solar cell
US6239908B1 (en) 1998-11-12 2001-05-29 Shawn L. Kelly Compact binocular imaging system using a single display
DE19910816A1 (en) 1999-03-11 2000-10-05 Merck Patent Gmbh Dopant pastes for the production of p, p + and n, n + regions in semiconductors
US6455347B1 (en) * 1999-06-14 2002-09-24 Kaneka Corporation Method of fabricating thin-film photovoltaic module
JP2001093849A (en) 1999-09-22 2001-04-06 Canon Inc Epitaxial growth, method of manufacturing epitaxial substrate and solar cell
JP2001189483A (en) 1999-10-18 2001-07-10 Sharp Corp Solar battery cell with bypass function, multi-junction laminating type solar battery cell with bypass function, and their manufacturing method
US6337283B1 (en) 1999-12-30 2002-01-08 Sunpower Corporation Method of fabricating a silicon solar cell
US6423568B1 (en) 1999-12-30 2002-07-23 Sunpower Corporation Method of fabricating a silicon solar cell
US6387726B1 (en) 1999-12-30 2002-05-14 Sunpower Corporation Method of fabricating a silicon solar cell
US7270886B2 (en) 2000-10-12 2007-09-18 Samsung Electronics Co., Ltd. Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
US6630387B2 (en) 2000-06-13 2003-10-07 Samsung Electronics Co., Ltd. Method for forming capacitor of semiconductor memory device using electroplating method
JP3884707B2 (en) 2000-06-15 2007-02-21 スカンラブ アーゲーScanlab Ag Position detector for a scanning device
DE10046170A1 (en) 2000-09-19 2002-04-04 Fraunhofer Ges Forschung A method for manufacturing a semiconductor-metal contact by a dielectric layer
US7575784B1 (en) 2000-10-17 2009-08-18 Nanogram Corporation Coating formation by reactive deposition
AU2439902A (en) 2000-10-17 2002-04-29 Nanogram Corp Coating formation by reactive deposition
WO2002091482A2 (en) * 2001-05-08 2002-11-14 Massachusetts Institute Of Technology Silicon solar cell with germanium backside solar cell
JP4302335B2 (en) 2001-05-22 2009-07-22 Tdk株式会社 A method for manufacturing a solar cell
US6559411B2 (en) 2001-08-10 2003-05-06 First Solar, Llc Method and apparatus for laser scribing glass sheet substrate coatings
US6849334B2 (en) 2001-08-17 2005-02-01 Neophotonics Corporation Optical materials and optical devices
US6788866B2 (en) 2001-08-17 2004-09-07 Nanogram Corporation Layer materials and planar optical devices
DE10150040A1 (en) 2001-10-10 2003-04-17 Merck Patent Gmbh Etching passivating and antireflection layers made from silicon nitride on solar cells comprises applying a phosphoric acid and/or etching medium containing a salt of phosphoric acid the surface regions to be etched
JP4244549B2 (en) 2001-11-13 2009-03-25 トヨタ自動車株式会社 The photoelectric conversion device and a manufacturing method thereof
AT368302T (en) 2001-11-26 2007-08-15 Shell Solar Gmbh Solar cell with back-contact and manufacturing processes to
EP1378947A1 (en) 2002-07-01 2004-01-07 Interuniversitair Microelektronica Centrum Vzw Semiconductor etching paste and the use thereof for localised etching of semiconductor substrates
GB0225202D0 (en) * 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
FR2847719B1 (en) * 2002-11-25 2005-03-11 Cit Alcatel solar cell to solar generator panel, solar generator panel and spacecraft
US7078276B1 (en) 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
JP2004221188A (en) * 2003-01-10 2004-08-05 Ebara Corp Rear surface junction solar battery and method of manufacturing the same
US7388147B2 (en) 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US7339110B1 (en) 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US7649141B2 (en) 2003-06-30 2010-01-19 Advent Solar, Inc. Emitter wrap-through back contact solar cells on thin silicon wafers
US7879696B2 (en) 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US6998288B1 (en) * 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
JP4518806B2 (en) 2004-01-16 2010-08-04 京セラ株式会社 The photoelectric conversion device and manufacturing method thereof
JP2005260040A (en) 2004-02-12 2005-09-22 Sony Corp Doping method, method for manufacturing semiconductor device and electronic application device
US7187186B2 (en) 2004-03-22 2007-03-06 Kla-Tencor Technologies Corp. Methods and systems for determining one or more properties of a specimen
JP2005322780A (en) 2004-05-10 2005-11-17 Toyota Motor Corp Solar cell
JP2005340362A (en) 2004-05-25 2005-12-08 Sharp Corp Solar cell and solar cell module
JP2006173381A (en) * 2004-12-16 2006-06-29 Toyota Motor Corp Photoelectromotive force element
US7491431B2 (en) 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition
US7554031B2 (en) 2005-03-03 2009-06-30 Sunpower Corporation Preventing harmful polarization of solar cells
JP4945916B2 (en) 2005-04-08 2012-06-06 トヨタ自動車株式会社 The photoelectric conversion element
EP1732142A1 (en) * 2005-06-09 2006-12-13 Shell Solar GmbH Si solar cell and its manufacturing method
JP2007012976A (en) * 2005-07-01 2007-01-18 Honda Motor Co Ltd Solar cell module
US7468485B1 (en) 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
US7414379B2 (en) 2005-10-14 2008-08-19 Cambridge Technology, Inc. Servo control system
US20070137699A1 (en) * 2005-12-16 2007-06-21 General Electric Company Solar cell and method for fabricating solar cell
CN101443893B (en) 2005-12-21 2012-02-01 太阳能公司 The back contact solar cell and method of manufacture
EP1997126A2 (en) 2006-03-13 2008-12-03 Nanogram Corporation Thin silicon or germanium sheets and photovoltaics formed from thin sheets
JP2007281044A (en) 2006-04-04 2007-10-25 Canon Inc Solar battery
NO20061668L (en) 2006-04-12 2007-10-15 Renewable Energy Corp Solar cell and process feed for producing same
DE102006040352B3 (en) 2006-08-29 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Electrical contact applying method for e.g. solar cell, involves applying layer of metallic powder on substrate, and guiding laser beam over substrate for local sintering and/or fusing metallic powder in inert atmosphere or in vacuum
GB2442254A (en) 2006-09-29 2008-04-02 Renewable Energy Corp Asa Back contacted solar cell
US20080138966A1 (en) 2006-11-15 2008-06-12 Rogojina Elena V Method of fabricating a densified nanoparticle thin film with a set of occluded pores
CN101548392A (en) 2006-12-01 2009-09-30 夏普株式会社 Solar cell and method for manufacturing the same
US7776724B2 (en) 2006-12-07 2010-08-17 Innovalight, Inc. Methods of filling a set of interstitial spaces of a nanoparticle thin film with a dielectric material
US7718707B2 (en) 2006-12-21 2010-05-18 Innovalight, Inc. Method for preparing nanoparticle thin films
WO2008085806A1 (en) * 2007-01-03 2008-07-17 Nanogram Corporation Nanoparticle inks based on silicon/germanium, doped particles, printing and processes for semiconductor applications
US20080173347A1 (en) 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure
JP2008186927A (en) 2007-01-29 2008-08-14 Sharp Corp Back face junction solar battery and manufacturing method therefor
WO2008103293A1 (en) 2007-02-16 2008-08-28 Nanogram Corporation Solar cell structures, photovoltaic modules and corresponding processes
EP2313912A2 (en) 2007-02-20 2011-04-27 Innovalight, Inc. Substrate preparation for enhanced thin film fabrication from group iv semiconductor nanoparticles
US7804022B2 (en) 2007-03-16 2010-09-28 Sunpower Corporation Solar cell contact fingers and solder pad arrangement for enhanced efficiency
US7572740B2 (en) 2007-04-04 2009-08-11 Innovalight, Inc. Methods for optimizing thin film formation with reactive gases
US20080251121A1 (en) 2007-04-12 2008-10-16 Charles Stone Oxynitride passivation of solar cell
WO2008137738A2 (en) 2007-05-03 2008-11-13 Innovalight, Inc. Method of forming group iv semiconductor junctions using laser processing
US7838062B2 (en) 2007-05-29 2010-11-23 Sunpower Corporation Array of small contacts for solar cell fabrication
JP2010530032A (en) 2007-06-15 2010-09-02 ナノグラム・コーポレイションNanoGram Corporation Deposition and synthesis of inorganic foil by reaction stream
GB2451497A (en) 2007-07-31 2009-02-04 Renewable Energy Corp Asa Contact for solar cell
US20110120530A1 (en) 2007-08-23 2011-05-26 Takayuki Isaka Back surface contact type solar cell, back surface contact type solar cell with wiring board, solar cell string, and solar cell module
WO2009028974A1 (en) 2007-08-31 2009-03-05 Faculdade De Ciências Da Universidade De Lisboa Method for the production of semiconductor ribbons from a gaseous feedstock
US20100275982A1 (en) 2007-09-04 2010-11-04 Malcolm Abbott Group iv nanoparticle junctions and devices therefrom
US8139070B1 (en) 2007-10-03 2012-03-20 Matrox Graphics, Inc. Systems for and methods of context switching in a graphics processing system
US8198528B2 (en) 2007-12-14 2012-06-12 Sunpower Corporation Anti-reflective coating with high optical absorption layer for backside contact solar cells
US20090191348A1 (en) 2008-01-25 2009-07-30 Henry Hieslmair Zone melt recrystallization for inorganic films
JP5329107B2 (en) 2008-02-28 2013-10-30 三洋電機株式会社 Solar cell and a method of manufacturing the same
US7851336B2 (en) 2008-03-13 2010-12-14 Innovalight, Inc. Method of forming a passivated densified nanoparticle thin film on a substrate
US7704866B2 (en) 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
US8361834B2 (en) 2008-03-18 2013-01-29 Innovalight, Inc. Methods of forming a low resistance silicon-metal contact
US7923368B2 (en) 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
WO2009131587A1 (en) 2008-04-25 2009-10-29 Innovalight, Inc. Junction formation on wafer substrates using group iv nanoparticles
US7615393B1 (en) 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
KR20110089291A (en) 2008-10-29 2011-08-05 이노바라이트, 잉크. Methods of forming multi-doped junctions on a substrate
JP2010283339A (en) 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and method of manufacturing the same
US8048814B2 (en) 2009-05-19 2011-11-01 Innovalight, Inc. Methods and apparatus for aligning a set of patterns on a silicon substrate
US20100294352A1 (en) 2009-05-20 2010-11-25 Uma Srinivasan Metal patterning for electrically conductive structures based on alloy formation
US7910393B2 (en) 2009-06-17 2011-03-22 Innovalight, Inc. Methods for forming a dual-doped emitter on a silicon substrate with a sub-critical shear thinning nanoparticle fluid
US8420517B2 (en) 2009-07-02 2013-04-16 Innovalight, Inc. Methods of forming a multi-doped junction with silicon-containing particles
US20110003466A1 (en) 2009-07-02 2011-01-06 Innovalight, Inc. Methods of forming a multi-doped junction with porous silicon
US8163587B2 (en) 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
US8148176B2 (en) 2009-08-20 2012-04-03 Innovalight, Inc. Methods for distinguishing a set of highly doped regions from a set of lightly doped regions on a silicon substrate
US20110183504A1 (en) 2010-01-25 2011-07-28 Innovalight, Inc. Methods of forming a dual-doped emitter on a substrate with an inline diffusion apparatus
WO2012012166A1 (en) 2010-06-30 2012-01-26 Innovalight, Inc Methods of forming a metal contact on a silicon substrate
US7998359B2 (en) 2010-09-24 2011-08-16 Innovalight, Inc. Methods of etching silicon-containing films on silicon substrates
JP5861895B2 (en) 2012-02-06 2016-02-16 株式会社ニコン Spectrometer and microspectroscopy system

Also Published As

Publication number Publication date
US9343606B2 (en) 2016-05-17
TW200935612A (en) 2009-08-16
CN101675531B (en) 2013-03-06
EP2654089A2 (en) 2013-10-23
US20120227810A1 (en) 2012-09-13
CN103077978A (en) 2013-05-01
US20080202577A1 (en) 2008-08-28
EP2122691A1 (en) 2009-11-25
TWI499061B (en) 2015-09-01
CN103077978B (en) 2016-12-28
WO2008103293A1 (en) 2008-08-28
JP2013168661A (en) 2013-08-29
JP2010519731A (en) 2010-06-03
US8409976B2 (en) 2013-04-02
EP2122691A4 (en) 2011-02-16
US20130056069A1 (en) 2013-03-07
EP2654089A3 (en) 2015-08-12
JP2015097287A (en) 2015-05-21
US8853527B2 (en) 2014-10-07
US20080202576A1 (en) 2008-08-28
CN101675531A (en) 2010-03-17

Similar Documents

Publication Publication Date Title
Wenham et al. Silicon solar cells
JP5519285B2 (en) Pyramid shape three-dimensional thin-film solar cells
CA2368039C (en) An aluminum alloy back junction solar cell and a process for fabrication thereof
JP5739037B2 (en) Solar cell module structure
AU2010239265B2 (en) High-efficiency solar cell structures and methods of manufacture
CN101689580B (en) Solar cells
US8895350B2 (en) Methods for forming nanostructures and photovoltaic cells implementing same
JP5193058B2 (en) Back-contact solar cells
CN202094163U (en) On the front and back surfaces of the conductive layer having a shaped front contact solar cell
US7888168B2 (en) Solar cell contact formation process using a patterned etchant material
CN101204004B (en) Scalable photovoltaic cell and solar panel manufacturing with improved wiring
US4965655A (en) Interconnected semiconductor devices
Dore et al. Progress in laser-crystallized thin-film polycrystalline silicon solar cells: intermediate layers, light trapping, and metallization
EP2387079A2 (en) Solar cell with metal grid
US5259891A (en) Integrated type solar battery
US7754962B2 (en) Method for manufacturing photovoltaic module
JP3017422B2 (en) Photovoltaic element array and a manufacturing method thereof
US8426724B2 (en) Interdigitated back contact silicon solar cells with separating grooves
US9093590B2 (en) Solar cell and solar cell manufacturing method
US8455754B2 (en) Solar cell element manufacturing method and solar cell element
CN104272475B (en) Back-contact solar photovoltaic module with a semiconductor wafer processing module and a battery
US20130233378A1 (en) High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using semiconductor wafers
Wenham Buried‐contact silicon solar cells
US9337359B2 (en) Solar cell and method for manufacturing the same
US4873201A (en) Method for fabricating an interconnected array of semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110606

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131017

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150123

R150 Certificate of patent or registration of utility model

Ref document number: 5687837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350