JP5683567B2 - シングルポートメモリを伴うデジタル出力センサfifoバッファ - Google Patents
シングルポートメモリを伴うデジタル出力センサfifoバッファ Download PDFInfo
- Publication number
- JP5683567B2 JP5683567B2 JP2012503521A JP2012503521A JP5683567B2 JP 5683567 B2 JP5683567 B2 JP 5683567B2 JP 2012503521 A JP2012503521 A JP 2012503521A JP 2012503521 A JP2012503521 A JP 2012503521A JP 5683567 B2 JP5683567 B2 JP 5683567B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- port
- digital data
- memory buffer
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 title claims description 134
- 238000000034 method Methods 0.000 claims description 40
- 238000004590 computer program Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Information Transfer Systems (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Debugging And Monitoring (AREA)
- Fire-Detection Mechanisms (AREA)
Description
本願は、米国特許出願第12/418,098号(2009年4月3日出願、名称「DIGITAL OUTPUT SENSOR FIFO BUFFER WITH SINGLE PORT MEMORY」)に基づく優先権を主張する。該出願は、その全体が参照により本明細書に援用される。
本願は、米国特許出願第12/408,540号(2009年3月20日出願、名称「ACTIVITY DETECTION IN MEMS ACCELEROMETERS」)、米国特許出願第12/408,536号(2009年3月20日出願、名称「MANAGEMENT SYSTEM FOR MEMS INERTIAL SENSORS」)、および米国特許出願第12/408,532号(2009年3月20日出願、名称「SYSTEM AND METHOD FOR CAPTURING AN EVENT IN MEMS INERTIAL SENSORS」)に関連する。これらの開示は、その全体が参照により本明細書に援用される。
本発明は、概して、デジタル出力センサに関し、より具体的には、シングルポートメモリを伴うFIFOバッファを有する、MEMS慣性センサに関する。
例えば、本発明は以下の項目を提供する。
(項目1)
感知されたパラメータを表すデジタルデータを提供するためのセンサモジュールと、
該デジタルデータを伝送するための出力ポートと、
シングルポートメモリを有する先入れ先出し(FIFO)メモリバッファであって、該センサモジュールからの該デジタルデータは、単一のメモリポートを介して該FIFOメモリバッファ内にプッシュされ、該デジタルデータは、該出力ポートによる受信のために、該単一のメモリポートを介して該FIFOメモリバッファからポップされる、先入れ先出し(FIFO)メモリバッファと
を備える、デジタル出力センサ。
(項目2)
前記センサモジュールと前記シングルポートメモリとの間で動作可能に結合される、出力保持レジスタであって、前記単一のメモリポートを介して前記FIFOメモリバッファ内にプッシュされる前に、前記デジタルデータを一時的に記憶するための出力保持レジスタをさらに備える、項目1に記載のデジタル出力センサ。
(項目3)
前記シングルポートメモリと前記出力ポートとの間で動作可能に結合される、出力ステージングレジスタであって、該出力ポートによる受信の前に、前記単一のメモリポートを介して前記FIFOメモリバッファからポップされた前記デジタルデータを一時的に記憶するための出力ステージングレジスタをさらに備える、項目1に記載のデジタル出力センサ。
(項目4)
前記出力ポートがビジー状態でなくなると、実質的にすぐに前記出力ステージングレジスタに前記デジタルデータをポップするように、前記FIFOメモリバッファを制御するコントローラをさらに備える、項目3に記載のデジタル出力センサ。
(項目5)
前記センサモジュールと前記シングルポートメモリとの間で動作可能に結合される出力保持レジスタと、
該シングルポートメモリと前記出力ポートとの間で動作可能に結合される出力ステージングレジスタと
をさらに備え、
前記デジタル出力センサが第1のモードにある場合に、該出力保持レジスタは、前記単一のメモリポートを介して前記FIFOメモリバッファ内にプッシュされる前に、前記デジタルデータを一時的に記憶し、該出力ステージングレジスタは、該出力ポートによる受信の前に、該単一のメモリポートを介して該FIFOメモリバッファからポップされた該デジタルデータを一時的に記憶し、
該デジタル出力センサが第2のモードにある場合に、該FIFOメモリバッファは、該デジタルデータが、該FIFOメモリバッファを通過することなく、該出力保持レジスタから該出力ステージングレジスタに転送されるように、バイパスされる、
項目1に記載のデジタル出力センサ。
(項目6)
前記出力ポートは、前記センサモジュールのデジタルデータ出力速度よりも速いデータ転送速度を有する、項目1に記載のデジタル出力センサ。
(項目7)
前記デジタル出力センサは、MEMS加速度計を含む、項目1に記載のデジタル出力センサ。
(項目8)
データ入力を前記FIFOメモリバッファにプッシュする時に、該FIFOメモリバッファへの複数の書き込みが行われ、前記出力ポートにデータ入力をポップする時に、FIFOメモリバッファからの複数の読み出しが行われるように、該FIFOメモリバッファは、転送されるデータ入力の幅より狭い、項目1に記載のデジタル出力センサ。
(項目9)
項目1に記載のデジタル出力センサを備える、チップ。
(項目10)
デジタル出力センサ内にセンサデータを提供する方法であって、
感知されたパラメータを表すデジタルデータを提供することと、
シングルポートメモリを有する先入れ先出し(FIFO)メモリバッファに該デジタルデータを伝送することであって、該デジタルデータは、受信され、単一のメモリポートを介して該FIFOメモリバッファ内にプシュされる、ことと、
出力ポートに伝送するために、該単一のメモリポートを介して該FIFOメモリバッファから該デジタルデータをポップすることと
を含む方法。
(項目11)
前記デジタルデータを提供することは、前記デジタルデータを出力保持レジスタに提供することを含み、前記デジタルデータをFIFOメモリバッファに伝送することは、該デジタルデータを、前記単一のメモリポートを介して該出力保持レジスタから前記FIFOメモリバッファにコピーすることを含む、項目10に記載の方法。
(項目12)
前記単一のメモリポートを介して前記FIFOメモリバッファからのポップされたデジタルデータを、出力ステージングレジスタ内にコピーすることと、
該デジタルデータを、該出力ステージングレジスタにおいて前記出力ポート内にコピーすることと、
該デジタルデータを、該出力ポートにおいて伝送することと
をさらに含む、項目11に記載の方法。
(項目13)
前記FIFOメモリバッファからのポップされたデジタルデータを、出力ステージングレジスタ内にコピーすることは、前記出力ポートがビジー状態でなくなると実質的にすぐに生じる、項目12に記載の方法。
(項目14)
MEMS加速度計によって慣性データを感知することをさらに含み、前記デジタルデータは、感知された慣性を表すデジタルデータである、項目10に記載の方法。
(項目15)
前記デジタル出力センサが第1のモードにある場合に、前記方法はさらに、
前記単一のメモリポートを介して前記FIFOメモリバッファ内にプッシュされる前に、前記デジタルデータを出力保持レジスタ内に一時的に記憶することと、
前記出力ポートによる受信の前に、該単一のメモリポートを介して該FIFOメモリバッファからポップされたデジタルデータを出力ステージングレジスタ内に一時的に記憶することと
を含み、
前記デジタル出力センサが第2のモードにある場合に、前記方法はさらに、
該デジタルデータが、該FIFOメモリバッファを通過することなく該出力保持レジスタから該出力ステージングレジスタに転送されるように、該FIFOメモリバッファをバイパスすることを含む、
項目10に記載の方法。
(項目16)
前記デジタルデータを、前記出力ポートを介して伝送することをさらに含み、該出力ポートは、前記センサモジュールのデジタルデータ出力速度よりも速いデータ転送速度を有する、項目10に記載の方法。
(項目17)
データ入力を前記FIFOメモリバッファにプッシュする時に、該FIFOメモリバッファへの複数の書き込みが行われ、前記出力ポートにデータ入力をポップするときに、該FIFOメモリバッファからの複数の読み出しが行われるように、該FIFOメモリバッファは、転送されるデータ入力の幅よりも狭い、項目10に記載の方法。
(項目18)
感知されたパラメータを表すデジタルデータを提供するためのセンサモジュールを有するデジタル出力センサを制御するために、コンピュータシステム上で使用するためのコンピュータプログラム製品であって、
該デジタル出力センサは、該デジタルデータを伝送するための出力ポートと、シングルポートメモリを有する先入れ先出し(FIFO)メモリバッファとをさらに含み、
該コンピュータプログラム製品は、コンピュータ可読プログラムコードを有するコンピュータ使用可能媒体を備え、
該コンピュータ可読プログラムコードは、該センサモジュールからの該デジタルデータを、単一のメモリポートを介して該FIFOメモリバッファ内にプッシュすることを制御するためのプログラムコードと、該出力ポートによる受信のために、該単一のメモリポートを介して該FIFOメモリバッファから該デジタルデータをポップすることを制御するためのプログラムコードとを含む、
コンピュータプログラム製品。
(項目19)
前記デジタル出力センサは、出力保持レジスタをさらに含み、前記コンピュータプログラム製品は、
前記センサモジュールから前記出力保持レジスタへの前記デジタルデータの伝送を制御するためのプログラムコードをさらに備え、前記デジタルデータをプッシュすることを制御するためのプログラムコードは、前記単一のメモリポートを介した、該出力保持レジスタから前記FIFOメモリバッファへの該デジタルデータのコピーを制御するためのプログラムコードを含む、項目18に記載のコンピュータプログラム製品。
(項目20)
前記デジタル出力センサは、出力ステージングレジスタをさらに含み、前記コンピュータプログラム製品は、
前記単一のメモリポートを介して前記FIFOメモリバッファからポップされたデジタルデータを、該出力ステージングレジスタ内にコピーすることを制御するためのプログラムコードをさらに含む、項目18に記載のコンピュータプログラム製品。
Claims (14)
- デジタル出力センサであって、該デジタル出力センサは、
感知されたパラメータを表すデジタルデータを提供するためのセンサモジュールと、
該デジタルデータを伝送するための出力ポートと、
シングルポートメモリを有する先入れ先出し(FIFO)メモリバッファであって、該センサモジュールからの該デジタルデータは、単一のメモリポートを介して該FIFOメモリバッファ内にプッシュされ、該デジタルデータは、該出力ポートによる受信のために、該単一のメモリポートを介して該FIFOメモリバッファからポップされる、先入れ先出し(FIFO)メモリバッファと、
該センサモジュールと該シングルポートメモリとの間で動作可能に結合された出力保持レジスタであって、該単一のメモリポートを介して該FIFOメモリバッファ内にプッシュされる前に、該センサモジュールからのデジタルデータを一時的に記憶するための出力保持レジスタと、
該シングルポートメモリと該出力ポートとの間で動作可能に結合された出力ステージングレジスタであって、該単一のメモリポートを介して該FIFOメモリバッファからポップされたデジタルデータを一時的に記憶するための出力ステージングレジスタと、
該FIFOメモリバッファを制御するコントローラと
を備え、
該コントローラは、
新しいデジタルデータが該出力保持レジスタにおいて準備が整っているか否かを決定することと、
新しいデジタルデータが該出力保持レジスタにおいて準備が整っている場合には、該出力保持レジスタからのデジタルデータを該単一のメモリポートを介して該FIFOメモリバッファ内にプッシュすることと、
該出力保持レジスタにおいて準備が整っている新しいデジタルデータが存在しない場合には、該FIFOメモリバッファからのデジタルデータを該単一のメモリポートを介して該出力ステージングレジスタにポップするか否かを決定し、ポップすると決定された場合には、該FIFOメモリバッファからのデジタルデータを該単一のメモリポートを介して該出力ステージングレジスタにポップすることと
を行うように構成されている、デジタル出力センサ。 - 前記コントローラは、前記出力ポートがビジー状態でなくなると、実質的にすぐに前記出力ステージングレジスタに前記デジタルデータをポップするように、前記FIFOメモリバッファを制御する、請求項1に記載のデジタル出力センサ。
- 前記デジタル出力センサが第2のモードにある場合に、前記FIFOメモリバッファは、前記デジタルデータが、該FIFOメモリバッファを通過することなく、前記出力保持レジスタから前記出力ステージングレジスタに転送されるように、バイパスされる、請求項1に記載のデジタル出力センサ。
- 前記出力ポートは、前記センサモジュールのデジタルデータ出力速度よりも速いデータ転送速度を有する、請求項1に記載のデジタル出力センサ。
- 前記デジタル出力センサは、MEMS加速度計を含む、請求項1に記載のデジタル出力センサ。
- データ入力を前記FIFOメモリバッファにプッシュするときに、該FIFOメモリバッファへの複数の書き込みが行われ、前記出力ポートにデータ入力をポップするときに、FIFOメモリバッファからの複数の読み出しが行われるように、該FIFOメモリバッファは、転送されるデータ入力の幅より狭い、請求項1に記載のデジタル出力センサ。
- 請求項1に記載のデジタル出力センサを備える、チップ。
- デジタル出力センサ内にセンサデータを提供する方法であって、該方法は、
感知されたパラメータを表すデジタルデータを出力保持レジスタに提供することと、
シングルポートメモリを有する先入れ先出し(FIFO)メモリバッファに該デジタルデータを伝送することであって、該デジタルデータは、該出力保持レジスタから受信され、単一のメモリポートを介して該FIFOメモリバッファ内にプシュされる、ことと、
該単一のメモリポートを介して該FIFOメモリバッファから該デジタルデータを出力ステージングレジスタにポップすることと、
該出力ステージングレジスタから該デジタルデータを出力ポートに伝送することと
を含み、
該方法は、該FIFOメモリバッファを制御することを含み、
該制御することは、
新しいデジタルデータが該出力保持レジスタにおいて準備が整っているか否かを決定することと、
新しいデジタルデータが該出力保持レジスタにおいて準備が整っている場合には、該出力保持レジスタからのデジタルデータを該単一のメモリポートを介して該FIFOメモリバッファ内にプッシュすることと、
該出力保持レジスタにおいて準備が整っている新しいデジタルデータが存在しない場合には、該FIFOメモリバッファからのデジタルデータを該単一のメモリポートを介して該出力ステージングレジスタにポップするか否かを決定し、ポップすると決定された場合には、該FIFOメモリバッファからのデジタルデータを該単一のメモリポートを介して該出力ステージングレジスタにポップすることと
を含む、方法。 - 前記FIFOメモリバッファからのデジタルデータを、前記出力ステージングレジスタ内にポップすることは、前記出力ポートがビジー状態でなくなると実質的にすぐに生じる、請求項8に記載の方法。
- MEMS加速度計によって慣性データを感知することをさらに含み、前記デジタルデータは、感知された慣性を表す、請求項8に記載の方法。
- 前記デジタル出力センサが第2のモードにある場合に、前記方法は、前記デジタルデータが、前記FIFOメモリバッファを通過することなく前記出力保持レジスタから前記出力ステージングレジスタに転送されるように、該FIFOメモリバッファをバイパスすることをさらに含む、請求項8に記載の方法。
- 前記デジタルデータを前記出力ポートを介して伝送することをさらに含み、前記感知されたパラメータを表すデジタルデータは、センサモジュールによって提供され、該出力ポートは、該センサモジュールのデジタルデータ出力速度よりも速いデータ転送速度を有する、請求項8に記載の方法。
- データ入力を前記FIFOメモリバッファにプッシュするときに、該FIFOメモリバッファへの複数の書き込みが行われ、前記出力ポートにデータ入力をポップするときに、該FIFOメモリバッファからの複数の読み出しが行われるように、該FIFOメモリバッファは、転送されるデータ入力の幅よりも狭い、請求項8に記載の方法。
- 感知されたパラメータを表すデジタルデータを提供するためのセンサモジュールを有するデジタル出力センサを制御するために、コンピュータシステム上で使用するためのコンピュータプログラム製品であって、
該デジタル出力センサは、
該デジタルデータを伝送するための出力ポートと、
シングルポートメモリを有する先入れ先出し(FIFO)メモリバッファと、
該センサモジュールと該シングルポートメモリとの間で動作可能に結合された出力保持レジスタであって、単一のメモリポートを介して該FIFOメモリバッファ内にプッシュされる前に、該センサモジュールからの該デジタルデータを一時的に記憶するための出力保持レジスタと、
該シングルポートメモリと該出力ポートとの間で動作可能に結合された出力ステージングレジスタであって、該単一のメモリポートを介して該FIFOメモリバッファからポップされたデジタルデータを一時的に記憶するための出力ステージングレジスタと
をさらに含み、
該コンピュータプログラム製品は、コンピュータ可読プログラムコードを有するコンピュータ使用可能媒体を備え、
該コンピュータ可読プログラムコードは、
新しいデジタルデータが該出力保持レジスタにおいて準備が整っているか否かを決定するためのプログラムコードと、
新しいデジタルデータが該出力保持レジスタにおいて準備が整っている場合には、該出力保持レジスタからのデジタルデータを該単一のメモリポートを介して該FIFOメモリバッファ内にプッシュするためのプログラムコードと、
該出力保持レジスタにおいて準備が整っている新しいデジタルデータが存在しない場合には、該FIFOメモリバッファからのデジタルデータを該単一のメモリポートを介して該出力ステージングレジスタにポップするか否かを決定し、ポップすると決定された場合には、該FIFOメモリバッファからのデジタルデータを該単一のメモリポートを介して該出力ステージングレジスタにポップするためのプログラムコードと
を含む、コンピュータプログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/418,098 | 2009-04-03 | ||
US12/418,098 US8156264B2 (en) | 2009-04-03 | 2009-04-03 | Digital output sensor FIFO buffer with single port memory |
PCT/US2010/028641 WO2010114758A2 (en) | 2009-04-03 | 2010-03-25 | Digital output sensor fifo buffer with single port memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012522986A JP2012522986A (ja) | 2012-09-27 |
JP5683567B2 true JP5683567B2 (ja) | 2015-03-11 |
Family
ID=42668182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012503521A Active JP5683567B2 (ja) | 2009-04-03 | 2010-03-25 | シングルポートメモリを伴うデジタル出力センサfifoバッファ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8156264B2 (ja) |
EP (1) | EP2414785B1 (ja) |
JP (1) | JP5683567B2 (ja) |
CN (1) | CN102378900B (ja) |
WO (1) | WO2010114758A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8156264B2 (en) | 2009-04-03 | 2012-04-10 | Analog Devices, Inc. | Digital output sensor FIFO buffer with single port memory |
CN103441950A (zh) * | 2013-08-15 | 2013-12-11 | 深圳创维数字技术股份有限公司 | 一种传感器数据传输的方法、装置及系统 |
CN113812124B (zh) * | 2019-05-13 | 2023-05-16 | 华为技术有限公司 | 预失真参数更新装置及方法、预失真处理系统 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160604A (en) * | 1980-05-14 | 1981-12-10 | Agency Of Ind Science & Technol | Signal converter for position detecting system |
DE3405757A1 (de) * | 1983-02-26 | 1984-10-04 | Edmund 7016 Gerlingen Zottnik | Unfalldatenschreiber |
JPS6180350A (ja) * | 1984-09-27 | 1986-04-23 | Hitachi Ltd | 受信処理装置 |
JPS6194142A (ja) * | 1984-10-12 | 1986-05-13 | Nec Corp | フア−ストイン/フア−ストアウト形メモリ |
JPS61173339A (ja) * | 1985-01-29 | 1986-08-05 | Nec Corp | 先入れ先出しバツフア制御装置 |
US4825301A (en) | 1987-07-16 | 1989-04-25 | Polaroid Corporation | Apparatus for encoding and decoding high resolution still images and video images for recording on a standard storage media |
JPH0261741A (ja) * | 1988-08-29 | 1990-03-01 | Nec Corp | 集積回路装置 |
US6253307B1 (en) | 1989-05-04 | 2001-06-26 | Texas Instruments Incorporated | Data processing device with mask and status bits for selecting a set of status conditions |
JPH0644008B2 (ja) * | 1990-08-17 | 1994-06-08 | アナログ・ディバイセス・インコーポレーテッド | モノリシック加速度計 |
JPH064491A (ja) * | 1992-06-23 | 1994-01-14 | Nkk Corp | データ処理用メモリ装置 |
JP3119542B2 (ja) * | 1993-05-25 | 2000-12-25 | 日本電気株式会社 | 半導体加速度センサおよび製造方法 |
EP0733196A1 (en) * | 1993-11-29 | 1996-09-25 | Honeywell Inc. | Modular laser gyro |
US7301541B2 (en) * | 1995-08-16 | 2007-11-27 | Microunity Systems Engineering, Inc. | Programmable processor and method with wide operations |
US5974482A (en) * | 1996-09-20 | 1999-10-26 | Honeywell Inc. | Single port first-in-first-out (FIFO) device having overwrite protection and diagnostic capabilities |
JPH10173723A (ja) * | 1996-12-12 | 1998-06-26 | Fujitsu Ltd | データ転送方法及びデータ転送装置 |
US6002336A (en) * | 1997-12-02 | 1999-12-14 | Lynx System Developers, Inc. | Reaction time measurement system |
US6774943B1 (en) * | 1998-09-01 | 2004-08-10 | Ess Technology, Inc. | Method and apparatus for edge enhancement in digital images |
US6611755B1 (en) * | 1999-12-19 | 2003-08-26 | Trimble Navigation Ltd. | Vehicle tracking, communication and fleet management system |
US6334191B1 (en) * | 2000-05-19 | 2001-12-25 | Visteon Global Technologies, Inc. | Multi-function timer with shared hardware |
EP1209809A1 (en) * | 2000-11-24 | 2002-05-29 | STMicroelectronics S.r.l. | Device and method for generating synchronous numeric signals |
JP2003196154A (ja) * | 2001-12-27 | 2003-07-11 | Canon Inc | Fifoメモリ回路及びその制御方法並びに画像形成装置 |
GB0206509D0 (en) * | 2002-03-20 | 2002-05-01 | Qinetiq Ltd | Micro-Electromechanical systems |
US7308524B2 (en) * | 2003-01-13 | 2007-12-11 | Silicon Pipe, Inc | Memory chain |
US7181563B2 (en) * | 2003-10-23 | 2007-02-20 | Lsi Logic Corporation | FIFO memory with single port memory modules for allowing simultaneous read and write operations |
JP4346506B2 (ja) * | 2004-06-07 | 2009-10-21 | 株式会社リコー | 先入れ先出しメモリ及びそれを用いた記憶媒体制御装置 |
WO2006039710A2 (en) * | 2004-10-01 | 2006-04-13 | Lockheed Martin Corporation | Computer-based tool and method for designing an electronic circuit and related system and library for same |
US7533071B2 (en) * | 2005-06-28 | 2009-05-12 | Neurosciences Research Foundation, Inc. | Neural modeling and brain-based devices using special purpose processor |
JP4063840B2 (ja) * | 2005-09-02 | 2008-03-19 | 株式会社リコー | 画像処理装置 |
JP2007264909A (ja) * | 2006-03-28 | 2007-10-11 | Toshiba Corp | 演算処理装置 |
WO2008001433A1 (fr) * | 2006-06-28 | 2008-01-03 | Mitsubishi Electric Corporation | Appareil de communication de données |
US7437931B2 (en) * | 2006-07-24 | 2008-10-21 | Honeywell International Inc. | Medical application for no-motion sensor |
US8156264B2 (en) | 2009-04-03 | 2012-04-10 | Analog Devices, Inc. | Digital output sensor FIFO buffer with single port memory |
-
2009
- 2009-04-03 US US12/418,098 patent/US8156264B2/en not_active Expired - Fee Related
-
2010
- 2010-03-25 JP JP2012503521A patent/JP5683567B2/ja active Active
- 2010-03-25 WO PCT/US2010/028641 patent/WO2010114758A2/en active Application Filing
- 2010-03-25 EP EP10725532.5A patent/EP2414785B1/en active Active
- 2010-03-25 CN CN201080015198.0A patent/CN102378900B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012522986A (ja) | 2012-09-27 |
WO2010114758A2 (en) | 2010-10-07 |
EP2414785B1 (en) | 2015-07-29 |
CN102378900B (zh) | 2015-09-23 |
US20100257292A1 (en) | 2010-10-07 |
US8156264B2 (en) | 2012-04-10 |
CN102378900A (zh) | 2012-03-14 |
EP2414785A2 (en) | 2012-02-08 |
WO2010114758A3 (en) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4560646B2 (ja) | ハブベースのメモリシステムにおけるダイレクトメモリアクセス用の装置および方法 | |
KR101842540B1 (ko) | 다수의 혼합된-신호 자원을 관리하는 제어 모듈 | |
US9880965B2 (en) | Variable frame length virtual GPIO with a modified UART interface | |
US10812716B2 (en) | Camera apparatus having OIS function and communications method thereof | |
JPH08255475A (ja) | ページイン、バーストアウトfifo | |
KR20130024860A (ko) | 주변장치 컴포넌트를 위한 높은 우선순위 커맨드 큐 | |
US20140278205A1 (en) | Embedded processor on an integrated mems sensor chip autonomously managing external sensor | |
US9710413B2 (en) | Integrated data concentrator for multi-sensor MEMS systems | |
WO1999041670A1 (en) | System for dynamically changing draining priority of a receive fifo | |
TW201234266A (en) | Software framework and development platform for multi-sensor systems | |
JP5683567B2 (ja) | シングルポートメモリを伴うデジタル出力センサfifoバッファ | |
US10049073B2 (en) | Interface emulator using FIFOs | |
WO2007149129A3 (en) | Bus analyzer system for ieee 1394 link/phy interface | |
EP2787433B1 (en) | Executing a boot sequence including movement of data through a buffer memory | |
CN108027793A (zh) | 用于使传感器和处理器对接的系统和方法 | |
US11630790B1 (en) | Integrated circuit and interrupt-handling method of sensing device | |
US20170314923A1 (en) | Mems inertial sensor device with determination of the bias value of a gyroscope therof and corresponding method | |
US20080301330A1 (en) | Usb host system and method for transferring transfer data | |
CN115098428B (zh) | Spi数据传输方法、装置、电子设备及存储介质 | |
Meroth et al. | Accelerometers | |
JP2984670B1 (ja) | タイマ回路 | |
CN118467458A (zh) | 缓存器的读写控制方法、控制装置、片上系统及程序产品 | |
CN118225079A (zh) | 惯性测量装置 | |
JP2992621B2 (ja) | ロック転送方式 | |
CN118092685A (zh) | 用于存储器约束设备的动态重力矢量估计 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5683567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |