JP5680194B2 - アダプタとの通信のためのロード命令 - Google Patents

Description

本発明は、一般に、コンピューティング環境の入力／出力処理に関し、具体的には、コンピューティング環境のアダプタとの通信を容易にすることに関する。

コンピューティング環境は、種々のタイプのアダプタを含む、１つ又は複数のタイプの入力／出力デバイスを含み得る。１つのタイプのアダプタは、周辺装置相互接続（Peripheral Component Interconnect、ＰＣＩ）又は周辺装置相互接続エクスプレス（Peripheral Component Interconnect express、ＰＣＩｅ）アダプタである。このアダプタは、アダプタが取り付けられる、アダプタとシステムとの間のデータ通信に用いられる１つ又は複数のアドレス空間を含む。ＰＣＩ仕様は、ワールド・ワイド・ウェブからwww.pcisig.com/homeにおいて入手可能である。

Ａｖｅｒｙによる「Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｃｏｎｖｅｒｔｉｎｇ Ａｄｄｒｅｓｓ Ｉｎｆｏｒｍａｔｉｏｎ Ｂｅｔｗｅｅｎ ＰＣＩ Ｂｕｓ Ｐｒｏｔｏｃｏｌ ａｎｄ ａ Ｍｅｓｓａｇｅ−Ｐａｓｓｉｎｇ Ｑｕｅｕｅ−Ｏｒｉｅｎｔｅｄ Ｂｕｓ Ｐｒｏｔｏｃｏｌ」と題する２００４年３月９日発行の特許文献１は、ＰＣＩロード／ストア操作とＤＭＡ操作が、メッセージ・パッシング、キュー指向型バス・アーキテクチャにおけるワーク・キュー対を介して実施されることを記載する。ＰＣＩアドレス空間はセグメントに分割され、各セグメントは領域に分割される。別個のワーク・キューが各セグメントに割り当てられる。ＰＣＩアドレスの第１の部分が、セグメントが表すアドレス範囲に対して照合され、メモリ・セグメント及びその対応するワーク・キューを選択するために用いられる。ワーク・キュー内のエントリは、特定のＰＣＩデバイスに割り当てられる選択されたセグメント内の領域を指定する、ＰＣＩアドレスの第２の部分を保持する。一実施形態において、ＰＣＩロード／ストア操作は、ＰＣＩ操作に割り当てられたワーク・キューを選択し、ＰＣＩデバイス上のレジスタのＰＣＩアドレス及びＰＣＩデータへのポインタによりワーク・キュー・エントリを作成することにより実施される。ワーク・キュー・エントリはＰＣＩブリッジに送られ、そこで、ＰＣＩアドレスが取り出され、このＰＣＩアドレスは、データ・ポインタを用いて適切なデバイス・レジスタをデータでプログラムするのに用いられる。ＤＭＡ転送もまた、ＰＣＩデバイスにより生成されたＰＣＩアドレスの一部をアドレス範囲テーブルと比較し、アドレス範囲をサービスするワーク・キューを選択する手段によってワーク・キューを選択することにより実施される。ワーク・キュー・エントリは、ＰＣＩアドレスの残りのもの及びＤＭＡデータへのポインタにより作成される。ＲＤＭＡ操作は、ＤＭＡ転送を実施するために用いられる。ページ及び領域データは、物理メモリにアクセスし、ＤＭＡ転送を実施するためにホスト・チャネル・アダプタ内の変換保護テーブルと共に用いられる。

Ｋｊｏｓ他による「Ｐａｒｔｉａｌｌｙ Ｖｉｒｔｕａｌｉｚｉｎｇ ａｎ Ｉ／Ｏ Ｄｅｖｉｃｅ ｆｏｒ Ｕｓｅ ｂｙ Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅｓ」と題する２００９年１１月３日発行の特許文献２は、物理的コンピュータと、物理的コンピュータ上で実行可能であり、物理的コンピュータを制御するように適合された少なくとも１つのゲスト・オペレーティング・システムのエミュレーションを作成するように構成された仮想マシンとを含む、コンピュータ・システムについて記載する。コンピュータ・システムは、仮想マシン・モニタ及び少なくとも１つのゲスト・オペレーティング・システムの代わりに物理的コンピュータに結合された物理的リソースを管理する、物理的コンピュータ上で実行可能なホストをさらに含む。このホストは、周辺装置相互接続（ＰＣＩ）構成アドレス空間を仮想化するように適合され、これにより、少なくとも１つのゲスト・オペレーティング・システムは、ＰＩＣ入力／出力（Ｉ／Ｏ）デバイスを直接、かつ、Ｉ／Ｏエミュレーションなしに制御する。

幾つかのシステムにおいては、アダプタに結合された中央演算処理装置（ＣＰＵ）のアドレス空間の一部を、ストレージにアクセスし、アダプタのアドレス空間内のデータを直接操作するアダプタ対応ＣＰＵ命令のアドレス空間にマッピングする。

米国特許第６，７０４，８３１号明細書 米国特許第７，６１３，８４７号明細書 米国特許第５，５５１，０１３号明細書 米国特許第６，００９，２６１号明細書 米国特許第５，５７４，８７３号明細書 米国特許第６，３０８，２５５号明細書 米国特許第６，４６３，５８２号明細書 米国特許第５，７９０，８２５号明細書

「ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ」、ＩＢＭ出版番号ＳＡ２２−７８３２−０７、２００９年２月

アダプタからデータをロードするためのロード命令を実行するための方法、コンピュータ・システム及びコンピュータ・プログラム製品を提供する。

本発明の一態様によると、ＰＣＩ又はＰＣＩｅアダプタのようなアダプタとの通信を容易にするための能力が提供される、アダプタとの間で通信するように特に設計された制御命令が与えられ、通信のために使用される。

アダプタからデータをロードするためのロード命令を実行するためのコンピュータ・プログラム製品を提供することにより、従来技術の欠点が克服され、利点がもたらされる。このコンピュータ・プログラム製品は、処理回路により読み取り可能であり、かつ、方法を実行するために処理回路により実行するための命令を格納する、コンピュータ可読ストレージ媒体を含む。この方法は、例えば、実行のためのマシン命令を取得するステップであって、マシン命令は、アダプタ命令からのロードを識別するオペコード・フィールドと、アダプタからフェッチされたデータがロードされる第１の位置を識別する第１のフィールドと、第２の位置を識別し、そのコンテンツは、アダプタ、データがロードされるアダプタ内のアダプタ空間の表示、及びアダプタ空間内のオフセットを識別する機能ハンドルを含む、第２のフィールドとを含む、取得するステップと、マシン命令を実行するステップとを含み、実行するステップは、機能ハンドルを用いてアダプタと関連した機能テーブル・エントリを取得するステップと、機能テーブル・エントリ及びオフセット内の情報の少なくとも１つを用いてアダプタのデータ・アドレスを取得するステップと、アドレス空間の表示により識別されるアドレス空間内の特定の位置からデータをフェッチするステップであって、特定の位置はアダプタのデータ・アドレスにより識別される、フェッチするステップとを含む。

本発明の１つ又は複数の態様に関連する方法及びシステムもまた、本明細書で説明され、特許請求される。

本発明の技術により、付加的な特徴及び利点が実現される。本発明の他の実施形態及び態様は、本明細書で詳細に説明され、特許請求される本発明の一部と見なされる。

ここで本発明の好ましい実施形態を、添付図面を参照して単なる例として説明する。

本発明の１つ又は複数の態様を組み込み、用いるためのコンピューティング環境の一実施形態を示す。 図１のＩ/Ｏハブ内に配置され、本発明の一態様に従って用いられる、デバイス・テーブル・エントリの一実施形態を示す。 本発明の１つ又は複数の態様を組み込み、用いるためのコンピューティング環境の別の実施形態を示す。 本発明の一態様による、アダプタ機能のアドレス空間の一例を示す。 本発明の一態様に従って用いられる機能テーブル・エントリの一例を示す。 本発明の一態様に従って用いられる機能ハンドルの一実施形態を示す。 （Ａ）本発明の一態様に従って用いられるＰＣＩロード（PCI Load）命令の一実施形態を示す。 （Ｂ） 本発明の一態様による、図７（Ａ）のＰＣＩロード命令により用いられるフィールドの一実施形態を示す。 （Ｃ） 本発明の一態様による、図７（Ａ）のＰＣＩロード命令により用いられる別のフィールドの一実施形態を示す。 本発明の一態様による、ＰＣＩロード操作を実行するための論理の一実施形態を示す。 本発明の一態様による、ＰＣＩロード操作を実行するための論理の一実施形態を示す。 （Ａ）本発明の一態様に従って用いられるＰＣＩストア（PCI Store）命令の一実施形態を示す。 （Ｂ） 本発明の一態様による、図１０（Ａ）のＰＣＩストア命令により用いられるフィールドの一実施形態を示す。 （Ｃ） 本発明の一態様による、図１０（Ａ）のＰＣＩストア命令により用いられる別のフィールドの一実施形態を示す。 本発明の一態様による、ＰＣＩストア操作を実行するための論理の一実施形態を示す。 本発明の一態様による、ＰＣＩストア操作を実行するための論理の一実施形態を示す。 （Ａ）本発明の一態様に従って用いられるＰＣＩストア・ブロック（PCI Store Block）命令の一実施形態を示す。 （Ｂ） 本発明の一態様による、図１３（Ａ）のＰＣＩストア・ブロック命令により用いられるフィールドの一実施形態を示す。 （Ｃ） 本発明の一態様による、図１３（Ａ）のＰＣＩストア・ブロック命令により用いられる別のフィールドの一実施形態を示す。 （Ｄ） 本発明の一態様による、図１３（Ａ）のＰＣＩストア・ブロック命令により用いられる更に別のフィールドの一実施形態を示す。 本発明の一態様による、ＰＣＩストア・ブロック操作を実行するための論理の一実施形態を示す。 本発明の一態様による、ＰＣＩストア・ブロック操作を実行するための論理の一実施形態を示す。 本発明の１つ又は複数の態様を組み込むコンピュータ・プログラム製品の一実施形態を示す。 本発明の１つ又は複数の態様を組み込み、用いるためのホスト・コンピュータ・システムの一実施形態を示す。 本発明の１つ又は複数の態様を組み込み、用いるためのコンピュータ・システムの更に別の例を示す。 本発明の１つ又は複数の態様を組み込み、用いるためのコンピュータ・ネットワークを含むコンピュータ・システムの別の例を示す。 本発明の１つ又は複数の態様を組み込み、用いるためのコンピュータ・システムの種々の要素の一実施形態を示す。 本発明の１つ又は複数の態様を組み込み、用いるための、図２０のコンピュータ・システムの実行ユニットの一実施形態を示す。 本発明の１つ又は複数の態様を組み込み、用いるための、図２０のコンピュータ・システムの分岐ユニットの一実施形態を示す。 本発明の１つ又は複数の態様を組み込み、用いるための、図２０のコンピュータ・システムのロード／ストア・ユニットの一実施形態を示す。 本発明の１つ又は複数の態様を組み込み、用いるためのエミュレートされたホスト・コンピュータ・システムの一実施形態を示す。

本発明の一態様によると、コンピューティング環境のアダプタとの通信を容易にするために、１つ又は複数の制御命令が提供される、制御命令は、アダプタのアドレス空間との間でデータを通信するように特に設計されている。

本明細書で用いられるアダプタという用語は、任意のタイプのアダプタ（例えば、ストレージ・アダプタ、ネットワーク・アダプタ、処理アダプタ、ＰＣＩアダプタ、暗号化アダプタ、他のタイプの入力／出力アダプタ等）を含む。一実施形態において、アダプタは１つのアダプタ機能を含む。しかしながら、他の実施形態においては、アダプタは、複数のアダプタ機能を含むことができる。本発明の１つ又は複数の態様は、アダプタが１つのアダプタ機能を含もうと、複数のアダプタ機能を含もうと適用可能である。一実施形態において、アダプタが複数のアダプタ機能を含む場合、本発明の一態様に従って、各機能を通信することができる。さらに、特に断りのない限り、本明細書で提示される例において、アダプタは、アダプタ機能（例えば、ＰＣＩ機能）と交換可能に用いられる。

本発明の１つ又は複数の態様を組み込み、用いるためのコンピューティング環境の一実施形態が、図１を参照して説明される。一例において、コンピューティング環境１００は、インターナショナル・ビジネス・マシーンズ・コーポレーションが提供するＳｙｓｔｅｍ ｚ（登録商標）サーバである。Ｓｙｓｔｅｍ ｚ（登録商標）は、インターナショナル・ビジネス・マシーンズ・コーポレーションが提供するｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）に基づいている。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）に関する詳細は、非特許文献１に説明される。ＩＢＭ（登録商標）、Ｓｙｓｔｅｍ ｚ（登録商標）、及びｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。本明細書で用いられる他の名称は、インターナショナル・ビジネス・マシーンズ・コーポレーション又は他の会社の登録商標、商標、又は製品名であり得る。

一例において、コンピューティング環境１００は、メモリ・コントローラ１０６を介して、システム・メモリ１０４（主メモリとしても知られる）に結合された１つ又は複数の中央演算処理装置（ＣＰＵ）１０２を含む。システム・メモリ１０４にアクセスするために、中央演算処理装置１０２は、システム・メモリにアクセスするのに用いられるアドレスを含む読み出し要求又は書き込み要求を発行する。要求内に含まれるアドレスは、典型的には、システム・メモリにアクセスするのに直接使用できず、したがって、そのアドレスは、システム・メモリにアクセスするのに直接使用可能なアドレスに変換される。アドレスは、変換機構（ＸＬＡＴＥ）１０８を介して変換される。例えば、アドレスは、例えば、動的アドレス変換（ＤＡＴ）を用いて、仮想アドレスから実アドレス又は絶対アドレスに変換される。

アドレス（必要に応じて変換された）を含む要求は、メモリ・コントローラ１０６により受信される。一例において、メモリ・コントローラ１０６は、ハードウェアからなり、システム・メモリへのアクセスに対する仲裁を行うため、及び、メモリの一貫性を保持するために用いられる。この仲裁は、ＣＰＵ１０２から受信した要求、及び、１つ又は複数のアダプタ１１０から受信した要求に対して行われる。中央演算処理装置と同様に、アダプタは、要求をシステム・メモリ１０４に発行して、システム・メモリへのアクセスを獲得する。

一例において、アダプタ１１０は、１つ又は複数のＰＣＩ機能を含む、周辺装置相互接続（ＰＣＩ）又はＰＣＩエクスプレス（ＰＣＩｅ）アダプタである。ＰＣＩ機能は、１つ又は複数のスイッチ（例えば、ＰＣＩｅスイッチ）１１４を介して、入力／出力ハブ１１２（例えば、ＰＣＩハブ）に送られる要求を発行する。一例において、入力／出力ハブは、１つ又は複数の状態マシンを含むハードウェアからなり、Ｉ／Ｏ・メモリ間バス１２０を介してメモリ・コントローラ１０６に結合される。

入力／出力ハブは、例えば、スイッチから要求を受信するルート・コンプレックス１１６を含む。要求は、入力／出力アドレスを含み、これが、要求に用いられる情報にアクセスするアドレス変換及び保護ユニット１１８に与えられる。例として、要求は、ダイレクト・メモリ・アクセス（ＤＭＡ）操作を実行するため又はメッセージ信号割り込み（message signaled interruption、ＭＳＩ）を要求するために用いられる入力／出力アドレスを含むことができる。アドレス変換及び保護ユニット１１８は、ＤＭＡ又はＭＳＩ要求に用いられる情報にアクセスする。特定の例として、ＤＭＡ操作のために、アドレスを変換するための情報を取得することができる。次に、変換されたアドレスは、システム・メモリにアクセスするためにメモリ・コントローラに転送される。

一例において、図２を参照して説明されるように、アダプタが発行したＤＭＡ又はＭＳＩ要求に用いられる情報が、Ｉ／Ｏハブ内（例えば、アドレス変換及び保護ユニット内）に配置されたデバイス・テーブル１３２のデバイス・テーブル・エントリ１３０から取得される。デバイス・テーブル・エントリは、アダプタに関する情報を含み、各々のアダプタは、そのアダプタと関連した少なくとも１つのデバイス・テーブル・エントリを有する。例えば、アダプタに割り当てられたアドレス空間（システム・メモリ内の）毎に１つのデバイス・テーブル・エントリが存在する。アダプタ（例えば、ＰＣＩ機能１３８）から発行された要求については、要求内に与えられたリクエスタＩＤを用いて、デバイス・テーブル・エントリが見つけ出される。

ここで図３を参照すると、コンピューティング環境の更に別の実施形態において、１つ又は複数のＣＰＵ１０２に加えて又はその代わりに、中央演算処理コンプレックスがメモリ・コントローラ１０６に結合される。この例において、中央演算処理コンプレックス１５０は、例えば、１つ又は複数のパーティション又はゾーン１５２（例えば、論理パーティションＬＰ１−ＬＰｎ）、１つ又は複数の中央演算処理装置（ＣＰ１−ＣＰｍ）１５４、及びハイパーバイザ１５６（例えば、論理パーティション・マネージャ）を含み、これらの各々は以下で説明される。

各々の論理パーティション１５２は、別個のシステムとして機能することができる。つまり、各々の論理パーティションを独立してリセットし、必要に応じて、オペレーティング・システム又はハイパーバイザ（例えば、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションが提供するｚ／ＶＭ（登録商標）等）に最初にロードし、異なるプログラムで動作することができる。オペレーティング・システム、ハイパーバイザ、又は論理パーティション内で実行されるアプリケーション・プログラムは、十分かつ完全なシステムにアクセスできるように見えるが、その一部しか使用できない。ハードウェアとライセンス内部コード（マイクロコード又はミリコードとも呼ばれる）の組み合わせが、論理パーティション内のプログラムを、異なる論理パーティション内のプログラムと干渉しないようにする。このことは、幾つかの異なる論理パーティションが、単一又は複数の物理プロセッサ上で、タイム・スライス方式で動作するのを可能にする。この特定の例において、各々の論理パーティションは、１つ又は複数の論理パーティションに対して異なり得る常駐オペレーティング・システム１５８を有する。一実施形態において、オペレーティング・システム１５８は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションが提供するｚ／ＯＳ（登録商標）又はｚ／Ｌｉｎｕｘオペレーティング・システムである。ｚ／ＯＳ（登録商標）及びｚ／ＶＭ（登録商標）は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。

中央演算処理装置１５４は、論理パーティションに割り当てられる物理プロセッサ・リソースである。例えば、論理パーティション１５２は、１つ又は複数の論理プロセッサを含み、その各々は、パーティションに割り当てられた物理プロセッサ・リソース１５４の全て又は割り当て分（share）を表す。基礎をなすプロセッサ・リソースはそのパーティション専用であっても、又は別のパーティションと共有してもよい。

論理パーティション１５２は、プロセッサ１５４上で実行されるファームウェアにより実施されるハイパーバイザ１５６によって管理される。論理パーティション１５２及びハイパーバイザ１５６の各々は、中央演算処理装置と関連した中央ストレージのそれぞれの部分の中に常駐する１つ又は複数のプログラムを含む。ハイパーバイザ１５６の一例は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションが提供するＰｒｏｃｅｓｓｏｒ Ｒｅｓｏｕｒｃｅ／Ｓｙｓｔｅｍｓ Ｍａｎａｇｅｒ（ＰＲ／ＳＭ）である。

本明細書で用いられるファームウェアは、例えば、プロセッサのマイクロコード、ミリコード、及び／又はマクロコードを含む。ファームウェアは、例えば、より上位レベルのマシン・コードの実装に用いられる、ハードウェア・レベルの命令及び／又はデータ構造体を含む。一実施形態において、ファームウェアは、例えば、典型的には、信頼できるソフトウェアを含むマイクロコード、又は基礎をなすハードウェアに特有のマイクロコードとして配信される独自のコードを含み、システム・ハードウェアへのオペレーティング・システムのアクセスを制御する。

この例において、論理パーティションを有する中央演算処理コンプレックスを説明したが、本発明の１つ又は複数の態様は、とりわけ、区分化されないシングル・プロセッサ又はマルチ・プロセッサ処理ユニットを含む他の処理ユニットに組み込み、これらにより用いることができる。

上述のように、アダプタは、要求をプロセッサに発行し、ダイレクト・メモリ・アクセス、メッセージ信号割り込み等のような種々の操作を要求することができる。さらに、プロセッサは、要求をアダプタに発行することができる。例えば、図２に戻ると、プロセッサ１０２は、アダプタ機能１３８にアクセスするための要求を発行することができる。この要求は、Ｉ／Ｏハブ１１２及び１つ又は複数のスイッチ１１４を介して、プロセッサからアダプタ機能に送られる。この実施形態においては、メモリ・コントローラは示されていない。しかしながら、Ｉ／Ｏハブを直接又はメモリ・コントローラを介してプロセッサに結合してもよい。

一例においては、プロセッサ内で実行されるオペレーティング・システム１４０が、命令をアダプタ機能に発行し、特定の操作を要求する。別の例においては、この例においては、オペレーティング・システムにより発行された命令は、Ｉ／Ｏインフラストラクチャに特有のものである。つまり、Ｉ／ＯインフラストラクチャはＰＣＩ又はＰＣＩｅ（特に断りのない限り、両方とも、本明細書ではＰＣＩと呼ばれる）に基づくので、命令はＰＣＩ命令である。例示的なＰＣＩ命令は、２〜３例を挙げると、ＰＣＩロード、ＰＣＩストア及びＰＣＩストア・ブロックを含む。この例においては、Ｉ／Ｏインフラストラクチャ及び命令はＰＣＩに基づくが、他の実施形態においては、他のインフラストラクチャ及び対応する命令を用いることができる。

１つの特定の例において、命令は、アダプタ機能のアドレス空間内の特定の位置に向けられる。例えば、図４に示されるように、アダプタ機能１３８は、例えば、構成空間２０２（例えば、ＰＣＩ機能に関するＰＣＩ構成空間）、Ｉ／Ｏ空間２０４（例えば、ＰＣＩ Ｉ／Ｏ空間）、及び１つ又は複数のメモリ空間２０６（例えば、ＰＣＩメモリ空間）を含む、複数のアドレス空間として定められる、ストレージ２００を含む。他の実施形態においては、より多くの、より少ない、又は異なるアドレス空間を設けることができる。命令は、特定のアドレス空間及びアドレス空間内の特定の位置をターゲットにしている。このことは、命令を発行する構成（例えば、オペレーティング・システム、ＬＰＡＲ、プロセッサ、ゲスト等）に、アダプタ機能にアクセスする権限が与えられることを保証する。

命令の処理を容易にするために、１つ又は複数のデータ構造体内に格納された情報が用いられる。アダプタに関する情報を含む１つのこうしたデータ構造体は、例えばセキュア・メモリ内に格納された機能テーブル３００である。図５に示すように、一例において、機能テーブル３００は、１つ又は複数の機能テーブル・エントリ（ＦＴＥ）３０２を含む。一例において、アダプタ機能毎に１つの機能テーブル・エントリが存在する。各々の機能テーブル・エントリ３０２は、そのアダプタ機能と関連した処理に用いられる情報を含む。一例として、機能テーブル・エントリ３０２は、例えば、以下のものを含む。：すなわち、
インスタンス番号３０８：このフィールドは、機能テーブル・エントリと関連したアダプタ機能ハンドルの特定のインスタンスを示す。
デバイス・テーブル・エントリ（ＤＴＥ）索引１．．．ｎ３１０：１つ又は複数のデバイス・テーブル索引が存在することができ、各々の索引は、デバイス・テーブル・エントリ（ＤＴＥ）を見つけ出すためのデバイス・テーブルへの索引である。アダプタ機能毎に１つ又は複数のデバイス・テーブル・エントリが存在し、各々のエントリは、アダプタ機能の要求（例えば、ＤＭＡ要求、ＭＳＩ要求）を処理するために用いられる情報、及びアダプタ機能への要求（例えば、ＰＣＩ命令）に関する情報を含む、そのアダプタ機能と関連した情報を含む。各々のデバイス・テーブル・エントリは、アダプタ機能に割り当てられたシステム・メモリ内の１つのアドレス空間と関連付けられる。アダプタ機能は、該アダプタ機能に割り当てられた１つ又は複数のアドレス空間をシステム・メモリ内に有することができる。
ビジー・インジケータ３１２：このフィールドは、アダプタ機能がビジーであるかどうかを示す。
永続エラー（permanent error）状態インジケータ３１４：このフィールドは、アダプタ機能が永続エラー状態にあるかどうかを示す。
回復開始インジケータ３１６：このフィールドは、アダプタ機能に関して回復が開始されたかどうかを示す。
許可インジケータ３１８：このフィールドは、アダプタ機能をイネーブルにしようとしているオペレーティング・システムが、そのようなことを行う権限をもっているかどうかを示す。
イネーブル・インジケータ３２０：このフィールドは、アダプタ機能がイネーブルにされているかどうかを示す（例えば、１＝イネーブルにされる、０＝ディスエーブルにされる）。
リクエスタ識別子（ＲＩＤ）３２２：これは、アダプタ機能の識別子であり、例えば、バス番号、デバイス番号、及び機能番号を含むことができる。このフィールドは、アダプタ機能の構成空間configuration space）のアクセスのために用いられる。
例えば、オペレーティング・システム（又は他の構成）によりアダプタ機能に対して発行された命令内で構成空間を指定することにより、構成空間にアクセスすることができる。構成空間内へのオフセット、及び、ＲＩＤを含む適切な機能テーブル・エントリを見つけ出すのに用いられる機能ハンドルが、命令内で指定される。ファームウェアが命令を受信し、それが構成空間に関するものであると判断する。したがって、ファームウェアは、ＲＩＤを用いてＩ／Ｏハブへの要求を生成し、Ｉ／Ｏハブは、アダプタにアクセスするための要求を作成する。アダプタ機能の記憶位置はＲＩＤに基づいており、オフセットは、アダプタ機能の構成空間へのオフセットを指定する。例えば、オフセットは、構成空間内のレジスタ番号を指定する。
基底アドレス・レジスタ（ＢＡＲ）（１乃至ｎ）３２４：このフィールドは、ＢＡＲ_０−ＢＡＲ_ｎとして示される複数の符号なし整数を含み、これらの符号なし整数は、もともと指定されたアダプタ機能と関連付けられており、その値もまた、アダプタ機能と関連付けられた基底アドレス・レジスタ内に格納される。各々のＢＡＲは、アダプタ機能内のメモリ空間又はＩ／Ｏ空間の開始アドレスを指定し、さらにアドレス空間のタイプ、即ち、例としてそれが６４ビット若しくは３２ビットのメモリ空間であるか、又は３２ビットのＩ／Ｏ空間であるかを示す。
一例において、このＢＡＲは、アダプタ機能のメモリ空間及び／又はＩ／Ｏ空間へのアクセスに用いられる。例えば、アダプタ機能にアクセスするための命令内に与えられるオフセットが、命令内で指定されるアドレス空間と関連した基底アドレス・レジスタ内の値に加算され、アダプタ機能にアクセスするのに用いられるアドレスが得られる。命令内に与えられるアドレス空間識別子は、アクセスされるアダプタ機能内のアドレス空間、及び用いられる対応するＢＡＲを識別する。
サイズ１．．．ｎ３２６：このフィールドは、ＳＩＺＥ_０−ＳＩＺＥ_ｎとして示される複数の符号なし整数を含む。サイズ・フィールドの値は、非ゼロであるとき、各々のアドレス空間のサイズを表し、各々のエントリは前述のＢＡＲに対応する。

ＢＡＲ及びサイズに関する更なる詳細を以下に説明する。
１．アダプタ機能に関してＢＡＲが実装されない場合、ＢＡＲフィールド及び対応するサイズ・フィールドの両方ともゼロとして格納される。
２．ＢＡＲフィールドがＩ／Ｏアドレス空間又は３２ビット・メモリ・アドレス空間のいずれかを表す場合、対応するサイズ・フィールドは非ゼロであり、アドレス空間のサイズを表す。
３．ＢＡＲフィールドが６４ビット・メモリ・アドレス空間を表す場合、
ａ．ＢＡＲ_ｎフィールドは、最下位アドレス・ビットを表す。
ｂ．次の連続したＢＡＲ_ｎ＋１フィールドは、最上位アドレス・ビットを表す。
ｃ．対応するＳＩＺＥ_ｎフィールドは非ゼロであり、アドレス空間のサイズを表す。
ｄ．対応するＳＩＺＥ_ｎ＋１フィールドは有意味ではなく、ゼロとして格納される。
内部経路指定情報３２８：この情報は、アダプタへの特定の経路指定を行うために用いられる。この情報には、例として、例えばノード、プロセッサ・チップ、及びＩ／Ｏハブ・アドレッシング情報が含まれる。
状態インジケータ３３０：これは、例えば、ロード／ストア操作がブロックされているかどうか、及び他の表示を提供する。

一例において、ビジー・インジケータ、永続エラー状態インジケータ、及び回復開始インジケータは、ファームウェアが行う監視に基づいて設定される。さらに、許可インジケータが、例えばポリシーに基づいて設定される。ＢＡＲ情報は、プロセッサ（例えば、プロセッサのファームウェア）によるバス・ウォーク中に発見された構成情報に基づいている。構成、初期化、及び／又はイベントに基づいて、他のフィールドを設定することができる。他の実施形態において、機能テーブル・エントリは、より多くの、より少ない、又は異なる情報を含むことができる。含まれる情報は、そのアダプタ機能によりサポートされる操作、又はアダプタ機能に関してイネーブルにされる操作に依存し得る。

１つ又は複数のエントリを含む機能テーブル内の機能テーブル・エントリを見つけ出すために、一実施形態において、機能ハンドルが用いられる。例えば、機能ハンドルの１つ又は複数のビットが、特定の機能テーブル・エントリを見つけ出すための機能テーブルへの索引として用いられる。

図６を参照すると、機能ハンドルに関する付加的な詳細が説明される。一例において、機能ハンドル３５０は、ＰＣＩ機能ハンドルがイネーブルにされているかどうかを示すイネーブル・インジケータ３５２、機能を識別する機能番号３５４（これは、静的識別子であり、特定のエントリを探索するための機能テーブルへの索引付けとして用いることができる）、及びこの機能ハンドルの特定のインスタンスを示すインスタンス番号を含む。を含む。例えば、機能がイネーブルにされるたびに、インスタンス番号がインクリメントされて、新しいインスタンス番号を与える。

本発明の一態様によると、アダプタ機能にアクセスするために、構成が要求をアダプタ機能に出し、この要求がプロセッサにより実行される。本明細書での例において、構成はオペレーティング・システムであるが、他の例においては、構成は、システム、プロセッサ、論理パーティション、ゲスト等とすることができる。これらの要求は、アダプタにアクセスする特定の命令を介するものである。例示的な命令は、アダプタ・アーキテクチャ（例えば、ＰＣＩ）に特有のものである。これらの命令に関する更なる詳細が以下に説明される。例えば、ＰＣＩロード命令の一実施形態が図７（Ａ）−図９を参照して説明され、ＰＣＩストア命令の一実施形態が図１０（Ａ）−図１２を参照して説明され、ＰＣＩストア・ブロック命令の一実施形態が図１３（Ａ）−図１５を参照して説明される。

最初に図７（Ａ）を参照すると、ＰＣＩロード命令の一実施形態が示される。図示のように、ＰＣＩロード命令４００は、例えば、ＰＣＩロード命令を示すオペコード４０２と、アダプタ機能からフェッチされたデータがロードされる記憶位置を指定する第１のフィールド４０４と、データがロードされるアダプタ機能に関する種々の情報が含まれる記憶位置を指定する第２のフィールド４０６とを含む。フィールド１及び２により指定される記憶位置のコンテンツは、以下でさらに説明される。

一例において、フィールド１は、汎用レジスタを指定し、図７（Ｃ）に示すように、そのレジスタのコンテンツ４０４は、命令内に指定されたアダプタ機能の記憶位置からロードされた、連続的な１つ又は複数のバイトの範囲を含む。一例において、データは、レジスタの右端のバイト位置にロードされる。

一実施形態において、フィールド２は、種々の情報を含む一対の汎用レジスタを指定する。図７（Ｂ）に示すように、レジスタのコンテンツは、例えば、次のものを含む。：すなわち、
イネーブル・ハンドル４１０：このフィールドは、データがロードされるアダプタ機能のイネーブルにされた機能ハンドルである。
アドレス空間４１２：このフィールドは、データがロードされるアダプタ空間内のアドレス空間を識別する。
アドレス空間内のオフセット４１４：このフィールドは、データがロードされる特定のアドレス空間内のオフセットを指定する。
長さフィールド４１６：このフィールドは、ロード操作の長さ（例えば、ロードされるバイト数）を指定する。及び、
状態フィールド４１８：このフィールドは、命令が所定の条件コードを備えているときに適用可能な状態コードを提供する。

一実施形態において、アダプタ機能からロードされたバイトは、アダプタ機能の指定されたＰＣＩアドレス空間内の整数境界内に含まれることになる。アドレス空間フィールドがメモリ・アドレス空間を指定するとき、整数境界のサイズは、例えば、ダブルワードである。アドレス空間フィールドがＩ／Ｏアドレス空間又は構成アドレス空間を指定するとき、整数境界のサイズは、例えば、ワードである。

ＰＣＩロード命令と関連した論理の一実施形態が、図８−図９を参照して説明される。一例において、命令が、オペレーティング・システム（又は他の構成）により発行され、オペレーティング・システムを実行するプロセッサ（例えば、ファームウェア）により実行される。本明細書での例においては、命令及びアダプタ機能は、ＰＣＩベースのものである。しかしながら、他の例においては、異なるアダプタ・アーキテクチャ及び対応する命令を用いることができる。

命令を発行するために、オペレーティング・システムは、命令に対して、以下のオペランド：すなわち、ＰＣＩ機能ハンドル、ＰＣＩアドレス空間（ＰＣＩＡＳ）、及びロードされるデータの長さを提供する。ＰＣＩロード命令が成功裏に完了すると、データは、命令が指定する記憶位置（例えば、レジスタ）内にロードされる。

図８を参照すると、最初に、ＰＣＩロード命令を可能にするファシリティがインストールされているかどうかについての判断がなされる（問い合わせ５００）。例えば、この判断は、例えば制御ブロック内に格納されたインジケータをチェックすることによりなされる。ファシリティがインストールされていない場合、例外条件が与えられる（ステップ５０２）。他の場合には、オペランドが位置合わせされているかどうかについての判断がなされる（問い合わせ５０４）。例えば、特定のオペランドが偶数／奇数のレジスタ対内にある必要がある場合、それらの要件が満たされるかどうかの判断がなされる。オペランドが位置合わせされていない場合、例外条件が与えられる（ステップ５０６）。他の場合には、ファシリティがインストールされ、オペランドが位置合わせされている場合、ＰＣＩロード命令のオペランド内に与えられたハンドルがイネーブルにされているかどうかについての判断がなされる（問い合わせ５０８）。一例において、この判断は、ハンドル内のイネーブル・インジケータをチェックすることによりなされる。ハンドルがイネーブルにされていない場合、例外条件が与えられる（ステップ５１０）。

ハンドルがイネーブルにされている場合、ハンドルを用いて、機能テーブル・エントリを見つけ出す（ステップ５１２）。つまり、ハンドルの少なくとも一部を機能テーブルへの索引として使用して、データがロードされるアダプタ機能に対応する機能テーブル・エントリを見つけ出す。

その後、命令を発行している構成がゲストである場合、機能が、ゲストにより用いるように構成されているかどうかの判断がなされる（問い合わせ５１４）。ゲストに権限付与されていない場合、例外条件が与えられる（ステップ５１６）。構成がゲストではない場合、この照会を無視することができ、又は指定される場合、他の権限付与をチェックすることができる。一例において、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、ページング可能ゲストが、レベル２の解釈において、解釈実行開始（Start Interpretive Execution、ＳＩＥ）命令を介して解釈実行される。例えば、論理パーティション（ＬＰＡＲ）ハイパーバイザがＳＩＥ命令を実行して、物理的固定メモリにおける論理パーティションを開始する。ｚ／ＶＭ（登録商標）がその論理パーティションにおけるオペレーティング・システムである場合、これがＳＩＥ命令を発行して、そのＶ＝Ｖ（仮想）ストレージ内でゲスト（仮想）マシンを実行する。したがって、ＬＰＡＲハイパーバイザはレベル１のＳＩＥを使用し、ｚ／ＶＭ（登録商標）ハイパーバイザはレベル２のＳＩＥを用いる。

次いで、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ５１８）。一例において、この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることによりなされる。機能がイネーブルにされていない場合、例外条件が与えられる（ステップ５２０）。

機能がイネーブルにされている場合、次に、アドレス空間が有効であるかどうかについての判断がなされる（問い合わせ５２２）。例えば、指定されたアドレス空間が、アダプタ機能の指定されたアドレス空間であり、かつ、命令に適したアドレス空間であるかどうかである。アドレス空間が無効である場合、例外条件が与えられる（ステップ５２４）。他の場合には、ロード／ストアがブロックされるかどうかについての判断がなされる（問い合わせ５２６）。一例において、この判断は、機能テーブル・エントリ内の状態インジケータをチェックすることによりなされる。ロード／ストアがブロックされる場合、例外条件が与えられる（ステップ５２８）。

しかしながら、ロード／ストアがブロックされない場合、回復がアクティブであるかどうかについての判断がなされる（問い合わせ５３０）。一例において、この判断は、機能テーブル・エントリ内の回復開始インジケータをチェックすることによりなされる。回復がアクティブである場合、例外条件が与えられる（ステップ５３２）。他の場合には、機能がビジーであるかどうかについての判断がなされる（問い合わせ５３４）。この判断は、機能テーブル・エントリ内のビジー・インジケータをチェックすることによりなされる。機能がビジーである場合、ビジー条件が与えられる（ステップ５３６）。ビジー条件において、命令を、ドロップせずに再試行することができる。

機能がビジーでない場合、命令内で指定されたオフセットが有効であるかどうかについてのさらなる判断がなされる（問い合わせ５３８）。つまり、操作の長さと組み合わせたオフセットが、機能テーブル・エントリ内で指定されるような、アドレス空間の基底及び長さの範囲内にあるかどうかである。有効でない場合、例外条件が与えられる（ステップ５４０）。しかしながら、オフセットが有効である場合、次に、長さが有効であるかどうかについての判断がなされる（問い合わせ５４２）。つまり、アドレス空間のタイプ、アドレス空間内のオフセット、及び整数境界のサイズに従って、長さが有効であるかである。有効でない場合、例外条件が与えられる（ステップ５４４）。他の場合には、処理はロード命令を続行する。（一実施形態においては、ファームウェアが上記のチェックを行う。）

図９を続いて参照すると、ファームウェアにより、ロードがアダプタ機能の構成アドレス空間に対するものであるかどうかについての判断がなされる（問い合わせ５５０）。つまり、アダプタ機能のメモリの構成に基づいて、命令内で与えられる指定されたアドレス空間が、構成空間であるかどうかである。肯定である場合、ファームウェアは、種々の処理を行って、アダプタ機能に結合されたハブに要求を与える。次いで、ハブは、要求を機能に送る（ステップ５５２）。

例えば、ファームウェアは、命令オペランド内で与えられる機能ハンドルにより指し示された機能テーブル・エントリからリクエスタＩＤを取得する。さらに、ファームウェアは、機能テーブル・エントリ内の情報（例えば、内部経路指定情報）に基づいて、この要求を受信するためのハブを決定する。つまり、環境は、１つ又は複数のハブを有することができ、ファームウェアは、アダプタ機能に結合されたハブを決定する。次に、ファームウェアは、要求をハブに転送する。ハブは、構成読み出し要求パケットを生成し、パケットはＰＣＩバス上を流れて、機能テーブル・エントリ内のＲＩＤにより識別されるアダプタ機能に向かう。以下に説明されるように、構成読み出し要求は、データをフェッチするのに用いられるＲＩＤ及びオフセット（すなわち、データ・アドレス）を含む。

問い合わせ５５０に戻ると、指定されたアドレス空間が構成空間ではない場合、ファームウェアは、再び種々の処理を行って要求をハブに提供する（ステップ５５４）。ファームウェアは、ハンドルを用いて、機能テーブル・エントリを選択し、そのエントリから、適切なハブを見つけ出すための情報を取得する。ファームウェアはまた、ロード操作に用いられるデータ・アドレスも計算する。このアドレスは、機能テーブル・エントリから取得されたＢＡＲ開始アドレス（ＢＡＲは、命令内で与えられるアドレス空間識別子と関連したものである）を命令内で与えられるオフセットに加算することにより計算される。この計算されたデータ・アドレスがハブに与えられる。次に、ハブはそのアドレスを取得し、ＤＭＡ読み出し要求パケットのような要求パケット内にこれを含み、要求パケットは、ＰＣＩバス上を流れてアダプタ機能に向かう。

ステップ５５２又はステップ５５４を介して要求を受信することに応答して、アダプタ機能は、指定された記憶位置から（すなわち、データ・アドレスにおける）要求されたデータをフェッチし、要求に応答してそのデータを戻す（ステップ５５６）。応答は、アダプタ機能からＩ／Ｏハブに転送される、応答を受信することに応答して、ハブは、応答を開始プロセッサに転送する、次に、開始プロセッサは、応答パケットからデータを取得し、そのデータを命令内で指定された指定の記憶位置（例えば、フィールド１）内にロードする。ＰＣＩロード操作は、成功の表示（例えば、ゼロの条件コードを設定する）で終了する。

アダプタ機能からデータを取り出し、それを指定の記憶位置に格納するロード命令に加えて、実行することができる別の命令は、ストア命令である。ストア命令は、アダプタ機能内の指定された記憶位置にデータを格納（ストア）する。ＰＣＩストア命令の一実施形態が、図１０（Ａ）を参照して説明される。示されるように、ＰＣＩストア命令６００は、例えば、ＰＣＩストア命令を示すオペコード６０２と、アダプタ機能内に格納されるデータを含む記憶位置を指定する第１のフィールド６０４と、データが格納されるアダプタ機能に関する種々の情報が含まれる記憶位置を指定する第２のフィールド６０６とを含む。フィールド１及び２により指定される記憶位置のコンテンツが、以下でさらに説明される。

一例において、フィールド１は汎用レジスタを指定する。図１０（Ｂ）に示すように、そのレジスタのコンテンツ６０４は、アダプタ機能の指定された記憶位置内に格納されるデータの１つ又は複数のバイトの連続的な範囲を含む。一例において、そのレジスタの最右端のバイト位置内のデータが格納される。

一実施形態において、フィールド２は、種々の情報を含む一対の汎用レジスタを指定する。図１０（Ｂ）に示すように、レジスタのコンテンツは、例えば、以下のものを含む：すなわち、
イネーブル・ハンドル６１０：このフィールドは、データが格納されるアダプタ機能のイネーブルにされた機能ハンドルである。
アドレス空間６１２：このフィールドは、データが格納されるアダプタ機能内のアドレス空間を識別する。
アドレス空間内のオフセット６１４：このフィールドは、データが格納される指定されたアダプタ空間内のオフセットを指定する。
長さフィールド６１６：このフィールドは、ストア操作の長さ（例えば、格納されるバイト数）を指定する。及び、
状態フィールド６１８：このフィールドは、命令が所定の条件コードを完了したときに適用可能な状態コードを提供する。

ＰＣＩストア命令と関連した論理の一実施形態が、図１１−図１２を参照して説明される。一例において、命令が、オペレーティング・システムにより発行され、オペレーティング・システムを実行するプロセッサ（例えば、ファームウェア）により実行される。

命令を発行するために、オペレーティング・システムは、命令に対して、以下のオペランド：すなわち、ＰＣＩ機能ハンドル、ＰＣＩアドレス空間（ＰＣＩＡＳ）、ＰＣＩアドレス空間へのオフセット、格納されるデータの長さ、及び格納されるデータへのポインタを与える（例えば、命令により指定される１つ又は複数のレジスタにおいて）。ＰＣＩストア命令を成功裏に完了すると、データは、命令が指定する記憶位置内に格納される。

図１１を参照すると、最初に、ＰＣＩストア命令を可能にするファシリティがインストールされているかどうかについての判断がなされる（問い合わせ７００）。例えば、この判断は、例えば制御ブロック内に格納されたインジケータをチェックすることによりなされる。ファシリティがインストールされていない場合、例外条件が与えられる（ステップ７０２）。他の場合には、オペランドが位置合わせされているかどうかについての判断がなされる（問い合わせ７０４）。例えば、特定のオペランドが偶数／奇数のレジスタの対内にある必要がある場合、それらの要件が満たされるかどうかの判断がなされる。オペランドが位置合わせされていない場合、例外条件が与えられる（ステップ７０６）。他の場合には、ファシリティがインストールされ、オペランドが位置合わせされている場合、ＰＣＩストア命令のオペランド内に与えられたハンドルがイネーブルにされているかどうかについての判断がなされる（問い合わせ７０８）。一例において、この判断は、ハンドル内のイネーブル・インジケータをチェックすることによりなされる。ハンドルがイネーブルにされていない場合、例外条件が与えられる（ステップ７１０）。

ハンドルがイネーブルにされている場合、ハンドルを用いて、機能テーブル・エントリを見つけ出す（ステップ７１２）。つまり、ハンドルの少なくとも一部を機能テーブルへの索引として使用して、データが格納されるアダプタ機能に対応する機能テーブル・エントリを見つけ出す。

その後、命令を発行している構成がゲストである場合、機能が、ゲストにより用いるように構成されているかどうかの判断がなされる（問い合わせ７１４）。ゲストに権限付与されていない場合、例外条件が与えられる（ステップ７１６）。構成がゲストではない場合、この照会を無視することができ、又は指定される場合、他の権限付与をチェックすることができる。

次いで、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ７１８）。一例において、この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることによりなされる。機能がイネーブルにされていない場合、例外条件が与えられる（ステップ７２０）。

機能がイネーブルにされている場合、アドレス空間が有効であるかどうかについての判断がなされる（問い合わせ７２２）。例えば、指定されたアドレス空間が、アダプタ機能の指定されたアドレス空間であり、かつ、命令に適したアドレス空間であるかどうかである。アドレス空間が無効である場合、例外条件が与えられる（ステップ７２４）。他の場合には、ロード／ストアがブロックされるかどうかについての判断がなされる（問い合わせ７２６）。一例において、この判断は、機能テーブル・エントリ内の状態インジケータをチェックすることによりなされる。ロード／ストアがブロックされる場合、例外条件が与えられる（ステップ７２８）。

しかしながら、ロード／ストアがブロックされない場合、回復がアクティブであるかどうかについての判断がなされる（問い合わせ７３０）。一例において、この判断は、機能テーブル・エントリ内の回復開始インジケータをチェックすることによりなされる。回復がアクティブである場合、例外条件が与えられる（ステップ７３２）。他の場合には、機能がビジーであるかどうかについての判断がなされる（問い合わせ７３４）。この判断は、機能テーブル・エントリ内のビジー・インジケータをチェックすることによりなされる。機能がビジーである場合、ビジー条件が与えられる（ステップ７３６）。ビジー条件において、命令を、ドロップせずに再試行することができる。

機能がビジーでない場合、命令内で指定されたオフセットが有効であるかどうかについてのさらなる判断がなされる（問い合わせ７３８）。つまり、操作の長さと組み合わせたオフセットが、機能テーブル・エントリ内で指定されるような、アドレス空間の基底及び長さの範囲内にあるかどうかである。有効でない場合、例外条件が与えられる（ステップ７４０）。しかしながら、オフセットが有効である場合、次に、長さが有効であるかどうかについての判断がなされる（問い合わせ７４２）。つまり、アドレス空間のタイプ、アドレス空間内のオフセット、及び整数境界のサイズに従って、長さが有効であるかである。有効でない場合、例外条件が与えられる（ステップ７４４）。他の場合には、処理はストア命令を続行する。（一実施形態においては、ファームウェアが上記のチェックを行う。）

図１２を続いて参照すると、ファームウェアにより、ストアがアダプタ機能の構成アドレス空間に対するものであるかどうかについての判断がなされる（問い合わせ７５０）。つまり、アダプタ機能のメモリの構成に基づいて、命令内で与えられる指定されたアドレス空間が、構成空間であるかどうかである。肯定である場合、ファームウェアは、種々の処理を行って、アダプタ機能に結合されたハブに要求を与え、次いで、ハブが要求を機能に送る（ステップ７５２）。

例えば、ファームウェアは、命令オペランド内で与えられる機能ハンドルにより指し示された機能テーブル・エントリからリクエスタＩＤを取得する。さらに、ファームウェアは、機能テーブル・エントリ内の情報（例えば、内部経路指定情報）に基づいて、この要求を受信するためのハブを決定する。つまり、環境は、１つ又は複数のハブを有することができ、ファームウェアは、アダプタ機能に結合されたハブを決定する。次に、ファームウェアは、要求をハブに転送する。ハブは、構成書き込み要求パケットを生成し、要求パケットは、ＰＣＩバス上を流れて、機能テーブル・エントリ内のＲＩＤにより識別されるアダプタ機能に向かう。以下に説明されるように、構成書き込み要求は、データを格納するのに用いられるＲＩＤ及びオフセット（すなわち、データ・アドレス）を含む。

問い合わせ７５０に戻ると、指定されたアドレス空間が構成空間ではない場合、ファームウェアは、再び種々の処理を行って要求をハブに提供する（ステップ７５４）。ファームウェアは、ハンドルを用いて、機能テーブル・エントリを選択し、そのエントリから、適切なハブを見つけ出すための情報を取得する。ファームウェアはまた、ストア操作に用いられるデータ・アドレスも計算する。このアドレスは、機能テーブル・エントリから取得されたＢＡＲ開始アドレスを命令内で与えられるオフセットに加算することにより計算される。この計算されたデータ・アドレスがハブに与えられる。次に、ハブはそのアドレスを取得し、ＤＭＡ書き込み要求パケットのような要求パケット内にこれを含み、要求パケットは、ＰＣＩバス上を流れてアダプタ機能に向かう。

ステップ７５２又はステップ７５４を介して要求を受信することに応答して、アダプタ機能は、指定された記憶位置において（すなわち、データ・アドレスにおいて）要求されたデータを格納する（ステップ７５６）。ＰＣＩストア操作は、成功の表示（例えば、ゼロの条件コードを設定する）で終了する。

典型的には、例えば最大８バイトをロード又はストアするロード命令及びストア命令に加えて、実行することができる別の命令は、ストア・ブロック命令である。ストア・ブロック命令は、アダプタ機能内の指定された記憶位置に、より大きいデータ・ブロックを格納し（例えば、１６、３２、６４、１２８、又は２５６バイト）、ブロック・サイズは、必ずしも２のべき乗のサイズに限られるものでない。一例において、指定された記憶位置は、（Ｉ/Ｏ又は構成空間ではなく）アダプタ機能のメモリ空間内にある。

ＰＣＩストア・ブロック命令の一実施形態が、図１３（Ａ）を参照して説明される。示されるように、ＰＣＩストア・ブロック命令８００は、例えば、ＰＣＩストア・ブロック命令を示すオペコード８０２と、データが格納されるアダプタ機能に関する種々の情報が含まれる記憶位置を指定する第１のフィールド８０４と、データが格納される指定されたアドレス空間内のオフセットを含む記憶位置を指定する第２のフィールド８０６と、アダプタ機能内に格納されるデータのシステム・メモリ・アドレスを含む記憶位置を指定する第３のフィールド８０８とを含む。フィールド１、２及び３により指定される記憶位置のコンテンツが、以下にさらに説明される。

一実施形態において、フィールド１は、種々の情報を含む汎用レジスタを示す。図１３（Ｂ）におけるように、レジスタのコンテンツは、例えば、以下のものを含む。：すなわち、
イネーブル・ハンドル８１０：このフィールドは、データが格納される、アダプタ機能のイネーブルにされた機能ハンドルである。
アドレス空間８１２：このフィールドは、データが格納されるアダプタ機能内のアドレス空間を識別する。
長さフィールド８１４：このフィールドは、ストア操作の長さ（格納されるバイト数）を指定する。
状態フィールド８１６：このフィールドは、命令が所定の条件コードを備えているときに適用可能な状態コードを与える。

一例において、フィールド２は汎用レジスタを示し、図１３（Ｃ）に示されるように、レジスタのコンテンツは、データが格納される指定されたアドレス空間内のオフセットを指定する値（例えば、６４ビットの符号なし整数）を含む。

一例において、図１３（Ｄ）に示されるように、フィールド３は、アダプタ機能内に格納されるデータ８２２の最初のバイトのシステム・メモリ内の論理アドレスを含む。

ＰＣＩストア・ブロック命令と関連した論理の一実施形態が、図１４−図１５を参照して説明される。一例において、命令が、オペレーティング・システムにより発行され、オペレーティング・システムを実行するプロセッサ（例えば、ファームウェア）により実行される。

命令を発行するために、オペレーティング・システムは、命令に対して、以下のオペランド：すなわち、ＰＣＩ機能ハンドル、ＰＣＩアドレス空間（ＰＣＩＡＳ）、ＰＣＩアドレス空間へのオフセット、格納されるデータの長さ、及び格納されるデータへのポインタを与える（例えば、命令により指定される１つ又は複数のレジスタにおいて）。ポインタ・オペランドは、レジスタ及び符号付き又は符号なし変位の両方を含むことができる。ＰＣＩストア・ブロック命令を成功裏に完了すると、データは、命令が指定する記憶位置内に格納される。

図１４を参照すると、最初に、ＰＣＩストア・ブロック命令を可能にするファシリティがインストールされているかどうかについての判断がなされる（問い合わせ９００）。例えば、この判断は、例えば制御ブロック内に格納されたインジケータをチェックすることによりなされる。ファシリティがインストールされていない場合、例外条件が与えられる（ステップ９０２）。他の場合には、ファシリティがインストールされている場合、ＰＣＩストア・ブロック命令のオペランド内に与えられるハンドルがイネーブルにされているかどうかについての判断がなされる（問い合わせ９０４）。一例において、この判断は、ハンドル内のイネーブル・インジケータをチェックすることによりなされる。ハンドルがイネーブルにされていない場合、例外条件が与えられる（ステップ９０６）。

ハンドルがイネーブルにされている場合、ハンドルを用いて、機能テーブル・エントリを見つけ出す（ステップ９１２）。つまり、ハンドルの少なくとも一部を機能テーブルへの索引として使用して、データが格納されるアダプタ機能に対応する機能テーブル・エントリを見つけ出す。

その後、命令を発行している構成がゲストである場合、機能が、ゲストにより用いるように構成されているかどうかの判断がなされる（問い合わせ９１４）。ゲストに権限付与されていない場合、例外条件が与えられる（ステップ９１６）。構成がゲストではない場合、この照会を無視することができ、又は指定される場合、他の権限付与をチェックすることができる。

次いで、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ９１８）。一例において、この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることによりなされる。機能がイネーブルにされていない場合、例外条件が与えられる（ステップ９２０）。

機能がイネーブルにされている場合、次に、アドレス空間が有効であるかどうかについての判断がなされる（問い合わせ９２２）。例えば、指定されたアドレス空間が、アダプタ機能の指定されたアドレス空間であり、かつ、命令に適したアドレス空間であるかどうかである。アドレス空間が無効である場合、例外条件が与えられる（ステップ９２４）。他の場合には、ロード／ストアがブロックされるかどうかについての判断がなされる（問い合わせ９２６）。一例において、この判断は、機能テーブル・エントリ内の状態インジケータをチェックすることによりなされる。ロード／ストアがブロックされる場合、例外条件が与えられる（ステップ９２８）。

しかしながら、ロード／ストアがブロックされない場合、回復がアクティブであるかどうかについての判断がなされる（問い合わせ９３０）。一例において、この判断は、機能テーブル・エントリ内の回復開始インジケータをチェックすることによりなされる。回復がアクティブである場合、例外条件が与えられる（ステップ９３２）。他の場合には、機能がビジーであるかどうかについての判断がなされる（問い合わせ９３４）。この判断は、機能テーブル・エントリ内のビジー・インジケータをチェックすることによりなされる。機能がビジーである場合、ビジー条件が与えられる（ステップ９３６）。ビジー条件において、命令を、ドロップせずに再試行することができる。

機能がビジーでない場合、命令内で指定されたオフセットが有効かどうかについての更なる判断がなされる（問い合わせ９３８）。つまり、操作の長さと組み合わせたオフセットが、機能テーブル・エントリ内で指定されるような、アドレス空間の基底及び長さの範囲内にあるかどうかである。有効でない場合、例外条件が与えられる（ステップ９４０）。しかしながら、オフセットが有効である場合、次に、長さが有効であるかどうかについての判断がなされる（問い合わせ９４２）。つまり、アドレス空間のタイプ、アドレス空間内のオフセット、及び整数境界のサイズに従って、長さが有効であるかである。有効でない場合、例外条件が与えられる（ステップ９４４）。他の場合には、処理はストア・ブロック命令を続行する。（一実施形態においては、ファームウェアが上記のチェックを行う。）

図１５を続いて参照すると、ファームウェアにより、格納されるデータを含むストレージがアクセス可能であるかどうかについての判断がなされる（問い合わせ９５０）。アクセス可能でない場合、例外条件が与えられる（ステップ９５２）。アクセス可能である場合、ファームウェアは、種々の処理を行って、アダプタ機能に結合されたハブに要求を与え、次に、ハブが要求を機能に送る（ステップ９５４）。

例えば、ファームウェアは、ハンドルを用いて機能テーブル・エントリを選択し、そのエントリから、適切なハブを見つけ出すための情報を取得する。ファームウェアはまた、ストア・ブロック操作に用いられるデータ・アドレスも計算する。このアドレスは、機能テーブル・エントリから取得されたＢＡＲ開始アドレス（ＢＡＲは、アドレス空間識別子により識別される）を命令内で与えられるオフセットに加算することにより計算される。この計算されたデータ・アドレスがハブに与えられる。さらに、命令内で与えられるアドレスが参照するデータは、システム・メモリからフェッチされ、Ｉ／Ｏハブに与えられる。次に、ハブはそのアドレス及びデータを取得し、かつ、ＤＭＡ書き込み要求パケットのような要求パケット内にそれを含み、要求パケットは、ＰＣＩバス上を流れてアダプタ機能に向かう。

要求を受信することに応答して、アダプタ機能は、指定された記憶位置において（すなわち、データ・アドレスにおいて）要求されたデータを格納する（ステップ９５６）。ＰＣＩストア・ブロック追う差は、成功の表示（例えば、ゼロの条件コードを設定する）で終了する。

こうした通信のために特に設計された制御命令を用いてコンピューティング環境のアダプタと通信するための能力が、上記に詳細に説明される。通信は、メモリ・マップＩ／Ｏ（memory-mapped I/O）を用いることなく行うことができ、これは、アダプタ機能内の制御レジスタに制限されない。この命令は、命令を発行する構成が、アダプタ機能にアクセスする権限が付与されていることを保証する。さらに、ストア・ブロック命令の場合、ストア・ブロック命令は、指定された主ストレージ位置が構成のメモリ内にあることを保証する。

本明細書で説明される実施形態において、アダプタは、ＰＣＩアダプタである。本明細書で用いられるＰＣＩという用語は、これらに限定されるものではないが、ＰＣＩ又はＰＣＩｅを含む、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ（ＰＣＩ−ＳＩＧ）により定められるようなＰＣＩベースの仕様にしたがって実装されるいずれかのアダプタを指す。１つの特定の例において、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）は、Ｉ／Ｏアダプタとホスト・システムの間のトランザクションのための双方向通信プロトコルを定める、コンポーネント・レベルの相互接続規格である。ＰＣＩｅ通信は、ＰＣＩｅバス上での伝送のためのＰＣＩｅ規格にしたがって、パケットの形でカプセル化される。Ｉ／Ｏアダプタから発し、ホスト・システムで終了するトランザクションは、上り方向（upbound）トランザクションと呼ばれる。ホスト・システムから発し、Ｉ／Ｏアダプタで終了するトランザクションは、下り方向（downbound）トランザクションと呼ばれる。ＰＣＩｅトポロジーは、対にされて（例えば、１つの上がり方向リンク、１つの下り方向リンク）ＰＣｌｅバスを形成する、ポイント・ツー・ポイントの単方向リンクに基づいている。背景セクションに上述されるように、ＰＣＩｅ標準は、ＰＣＩ−ＳＩＧにより保持され、公開されている。

当業者により認識されるように、本発明の態様は、システム、方法、又はコンピュータ・プログラム製品として具体化することができる。したがって、本発明の態様は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコード等を含む）、又は、ソフトウェアの態様とハードウェアの態様とを組み合わせた実施形態の形を取ることができ、これらは全て、本明細書において、一般的に「回路」、「モジュール」又は「システム」と呼ぶことができる。さらに、本発明の態様は、コンピュータ可読プログラム・コードが組み込まれた、１つ又は複数のコンピュータ可読媒体内に具体化されたコンピュータ・プログラム製品の形を取ることができる。

１つ又は複数のコンピュータ可読媒体のいずれの組み合わせを用いることもできる。コンピュータ可読媒体は、コンピュータ可読ストレージ媒体とすることができる。コンピュータ可読ストレージ媒体は、これらに限定されるものではないが、例えば、電子、磁気、光学、電磁気、赤外線又は半導体のシステム、装置若しくはデバイス、又は上記のいずれかの適切な組み合わせとすることができる。コンピュータ可読ストレージ媒体のより具体的な例（非網羅的なリスト）として、以下のもの、即ち、１つ又は複数の配線を有する電気的接続、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラム可能読み出し専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバ、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、光記憶装置、磁気記憶装置、又は上記のいずれかの適切な組み合わせが挙げられる。本明細書の文脈において、コンピュータ可読ストレージ媒体は、命令実行システム、装置若しくはデバイスによって用いるため、又はそれらと接続して用いるためにプログラムを収容又は格納することができるいずれかの有形媒体とすることができる。

ここで図１６を参照すると、一例において、コンピュータ・プログラム製品１０００が、例えば、本発明の１つ又は複数の態様を提供し、容易にするように、コンピュータ可読プログラム・コード手段又は論理１００４をその上に格納するための１つ又は複数のコンピュータ可読ストレージ媒体１００２を含む。

コンピュータ可読媒体上に具体化されたプログラム・コードは、これらに限られるものではないが、無線、有線、光ファイバ・ケーブル、ＲＦ等、又は上記のいずれかの適切な組み合わせを含む、適切な媒体を用いて伝送することができる。

本発明の態様に関する操作を実行するためのコンピュータ・プログラム・コードは、Ｊａｖａ、ＳｍａｌｌＴａｌｋ、Ｃ＋＋等のようなオブジェクト指向型プログラミング言語、及び、「Ｃ」プログラミング言語、アセンブラ、又は同様のプログラミング言語のような従来の手続き型プログラミング言語を含む、１つ又は複数のプログラミング言語のいずれかの組み合わせで書くことができる。プログラム・コードは、完全にユーザのコンピュータ上で実行される場合もあり、スタンドアロンのソフトウェア・パッケージとして、一部がユーザのコンピュータ上で実行される場合もあり、一部がユーザのコンピュータ上で実行され、一部が遠隔コンピュータ上で実行される場合もあり、又は完全に遠隔コンピュータ若しくはサーバ上で実行される場合もある。最後のシナリオにおいては、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）若しくは広域ネットワーク（ＷＡＮ）を含むいずれかのタイプのネットワークを通じてユーザのコンピュータに接続される場合もあり、又は外部コンピュータへの接続がなされる場合もある（例えば、インターネット・サービス・プロバイダを用いたインターネットを通じて）。

本発明の態様は、本発明の実施形態による方法、装置（システム）及びコンピュータ・プログラム製品のフローチャート図及び／又はブロック図を参照して、本明細書で説明される。フローチャート図及び／又はブロック図の各ブロック、並びにフローチャート図及び／又はブロック図内のブロックの組み合わせは、コンピュータ・プログラム命令によって実装できることが理解されるであろう。これらのコンピュータ・プログラム命令を、汎用コンピュータ、専用コンピュータ、又は他のプログラム可能データ処理装置のプロセッサに与えてマシンを製造し、それにより、コンピュータ又は他のプログラム可能データ処理装置のプロセッサによって実行される命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックにおいて指定された機能／動作を実装するための手段を作り出すようにすることができる。

これらのコンピュータ・プログラム命令はまた、コンピュータ、他のプログラム可能データ処理装置、又は他のデバイスを特定の方式で機能させるように指示することができるコンピュータ可読媒体内に格納し、それにより、そのコンピュータ可読媒体内に格納された命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックにおいて指定された機能／動作を実装する命令を含む製品を製造するようにすることもできる。

コンピュータ・プログラム命令はまた、コンピュータ、他のプログラム可能データ処理装置、又は他のデバイス上にロードして、一連の動作ステップをコンピュータ、他のプログラム可能データ処理装置、又は他のデバイス上で行わせてコンピュータ実施のプロセスを生成し、それにより、コンピュータ又は他のプログラム可能装置上で実行される命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックにおいて指定された機能／動作を実行するためのプロセスを提供するようにもすることもできる。

図面内のフローチャート及びブロック図は、本発明の種々の実施形態によるシステム、方法及びコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能及び動作を示す。この点に関して、フローチャート又はブロック図内の各ブロックは、指定された論理機能を実装するための１つ又は複数の実行可能命令を含むモジュール、セグメント、又はコードの部分を表すことができる。幾つかの代替的な実装において、ブロック内に記載された機能は、図面内に記載された順序とは異なる順序で行われ得ることにも留意すべきである。例えば、連続して示された２つのブロックが、関与する機能に応じて、実際には、実質的に同時に実行されることもあり、ときにはブロックが逆順に実行されることもある。また、ブロック図及び／又はフローチャート図の各ブロック、並びにブロック図及び／又はフローチャート図内のブロックの組み合わせは、指定された機能又は動作を行う専用ハードウェア・ベースのシステムによって、又は専用ハードウェアとコンピュータ命令との組み合わせによって実装できることにも留意されたい。

上記に加えて、本発明の１つ又は複数の態様は、顧客環境の管理を提供するサービス・プロバイダにより、供与し、提供し、配置し、管理し、サービスを行うことなどができる。例えば、サービス・プロバイダは、１つ又は複数の顧客に対して本発明の１つ又は複数の態様を実施するコンピュータ・コード及び／又はコンピュータ・インフラストラクチャを作成し、保持し、サポートすることなどができる。見返りとして、サービス・プロバイダは、例として、予約申し込み及び／又は報酬契約の下で顧客から支払いを受けることができる。付加的に又は代替的に、サービス・プロバイダは、１つ又は複数の第三者に対する広告コンテンツの販売から支払いを受けることができる。

本発明の一態様において、本発明の１つ又は複数の態様を実施するために、アプリケーションを配置することができる。一例として、アプリケーションの配置は、本発明の１つ又は複数の態様を実施するように動作可能なコンピュータ・インフラストラクチャを提供することを含む。

本発明の更に別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含む、コンピュータ・インフラストラクチャを配置することが可能であり、そこでは、コードは、コンピューティング・システムと協働して、本発明の１つ又は複数の態様を実施することができる。

本発明の更に別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含む、コンピュータ・インフラストラクチャを統合するためのプロセスを提供することができる。コンピュータ・システムは、コンピュータ可読媒体を含み、ここで、コンピュータ媒体は本発明の１つ又は複数の態様を含む。コードは、コンピュータ・システムと協働して、本発明の１つ又は複数の態様を実施することができる。

種々の実施形態が上述されたが、これらは一例にすぎない。例えば、他のアーキテクチャのコンピューティング環境が、本発明の１つ又は複数の態様を組み込み、用いることが可能である。例として、インターナショナル・ビジネス・マシーンズ・コーポレーションにより提供されるＰｏｗｅｒ Ｓｙｓｔｅｍｓサーバ若しくは他のサーバ、又は他の会社のサーバのような、Ｓｙｓｔｅｍ ｚ（登録商標）サーバ以外のサーバが、本発明の１つ又は複数の態様を含み、使用し、及び／又はそこから利益を得ることができる。さらに、本明細書での例では、アダプタ及びＰＣＩハブはサーバの一部と見なされるが、他の実施形態においては、これらを必ずしもサーバの一部と見なす必要はなく、単にコンピューティング環境のシステム・メモリ及び／又は他のコンポーネントに結合されていると見なすことができる。コンピューティング環境は、サーバである必要はない。さらに、テーブルについて説明されるが、いずれのデータ構造体を用いることもでき、テーブルという用語は、そのようなデータ構造体の全てを含むものである。さらにまた、アダプタはＰＣＩベースのものであるが、本発明の１つ又は複数の態様は、他のアダプタ又は他のＩ／Ｏコンポーネントと共に使用可能である。アダプタ及びＰＣＩアダプタは、単なる例である。さらに、ＦＴＥ、又はＦＴＥのパラメータは、例えばハードウェア（例えば、ＰＣＩ機能ハードウェア）内を含む、セキュア・メモリ以外の中に配置し、保持することができる。ＤＴＥ、ＦＴＥ及び／又はハンドルは、より多い、より少ない又は異なる情報、並びに、命令又は命令フィールドのいずれかを含むことができる。多数の他の変形も可能である。

さらに、他のタイプのコンピューティング環境が、本発明の１つ又は複数の態様から利益を得ることができる。一例として、システム・バスを通してメモリ要素に直接的に又は間接的に結合された少なくとも２つのプロセッサを含む、プログラム・コードを格納及び／又は実行するのに適したデータ処理システムが使用可能である。メモリ要素は、例えば、プログラム・コードの実際の実行時に用いられるローカル・メモリと、大容量記憶装置と、実行時に大容量記憶装置からコードを取得しなければならない回数を減少させるために少なくとも幾つかのプログラム・コードの一時的なストレージを提供するキャッシュ・メモリとを含む。

入力／出力即ちＩ／Ｏ装置（キーボード、ディスプレイ、ポインティング装置、ＤＡＳＤ、テープ、ＣＤ、ＤＶＤ、親指ドライブ、及び他のメモリ媒体等を含むが、これらに限定されるものではない）は、直接的に、又は介在するＩ／Ｏコントローラを通して、システムに結合することができる。データ処理システムが、介在するプライベート・ネットワーク又は公衆ネットワークを通して、他のデータ処理システム又はリモート・プリンタ若しくはストレージ装置に結合できるように、ネットワーク・アダプタをシステムに結合することもできる。モデム、ケーブル・モデム及びイーサネット・カードは、利用可能なタイプのネットワーク・アダプタのほんの数例にすぎない。

図１７を参照すると、本発明の１つ又は複数の態様を実装するためのホスト・コンピュータ・システム５０００の代表的なコンポーネントが描かれている。代表的なホスト・コンピュータ５０００は、コンピュータ・メモリ（即ち、中央ストレージ）５００２と通信状態にある１つ又は複数のＣＰＵ５００１に加えて、ストレージ媒体デバイス５０１１及び他のコンピュータ又はＳＡＮ等と通信するためのネットワーク５０１０へのＩ／Ｏインターフェースを含む。ＣＰＵ５００１は、アーキテクチャ化された（architected）命令セット及びアーキテクチャ化された機能を有するアーキテクチャに準拠している。ＣＰＵ５００１は、プログラム・アドレス（仮想アドレス）をメモリの実アドレスに変換するための動的アドレス変換（Dynamic Address Translation、ＤＡＴ）５００３を有することができる。ＤＡＴは、一般的に、変換をキャッシュに入れるための変換ルックアサイド・バッファ（ＴＬＢ）５００７を含むので、コンピュータ・メモリ５００２のブロックへの後のアクセスは、アドレス変換の遅延を必要としない。一般的に、コンピュータ・メモリ５００２とプロセッサ５００１との間に、キャッシュ５００９が用いられる。キャッシュ５００９は、１つより多いＣＰＵが利用可能な大容量のキャッシュと、大型のキャッシュと各ＣＰＵとの間のより小型でより高速な（下位レベルの）キャッシュとを有する階層とすることができる。幾つかの実装において、下位レベルのキャッシュは、命令のフェッチ及びデータ・アクセスのために別個の下位レベル・キャッシュを与えるように分割される。一実施形態においては、キャッシュ５００９を介して、命令フェッチ・ユニット５００４により、命令がメモリ５００２からフェッチされる。命令は、命令デコード・ユニット５００６でデコードされ、命令実行ユニット５００８にディスパッチされる（幾つかの実施形態においては他の命令と共に）。一般的には、例えば、算術演算実行ユニット、浮動小数点実行ユニット、及び分岐命令実行ユニットなどの幾つかの実行ユニット５００８が用いられる。命令は、実行ユニットにより実行され、必要に応じて命令が指定したレジスタ又はメモリからオペランドにアクセスする。メモリ５００２からオペランドにアクセスする（ロード又はストアする）場合、典型的には、ロード／ストア・ユニット５００５が、実行される命令の制御下でアクセスを処理する。命令は、ハードウェア回路又は内部のマイクロコード（ファームウェア）において、又はその両方の組み合わせによって実行することができる。

既述のように、コンピュータ・システムは、ローカル（又は主）ストレージ内の情報、並びに、アドレッシング、保護、参照、及び変更の記録を含む。アドレッシングの幾つかの態様は、アドレスの形式、アドレス空間の概念、種々のタイプのアドレス、及び１つのタイプのアドレスを別のタイプのアドレスに変換する方法を含む。主ストレージの一部は、永続的に割り当てられた記憶位置を含む。主ストレージは、システムに、データの直接アドレス指定可能な高速アクセス・ストレージを与える。データ及びプログラムを処理できるようになる前に、（入力装置から）データ及びプログラムの両方は、主ストレージにロードされる。

主ストレージは、キャッシュと呼ばれることもある、１つ又は複数のより小さくより高速アクセスのバッファ・ストレージを含むことができる。キャッシュは、典型的には、ＣＰＵ又はＩ／Ｏプロセッサと物理的に関連付けられる。物理的構成及び別個のストレージ媒体を使用することの影響は、性能に対するものを除き、通常、プログラムにより観察することはできない。

命令及びデータ・オペランドについて、別個のキャッシュを保持することができる。キャッシュ内の情報は、キャッシュ・ブロック又はキャッシュ・ライン（又は短縮してライン）と呼ばれる、整数境界（integral boundary）上にある連続したバイト内に保持される。モデルは、キャッシュ・ラインのサイズをバイトで返す、ＥＸＴＲＡＣＴ ＣＡＣＨＥ ＡＴＴＲＩＢＵＴＥ命令を提供することができる。モデルはまた、データ若しくは命令キャッシュへのストレージのプリフェッチ、又は、キャッシュからのデータの解放に影響を与える、ＰＲＥＦＥＴＣＨ ＤＡＴＡ及びＰＲＥＦＥＴＣＨ ＤＡＴＡ ＲＥＬＡＴＩＶＥ ＬＯＮＧ命令を提供することができる。

ストレージは、長い水平方向のビットの文字列と考えられる。大部分の操作において、ストレージへのアクセスは、左から右への順序で進む。ビットの文字列は、８ビット単位で分割される。８ビットの単位は１バイトと呼ばれ、全ての情報の形式の基本的な構成要素（building block）である。ストレージ内の各々のバイト位置は、負でない一意の整数により識別され、この整数がそのバイト位置のアドレスであり、即ち、簡単にバイト・アドレスである。隣接するバイト位置は、連続するアドレスを有し、左の０で始まり、左から右への順序で進む。アドレスは、符号なしの２進整数であり、２４ビット、３１ビット、又は６４ビットである。

情報は、ストレージとＣＰＵ又はチャネル・サブシステムとの間で、一度に１バイトずつ、又は１バイト・グループずつ伝送される。特に断りのない限り、例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、ストレージ内のバイト・グループは、グループの左端のバイトによりアドレス指定される。グループ内のバイト数は、実行される操作により暗黙に又は明示的に指定される。ＣＰＵ操作に用いられる場合、バイト・グループはフィールドと呼ばれる。例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、バイト・グループの中の各々において、ビットは、左から右の順序で番号が付けられる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、左端ビットは「上位（high-order）」ビットと呼ばれることがあり、右端ビットは「下位（low-order）」ビットと呼ばれることがある。しかしながら、ビット数は、ストレージ・アドレスではない。バイトだけを、アドレス指定することができる。ストレージ内の１つのバイトの個々のビットに対して操作を行うためには、そのバイト全体にアクセスされる。１バイトの中のビットには、左から右に０から７までの番号が付けられる（例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）において）。１つのアドレスの中のビットには、２４ビット・アドレスの場合は８−３１若しくは４０−６３の番号を付けることができ、又は、３１ビット・アドレスの場合は１−３１若しくは３３−６３の番号を付けることができ、６４ビット・アドレスの場合は０−６３の番号が付けられる。複数バイトから成る他のいずれかの固定長形式の中では、その形式を構成するビットには、０から始まる連続番号が付けられる。エラー検出のため及び好ましくは訂正のために、各バイト又はバイト・グループと共に、１つ又は複数の検査ビットが伝送されることがある。このような検査ビットは、マシンにより自動的に生成されるものであり、プログラムが直接制御することはできない。記憶容量は、バイト数で表わされる。ストレージ・オペランド・フィールドの長さが命令のオペレーション・コードで暗黙的に指定される場合、そのフィールドは固定長を有すると言われ、固定長は、１バイト、２バイト、４バイト、８バイト、又は１６バイトとすることができる。一部の命令では、より長いフィールドが暗黙的に指定されることもある。ストレージ・オペランド・フィールドの長さが暗黙的に指定されず明示的に記述される場合は、そのフィールドは可変長を有すると言われる。可変長オペランドは、１バイトのインクリメントにより変化し得る（又は、一部の命令では、２バイトの倍数若しくは他の倍数）。情報がストレージ内に置かれるとき、ストレージへの物理パスの幅が格納されるフィールドの長さを上回り得るとしても、指定されたフィールド内に含まれるバイトの記憶位置のコンテンツのみが置き換えられる。

特定の情報単位は、ストレージ内の整数境界上にあることになる。そのストレージ・アドレスがバイトでの単位での長さの倍数であるとき、境界は、情報単位に関して整数のものであると言われる。整数境界上にある２バイト、４バイト、８バイト、及び１６バイトのフィールドには、特別な名称が与えられる。ハーフワード（halfword）は、２バイト境界上にある２個の連続したバイトのグループであり、これは、命令の基本的な構成要素である。ワード（word）は、４バイト境界上にある４個の連続したバイトのグループである。ダブルワード（doubleword）は、８バイト境界上にある８個の連続したバイトのグループである。クワッドワード（quadword）は、１６バイト境界上にある１６個の連続したバイトのグループである。ストレージ・アドレスが、ハーフワード、ワード、ダブルワード、及びクワッドワードを示す場合、そのアドレスの２進表現は、それぞれ、右端の１個、２個、３個、又は４個のビットが０になる。命令は、２バイトの整数境界上にあることになる。大部分の命令のストレージ・オペランドは、境界合わせ（boundary alignment）要件をもたない。

命令及びデータ・オペランドに対して別個のキャッシュを実装するデバイスにおいては、ストアが、後にフェッチされる命令を変更するかどうかに関係なく、後に命令をフェッチするキャッシュ・ライン内にプログラムが格納される場合には、著しい遅延が生じることがある。

一実施形態において、本発明は、ソフトウェア（ライセンス内部コード、ファームウェア、マイクロコード、ミリコード、ピココードなどと呼ばれる場合もあるが、そのいずれも本発明と整合性がある）により実施することができる。図８を参照すると、本発明を具体化するソフトウェア・プログラム・コードは、典型的には、ホスト・システム５０００のプロセッサ５００１により、ＣＤ−ＲＯＭドライブ、テープドライブ、又はハードドライブといった長期ストレージ媒体デバイス５０１１からアクセスされる。ソフトウェア・プログラム・コードは、ディスケット、ハードドライブ、又はＣＤ−ＲＯＭといった、データ処理システムと共に用いるための種々の周知の媒体のいずれかの上で具体化することができる。コードは、こうした媒体上に分散させても、又はコンピュータ・メモリ５００２からユーザに分散させても、又は、こうした他のシステムのユーザが使用するために、ネットワーク５０１０上の１つのコンピュータ・システムのストレージから他のコンピュータ・システムに分散させてもよい。

ソフトウェア・プログラム・コードは、種々のコンピュータ・コンポーネント及び１つ又は複数のアプリケーション・プログラムの機能及び相互作用を制御するオペレーティング・システムを含む。プログラム・コードは、通常、ストレージ媒体デバイス５０１１から相対的により高速のコンピュータ・ストレージ５００２にページングされ、そこでプロセッサ５００１による処理のために利用可能になる。ソフトウェア・プログラム・コードをメモリ内、物理的媒体上で具体化し、及び／又は、ネットワークを介してソフトウェア・コードを分散させる技術及び方法は周知であり、ここではこれ以上論じない。プログラム・コードは、有形の媒体（これらに限定されるものではないが、電子メモリ・モジュール（ＲＡＭ）、フラッシュメモリ、コンパクトディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含む）上に作成され格納されたとき、「コンピュータ・プログラム製品」と呼ばれることが多い。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。

図１８は、本発明を実施することができる代表的なワークステーション又はサーバ・ハードウェア・システムを示す。図１９のシステム５０２０は、随意的な周辺機器を含む、パーソナル・コンピュータ、ワークステーション、又はサーバなどの代表的なベース・コンピュータ・システム５０２１を含む。ベース・コンピュータ・システム５０２１は、１つ又は複数のプロセッサ５０２６と、周知の技術にしたがってプロセッサ５０２６とシステム５０２１の他のコンポーネントを接続し、これらの間の通信を可能にするために用いられるバスとを含む。バスは、プロセッサ５０２６を、ハードドライブ（例えば、磁気媒体、ＣＤ、ＤＶＤ、及びフラッシュメモリのいずれかを含む）又はテープドライブを含むことができる、メモリ５０２５及び長期ストレージ５０２７に接続する。システム５０２１はまた、バスを介して、マイクロプロセッサ５０２６を、キーボード５０２４、マウス５０２３、プリンタ／スキャナ５０３０、及び／又はタッチ・センシティブ・スクリーン、デジタル化された入力パッド等のいずれかのユーザ・インターフェース機器とすることができる他のインターフェース機器といった、１つ又は複数のインターフェース機器に接続する、ユーザ・インターフェース・アダプタを含むこともできる。バスはまた、ディスプレイ・アダプタを介して、ＬＣＤスクリーン又はモニタなどのディスプレイ装置５０２２をマイクロプロセッサ５０２６にも接続する。

システム５０２１は、ネットワーク５０２９と通信する５０２８ことができるネットワーク・アダプタを介して、他のコンピュータ又はコンピュータ・ネットワークと通信することができる。例示的なネットワーク・アダプタは、通信チャネル、トークン・リング、イーサネット又はモデムである。或いは、システム５０２１は、ＣＤＰＤ（セルラー・デジタル・パケット・データ）カードのような無線インターフェースを用いて通信することもできる。システム５０２１は、ローカル・エリア・ネットワーク（ＬＡＮ）若しくは広域ネットワーク（ＷＡＮ）、又はシステム５０２１内のこうした他のコンピュータと関連付けることができ、又は、別のコンピュータ等とのクライアント／サーバ構成におけるクライアントとすることができる。これらの構成の全て、並びに、適切な通信ハードウェア及びソフトウェアは、当技術分野において周知である。

図１９は、本発明を実施することができるデータ処理ネットワーク５０４０を示す。データ処理ネットワーク５０４０は、各々が複数の個々のワークステーション５０４１、５０４２、５０４３、５０４４を含むことができる、無線ネットワーク及び有線ネットワークのような複数の個々のネットワークを含むことができる。さらに、当業者であれば理解するように、１つ又は複数のＬＡＮを含ませることができ、そこで、ＬＡＮは、ホスト・プロセッサに結合された複数のインテリジェント・ワークステーションを含むことができる。

さらに図１９を参照すると、ネットワークはまた、ゲートウェイ・コンピュータ（クライアント・サーバ５０４６）、又はアプリケーション・サーバ（データ・リポジトリにアクセスすることができ、かつ、ワークステーション５０４５から直接アクセスすることもできる遠隔サーバ５０４８）のような、メインフレーム・コンピュータ又はサーバを含むこともできる。ゲートウェイ・コンピュータ５０４６は、各々の個々のネットワークへの入口点として働く。ゲートウェイは、１つのネットワーク・プロトコルを別のものに接続するときに必要とされる。ゲートウェイ５０４６は、通信リンクによって別のネットワーク（例えば、インターネット５０４７）に結合できることが好ましい。ゲートウェイ５０４６はまた、通信リンクを用いて、１つ又は複数のワークステーション５０４１、５０４２、５０４３、５０４４に直接結合することもできる。ゲートウェイ・コンピュータは、インターナショナル・ビジネス・マシーンズ・コーポレーションから入手可能なＩＢＭ ｅＳｅｒｖｅｒ（商標）Ｓｙｓｔｅｍ ｚ（登録商標）サーバを用いて実装することができる。

図１８及び図１９を同時に参照すると、本発明を具体化することができるソフトウェア・プログラム・コードには、一般的に、ＣＤ−ＲＯＭドライブ又はハードドライブといった長期ストレージ媒体５０２７から、システム５０２０のプロセッサ５０２６によってアクセスすることができる。ソフトウェア・プログラム・コードは、ディスケット、ハードドライブ、又はＣＤ−ＲＯＭといった、データ処理システムと共に用いるための種々の周知の媒体のいずれかの上で具体化することができる。コードは、そのような媒体上で分散させても、又はメモリからユーザ５０５０、５０５１に分散させても、或いは、こうした他のシステムのユーザが用いるために、ネットワーク上の１つのコンピュータ・システムのストレージから他のコンピュータ・システムに分散させてもよい。

或いは、プログラム・コードをメモリ５０２５内で具体化し、プロセッサ・バスを用いてプロセッサ５０２６によってプログラム・コードにアクセスすることができる。このようなプログラム・コードは、種々のコンピュータ・コンポーネント及び１つ又は複数のアプリケーション・プログラム５０３２の機能及び相互作用を制御するオペレーティング・システムを含む。プログラム・コードは、通常、ストレージ媒体５０２７から高速メモリ５０２５にページングされ、そこでプロセッサ５０２６による処理のために利用可能になる。ソフトウェア・プログラム・コードをメモリ内、物理的媒体上で具体化し、及び／又は、ネットワークを介してソフトウェア・コードを配布する技術及び方法は周知であり、ここではこれ以上論じない。プログラム・コードは、作成され、有形の媒体（これらに限定されるものではないが、電子メモリ・モジュール（ＲＡＭ）、フラッシュメモリ、コンパクトディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含む）に格納されたとき、「コンピュータ・プログラム製品」と呼ばれることが多い。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。

プロセッサが最も容易に利用できるキャッシュ（通常、プロセッサの他のキャッシュよりも高速で小さい）は、最下位（Ｌ１又はレベル１）のキャッシュであり、メインストア（主メモリ）は、最上位レベルのキャッシュ（３つのレベルがある場合にはＬ３）である。最下位レベルのキャッシュは、実行されるマシン命令を保持する命令キャッシュ（Ｉ−キャッシュ）と、データ・オペランドを保持するデータ・キャッシュ（Ｄ−キャッシュ）とに分割されることが多い。

図２０を参照すると、プロセッサ５０２６についての例示的なプロセッサの実施形態が示される。典型的には、メモリ・ブロックをバッファに入れてプロセッサ性能を向上させるために、１つ又は複数のレベルのキャッシュ５０５３が用いられる。キャッシュ５０５３は、用いられる可能性が高いメモリ・データのキャッシュ・ラインを保持する高速バッファである。典型的なキャッシュ・ラインは、６４バイト、１２８バイト、又は２５６バイトのメモリ・データである。データをキャッシュに入れるのではなく、命令をキャッシュに入れるために、別個のキャッシュが用いられることが多い。キャッシュ・コヒーレンス（メモリ及びキャッシュ内のラインのコピーの同期）は、多くの場合、当技術分野において周知の種々の「スヌープ（snoop）」アルゴリズムによって与えられる。プロセッサ・システムの主メモリ・ストレージ５０２５は、キャッシュと呼ばれることが多い。４つのレベルのキャッシュ５０５３を有するプロセッサ・システムにおいて、主ストレージ５０２５は、典型的にはより高速であり、かつ、コンピュータ・システムが利用できる不揮発性ストレージ（ＤＡＳＤ、テープ等）の一部だけを保持するので、レベル５（Ｌ５）のキャッシュと呼ばれることがある。主ストレージ５０２５は、オペレーティング・システムによって主ストレージ５０２５との間でページングされるデータのページを「キャッシュに入れる」。

プログラム・カウンタ（命令カウンタ）５０６１は、実行される現行の命令のアドレスを常時監視している。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）プロセッサのプログラム・カウンタは６４ビットであり、従来のアドレッシング制限をサポートするために、３１ビット又は２４ビットに切り捨てることができる。プログラム・カウンタは、典型的には、コンテキスト・スイッチの際に持続するように、コンピュータのＰＳＷ（プログラム状況ワード）内で具体化される。したがって、例えば、オペレーティング・システムにより、プログラム・カウンタ値を有する進行中のプログラムに割り込みをかけることが可能である（プログラム環境からオペレーティング・システム環境へのコンテキスト・スイッチ）。プログラムのＰＳＷは、プログラムがアクティブでない間、プログラム・カウンタ値を保持し、オペレーティング・システムが実行されている間、オペレーティング・システムの（ＰＳＷ内の）プログラム・カウンタが用いられる。典型的には、プログラム・カウンタは、現行の命令のバイト数に等しい量だけインクリメントされる。ＲＩＳＣ（Reduced Instruction Set Computing、縮小命令セット・コンピューティング）命令は、典型的には固定長であり、ＣＩＳＣ（Complex Instruction Set Computing、複合命令セット・コンピューティング）命令は、典型的には可変長である。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）の命令は、２バイト、４バイト、又は６バイトの長さを有するＣＩＳＣ命令である。例えば、コンテキスト・スイッチ操作又は分岐命令の分岐成立（Branch taken）操作により、プログラム・カウンタ５０６１が変更される。コンテキスト・スイッチ操作において、現行のプログラム・カウンタ値は、実行されるプログラムについての他の状態情報（条件コードのような）と共にプログラム状況ワード内に保存され、実行される新しいプログラム・モジュールの命令を指し示す新しいプログラム・カウンタ値がロードされる。分岐成立操作を行い、分岐命令の結果をプログラム・カウンタ５０６１にロードすることにより、プログラムが判断を下すこと又はプログラム内でループすることを可能にする。

典型的には、プロセッサ５０２６の代わりに命令をフェッチするために、命令フェッチ・ユニット５０５５が用いられる。フェッチ・ユニットは、「次の順次命令（next sequential instruction）」、分岐成立命令のターゲット命令、又はコンテキスト・スイッチの後のプログラムの最初の命令のいずれかをフェッチする。今日の命令フェッチ・ユニットは、プリフェッチされた命令を用いることができる可能性に基づいて、命令を投機的にプリフェッチするプリフェッチ技術を用いることが多い。例えば、フェッチ・ユニットは、次の順次命令を含む１６バイトの命令と、付加的なバイトの更なる順次命令とをフェッチすることができる。

次いで、フェッチされた命令が、プロセッサ５０２６によって実行される。一実施形態において、フェッチされた命令は、フェッチ・ユニットのディスパッチ・ユニット５０５６に渡される。ディスパッチ・ユニットは命令をデコードし、デコードされた命令についての情報を適切なユニット５０５７、５０５８、５０６０に転送する。実行ユニット５０５７は、典型的には、命令フェッチ・ユニット５０５５からデコードされた算術命令についての情報を受け取り、命令のオペコードにしたがってオペランドに関する算術演算を行う。オペランドは、好ましくは、メモリ５０２５、アーキテクチャ化レジスタ５０５９、又は実行される命令の即値フィールドのいずれかから、実行ユニット５０５７に与えられる。実行の結果は、格納された場合には、メモリ５０２５、レジスタ５０５９、又は他のマシン・ハードウェア（制御レジスタ、ＰＳＷレジスタなどのような）内に格納される。

プロセッサ５０２６は、典型的には、命令の機能を実行するための１つ又は複数の実行ユニット５０５７、５０５８、５０６０を有する。図２１を参照すると、実行ユニット５０５７は、インターフェース論理５０７１を介して、アーキテクチャ化された汎用レジスタ５０５９、デコード／ディスパッチ・ユニット５０５６、ロード・ストア・ユニット５０６０、及び他のプロセッサ・ユニット５０６５と通信することができる。実行ユニット５０５７は、幾つかのレジスタ回路５０６７、５０６８、５０６９を用いて、算術論理演算ユニット（ＡＬＵ）５０６６が動作する情報を保持することができる。ＡＬＵは、加算（ａｄｄ）、減算（ｓｕｂｔｒａｃｔ）、乗算（ｍｕｌｔｉｐｌｙ）、及び除算（ｄｉｖｉｄｅ）などの算術演算、並びに、論理積（ａｎｄ）、論理和（ｏｒ）、及び排他的論理和（ＸＯＲ）、ローテート（ｒｏｔａｔｅ）及びシフト（ｓｈｉｆｔ）のような論理関数を実行する。ＡＬＵは、設計に依存する専用の演算をサポートすることが好ましい。他の回路は、例えば条件コード及び回復サポート論理を含む、他のアーキテクチャ化ファシリティ５０７２を提供することができる。典型的には、ＡＬＵ演算の結果は、出力レジスタ回路５０７０に保持され、この出力レジスタ回路５０７０が、結果を種々の他の処理機能に転送することができる。多数のプロセッサ・ユニットの構成が存在し、本説明は、一実施形態の代表的な理解を与えることのみを意図している。

例えばＡＤＤ命令は、算術及び論理機能を有する実行ユニット５０５７で実行され、一方、例えば浮動小数点命令は、特化された浮動小数点能力を有する浮動小数点実行部で実行される。実行ユニットは、オペランドに対してオペコードが定めた関数を行うことにより、命令が特定したオペランドに対して動作することが好ましい。例えば、ＡＤＤ命令は、命令のレジスタ・フィールドによって特定された２つのレジスタ５０５９内に見出されるオペランドに対して、実行ユニット５０５７により実行することができる。

実行ユニット５０５７は、２つのオペランドに対して算術加算を実行し、結果を第３オペランドに格納し、ここで第３オペランドは、第３のレジスタであっても又は２つのソース・レジスタのいずれかであってもよい。実行ユニットは、シフト、ローテート、論理積、論理和、及び排他的論理和のような種々の論理関数、並びに、加算、減算、乗算、除法のいずれかを含む、種々の代数関数を実行することができる算術論理演算ユニット（ＡＬＵ）５０６６を用いることが好ましい。スカラー演算のために設計されたＡＬＵ５０６６もあり、浮動小数点のために設計されたものＡＬＵ５０６６もある。データは、アーキテクチャに応じて、ビッグエンディアン（Big Endian）（最下位のバイトが最も高いバイト・アドレスである）、又はリトルエンディアン（Little Endian）（最下位のバイトが最も低いバイト・アドレスである）とすることができる。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）は、ビッグエンディアンである。符号付きフィールドは、アーキテクチャに応じて、符号及び大きさ、１の補数、又は２の補数とすることができる。２の補数における負の値又は正の値は、ＡＬＵ内で加法しか必要としないため、ＡＬＵが減算能力を設計する必要がないという点で、２の補数は有利である。数値は、通常、省略表現で記述され、１２ビット・フィールドは、４，０９６バイトブロックのアドレスを定め、通常、例えば４Ｋバイト（キロバイト）ブロックのように記述される。

図２２を参照すると、分岐命令を実行するための分岐命令情報が、典型的には、分岐ユニット５０５８に送られ、この分岐ユニット５０５８は、多くの場合、分岐履歴テーブル５０８２のような分岐予測アルゴリズムを用いて、他の条件付き演算が完了する前に分岐の結果を予測する。条件付き演算が完了する前に、現行の分岐命令のターゲットがフェッチされ、投機的に実行される。条件付き演算が完了すると、投機的に実行された分岐命令は、条件付き演算の条件及び投機された結果に基づいて、完了されるか又は破棄される。典型的な分岐命令は、条件コードを試験し、条件コードが分岐命令の分岐要件を満たす場合、ターゲット・アドレスに分岐することができ、ターゲット・アドレスは、例えば、命令のレジスタ・フィールド又は即値フィールド内に見出されるものを含む幾つかの数に基づいて計算することができる。分岐ユニット５０５８は、複数の入力レジスタ回路５０７５、５０７６、５０７７と、出力レジスタ回路５０８０とを有するＡＬＵ５０７４を用いることができる。分岐ユニット５０５８は、例えば、汎用レジスタ５０５９、デコード・ディスパッチ・ユニット５０５６、又は他の回路５０７３と通信することができる。

例えば、オペレーティング・システムによって開始されるコンテキスト・スイッチ、コンテキスト・スイッチを発生させるプログラム例外又はエラー、コンテキスト・スイッチを発生させるＩ／Ｏ割り込み信号、或いは、（マルチスレッド環境における）複数のプログラムのマルチスレッド活動を含む様々な理由により、命令のグループの実行に割り込みがかけられることがある。コンテキスト・スイッチ動作は、現在実行中のプログラムについての状態情報を保存し、次いで、起動される別のプログラムについての状態情報をロードすることが好ましい。状態情報は、例えば、ハードウェア・レジスタ又はメモリ内に保存することができる。状態情報は、実行される次の命令を指し示すプログラム・カウンタ値と、条件コードと、メモリ変換情報と、アーキテクチャ化されたレジスタの内容とを含むことが好ましい。コンテキスト・スイッチの活動は、ハードウェア回路、アプリケーション・プログラム、オペレーティング・システム・プログラム、又はファームウェア・コード（マイクロコード、ピココード、又はライセンス内部コード（ＬＩＣ））単独で又はその組み合わせで実施することができる。

プロセッサは、命令により定義された方法にしたがってオペランドにアクセスする。命令は、命令の一部の値を用いて即値オペランドを与えることができ、汎用レジスタ又は専用レジスタ（例えば、浮動小数点レジスタ）のいずれかを明示的に指し示す１つ又は複数のレジスタ・フィールドを与えることができる。命令は、オペコード・フィールドによって、オペランドとして識別されるインプライド・レジスタ（implied register）を用いることができる。命令は、オペランドのためのメモリ位置を用いることができる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）の長変位ファシリティ（long displacement facility）により例示されるように、オペランドのメモリ位置を、レジスタ、即値フィールド、又はレジスタと即値フィールドの組み合わせによって与えることができ、命令は、基底レジスタ、索引レジスタ、及び即値フィールド（変位フィールド）を定め、これらが、例えば互いに加算されてメモリ内のオペランドのアドレスをもたらす。ここでの位置（location）は、典型的には、特に断りのない限り、主メモリ（主ストレージ）内の記憶位置を意味する。

図２３を参照すると、プロセッサは、ロード／ストア・ユニット５０６０を用いて、ストレージにアクセスする。ロード／ストア・ユニット５０６０は、メモリ５０５３内のターゲット・オペランドのアドレスを取得し、オペランドをレジスタ５０５９又は別のメモリ５０５３の記憶位置にロードすることによってロード操作を行うことができ、或いは、メモリ５０５３内のターゲット・オペランドのアドレスを取得し、レジスタ５０５９又は別のメモリ５０５３の記憶位置から取得したデータをメモリ５０５３内のターゲット・オペランドの記憶位置に格納することによって、ストア操作を行うことができる。ロード／ストア・ユニット５０６０は、投機的なものであってもよく、命令シーケンスに対してアウト・オブ・オーダー式の順序でメモリにアクセスすることができるが、プログラムに対して、命令がイン・オーダー式に実行されたという外観を維持することになる。ロード／ストア・ユニット５０６０は、汎用レジスタ５０５９、デコード／ディスパッチ・ユニット５０５６、キャッシュ／メモリ・インターフェース５０５３、又は他の要素５０８３と通信することができ、ストレージ・アドレスを計算し、かつ、パイプライン処理を順に行って操作をイン・オーダー式に保持するための、種々のレジスタ回路、ＡＬＵ５０８５、及び制御論理５０９０を含む。一部の動作は、アウト・オブ・オーダー式とすることができるが、ロード／ストア・ユニットは、アウト・オブ・オーダー式動作が、プログラムに対して、当技術分野において周知のようなイン・オーダー式に実行されたように見えるようにする機能を提供する。

好ましくは、アプリケーション・プログラムが「見ている」アドレスは、仮想アドレスと呼ばれることが多い。仮想アドレスは、「論理アドレス」及び「実効アドレス（effective address）」と呼ばれることもある。これらの仮想アドレスは、これらに限定されるものではないが、単に仮想アドレスをオフセット値にプリフィックス付加すること、１つ又は複数の変換テーブルを介して仮想アドレスを変換することを含む、種々の動的アドレス変換（ＤＡＴ）技術の１つによって、物理的メモリ位置にリダイレクトされるという点で仮想のものであり、変換テーブルは、少なくともセグメント・テーブル及びページ・テーブルを単独で又は組み合わせて含むことが好ましく、セグメント・テーブルは、ページ・テーブルを指し示すエントリを有することが好ましい。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）では、領域第１テーブル、領域第２テーブル、領域第３テーブル、セグメント・テーブル、及び随意的なページ・テーブルを含む、変換の階層が提供される。アドレス変換の性能は、仮想アドレスを関連した物理的メモリ位置にマッピングするエントリを含む変換ルックアサイド・バッファ（ＴＬＢ）を用いることにより改善されることが多い。ＤＡＴが変換テーブルを用いて仮想アドレスを変換したときに、エントリが作成される。次いで、後に仮想アドレスを用いることで、低速の順次変換テーブル・アクセスではなく、高速のＴＬＢのエントリを用いることが可能になる。ＴＬＢの内容は、ＬＲＵ（Least Recently Used）を含む種々の置換アルゴリズムによって管理することができる。

プロセッサがマルチプロセッサ・システムのプロセッサである場合には、各プロセッサは、コヒーレンシのために、Ｉ／Ｏ、キャッシュ、ＴＬＢ、及びメモリといった共有リソースをインターロック状態に保持する責任を負う。キャッシュ・コヒーレンシを保持する際に、一般的には「スヌープ」技術が用いられる。スヌープ環境においては、共有を容易にするために、各キャッシュ・ラインを、共有状態、排他的状態、変更状態、無効状態等のいずれか１つの状態にあるものとしてマーク付けすることができる。

Ｉ／Ｏユニット５０５４（図２０）は、プロセッサに、例えば、テープ、ディスク、プリンタ、ディスプレイ、及びネットワークを含む周辺機器に取り付けるための手段を与える。Ｉ／Ｏユニットは、ソフトウェア・ドライバによってコンピュータ・プログラムに提示されることが多い。ＩＢＭ（登録商標）によるＳｙｓｔｅｍ ｚ（登録商標）のようなメインフレームにおいては、チャネル・アダプタ及びオープン・システム・アダプタが、オペレーティング・システムと周辺機器との間に通信をもたらすメインフレームのＩ／Ｏユニットである。

さらに、他のタイプのコンピューティング環境が、本発明の１つ又は複数の態様から利益を得ることができる。一例として、環境は、特定のアーキテクチャ（例えば、命令実行、アドレス変換などのアーキテクチャ化された機能、及びアーキテクチャ化されたレジスタを含む）又はそのサブセットをエミュレートする（例えば、プロセッサ及びメモリを有するネイティブ・コンピュータ・システム上で）エミュレータ（例えば、ソフトウェア又は他のエミュレーション機構）を含むことができる。このような環境においては、エミュレータを実行しているコンピュータが、エミュレートされる機能とは異なるアーキテクチャを有することができたとしても、エミュレータの１つ又は複数のエミュレーション機能nにより、本発明の１つ又は複数の態様が実施され得る。一例として、エミュレーション・モードにおいては、エミュレートされる特定の命令又は操作がデコードされ、適切なエミュレーション機能が構築され、個々の命令又は操作を実施する。

エミュレーション環境においては、ホスト・コンピュータは、例えば、命令及びデータを格納するためのメモリと、メモリから命令をフェッチし、随意的に、フェッチされた命令のためのローカル・バッファリングを提供するための命令フェッチ・ユニットと、フェッチされた命令を受信し、フェッチされた命令のタイプを判断するための命令デコード・ユニットと、命令を実行するための命令実行ユニットとを含む。実行は、データをメモリからレジスタ内にロードすること、データをレジスタから再びメモリに格納すること、又はデコード・ユニットにより判断されるように、何らかのタイプの算術演算又は論理演算を実行することを含むことができる。一例においては、各ユニットは、ソフトウェアで実装される。例えば、ユニットが実行する演算は、エミュレータ・ソフトウェア内の１つ又は複数のサブルーチンとして実装される。

より具体的には、メインフレームにおいて、アーキテクチャ化されたマシン命令は、通常、プログラマによって、多くの場合コンパイラ・アプリケーションを介して、今日では「Ｃ」プログラマによって用いられる。ストレージ媒体内に格納されたこれらの命令は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）のＩＢＭ（登録商標）サーバにおいて、又は代替的に他のアーキテクチャを実行するマシンにおいて、ネイティブに実行することができる。これらの命令は、既存の及び将来のＩＢＭ（登録商標）メインフレーム・サーバにおいて、及び、ＩＢＭ（登録商標）の他のマシン（例えば、Ｐｏｗｅｒ Ｓｙｓｔｅｍｓサーバ及びＳｙｓｔｅｍ ｘ（登録商標）サーバ）上で、エミュレートすることができる。これらの命令は、ＩＢＭ（登録商標）、Ｉｎｔｅｌ（登録商標）、ＡＭＤ（商標）などによって製造されたハードウェアを用いて種々のマシン上でＬｉｎｕｘを実行しているマシンにおいて実行することができる。Ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）下でそのハードウェア上で実行することに加えて、Ｌｉｎｕｘを用いること、並びに、一般に実行がエミュレーション・モードにあるＨｅｒｃｕｌｅｓ又はＦＳＩ（Ｆｕｎｄａｍｅｎｔａｌ Ｓｏｆｔｗａｒｅ，Ｉｎｃ）によるエミュレーションを用いるマシンを用いることもできる。エミュレーション・モードにおいては、ネイティブ・プロセッサによって、エミュレーション・ソフトウェアが実行され、エミュレートされたプロセッサのアーキテクチャをエミュレートする。上で参照したエミュレータ製品についての情報は、それぞれＷｏｒｌｄ Ｗｉｄｅ Ｗｅｂ上のwww.hercules-390.org/及びwww.funsoft.com/において入手可能である。

ネイティブ・プロセッサは、一般的に、エミュレートされたプロセッサのエミュレーションを実行するためにファームウェア又はネイティブ・オペレーティング・システムのいずれかを含むエミュレーション・ソフトウェアを実行する。エミュレーション・ソフトウェアは、エミュレートされたプロセッサ・アーキテクチャの命令のフェッチと実行を担当する。エミュレーション・ソフトウェアは、エミュレートされたプログラム・カウンタを維持し、命令境界を常時監視している。エミュレーション・ソフトウェアは、一度に１つ又は複数のエミュレートされたマシン命令をフェッチし、ネイティブ・プロセッサにより実行するために、その１つ又は複数のエミュレートされたマシン命令を、対応するネイティブマシン命令のグループに変換することができる。これらの変換された命令は、より速い変換を達成できるようにキャッシュに入れることができる。それにも関わらず、エミュレーション・ソフトウェアは、エミュレートされたプロセッサ・アーキテクチャのアーキテクチャ規則を維持して、オペレーティング・システム及びエミュレートされたプロセッサのために書かれたアプリケーションが正確に動作することを保証しなければならない。さらに、エミュレーション・ソフトウェアは、これらに限られるものではないが、制御レジスタ、汎用レジスタ、浮動小数点レジスタ、例えばセグメント・テーブル及びページ・テーブルを含む動的アドレス変換機能、割り込み機構、コンテキスト・スイッチ機構、時刻（Time of Day、ＴＯＤ）クロック、及びＩ／Ｏサブシステムへのアーキテクチャ化インターフェースを含む、エミュレートされたプロセッサのアーキテクチャによって識別されるリソースを提供し、オペレーティング・システム又はエミュレートされたプロセッサ上で実行するように設計されたアプリケーション・プログラムが、エミュレーション・ソフトウェアを有するネイティブ・プロセッサ上で実行できるようにしなければならない。

エミュレートされた特定の命令がデコードされ、個々の命令の機能を実行するためのサブルーチンが呼び出される。エミュレートされたプロセッサ１の機能をエミュレートするエミュレーション・ソフトウェア機能は、例えば、「Ｃ」サブルーチン又はドライバにおいて、或いは好ましい実施形態の説明を理解した後で当業者の技術の範囲内にあるような特定のハードウェアのためにドライバを提供する他の何らかの方法で実装される。種々のソフトウェア及びハードウェア・エミュレーションの特許には、これらに限られるものではないが、Ｂｅａｕｓｏｌｅｉｌ他による「Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ ｆｏｒ Ｈａｒｄｗａｒｅ Ｅｍｕｌａｔｉｏｎ」という名称の特許文献３、Ｓｃａｌｚｉ他による「Ｐｒｅｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｓｔｏｒｅｄ Ｔａｒｇｅｔ Ｒｏｕｔｉｎｅｓ ｆｏｒ Ｅｍｕｌａｔｉｎｇ Ｉｎｃｏｍｐａｔｉｂｌｅ Ｉｎｓｔｒｕｃｔｉｏｎｓ ｏｎ ａ Ｔａｒｇｅｔ Ｐｒｏｃｅｓｓｏｒ」という名称の特許文献４、Ｄａｖｉｄｉａｎ他による「Ｄｅｃｏｄｉｎｇ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎ ｔｏ Ｄｉｒｅｃｔｌｙ Ａｃｃｅｓｓ Ｅｍｕｌａｔｉｏｎ Ｒｏｕｔｉｎｅｓ ｔｈａｔ Ｅｍｕｌａｔｅ ｔｈｅ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ」という名称の特許文献５、Ｇｏｒｉｓｈｅｋ他による「Ｓｙｍｍｅｔｒｉｃａｌ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｂｕｓ ａｎｄ Ｃｈｉｐｓｅｔ Ｕｓｅｄ ｆｏｒ Ｃｏｐｒｏｃｅｓｓｏｒ Ｓｕｐｐｏｒｔ Ａｌｌｏｗｉｎｇ Ｎｏｎ−Ｎａｔｉｖｅ Ｃｏｄｅ ｔｏ Ｒｕｎ ｉｎ ａ Ｓｙｓｔｅｍ」という名称の特許文献６、Ｌｅｔｈｉｎ他による「Ｄｙｎａｍｉｃ Ｏｐｔｉｍｉｚｉｎｇ Ｏｂｊｅｃｔ Ｃｏｄｅ Ｔｒａｎｓｌａｔｏｒ ｆｏｒ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｅｍｕｌａｔｉｏｎ ａｎｄ Ｄｙｎａｍｉｃ Ｏｐｔｉｍｉｚｉｎｇ Ｏｂｊｅｃｔ Ｃｏｄｅ Ｔｒａｎｓｌａｔｉｏｎ Ｍｅｔｈｏｄ」という名称の特許文献７、Ｅｒｉｃ Ｔｒａｕｔによる「Ｍｅｔｈｏｄ ｆｏｒ Ｅｍｕｌａｔｉｎｇ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ ｏｎ ａ Ｈｏｓｔ Ｃｏｍｐｕｔｅｒ Ｔｈｒｏｕｇｈ Ｄｙｎａｍｉｃ Ｒｅｃｏｍｐｉｌａｔｉｏｎ ｏｆ Ｈｏｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ」という名称の特許文献８、及び他の多くが挙げられ、これらの参考文献は、当業者が利用可能なターゲット・マシンのための異なるマシン用に設計された命令形式のエミュレーションを達成する様々な既知の方法を示す。

図２４において、ホスト・アーキテクチャのホスト・コンピュータ・システム５０００’をエミュレートする、エミュレートされたホスト・コンピュータ・システム５０９２の一例が提供される。エミュレートされたホスト・コンピュータ・システム５０９２では、ホスト・プロセッサ（ＣＰＵ）５０９１は、エミュレートされたホスト・プロセッサ（又は仮想ホスト・プロセッサ）であり、かつ、ホスト・コンピュータ５０００’のプロセッサ５０９１のものとは異なるネイティブな命令セット・アーキテクチャを有するエミュレーション・プロセッサ５０９３を含む。エミュレートされたホスト・コンピュータ・システム５０９２は、エミュレーション・プロセッサ５０９３がアクセス可能なメモリ５０９４を有する。例示的な実施形態において、メモリ５０９４は、ホスト・コンピュータ・メモリ５０９６の部分と、エミュレーション・ルーチン５０９７の部分とに区分化される。ホスト・コンピュータ・メモリ５０９６は、ホスト・コンピュータ・アーキテクチャに従い、エミュレートされたホスト・コンピュータ・システム５０９２のプログラムに利用可能である。エミュレーション・プロセッサ５０９３は、エミュレートされたプロセッサ５０９１のもの以外のアーキテクチャのアーキテクチャ化された命令セットのネイティブ命令を実行し、このネイティブ命令はエミュレーション・ルーチン・メモリ５０９７から取得されたものであり、かつ、エミュレーション・プロセッサ５０９３は、シーケンス及びアクセス／デコード・ルーチンにおいて取得される１つ又は複数の命令を用いることにより、ホスト・コンピュータ・メモリ５０９６の中のプログラム由来の実行のためのホスト命令にアクセスすることができ、このシーケンス及びアクセス／デコード・ルーチンは、アクセスされたホスト命令をデコードして、アクセスされたホスト命令の機能をエミュレートするためのネイティブ命令実行ルーチンを判断することができる。ホスト・コンピュータ・システム５０００’のアーキテクチャのために定められた、例えば、汎用レジスタ、制御レジスタ、動的アドレス変換、及びＩ／Ｏサブシステムのサポート、並びにプロセッサ・キャッシュといったファシリティを含む他のファシリティを、アーキテクチャ化ファシリティ・ルーチンによってエミュレートすることができる。エミュレーション・ルーチンは、エミュレーション・ルーチンの性能を高めるために、エミュレーション・プロセッサ５０９３において利用可能な（汎用レジスタ、及び仮想アドレスの動的変換といった）機能を利用することもできる。ホスト・コンピュータ５０００’の機能をエミュレートする際にプロセッサ５０９３を補助するために、専用のハードウェア及びオフ・ロード・エンジンを設けることもできる。

本明細書で用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図したものではない。本明細書で用いられる場合、単数形「１つの（a）」、「１つの（an）」及び「その（the）」は、文脈が特に明示しない限り、複数形も同様に含むことを意図したものである。「含む（comprise）」及び／又は「含んでいる（comprising）」という用語は、本明細書で用いられる場合、記述された特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を指示するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそれらの群の存在又は追加を排除するものではないこともさらに理解されるであろう。

以下の特許請求の範囲に存在する場合、「手段又はステップと機能との組合せ（ミーンズ又はステップ・プラス・ファンクション）」要素の対応する構造、材料、動作及び均等物は、明確に特許請求された他の請求要素と共に機能を実行するための任意の構造体、材料、又は行為を含むことを意図したものである。本発明の説明は、例証及び説明のためだけに提示されたものであり、網羅的であること又は本発明を開示した形態に限定することを意図したものではない。当業者には、本発明の範囲から逸脱しない多くの修正物及び変形物が明らかとなるであろう。実施形態は、本発明の原理及び実際の用途を最もよく説明するため、及び、当業者が、企図した特定の用途に適するように種々の修正を有する種々の実施形態に関して本発明を理解することができるように、選択され記述された。

Claims (14)

1. アダプタからデータをロードするためのロード命令を実行するための方法であって、
   前記アダプタに結合されるプロセッサが、前記アダプタからデータをロードするためのロード命令を取得するステップであって、前記ロード命令は、コンピュータ・アーキテクチャに従ってコンピュータを実行するように定められ、かつ、
   アダプタからの前記ロード命令を識別するオペコード・フィールドと、
   前記アダプタからフェッチされたデータがロードされる第１の記憶位置を識別する第１のフィールドと、
   第２の記憶位置のコンテンツが、前記アダプタを識別する機能ハンドル、データがロードされる前記アダプタ内のアドレス空間の指定、及び前記アドレス空間内のオフセットを含む、該第２の記憶位置を識別する第２のフィールドと
   を含む、取得するステップと、
   前記プロセッサが、前記ロード命令を実行するステップと、
   を含み、前記実行するステップは、
   前記機能ハンドルを用いて、前記アダプタと関連した機能テーブル・エントリを取得するステップであって、前記機能テーブル・エントリは、前記プロセッサに関連するメモリ内に格納される、取得するステップと、
   前記機能テーブル・エントリ内の情報及び前記オフセットの少なくとも一方を用いて、前記アダプタのデータ・アドレスを決定するステップと、
   前記アドレス空間の前記指定により識別される前記アドレス空間内の特定の記憶位置からデータをフェッチするステップであって、前記特定の記憶位置は、前記プロセッサによる前記ロード命令の実行に基づいて決定された前記データ・アドレスにより識別される、ステップと、
   を含む、方法。
2. アクセスされる前記アドレス空間は、メモリ空間又はＩ/Ｏ空間のうちの１つであり、前記データ・アドレスを決定するステップは、前記機能テーブル・エントリの１つ又は複数のパラメータを用いて、前記データ・アドレスを決定するステップを含む、請求項１に記載の方法。
3. 前記用いることは、前記機能テーブル・エントリの基底アドレス・レジスタの値を前記オフセットに加算して、前記データ・アドレスを決定することを含む、請求項２に記載の方法。
4. アクセスされる前記アドレス空間は構成空間であり、前記データ・アドレスは前記ロード命令により与えられる前記オフセットであり、前記オフセットは、前記構成空間内のレジスタ番号を識別する、請求項１に記載の方法。
5. 前記実行するステップは、前記データを前記ロード命令により指定される前記第１の記憶位置に配置するステップをさらに含み、前記第２の記憶位置の前記コンテンツは、フェッチされるデータの量を含む、請求項１に記載の方法。
6. アダプタからデータをロードするためのロード命令を実行するためのコンピュータ・システムであって、
   メモリと、
   前記メモリと通信状態にあるプロセッサと、
   を含み、前記コンピュータ・システムは、方法を実行するように構成され、前記方法は、
   前記アダプタに結合されるように構成されたプロセッサが、前記アダプタからデータをロードするためのロード命令を取得するステップであって、前記ロード命令は、コンピュータ・アーキテクチャに従ってコンピュータを実行するように定められ、かつ、
   アダプタからの前記ロード命令を識別するオペコード・フィールドと、
   アダプタからフェッチされたデータがロードされる第１の記憶位置を識別する第１のフィールドと、
   第２の記憶位置のコンテンツが、前記アダプタを識別する機能ハンドル、データがロードされる前記アダプタ内のアドレス空間の指定、及び前記アドレス空間内のオフセットを含む、該第２の記憶位置を識別する第２のフィールドと、
   を含む、取得するステップと、
   前記プロセッサが、前記ロード命令を実行するステップと、
   を含み、前記実行するステップは、
   前記機能ハンドルを用いて、前記アダプタと関連した機能テーブル・エントリを取得するステップであって、前記機能テーブル・エントリは、前記プロセッサに関連するメモリ内に格納される、取得するステップと、
   前記機能テーブル・エントリ内の情報及び前記オフセットの少なくとも一方を用いて、前記アダプタのデータ・アドレスを決定するステップと、
   前記アドレス空間の前記指定により識別される前記アドレス空間内の特定の記憶位置からデータをフェッチするステップであって、前記特定の記憶位置は、前記プロセッサによる前記ロード命令の実行に基づいて決定された前記データ・アドレスにより識別される、フェッチするステップと、
   を含むコンピュータ・システム。
7. アクセスされる前記アドレス空間は、メモリ空間又はＩ/Ｏ空間のうちの１つであり、前記データ・アドレスを決定するステップは、前記機能テーブル・エントリの１つ又は複数のパラメータを用いて、前記データ・アドレスを決定するステップを含む、請求項６に記載のコンピュータ・システム。
8. 前記用いることは、前記機能テーブル・エントリの基底アドレス・レジスタの値を前記オフセットに加算して、前記データ・アドレスを決定することを含む、請求項７に記載のコンピュータ・システム。
9. アクセスされる前記アドレス空間は構成空間であり、前記データ・アドレスは前記ロード命令により与えられる前記オフセットであり、前記オフセットは、前記構成空間内のレジスタ番号を識別する、請求項６に記載のコンピュータ・システム。
10. 前記実行するステップは、前記データを前記ロード命令により指定される前記第１の記憶位置に配置するステップをさらに含む、請求項６に記載のコンピュータ・システム。
11. 前記第２の記憶位置の前記コンテンツは、フェッチされるデータの量を含む、請求項６に記載のコンピュータ・システム。
12. 前記ロード命令は、前記アダプタのアーキテクチャに基づいて実施される、請求項６に記載のコンピュータ・システム。
13. アダプタからデータをロードするためのロード命令を実行するための方法をコンピュータに実行させるためのプログラムであって、
    前記方法は、前記アダプタに結合される前記コンピュータのプロセッサに、
    前記アダプタからデータをロードするためのロード命令を取得するステップであって、前記ロード命令は、コンピュータ・アーキテクチャに従ってコンピュータを実行するように定められ、かつ、
    アダプタからの前記ロード命令を識別するオペコード・フィールドと、
    前記アダプタからフェッチされたデータがロードされる第１の記憶位置を識別する第１のフィールドと、
    第２の記憶位置のコンテンツが、前記アダプタを識別する機能ハンドル、データがロードされる前記アダプタ内のアドレス空間の指定、及び前記アドレス空間内のオフセットを含む、該第２の記憶位置を識別する第２のフィールドと
    を含む、取得するステップと、
    前記ロード命令を実行するステップと、
    を実行させ、前記実行するステップでは、
    前記機能ハンドルを用いて、前記アダプタと関連した機能テーブル・エントリを取得するステップであって、前記機能テーブル・エントリは、前記プロセッサに関連するメモリ内に格納される、取得するステップと、
    前記機能テーブル・エントリ内の情報及び前記オフセットの少なくとも一方を用いて、前記アダプタのデータ・アドレスを決定するステップと、
    前記アドレス空間の前記指定により識別される前記アドレス空間内の特定の記憶位置からデータをフェッチするステップであって、前記特定の記憶位置は、前記プロセッサによる前記ロード命令の実行に基づいて決定された前記データ・アドレスにより識別される、ステップと、
    を実行させる、プログラム。
14. 前記アダプタからのロード命令は、メモリ・マップＩ／Ｏを用いずに、前記アダプタからデータをロードするためのものである、請求項１３に記載のプログラム。