JP5674844B2 - Ｐｗｍ信号のデューティ比検出回路及び方法 - Google Patents

Ｐｗｍ信号のデューティ比検出回路及び方法 Download PDF

Info

Publication number
JP5674844B2
JP5674844B2 JP2013060294A JP2013060294A JP5674844B2 JP 5674844 B2 JP5674844 B2 JP 5674844B2 JP 2013060294 A JP2013060294 A JP 2013060294A JP 2013060294 A JP2013060294 A JP 2013060294A JP 5674844 B2 JP5674844 B2 JP 5674844B2
Authority
JP
Japan
Prior art keywords
pwm signal
duty ratio
pwm
signal
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013060294A
Other languages
English (en)
Other versions
JP2014093936A (ja
Inventor
イーオン ハン、ス
イーオン ハン、ス
ユン ヨーム、ジュン
ユン ヨーム、ジュン
ヤン グ、ボン
ヤン グ、ボン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014093936A publication Critical patent/JP2014093936A/ja
Application granted granted Critical
Publication of JP5674844B2 publication Critical patent/JP5674844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、ＢＬＤＣモータに適用されることができ、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下、「ＰＷＭ」という。）信号の立ち上がりエッジ又は立下りエッジに基づいてデューティ比を計算するＰＷＭ信号のデューティ比検出回路及び方法に関する。
通常、ＢＬＤＣモータの回転速度を制御するためにＰＷＭを用いる制御方式は、ＰＷＭの幅を変化させて駆動電圧の平均電圧を制御する方式である。
このようなＢＬＤＣモータは、ファン、ポンプ、ＨＶＡＣ（Ｈｅａｔｉｎｇ、Ｖｅｎｔｉｌａｔｉｏｎ、Ａｉｒ Ｃｏｎｄｉｔｉｏｎｉｎｇ）送風機及び圧縮機のサーボシステム、トラクションコントロール、ミシン及びトレッドミル（Ｔｒｅａｄｍｉｌｌ）等のような多様な製品に用いられることができる。
このようにＰＷＭ信号を用いる駆動装置において、ハイレベル又はオフレベルを含むＰＷＭ信号に含まれる情報のうち、ハイレベルとローレベルを含む１周期に対比してハイレベルの割合であるデューティ比は、最も重要な情報である。したがって、誤差なしに正確にＰＷＭ信号のデューティ比を測定することは非常に重要である。
既存のＰＷＭ信号のデューティ比を検出する方式を簡単に説明すると、下記の通りである。
既存のデューティ比検出回路は、一定時間間隔ごとに発生する検出指示信号を検出し、この検出指示信号（Ｔ（ｋ））が検出されると、次の検出指示信号（Ｔ（ｋ＋１））が検出されるまでの総時間（Ｔａｌｌ＝Ｔｈｉｇｈ＋Ｔｌｏｗ）をカウントし、二つの検出指示信号（Ｔ（ｋ）〜Ｔ（ｋ＋１））間のハイレベルが維持されるハイレベル維持時間（Ｔｈｉｇｈ）をカウントし、上記カウント値を用いて上記総時間（Ｔａｌｌ＝Ｔｈｉｇｈ＋Ｔｌｏｗ）とハイレベル維持時間（Ｔｈｉｇｈ）との割合を計算することにより、ＰＷＭ信号のデューティ比を計算することができる。
このような方式によりＰＷＭ信号のデューティ比を計算し、各周期別にデューティ比が継続してアップデートされる。
このような既存のＰＷＭ信号のデューティ比を計算する方式では、ＰＷＭ信号が入っても検出指示信号ごとにＰＷＭカウントレジスターがアップデートされる。
しかしながら、検出指示信号が生成される時点とＰＷＭ信号のハイレベルが始まる時点が正確に一致しないことから、検出指示信号が生成される時点はハイレベルの中間地点やローレベルの中間地点となり、この場合、検出指示信号の境界でデューティ比計算の誤差が発生するようになるという問題点がある。
これにより、ＰＷＭ信号の周波数が低ければ低いほど、誤差の割合が大きくなるという問題点がある。
下記の特許文献１は、モータ制御装置に関するもので、デューティを計算する技術的事項は開示しているが、デューティ比検出のために検出指示信号とＰＷＭ信号のエッジを用いる技術的事項は開示していない。
特開１９９４−９１９７７号公報
本発明は、上述した従来技術の問題点を解決するためのもので、ＢＬＤＣモータに適用されることができ、ＰＷＭ信号の立ち上がりエッジ又は立下りエッジに基づいてデューティ比を計算するＰＷＭ信号のデューティ比検出回路及び方法を提供することを目的とする。
本発明の第１の技術的な面によれば、本発明は、ＰＷＭ信号をカウントするカウント部と、上記ＰＷＭ信号のデューティ比に対する検出開始を指示する検出指示信号の入力を判定する検出指示判定部と、上記ＰＷＭ信号のうち予め設定されたＰＷＭエッジを検出するエッジ検出部と、上記検出指示信号の入力が判定された後に上記ＰＷＭエッジが検出される第ｋ時点（Ｔ（ｋ）、ｋは１以上の自然数）から、次に上記検出指示信号の入力が判定された後に上記ＰＷＭエッジが検出される第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記カウント部からのカウント値を用いて上記ＰＷＭ信号のデューティ比を計算するデューティ比計算部と、を含むＰＷＭ信号のデューティ比検出回路を提案する。
本発明の第１の技術的な面によれば、上記カウント部は、上記ＰＷＭ信号のハイレベル維持時間及びローレベル維持時間をカウントして、ハイレベル係数値及びローレベル係数値を上記デューティ比計算部に提供するように構成されることができる。
上記検出指示判定部は、上記検出指示信号の入力判定時、予め設定されたレベルを有する指示検出信号を生成して上記デューティ比計算部に提供するように構成されることができる。
上記エッジ検出部は、上記検出指示信号の入力判定時、上記ＰＷＭ信号のうち予め設定されたＰＷＭエッジを検出して予め設定されたレベルを有するエッジ検出信号を生成するように構成されることができる。
上記ＰＷＭエッジは、上記ＰＷＭ信号の立ち上がりエッジと立下りエッジのうちいずれか一方のエッジであることができる。
上記デューティ比計算部は、上記第ｋ時点（Ｔ（ｋ））から上記第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記カウント部から提供されたハイレベル係数値及びローレベル係数値を用いて上記ＰＷＭ信号のデューティ比を計算するように構成されることができる。
また、本発明の第２の技術的な面によれば、本発明は、ＰＷＭ信号をカウントする段階と、上記ＰＷＭ信号のデューティ比に対する検出開始を指示する検出指示信号の入力を判定する段階と、上記検出指示信号の入力判定時、上記ＰＷＭ信号のうち予め設定されたＰＷＭエッジを検出する段階と、上記ＰＷＭエッジが検出される第ｋ時点（Ｔ（ｋ）、ｋは１以上の自然数）から、次の上記ＰＷＭエッジが検出される第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記ＰＷＭ信号をカウントする段階からのカウント値を用いて上記ＰＷＭ信号のデューティ比を計算する段階と、を含むＰＷＭ信号のデューティ比検出方法を提案する。
本発明の第２の技術的な面によれば、上記ＰＷＭ信号をカウントする段階は、上記ＰＷＭ信号のハイレベル維持時間及びローレベル維持時間をカウントして、ハイレベル係数値及びローレベル係数値を上記ＰＷＭ信号のデューティ比を計算する段階に提供するように構成されることができる。
上記検出指示信号の入力を判定する段階は、上記検出指示信号の入力判定時まで上記ＰＷＭ信号をカウントする段階が行われ、上記検出指示信号の入力判定時、予め設定されたレベルを有する指示検出信号を生成して上記ＰＷＭ信号のデューティ比を計算する段階に提供するように構成されることができる。
上記ＰＷＭエッジを検出する段階は、上記ＰＷＭ信号のうち予め設定されたＰＷＭエッジの検出時まで上記ＰＷＭ信号をカウントする段階が行われ、上記ＰＷＭ信号のうち予め設定されたＰＷＭエッジの検出時、予め設定されたレベルを有するエッジ検出信号を生成するように構成されることができる。
上記ＰＷＭエッジは、上記ＰＷＭ信号の立ち上がりエッジと立下りエッジのうちいずれか一方のエッジであることができる。
上記ＰＷＭ信号のデューティ比を計算する段階は、上記第ｋ時点（Ｔ（ｋ））から上記第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記ＰＷＭ信号をカウントする段階から提供されたハイレベル係数値及びローレベル係数値を用いて上記ＰＷＭ信号のデューティ比を計算するように構成されることができる。
本発明によれば、ＢＬＤＣモータに適用されることができ、ＰＷＭ信号の立ち上がりエッジ又は立下りエッジに基づいてデューティ比を計算するようにすることにより、より正確なデューティ比を検出することができ、適用されるシステムで該当負荷（例えば、モータ）をより正確に制御することができる。
本発明の実施例によるＰＷＭ信号のデューティ比検出回路のブロック図である。 本発明の実施例によるＰＷＭ信号のデューティ比検出方法のフローチャートである。 従来技術による検出指示信号に基づくデューティ比計算例示図である。 本発明の実施例による検出指示信号及びＰＷＭエッジに基づくデューティ比計算例示図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図１は、本発明の実施例によるＰＷＭ信号のデューティ比検出回路のブロック図である。
図１を参照すると、本発明の実施例によるＰＷＭ信号のデューティ比検出回路は、カウント部１００、検出指示判定部２００、エッジ検出部３００及びデューティ比計算部４００を含むことができる。
上記カウント部１００は、ＰＷＭ信号Ｓｐｗｍをカウントして、カウント値ＶＣを上記デューティ比計算部４００に提供することができる。上記ＰＷＭ信号Ｓｐｗｍは、繰り返されるハイレベルとローレベルを含む。
この際、本発明が適用される製品（例えば、モータ）の動作を正確に制御するために、上記ＰＷＭ信号Ｓｐｗｍのデューティ比を計算する必要がある。
また、上記カウント部１００は、上記ＰＷＭ信号Ｓｐｗｍのハイレベル維持時間及びローレベル維持時間をカウントして、ハイレベル係数値ＶＣＨ及びローレベル係数値ＶＣＬを上記デューティ比計算部４００に提供することができる。
上記検出指示判定部２００は、上記ＰＷＭ信号Ｓｐｗｍのデューティ比に対する検出開始を指示する検出指示信号Ｓｃｏｍの入力を判定することができる。ここで、上記検出指示信号Ｓｃｏｍは、上記ＰＷＭ信号Ｓｐｗｍの周期に関係なく、予め設定された時間間隔でハイレベルのパルス信号を含む信号である。
上記検出指示判定部２００は、上記検出指示信号Ｓｃｏｍの入力判定時、予め設定されたレベルを有する指示検出信号Ｓｄｃｏｍを生成して上記デューティ比計算部４００に提供することができる。
上記エッジ検出部３００は、上記ＰＷＭ信号Ｓｐｗｍのうち予め設定されたＰＷＭエッジを検出することができる。この際、上記ＰＷＭエッジは、上記ＰＷＭ信号Ｓｐｗｍの立ち上がりエッジと立下りエッジのうちいずれか一方のエッジであることができる。
例えば、上記ＰＷＭエッジが上記ＰＷＭ信号Ｓｐｗｍの立ち上がりエッジの場合は、上記ＰＷＭ信号Ｓｐｗｍの立ち上がりエッジがデューティ比計算のための基準時点となることができる。逆に、上記ＰＷＭエッジが上記ＰＷＭ信号Ｓｐｗｍの立下りエッジの場合は、上記ＰＷＭ信号Ｓｐｗｍの立下りエッジがデューティ比計算のための基準時点となることができる。
また、上記エッジ検出部３００は、上記検出指示信号Ｓｃｏｍの入力判定時、上記ＰＷＭ信号Ｓｐｗｍのうち予め設定されたＰＷＭエッジを検出して、予め設定されたレベルを有するエッジ検出信号Ｓｅｄを生成することができる。
そして、上記デューティ比計算部４００は、上記検出指示信号Ｓｃｏｍの入力が判定された後に上記ＰＷＭエッジが検出される第ｋ時点（Ｔ（ｋ）、ｋは１以上の自然数）から、次に上記検出指示信号Ｓｃｏｍの入力が判定された後に上記ＰＷＭエッジが検出される第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記カウント部１００からのカウント値ＶＣを用いて上記ＰＷＭ信号のデューティ比を計算することができる。
上記デューティ比計算部４００は、上記第ｋ時点（Ｔ（ｋ））から上記第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記カウント部１００から提供されたハイレベル係数値ＶＣＨ及びローレベル係数値ＶＣＬを用いて上記ＰＷＭ信号のデューティ比を計算することができる。
図２は、本発明の実施例によるＰＷＭ信号のデューティ比検出方法のフローチャートである。
図１及び図２を参照して本発明の実施例によるＰＷＭ信号のデューティ比検出方法を説明すると、カウント部１００は、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下「ＰＷＭ」という。）信号Ｓｐｗｍをカウントすることができる（Ｓ１００）。
この際、上記カウント部１００は、上記ＰＷＭ信号Ｓｐｗｍのハイレベル維持時間及びローレベル維持時間をカウントして、ハイレベル係数値ＶＣＨ及びローレベル係数値ＶＣＬを提供することができる。
上記検出指示判定部２００は、上記ＰＷＭ信号Ｓｐｗｍのデューティ比に対する検出開始を指示する検出指示信号Ｓｃｏｍの入力を判定することができる（Ｓ２００）。
上記検出指示判定部２００は、上記検出指示信号Ｓｃｏｍの入力判定時、予め設定されたレベルを有する指示検出信号Ｓｄｃｏｍを生成して上記ＰＷＭ信号のデューティ比を計算する段階Ｓ４００に提供することができる。
上記エッジ検出部３００は、上記検出指示信号Ｓｃｏｍの入力判定時、上記ＰＷＭ信号Ｓｐｗｍのうち予め設定されたＰＷＭエッジを検出することができる（Ｓ３００）。
上記エッジ検出部３００は、上記ＰＷＭ信号Ｓｐｗｍのうち予め設定されたＰＷＭエッジの検出時まで上記ＰＷＭ信号をカウントする段階Ｓ１００が行われ、上記ＰＷＭ信号Ｓｐｗｍのうち予め設定されたＰＷＭエッジの検出時、予め設定されたレベルを有するエッジ検出信号Ｓｅｄを生成することができる。
例えば、上記ＰＷＭエッジは、上記ＰＷＭ信号Ｓｐｗｍの立ち上がりエッジと立下りエッジのうちいずれか一方のエッジであることができる。
上記デューティ比計算部４００は、上記ＰＷＭエッジが検出される第ｋ時点（Ｔ（ｋ）、ｋは１以上の自然数）から、次の上記ＰＷＭエッジが検出される第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記ＰＷＭ信号をカウントする段階Ｓ１００からのカウント値ＶＣを用いて上記ＰＷＭ信号のデューティ比を計算することができる。
上記デューティ比計算部４００は、上記第ｋ時点（Ｔ（ｋ））から上記第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、上記カウント部１００から提供されたハイレベル係数値ＶＣＨ及びローレベル係数値ＶＣＬを用いて上記ＰＷＭ信号Ｓｐｗｍのデューティ比（ＤＲ）を計算することができる。
図３は、従来技術による検出指示信号に基づくデューティ比計算例示図である。
図３を参照すると、従来技術による検出指示信号Ｓｃｏｍに基づいてデューティ比を計算する場合、図３に示したように、上記検出指示信号ＳｃｏｍとＰＷＭ信号Ｓｐｗｍの立ち上がりエッジ又は立下りエッジが一致しない。
したがって、各区間別に計算されるデューティ比は、例えば、６０％、７３％、６０％、７３％等と一定でない。
図４は、本発明の実施例による検出指示信号及びＰＷＭエッジに基づくデューティ比計算例示図である。
図４を参照すると、本発明の実施例による検出指示信号Ｓｃｏｍ及びＰＷＭエッジに基づいてＰＷＭ信号Ｓｐｗｍのデューティ比を計算する場合、上記検出指示信号Ｓｃｏｍの入力が判定された後にＰＷＭエッジを再度検出し、ＰＷＭエッジに基づいてデューティ比を計算する。
これにより、例えば、６７％と常に一定のデューティ比が計算されることができることが分かる。
１００ カウント部
２００ 検出指示判定部
３００ エッジ検出部
４００ デューティ比計算部
Ｓｐｗｍ ＰＷＭ信号
Ｓｃｏｍ 検出指示信号
ＤＲ デューティ比

Claims (12)

  1. パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下、「ＰＷＭ」という。）信号の維持時間をカウントするカウント部と、
    前記ＰＷＭ信号のデューティ比に対する検出開始を指示する検出指示信号の入力を判定する検出指示判定部と、
    前記ＰＷＭ信号のうち予め設定されたＰＷＭエッジを検出するエッジ検出部と、
    前記検出指示信号の入力が判定された後に前記ＰＷＭエッジが検出される第ｋ時点（Ｔ（ｋ）、ｋは１以上の自然数）から、次に前記検出指示信号の入力が判定された後に前記ＰＷＭエッジが検出される第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、前記カウント部からのカウント値を用いて前記ＰＷＭ信号のデューティ比を計算するデューティ比計算部と、
    を含む、ＰＷＭ信号のデューティ比検出回路。
  2. 前記カウント部は、
    前記ＰＷＭ信号のハイレベル維持時間及びローレベル維持時間をカウントして、ハイレベル係数値及びローレベル係数値を前記デューティ比計算部に提供する、請求項１に記載のＰＷＭ信号のデューティ比検出回路。
  3. 前記検出指示判定部は、
    前記検出指示信号の入力判定時、予め設定されたレベルを有する指示検出信号を生成して前記デューティ比計算部に提供する、請求項１または２に記載のＰＷＭ信号のデューティ比検出回路。
  4. 前記エッジ検出部は、
    前記検出指示信号の入力判定時、前記ＰＷＭ信号のうち予め設定されたＰＷＭエッジを検出して予め設定されたレベルを有するエッジ検出信号を生成する、請求項１から３の何れか１項に記載のＰＷＭ信号のデューティ比検出回路。
  5. 前記ＰＷＭエッジは、
    前記ＰＷＭ信号の立ち上がりエッジと立下りエッジのうちいずれか一方のエッジである、請求項１から４の何れか１項に記載のＰＷＭ信号のデューティ比検出回路。
  6. 前記デューティ比計算部は、
    前記第ｋ時点（Ｔ（ｋ））から前記第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、前記カウント部から提供された前記ハイレベル係数値及び前記ローレベル係数値を用いて前記ＰＷＭ信号のデューティ比を計算する、請求項２に記載のＰＷＭ信号のデューティ比検出回路。
  7. パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下、「ＰＷＭ」という。）信号の維持時間をカウントする段階と、
    前記ＰＷＭ信号のデューティ比に対する検出開始を指示する検出指示信号の入力を判定する段階と、
    前記検出指示信号の入力判定時、前記ＰＷＭ信号のうち予め設定されたＰＷＭエッジを検出する段階と、
    前記ＰＷＭエッジが検出される第ｋ時点（Ｔ（ｋ）、ｋは１以上の自然数）から、次の前記ＰＷＭエッジが検出される第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、前記ＰＷＭ信号をカウントする段階からのカウント値を用いて前記ＰＷＭ信号のデューティ比を計算する段階と、
    を含む、ＰＷＭ信号のデューティ比検出方法。
  8. 前記ＰＷＭ信号をカウントする段階は、
    前記ＰＷＭ信号のハイレベル維持時間及びローレベル維持時間をカウントして、ハイレベル係数値及びローレベル係数値を前記ＰＷＭ信号のデューティ比を計算する段階に提供する、請求項７に記載のＰＷＭ信号のデューティ比検出方法。
  9. 前記検出指示信号の入力を判定する段階は、
    前記検出指示信号の入力判定時まで前記ＰＷＭ信号をカウントする段階が行われ、前記検出指示信号の入力判定時、予め設定されたレベルを有する指示検出信号を生成して前記ＰＷＭ信号のデューティ比を計算する段階に提供する、請求項７または８に記載のＰＷＭ信号のデューティ比検出方法。
  10. 前記ＰＷＭエッジを検出する段階は、
    前記ＰＷＭ信号のうち予め設定されたＰＷＭエッジの検出時まで前記ＰＷＭ信号をカウントする段階が行われ、前記ＰＷＭ信号のうち予め設定されたＰＷＭエッジの検出時、予め設定されたレベルを有するエッジ検出信号を生成する、請求項７から９の何れか１項に記載のＰＷＭ信号のデューティ比検出方法。
  11. 前記ＰＷＭエッジは、
    前記ＰＷＭ信号の立ち上がりエッジと立下りエッジのうちいずれか一方のエッジである、請求項７から１０の何れか１項に記載のＰＷＭ信号のデューティ比検出方法。
  12. 前記ＰＷＭ信号のデューティ比を計算する段階は、
    前記第ｋ時点（Ｔ（ｋ））から前記第ｋ＋１時点（Ｔ（ｋ＋１））までの区間の間に対し、前記ＰＷＭ信号をカウントする段階から提供された前記ハイレベル係数値及び前記ローレベル係数値を用いて前記ＰＷＭ信号のデューティ比を計算する、請求項８に記載のＰＷＭ信号のデューティ比検出方法。
JP2013060294A 2012-10-31 2013-03-22 Ｐｗｍ信号のデューティ比検出回路及び方法 Expired - Fee Related JP5674844B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0122297 2012-10-31
KR1020120122297A KR101388730B1 (ko) 2012-10-31 2012-10-31 Pwm 신호의 듀티비 검출 회로 및 방법

Publications (2)

Publication Number Publication Date
JP2014093936A JP2014093936A (ja) 2014-05-19
JP5674844B2 true JP5674844B2 (ja) 2015-02-25

Family

ID=50546432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060294A Expired - Fee Related JP5674844B2 (ja) 2012-10-31 2013-03-22 Ｐｗｍ信号のデューティ比検出回路及び方法

Country Status (3)

Country Link
US (1) US8952638B2 (ja)
JP (1) JP5674844B2 (ja)
KR (1) KR101388730B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103347332B (zh) 2013-06-25 2018-05-29 矽力杰半导体技术(杭州)有限公司 信号处理方法及电路及带该电路的led调光电路
CN110988496B (zh) * 2019-12-13 2021-05-11 西安电子科技大学 一种三路测试的单粒子瞬态脉冲宽度测量电路
CN114423117B (zh) * 2021-12-16 2024-09-13 广州裕芯电子科技有限公司 Led亮度分段控制电路以及led亮度分段控制方法
US20240214002A1 (en) * 2022-12-21 2024-06-27 Texas Instruments Incorporated Voltage identification signal decoder with precharging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691977A (ja) 1992-09-14 1994-04-05 Canon Inc モータ制御装置
KR100201562B1 (ko) 1993-12-01 1999-06-15 정몽규 피더블유엠 신호의 듀티 검출장치
JP3935543B2 (ja) 1996-02-01 2007-06-27 株式会社日本自動車部品総合研究所 Ｐｍモータの制御装置
KR100209726B1 (ko) 1997-05-06 1999-07-15 구본준 펄스 에지 검출 및 듀티(Duty)비 측정 회로
JP4111679B2 (ja) 2001-02-09 2008-07-02 三洋電機株式会社 デジタル信号のデューティ比検出回路
JP3879623B2 (ja) 2002-08-07 2007-02-14 株式会社デンソー 負荷駆動回路
JP4860379B2 (ja) 2006-07-07 2012-01-25 ミネベアモータ株式会社 ブラシレスモータ駆動回路及びこれを備えるモータ
US7795826B2 (en) * 2006-07-07 2010-09-14 Panasonic Corporation Brushless motor driving circuit and motor having the same circuit
JP2010273445A (ja) 2009-05-20 2010-12-02 Yamatake Corp 電流測定方法及び測定装置
JP5610419B2 (ja) 2009-12-15 2014-10-22 日本電産テクノモータ株式会社 モータ駆動回路及びそれを備えたモータ
KR101046705B1 (ko) 2010-02-25 2011-07-05 주식회사 하이닉스반도체 반도체 장치 및 그 동작방법
KR101095010B1 (ko) 2010-09-30 2011-12-20 주식회사 하이닉스반도체 반도체 메모리 장치의 ｄｌｌ 회로

Also Published As

Publication number Publication date
JP2014093936A (ja) 2014-05-19
KR101388730B1 (ko) 2014-04-25
US20140117898A1 (en) 2014-05-01
US8952638B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
JP5674844B2 (ja) Ｐｗｍ信号のデューティ比検出回路及び方法
US9768716B2 (en) Motor control apparatus provided with magnetic flux control unit, and machine learning apparatus and method thereof
CN106411210B (zh) 电动机控制装置、机械学习装置及其方法
US8810183B2 (en) PWM signal output circuit
US9768717B2 (en) Method of driving brushless motors, corresponding device, motor and computer program product
KR101388854B1 (ko) 모터 구동 장치 및 모터 제어 방법
US9684616B2 (en) Motor control apparatus and motor control method
KR101725770B1 (ko) Bldc모터 제어장치 및 제어방법
US10199966B2 (en) Brushless motor drive device
JP5668939B2 (ja) モーター制御回路、モーター駆動装置及びモーター制御方法
US20140062357A1 (en) Motor driving apparatus and operating method thereof
GB2409355A (en) Detecting failure in a converter
KR102269480B1 (ko) Bldc 모터를 제어하는 인버터 장치 및 bldc 모터의 제어방법
JP5582442B2 (ja) モータ駆動制御装置、モータ駆動制御方法及びこれを利用したモータ
JP6988300B2 (ja) 三相インバータ装置
KR20170090314A (ko) 모터 제어 장치 및 모터 제어 방법
JP2014036571A (ja) モータ速度制御装置及びその方法
JP5353579B2 (ja) モータ回転数検出装置
KR100400593B1 (ko) 모터의 위치결정 제어 장치
KR20200077980A (ko) 홀센서의 잡음에 강건한 bldc 모터의 속도 제어 방법
JP2015108547A (ja) ノイズ除去装置
JP2014079071A (ja) モータ制御装置
TW201607235A (zh) 永磁同步馬達的驅動模組及驅動方法
JP2006017008A (ja) エンジン回転数設定処理装置
KR20060112634A (ko) 모터의 제어장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees