KR100201562B1 - 피더블유엠 신호의 듀티 검출장치 - Google Patents
피더블유엠 신호의 듀티 검출장치 Download PDFInfo
- Publication number
- KR100201562B1 KR100201562B1 KR1019930026055A KR930026055A KR100201562B1 KR 100201562 B1 KR100201562 B1 KR 100201562B1 KR 1019930026055 A KR1019930026055 A KR 1019930026055A KR 930026055 A KR930026055 A KR 930026055A KR 100201562 B1 KR100201562 B1 KR 100201562B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- overflow
- pwm signal
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 19
- 230000000630 rising effect Effects 0.000 claims abstract description 36
- 238000003708 edge detection Methods 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
Landscapes
- Manipulation Of Pulses (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 PWM 신호의 듀티 검출장치에 관한 것으로, 마이콤 대신에 간단한 로직 게이트(logic gate)의 구성만으로 PWM 신호의 듀티를 체크할 수 있는 듀티 검출장치를 제공함에 그 목적이 있다. 본 발명은 상기 목적을 달성하기 위하여, PWM 신호의 폴링에지를 검출하는 폴링에지 검출수단(1); 상기 PWM 신호의 라이징 에지를 검출하는 라이징 에지 검출수단(2); 상기 폴링 에지 검출수단(1)과 라이징 에지검출수단(2)의 출력신호를 논리 연산하여 PWM 신호의 라이징 에지와 폴링 에지에서 클리어 신호를 출력하는 논리수단(4); 상기 PWM 신호 주기의
Description
제1도는 본 발명의 실시예를 나타낸 상세 구성도.
제2도, 제3도, 제4도는 본 발명의 실시예에 따른 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 폴링에지 검출부 2 : 라이징 에지 검출부
3 : 지연부 4, 11 : 앤드게이트
5 : 클럭 발생부 6 : 카운터
7 : 래치부 8 : 오우버 플로우 폴링에지 검출부
9 : 오우버 플로우 라이징 에지 검출부 10 : 인버터
S1, S2 : 스위치
본 발명은 전동기의 속도제어나 게이지(gauge) 구동등에 적용되어 사용되는 PWM(Pulse Width Modulation) 신호의 듀티 검출장치에 관한 것이다.
종래에는 PWM 신호의 듀티를 검출하는데 있어서, 마이콤의 외부 인터럽트(interrupt) 기능을 이용하여 PWM 신호의 라이징 에지(rising edge)와 폴링 에지(falling edge)에서 인터럽트를 발생시키고, 그때의 타이머(timer) 값을 저장한뒤 듀티 폭을 연산함으로써 PWM 신호의 듀티값을 검출하였다.
그러나, 종래에는 마이콤을 이용하여 듀티를 검출하기 때문에 구성가격이 비싸고 듀티 체크를 위한 프로그램(program)이 있어야 하며, 또한 듀티가 0%와 100%일때는 인터럽트가 발생하지 않아 이의 인식을 위한 다른 프로그램이 따로 있어야 하기 때문에 매우 복잡해지는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로, 마이콤 대신에 간단한 로직 게이트(logic gate)의 구성만으로 PWM 신호와 듀티를 체크할 수 있는 듀티 검출장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, PWM 신호의 폴링에지를 검출하는 폴링에지 검출수단, 상기 PWM 신호의 라이징 에지를 검출하는 라이징 에지 검출수단, 상기 폴링 에지 검출수단과 라이징 에지검출수단의 출력신호를 논리 연산하여 PWM 신호의 라이징 에지와 폴링 에지에서 클리어 신호를 출력하는 논리수단, 상기 PWM 신호 주기의(n: 양의 정수)에 해당하는 클럭을 발생하는 클럭 발생수단, 상기 클럭 발생수단의 클럭을 카운트하며 상기 논리수단의 클리어 신호 수신시 카운트 값을 클리어시키고, 카운트 값이 n 이면 오우버 플로우가 발생했음을 알리는 신호를 출력하는 카운터, 상기 폴링 에지 검출수단으로부터 폴링에지 검출신호를 수신하면, 상기 카운터에서 카운트한 값을 출력하는 래치수단, 상기 카운터로 부터 오우버 플로우가 발생했음을 알리는 신호를 수신하여 이에 상응하는 오우버 플로우 검출신호를 출력하는 오우버 플로우 검출수단, 상기 폴링 에지 검출수단과 상기 오우버 플로우 검출수단의 출력신호를 논리 연산하여 상기 카운터의 카운트값이 n+1이면 상기 래치수단을 인에이블시키는 논리수단, 상기 PWM 신호의 반전신호의 제어에 의해 상기 오우버 플로우 검출수단의 출력을 제어하는 스위칭 수단을 구비하여 구성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명의 실시예를 나타낸 전체 구성도로서, PWM 신호의 폴링에지에서 로우 트리거(low trigger)신호를 발생하는 폴링에지 검출부(1), PWM 신호의 라이징 에지에서 로우 트리거 신호를 발생하는 라이징 에지 검출부(2), 폴리에지 검출부(1)의 출력을 일정시간 지연시켜 출력하는 지연부(3), 지연부(3)의 출력과 라이징 에지 검출부(21)의 출력을 논리곱하여 출력하는 앤드 게이트(4), PWM 신호 주기의 1/256 에 해당하는 클럭을 발생시키는 클럭(clock) 발생부(5), 클럭 발생부(5)의 클럭을 카운트하여 카운트 값을 출력하며 앤드 게이트(4)의 출력이 로우일 때 카운트 값을 클리어(clear)시키고 카운트 값이 256 이면 오우버 플로우(over flow)가 발생했음을 알리는 하이 트리거 신호를 출력하는 카운터(6), 인에이블단에 로우신호가 인가되면 PWM 신호의 라이징 에지에서 폴링에지까지 카운터(6)가 카운트한 값을 출력하는 래치부(latch)(), 카운터(6)에서 출력한 하이 트리거 신호의 폴링 에지에서 로우 트리거 신호를 발생하는 오우버 플로우 폴링 에지 검출부(8), 카운터(6)에서 출력한 하이트리거 신호의 라이징 에지에서 로우 트리거 신호를 발생하는 오우버 플로우 라이징 에지 검출부(9), PWM 신호를 반전시켜 출력하는 인버터(inverter)(10), 오우버 플로우 폴링에지 검출부(8)의 출력단에 일접점이 연결되어 인버터(10)의 출력이 하이일때 턴온되는 스위치(S1), 오우버 플로우 라이징 에지 검출부(9)의 출력단에 일접점이 연결되어 PWM 신호의 하이 상태에서 턴온되는 스위치(S2), 스위치(S1, S2)의 타접점에 일입력단이 연결되고 폴링에지 검출부(1)의 출력단에 타입력단이 연결되어 두 입력신호를 논리곱 한후 래치부(7)의 인에이블단에 출력하는 앤드 게이트(11)로 구성한다.
상기와 같이 구성된 본 발명의 실시예를 제 2 도를 참조하여 PWM 신호의 듀티가 0% 보다 크고 100% 보다 작은 경우에 대해 설명하면 다음과 같다.
먼저, 라이징 에지 검출부(2)는 PWM 신호가(제 2 도(a)) 입력되면 PWM 신호의 라이징 에지에서 펄스폭이 T 초인 로우 트리거 신호를 발생하고(제 2 도(b)), 폴링에지 검출부(1)는 PWM 신호(제 2 도(a))의 폴링에지에서 펄스 폭이 T 초인 로우트리거 신호를 발생하며(제 2 도(c)), 지연부(3)는 폴링에지 검출부(1)의 로우트리거 신호를 T 초 동안 지연시켜 출력한다(제 2 도(d)). 즉, 지연부(3)는 폴링에지 검출부(1)에서 출력한 로우트리거 신호의 라이징 에지에서 펄스폭이 T 초인 로우트리거 신호를 발생하는 것이다. 앤드게이트(4)는 라이징 에지 검출부(2)의 출력과 지연부(3)의 출력을 논리곱하여 출력함으로써, 앤드 게이트(4)는 PWM 신호의 라이징 에지와 PWM 신호의 폴링에지에서 T 초 지연된 시점에서 로우신호를 출력하여(제 2 도(e)), 카운터(6)의 클리어단(Clear)에 인가한다.
한편 클럭 발생부(5)는 PWM 신호 주기의 1/256에 해당하는 클럭을 발생하여 카운터(6)에 인가하고 카운터(6)는 클럭 발생부(5)의 출력을 카운트하는데, 클리어단( Clear)에 로우신호가 인가될때 마다(제 2 도(e)) 카운트 값이 클리어 됨으로 결국 카운터(6)는 PWM 신호의 라이징 에지에서 T 초 후부터 업 카운트(up count)를 시작하고 PWM 신호의 폴링에지에서 T 초후에 클리어되며, PWM 신호의 폴링에지에서 2T 초후부터 업카운트를 시작하여 PWM 신호의 라이징 에지에서 클리어된다.
또한, 폴링에지 검출부(1)의 출력은 앤드게이트(11)에서 논리곱되어 래치부(7)의 인에이블단(enable)에 출력되므로 폴링에지 검출부(1)의 로우트리거 신호가 앤드 게이트(11)에 입력될 때 마다 래치부(7)는 카운터(6)에서 카운트한 값을 수신하여 이를 출력한다.
따라서, 래치부(7)는 카운터(6)에서 카운트한 값중 PWM 신호의 라이징 에지에서 T 초후부터 PWM 신호의 폴링에지에서 T 초후까지 카운트한 값만을 출력하게 되고 클럭 발생부(5)의 출력이 PWM 신호주기의 1/256 이므로 래치부(7)의 출력 값은 듀티(%)×2.56 이 된다.
PWM 신호의 듀티가 100% 인 경우에 대해 제 3 도를 참조하여 설명하면 다음과 같다.
먼저, PWM 신호의 듀티가 100% 인 경우에는 PWM 신호가 계속 하이 상태이므로(제 3 도(a)) 에지가 발생하지 않아 앤드 게이트(4)의 출력은 항상 하이가 되고 따라서 카운터(6)는 클리어 되지 않고 계속 업카운트를 하게 된다.
카운터(6)는 클럭 발생부(5)에서 출력한 클럭을 업카운트 하다가 카운트 값이 oxff가 되면(oxoo∼oxff) 오우버 플로우 단을 통해 펄스폭이 T 초인 하이트리거 신호(제 3 도(b))를 출력하고, 오우버 플로우 폴링에지 검출부(8)는 하이트리거 신호(제 3 도(b))의 폴링에지에서 펄스폭이 T 초인 로우트리거 신호(제 3 도(c))를 발생하며, 오우버 플로우 라이징 에지 검출부(9)는 하이트리거 신호(제 3 도(b))의 라이징 에지에서 펄스폭이 T 초인 로우 트리거 신호(제 3 도(d))를 발생하여 출력한다.
또한, 하이 상태의 PWM 신호는 인버터(10)에서 반전되어 스위치(S1)의 제어 신호로 인가되므로 스위치(S1)는 턴오프(turn off)되고, 스위치(S2)에는 하이상태의 PWM 신호가 그대로 인가되므로 스위치(S2)는 턴온되어 앤드 게이트(11)의 일 입력단에는 오우버 플로우 라이징 에지 검출부(9)의 출력신호가 인가되고, 앤드게이트(11)의 타입력단에는 하이 상태의 폴링에지 검출부(11)의 출력신호가 인가된다.
따라서, 앤드게이트(11)는 오우버 플로우 라이징 에지 검출부(9)에서 로우 신호를 출력할때만 로우신호를 출력하여 래치부(7)의 인에이블단(enable)에 인가하는데 (제 3 도(e)), 오우버 플로우 라이징 에지 검출부(4)에서 로우신호를 출력 할때는 카운터(6)에서 카운트한 값이 oxff 가 되므로, 래치부(7)의 출력은 oxff 가 된다.
PWM 신호의 듀티가 0% 인 경우에 대해 제 4 도를 참조하여 설명하여 설명하면 다음과 같다.
먼저 PWM 신호의 듀티가 0% 인 경우에는 PWM 신호가 계속 로우상태이므로(제 4 도(a)) 에지가 발생하지 않아 앤드게이트(4)의 출력은 항상 하이가 되고 카운터(6)는 클리어되지 않고 계속 업카운트를 하게 된다.
카운터(6)는 클럭 발생부(5)에서 출력한 클럭을 업카운트하다가 카운트 값이 oxff 가 되면(oxoo~oxff) 오우버 플로우단을 통해 펄스폭이 T 초인 하이트리거신호(제 4 도(b))를 출력하고 오우버 플로우 폴링에지 검출부(8)는 하이트리거신호(제 4 도(b))의 폴링에지에서 펄스폭이 T 초인 로우트리거 신호(제 4 도(c))를 발생하며, 오우버 플로우 라이징 에지 검출부(9)는 하이트리거 신호(제 4 도(b))의 라이징 에지에서 펄스폭이 T 초인 로우 트리거 신호(제 4 도(d))를 발생하여 출력한다.
또한, 로우상태의 PWM 신호는 인버터(10)에서 반전되어 스위치(S1)의 제어 신호로 인가되므로 스위치(S1)는 턴온되고, 스위치(S2)에는 로우상태의 PWM 신호가 그대로 인가되므로 스위치(S2)는 턴오프되어, 앤드 게이트(11)의 일 입력단에는 오우버 플로우 폴링 에지 검출부(8)의 출력신호가 인가되고 앤드게이트(11)의 타입력단에는 하이상태의 폴링에지 검출부(1)의 출력신호가 인가된다.
따라서, 앤드게이트(11)는 오우버 플로우 폴링 에지 검출부(8)에서 로우신호를 출력할때만 로우신호를 출력하여 래치부(7)의 인에이블단(enable)에 인가하는데(제 4 도(e)), 오우버 플로우 폴링 에지 검출부(8)에서 로우신호를 출력할때는 카운터(6)에서 카운트한 값이 oxoo 이 되므로 래치부(7)의 출력은 oxoo 이 된다.
상기한 바와같이 본 발명은 PWM 신호의 듀티를 간단한 로직게이트의 구성으로만 검출하여 원가를 절감하는 효과가 있다.
Claims (4)
- PWM 신호의 폴링에지를 검출하는 폴링에지 검출수단(1); 상기 PWM 신호의 라이지 에지를 검출하는 라이징 에지 검출수단(2); 상기 폴링 에지 검출수단(1)과 라이징 에지검출수단(2)의 출력신호를 논리 연산하여 PWM 신호의 라이징 에지와 폴링 에지에서 클리어 신호를 출력하는 논리수단(4); 상기 PWM 신호 주기의(n : 양의 정수)에 해당하는 클럭을 발생하는 클럭 발생수단(5); 상기 클럭 발생수단(5)의 클럭을 카운트하며 상기 논리수단(4)의 클리어 신호 수신시 카운트 값을 클리어시키고, 카운트 값이 n 이면 오우버 플로우가 발생했음을 알리는 신호를 출력하는 카운터(6); 상기 폴링 에지 검출수단(1)으로부터 폴링에지 검출신호를 수신하면, 상기 카운터(16)에서 카운트한 값을 출력하는 래치수단(7); 상기 카운터(6)로 부터 오우버 플로우가 발생했음을 알리는 신호를 수신하여 이에 상응하는 오우버 플로우 검출신호를 출력하는 오부버 플로우 검출수단(8); 상기 폴링 에지 검출수단(1)과 상기 오우버 플로우 검출수단(9)의 출력신호를 논리 연산하여 상기 카운터(6)의 카운트값이 n+1이면 상기 래치수단(7)을 인에이블시키는 논리수단(11); 상기 PWM 신호의 반전신호의 제어에 의해 상기 오우버 플로우 검출수단(8)의 출력을 제어하는 스위칭 수단(S1)을 구비하여 구성함을 특지으로 하는 PWM 신호의 듀티 검출장치.
- 제 1 항에 있어서, 상기 논리수단(4)은 앤드게이트로 구성됨을 특징으로 하는 PWM 신호의 듀티 검출장치.
- 제 1 항에 있어서, 상기 카운터(6)로 부터 오우버 플로우가 발생했음을 알리는 신호를 수신하여 이에 상응하는 오우버 플로우 검출신호를 출력하는 오우버 플로우 검출수단(9); 상기 폴링에지 검출수단(1)과 상기 오우버 플로우 검출수단(9)의 출력을 논리 연산하여 상기 카운터(6)의 카운트 값이 n 이면 상기 래치수단(7)을 인에이블 시키는 논리수단(11); PWM 신호의 제어에 의해 상기 오우버 플로우 검출수단(9)의 출력을 제어하는 스위칭 수단(S2)을 더 부가하여 구성함을 특징으로 하는 PWM 신호의 듀티 검출장치.
- 제 1 항 또는 제 3 항에 있어서, 상기 논리수단(11)은 앤드게이트로 구성됨을 특징으로 하는 PWM 신호의 듀티 검출장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026055A KR100201562B1 (ko) | 1993-12-01 | 1993-12-01 | 피더블유엠 신호의 듀티 검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026055A KR100201562B1 (ko) | 1993-12-01 | 1993-12-01 | 피더블유엠 신호의 듀티 검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950019742A KR950019742A (ko) | 1995-07-24 |
| KR100201562B1 true KR100201562B1 (ko) | 1999-06-15 |
Family
ID=19369557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026055A Expired - Fee Related KR100201562B1 (ko) | 1993-12-01 | 1993-12-01 | 피더블유엠 신호의 듀티 검출장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100201562B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101346587B1 (ko) | 2011-10-18 | 2014-01-15 | 주식회사 포스코아이씨티 | 오류 복구 기능을 가진 경관 조명용 엘이디 미디어 파사드 |
| KR101388730B1 (ko) | 2012-10-31 | 2014-04-25 | 삼성전기주식회사 | Pwm 신호의 듀티비 검출 회로 및 방법 |
| KR20140083565A (ko) * | 2012-12-26 | 2014-07-04 | 엘지디스플레이 주식회사 | 백 라이트 구동 장치 및 액정 표시 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101367681B1 (ko) * | 2012-05-30 | 2014-02-26 | 삼성전기주식회사 | 신호 듀티 검출 장치 및 이를 갖는 모터 구동 장치 |
| KR20230053996A (ko) | 2021-10-15 | 2023-04-24 | 김한강 | 노티스 |
-
1993
- 1993-12-01 KR KR1019930026055A patent/KR100201562B1/ko not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101346587B1 (ko) | 2011-10-18 | 2014-01-15 | 주식회사 포스코아이씨티 | 오류 복구 기능을 가진 경관 조명용 엘이디 미디어 파사드 |
| KR101388730B1 (ko) | 2012-10-31 | 2014-04-25 | 삼성전기주식회사 | Pwm 신호의 듀티비 검출 회로 및 방법 |
| KR20140083565A (ko) * | 2012-12-26 | 2014-07-04 | 엘지디스플레이 주식회사 | 백 라이트 구동 장치 및 액정 표시 장치 |
| KR101974090B1 (ko) * | 2012-12-26 | 2019-04-30 | 엘지디스플레이 주식회사 | 백 라이트 구동 장치 및 액정 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950019742A (ko) | 1995-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW367613B (en) | Semiconductor integrated circuit device | |
| KR970066767A (ko) | 마이크로컴퓨터 시스템의 고장감시장치 | |
| KR100201562B1 (ko) | 피더블유엠 신호의 듀티 검출장치 | |
| KR970072663A (ko) | 디지탈 노이즈 필터 | |
| KR950000676B1 (ko) | 디지탈 신호 처리 장치 | |
| US6445753B1 (en) | Method and circuit configuration for processing digital signals | |
| JP3969586B2 (ja) | 過電流保護回路 | |
| RU2161368C1 (ru) | Частотный компаратор | |
| KR100392337B1 (ko) | 최소 온/오프 펄스폭 생성회로 | |
| SU1283955A1 (ru) | Формирователь одиночных импульсов | |
| SU1279056A1 (ru) | Устройство защиты от дребезга | |
| KR970063884A (ko) | 인버터의 이상 상태 감지 회로 | |
| KR950001131Y1 (ko) | 펄스에지 지연회로 | |
| GB2274032A (en) | Clock-sensitive processor reset circuit | |
| KR100192012B1 (ko) | 노이즈 제거장치 | |
| KR100246326B1 (ko) | 주파수고정신호 검출기 | |
| SU1626353A2 (ru) | Формирователь импульсов | |
| SU1536507A1 (ru) | Переключатель переменного тока | |
| JP2819973B2 (ja) | ノイズ除去回路 | |
| KR900005307Y1 (ko) | 주파수 변화 감지회로 | |
| RU2601829C2 (ru) | Устройство для клиппирования знакопеременных сигналов | |
| SU1674002A1 (ru) | Преобразователь экстремумов периодического сигнала в посто нное напр жение | |
| KR950006887Y1 (ko) | 펄스 모서리 검출회로 | |
| SU900422A1 (ru) | Формирователь импульсов | |
| SU1651382A2 (ru) | Преобразователь кода в широтно-модулированный импульсный сигнал |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19931201 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960115 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19931201 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19980903 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981216 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990315 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990316 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20020316 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020316 Start annual number: 4 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20060210 |