SU1674002A1 - Преобразователь экстремумов периодического сигнала в посто нное напр жение - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  измерени  амплитуды сигналов, максимального и минимального напр жений однопол рных периодических сигналов любой пол рности, максимального и минимального значений двухпол рных периодических сигналов. Цель изобретени  - повышение точности преобразовани  при малых уровн х входного сигнала. Полученный эффект достигаетс  за счет введени  в преобразователь дополнительных элементов и изменени  алгоритмов функционировани  преобразовател . Преобразователь содержит компаратор 1, RS-триггер 2, повторитель-инвертор 3, интегратор 4, источник 5 опорного напр жени , RS-триггер 6, компаратор 7, дифференцирующие элементы 8, 9, элементы И 10, 11, элемент 13 задержки, дифференцирующий элемент 14, элемент ИЛИ 15, первый и второй инверторы 16, 17, элементы 2-2И-ИЛИ 18, 19, элемент ИЛИ 20, блок 21 сброса, конденсатор 22, блок коммутации 23, третий инвертор 24. 4 ил.

Description

Изобретение относитс  к импульсной технике и может использоватьс  дл  измерени  амплитуды сигналов, максимального и минимального значени  напр жени  од- нопол рных периодических сигналов любой пол рности, минимального и максимального значени  напр жени  двухпол рных периодических сигналов.

Цель изобретени  - повышение точности преобразовани  при малых уровн х входного сигнала.

На фиг. 1 и 2 приведена функциональна  схема преобразовател  и примеры выполнени  блока коммутации; на фиг.З и 4 - временные диаграммы работы преобразовател  при преобразовании максимума и минимума сигналов напр жени .

Преобразователь (фиг.1 и 2) содержит компаратор 1, первый вход которого соединен со входом устройства, RS-триггер 2, повторитель-инвертор 3, выход которого соединен со входом интегратора 4, выход которого соединен со вторым входом первого компаратора 1, источник опорного напр жени  5, подключенный ко входу повторител -инвертора 3, RS-триггер 6, компаратор 7, дифференцирующий элемент 8, выход которого соединен с S-входом RS-триггера б, дифференцирующий элемент 9, выход которого соединен с первыми входами элементов И 10 и 11, вторые входы которых соединены соответственно с пр мым и инверсным выходами RS-триггера 6, а выходы - со входами элемента ИЛИ 12, выход которого через последовательно соединенные элемент задержки 13 и дифференцирующий элемент 14 соединен с R-входом RS-триггера 6, выход элемента И 10 также соединен с S-входом RS-триггера 2, выход которого соединен с первым входом второго элемента ИЛИ 15, выходы компараторов 1,7 соединены соответственно с входами инверторов 16 и 17 и первыми входами элементов 2-2И-2ИЛИ 18,19, выход элемента 2-2И-2ИЛИ 18 соединен со входом дифференцирующего элемента 8 и со вторым входом элемента ИЛИ 15, выход элемента 2-2И-2ИЛИ 19 - со входом дифференцирующего элемента 9, выход элемента И 11 соединен с первым входом элемента ИЛИ

20, второй вход которого соединен с выходом блока сброса 21, а выход - с R-входом RS-триггерэ 2, вход - с выходом компаратора 7, вход которого через конденсатор 22 подключен ко входу устройства, блок коммутации 23, второй выход которого соединен со вторыми входами первых элементов И элементов 2-2И-2ИЛИ 18,19, третий выход - со вторыми входами вторых элементов И элементов 2-2И-2ИЛИ 18 и 19,

инвертор 24, подключенный входом к выходу второго элемента ИЛИ 15, первый и второй входы блока коммутации 23 соответственно подключены к выходу второго элемента ИЛИ 15 и выходу третьего инвертора

24, а первый выход - к управл ющему входу повторител -инвертора 3.

Блок коммутации 23 (фиг.1) содержит резистор 25, инвертор 26, переключатель (ключ) 27, элемент 2-2И-2ИЛИ 28, причем

выход элемента 2-2И-2ИЛИ 28  вл етс  первым входом блока коммутации 23, первый вывод резистора 25 соединене с источником опорного напр жени , а первый вывод ключа 27 соединен с общей шиной.

вторые выводы которых объединены и соединены с входом инвертора 26, первым входом первого элемента И. элемента 2- 2И-2ИЛИ 28 и вторым выходом блока коммутации 23, выход инвертора 26 соединен с

первым входом второго элемента И элемента 2-2И-2ИЛИ 28, третьим выходом блока коммутации 23, вторые входы первого и второго элементов И элемента 2-2И-2ИЛИ 28  вл ютс  первым и вто0 рым входом блока коммутации 23.

Блок коммутации 23 (фиг.2) содержит резистор 25, инвертор 26, соединенный переключатель 27, причем первый вывод переключател  27 соединен с первым выводом

Г резистора 25. входом инвертора 26 и  вл етс  вторым выходом блока коммутации 23, второй вывод резистора 25 соединен с источником опорного напр жени , а второй вывод переключател  27 - с общей шиной, третий, четвертый и п тый выводы переключател  27 соединены соответственно с первым выходом, первым и вторым входами блока коммутации 23, а выход инвертора 26 - с третьим выходом блока коммутации 23.

Преобразователь работает следующим образом.

Первоначально при отсутствии сигнала на входе (сигнал напр жени  на входе равен нулю) компаратор 7 находитс  в одном устойчивом состо нии, а блок 21 сброса вырабатывает сигнал, соответствующий отсутствию сигнала с переменной составл ющей , который через элемент 20 ИЛИ устанавливает RS-триггер 2 в устойчивое состо ние. При этом на выходе RS-триггера 2 устанавливаетс  сигнал, равный О.

В зависимости от состо ни  сигналов блока коммутации 23 на выход элементов 2-2И-2ИЛИ 18 и 19 проходит либо пр мой сигнал, формируемый соответствующим компаратором 1 и 7, либо проинвертирован- ный инверторами 16 и 17 сигнал от этих же компараторов 1 и 7. Далее сигнал U0 проходит через повторитель-инвертор 3, знак коэффициента передачи которого определ етс  логическим уровнем на управл ющем входе, что приводит к возрастанию либо уменьшению сигнала напр жени  на выходе интегратора 4. При этом при превышении уровн  сигнала над нулем компаратор 1 вырабатывает сигнал, который, пройд  через элемент 2-2И-2ИЛИ 18, элемент ИЛИ 15 и блок коммутации 23, переключает знак коэффициента передачи повторител -инвертора 3, сигнал на выходе интегратора 4 начинает уменьшатьс , что приводит к гому, что он становитс  меньше нул , и компаратор 1 перебрасываетс . Сигнал с его выхода, пройд  по той же цепи, оп ть мен ет знак коэффициента передачи повторител -инвертора 3, и напр жение на выходе интегратора 4 начинает возрастать В устойчивом состо нии напр жение на выходе преобразовател  совершает устойчивые колебани  около нул  с частотой, определ емой в основном чувствительностью компаратора 1 и посто нной времени интегратора 4.

Рассмотрим подробно работу преобразовател  в случае однопол рного положительного сигнала напр жени  с наложенной переменной составл ющей (фиг.З и 4) дл  режимов преобразовани  максимума и минимума .

Пусть на вход преобразовател  подаетс  сигнал положительной пол рности с наложенной переменной составл ющей, как показано на фиг.За и 4а. Блок коммутации 23 установлен в положение преобразовани  максимума напр жени  При этом на его пр мом выходе потенциал, соответ ствующий 1 а на инверсном - соответст вующий О.

5I (апр жение Do болите нул  При услопии 1 на управл ющем входе повторитеп - ииоертора 3 коэффициент передачи имеет отрицательный знак.

Напр жение на выходе преобразовате0 л  приблизительно равно нулю. На ныходе компаратора 1, как показано на фиг 36, устанавливаетс  1 на все врем  превышени  сигнала, Переменна  составл юща  входного сигнала через разделитель5 ный конденсатор 22 подаетс  на вход второго компаратора 7, на выходе которого формируетс  последовательность импульсов , как показано на фиг Зк Далее сигналы с компараторов 1 и 7 без инверсии проход т

0 на выход элементов 2-2И-ИЛИ 18 и 19. При этом сигнал с элемента 2 2И-2ИЛИ 18 через элемент ИЛИ 15 и блок коммутации 23 устанавливает коэффициент передачи по- вторител -инвертора 3, равный минус К.

5 Соответственно на вход интегратора 4 поступает сигнал отрицательного напр жени  -KUo и напр жение UK на выходе интегратора 4 начинает возрастать в течение всего времени, пока выполн етс 

0 условие UBx UK Первый же передний фронт на выходе элемента 2-2И-ИЛИ 18 (фиг.36) дифференцируетс  дифференцирующим элементом 8 (фиг Зг) и информаци  о факте выполнени  услоьи  UBX UK записы5 ваетс  в RS-триггер б (фиг Зд), а по CHI налу (фиг Зм), формируемому по заднему фронту последовательности импульсов, на выходе элемента 2-2И- ИЛИ 19 (фиг Зл) через элемент И 10 информаци  переписываетс  в

0 RS-триггер 2. При этом на выходе устанавливаетс  сигнал 1 (фиг.Зз). В то же врем  этот хе сигнал, пройд  через элемент ИЛИ 12 и задержанный элементом 13 задержки на врем  г , дифференцируетс  дифферен5 цирующим элементом 14 и сбрасывает RS- триггер б Врем  задержки г выбираетс  из тех условий, что оно должно быть больше, чем длительность импульса, формируемого дифференцирующим элементом 9, чем иск0 лючаетс  гонка фронтов импульсов на входах RS-триггеров 2 и 6 По заднему фронту следующего импульса с компаратора 7 производитс  последующий опрос состо ни  RS-триггера 6, а так как переднего фронта

5 больше не было, RS-триггер 6 остаетс  в сброшенном состо нии. Тогда сигнал с элемента И 11, пройд  через элемент ИЛИ 20, сбросит RS-триггер 2 (фиг Зз). Однако направление интегрировани  останетс  за

счет сигнала, который проходит с компаратора 1 на второй вход элемента ИЛИ 15 через блок коммутации 23 (фиг.Зи) и возрастание UK будет продолжатьс . При достижении напр жением UK минимальных значений напр жени  на входе компаратор 1 начинает опрокидыватьс  на каждый импульс наложенной переменной составл ющей , если выполн етс  условие UK Unanc. При этом данна  информаци  последовательно по переднему фронту записываетс  в RS-триггер б, а затем по заднему фронту информации переписываетс  в RS-триггер 2 и, если выполн етс  условие UK иМакс, RS-триггер 2 не мен ет своего состо ни , а следовательно, продолжаетс  возрастание напр жени  UK, как показано на фиг.За (пунктиром) и фиг.Зо. С момента, когда условие UK итмакс перестает выполн тьс , по первому же заданному фронту переменного сигнала RS-триггер 2 переброситс  (фиг.Зз) и UK (фиг.Зо) начинает уменьшатьс  до момента, когда

уСЛОВИе UK UmMflKC ВЫПОЛНИТСЯ.

Далее процесс повтор етс , и в устойчивом состо нии напр жение UBUX UK совершает колебани  около значени , равного имакс входного сигнала.

Рассмотрим дл  этого же сигнала работу преобразовател  в режиме преобразовани  минимума сигнала. При этом на пр мом выходе блока коммутации 23 о- тснциала, соответствующий О, а на инверсном - потенциал, соответствующий 1. На выход первого и второго элементов 2-2И-ИЛИ 18 и 19 проходит проинвертиро- ванный соответствующими инверторами 16 и 17 сигнал с компараторов 1- и 7, а на выход элемента 2-2И-ИЛИ 28 сигнал с инвертор 24, сигнал с элемента (фиг.4в)2-2И- ИЛИ 18 подаетс  на первый вход логического элемента ИЛИ уровнем О, если выполн етс  условие UBX UK. С элемента 2-2И--ИЛИ 19 сигнал подаетс  на дифференцирующий элемент 9. где формируетс  по заднему фронту последовательность импульсов (фиг,4м), Этим же импульсом RS-триггер б сбрасываетс , так как на выходе элемента 2-2И-ИЛИ 18 не формируетс  импульс; сигнал О проходит через элемент ИЛИ 20 (фпг.4ж) и сбрасывает RS-триггер 2, на выходе (фиг 4з) его устанавливаетс  уровень О. Соответственно на выходе элемента ИЛИ 15 формируетс  низкий потенциал, соответствующий уровню О, а на первом выходе б юка коммутации 23 - высокий, при этом у повторител -инвертора 3 устанавливаетс  коэффициент передачи -К. а на его выходе устанавливаетс  сигнал KUo, и напр жение UK на выходе интегратора 4 начинает возрастать (фиг.4а, 4о). Процесс возрастани  продолжаетс  до тех пор, пока UK не превысит величины имин входного сигнала. При этом первый же импульс с компаратора

1, пройд  через инвертор 16 и элемент 2-2И-ИЛИ 18, продифференцированный дифференцирующим элементом 8, установит RS-триггер 6 и одновременно, пройд  через элемент ИЛИ 15, третий инвертор 24

0 и блок коммутации 23, изменит знак коэффициента передачи повторител -инвертора 3, и напр жение на входе интегратора 4 (фиг.4н) изменит направление интегрировани .

5Напр жение UK начинает уменьшатьс  (фиг.4а, 4о). Как только поступление сигналов с компаратора 1 прекращаетс , т.е. выполнитс  условие UK UMMH, сигналом RS-триггера 6 (фиг.4з) изменитс  знак ко0 эффициента передачи повторител -инвертора 3, и напр жение UK будет возрастать. В установившемс  режиме напр жение UK будет совершать колебани  у величины напр жени , равного UMMH.

5 Аналогично преобразователь работает и при других формах сигналов автоматически , в зависимости от заданного режима преобразовани , наход  и преобразу  максимум либо минимум входного сигнала.

Claims (3)

1. Преобразователь экстремумов периодического сигнала в посто нное напр жение , содержащий первый компаратор, первый вход которого соединен с входом

5 устройства, первый RS-триггер, повторитель-инвертор , вход которого соединен с входом интегратора, выход которого соединен с вторым входом первого компаратора, источник опорного напр жени , подклю0 ченный к входу повторител -инвертора, второй RS-триггер, второй компаратор, первый дифференцирующий элемент, выход которого соединен с S-входом второго RS-триггера, второй дифференцирующий

5 элемент, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами второго RS-триггера, а выходы - с

0 входами первого элемента ИЛИ, выход которого через последовательно соединенные элементы задержки и третий дифференцирующий элемент соединен с R-входом второго RS-триггера, выход первого элемен5 та И, кроме того, соединен с S-входом первого RS-триггера, выход которого соединен с первым входом второго элемента ИЛИ, выходы первого и второгого компараторов соединены соответственно с входами первого и второго инверторов и первыми входами пгрвых элементов И первого и оторого элементов 2-2И-2ИЛИ, выход первого элемента 2-2И-2ИЛИ соединен с входом первого дифференцирующего элемента и с вторым входом второго элемента ИЛИ, выход второго элемента 2-2И-2ИЛИ - с входом второго дифференцирующего элемента , выход второго элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом блока сброса, а выход - с R-входом первого RS-триггера, вход блока сброса соединен с выходом второго компаратора, вход которого через конденсатор подключен к входу устройства, отличающийс  тем, что, с целью повышени  точности преобразовани  при малых уровн х входного сигнала, дополнительно введен третий инвертор, подключенный входом к выходу второго элемента ИЛИ, блок коммутации, второй выход которого соединен с вторыми входами первых элементов И первого и второго элементов 2-2И-2ИЛИ, третий выход - с вторыми входами вторых элементов И элементов 2-2И-ИЛИ, первый и второй входы которого подключены к выходу второго элемента ИЛИ и к выходу третьего инвертора, а первый выход - к управл ющему входу повторител -инвертора.

2. Преобразователь по п. 1, о т л и ч а ю- щ и и с   тем, что блок коммутации содержит ключ, резистор, четвертый инвертор и тре

2-

тий элемент 2-2И-2ИЛИ. причем выход третьего элемента 2-2И-2ИЛИ  вл етс  первым РЫХОДОМ блока коммутации, пер- вий вывод резисгора соединен с источником опорного напр жени , а первый ньтод ключа соединен с общей шиной, вторые вы- поды которых объединены и соединены с входом четвертого инвертора, первым входом первого элемента И, третьего элемента 22И-2ИЛИ и вторым выходом блока коммутации , выход четверюго инвертора соединен с первым входом второго элемента И, третьего элемента 2-2И-2ИЛИ и третьим выходом блока коммутации, вторые входы первого и второго элементов И элемента 2-2И-2ИЛИ  вл ютс  первым и вторым входами блока коммутации.

3. Преобразователь по п. 1, о т л и ч а ю- щ и и с   тем. что блок коммутации содержит сдвоенный перключатель, резистор и четвертый инвертор, причем первый вывод переключател  соединен с первым выводом резистора, входом четвертого инвертора и  вл етс  вторым выходом блока коммутации , второй вывод резистора соединен с источником опорного напр жени , а второй вывод переключател  - с общей шиной, третий , четвертый и п тый выводы переключател  соединены соответственно с первым выходом, первым и вторым входами блока коммутации, а выход четвертого инвертора - с третьим выходом блока коммутации.

Лг. а

UMUH.

8

/

I

ж

II О И

ц

П

П П П fl П О П П

ffifcr-J

и

мак

О

JL

л;

c

JIT

Фиг.З

UflQKC.

UHUH. a

.4

S г

1

e ж

У и

D

и н

JLJLJLJL П И О

а,

пин

W --.,

П

О

- f

О

Ь

fl