SU1442926A1 - Преобразователь экстремумов периодического сигнала в посто нное напр жение "Галс-7 - Google Patents

Abstract

, Изобретение может быть использо-:- вано дл  измерени  экстремальных значений импульсных сигналов. Целью изобретени   вл етс  расширение области использовани  за счет обеспечени  возможности преобразовани  мини

Description

&(

(Л

с

N9

;о

ю

Ufiaxe, tJfHM o 0

мума импульсных сигналов, Компаратор 1, элемент 2-2И-ИЛИ 18 и триггер 6 осуществл ют сравнение выходного сигнала устройства с исследуемым сигналом . Синхронизирующие импульсы, вырабатываемые компаратором 22, элементом 2-2И-ИЛИ 19 и дифференцирующим элементом 19 по срезу исследуемого сигнала осуществл ют запись в триггер 2 результата сравнени . Значение выходного напр жени  триггера 2 определ ет направление интегрировани  опорного напр жени  источника 5 интегратором 4, выходной сигнал которого отслеживает экстремумы исследуемого сигнала. Блок 21 сброса при отсутствии импульсов на входе уст1

Изобретение относитс  к импульсно технике и может быть использовано дл  измерени  амплитуды сигналов, максимального и минимального значений напр жени  однопол рных периоди- ческих сигналов любой пол рности, максимального и минимального значений напр жени  двухпол рных периодических сигналов.

Цель изобретени  - расширение об- ласти использовани  за счет обеспечени  возможности преобразовани  минимума периодических сигналов произвольной формы.

На фиг. 1 показана функциональна  схема преобразовател j на фиг. 2 и 3 - диаграммы работы преобразовател  дл  различных входных сигналов при преобразовании максимума и минимума сигналов напр жени .

Преобразователь содержит компаратор 1, первый вход которого соединен с входом устройства, триггер 2, повторитель-инвертор 3, выход которого соединен с входом интегратора 4 выход которого соединен с вторым выходом компаратора 2, источник 5 v опорного напр жени , триггер 6, компаратор 7, дифференцирующий элемент 8, выход которого соединен с S-BXO- дом триггера 6, дифференцирующий элемент 9, выход которого соединен с первыми входами элементов И 10 и 11

ройства устанавливает триггер 2 в единичное состо ние, обеспечива  отслеживание выходным напр жением интегратора 4 посто нного уровн  входного сигнала. Состо ние переключател  24 определ ет фазу синхронизирующих импульсов, котора  определ ет режим преобразовани  максимума или минимума. Введение элементов 2-2И-ИЛИ 18 и 19, переключател  24, блока 21 сброса, повторител -инвертора 23 позволило, измен   фазу синхронизирующих импульсов и выходного сигнала компаратора 1, переходить от преобразовани  максимума импульсного сигнала к преобразованию минимума. 3 ил.

/вторые входы которых соединены соответственно с пр мым и инверсным вьпхо дами триггера 6, а выходы - с входа- ми элемента ИЛИ 12, выход которого через последовательно соединенные элемент 13 задержки и дифференцирующий элемент 14 соединен с R-входом триггера 6, выход элемента И 10 также соединен с S-входом триггера 2, выход которого соединен.с первым входом элемента ИЛИ 15, выход которого соединен с управл ющим входом повторител -инвертора 3, выходы компараторов 1 и 7 соединены соответственно с входами инверторов 16 и 17 и с первыми входами первых элементов И элементов 2-2И-ШШ; 18 и 19, выход элемента 2-2И-ШШ 18 соединен с входом дифференцирующего элемента 8 и с вторым входом элемента ИЛИ 15, выход элемента 19 соединен с входом дифференцирующего элемента 9.

Выход элемента И 11 соединен с первым входом элемента ИЛИ 20, второй вход которого соединен с выходом блока 21 сброса, а выход с R-входом триггера 2, вход блока 21 сброса соединен .с выходом компаратора 7, вход которого через конденсатор 22 подключен к входу устройства. Выход источника 5, опорного напр жени  соединен с входом повторител - инвертора 23, выход которого соеди .1

нен с входом второго повторител  инвертора . Пр мой выход переключател  24 соединен с вторыми входами первых элементов И. элементов 2-2И-ШШ 18 и 19 и с управл ющим входом ппптп рител -инвертора 23, инверсный выход переключател  24 соединен с вторыми входами вторых элементов И элементов 2 2И-Ш1И 18 и 19.

Преобразователь работает следующим образом

Первоначально, при отсутствии сиг нала на входе (напр жение на входе равно нулю) второй компаратор 7 находитс  в устойчивом состо нии, а блок 21 сброса вырабатывает сигнал, соответствующий отсутствиЕо сигнала с переменной составл ющей,, который высоким потенциалом через элемент ИЛИ 20 устанавливает триггер 2 в единичное состо ние, При этом на выходе триггера 2 устанавливаетс  сигнал, равный логическому О, В зависимости от состо ни  выходов переключател  24 на выходе второго повторител - инвертора 23 устанавливаетс  напр жение больше нул  либо меньше нул , по величине пропорциональное напр жению Ug источника 5 опорного напр жени . При этом на выходы элементов 2-2И-ШШ 18 и 19 проходит либо пр мой сигнал, формируемый компараторами 1 и 7, либо проинвертированный инверторами 16 и 17 сигнал. Далее сигнал UQ проходит через первый повторитель-инвертор 3, знак коэффициента передачи которого определ етс  логическим уровнем на управл ющем входе, что приводит к возрастанию либо уменьшению сигнала напр жени  на выходе интегратора 4. При этом при превьшении уровн  сигнала над нулевым уровнем компаратор 1 вырабатывает сигнал, который, пройд  через элемент 2-2И-ИЛИ 18 и второй логический элемент ИЛИ 15, переключает знак коэффициента передачи первого повторител -инвертора 3, и сигнал на выходе интегратора 4 начинает уменьшатьс , что приводит к тому, что он становитс  меньше нул , и компаратор 1 перебрасываетс . Сигнал с выхода его, пройд  по той же цепи, оп ть мен ет знак коэффициента передачи первого повторител -инвертора 3, и .напр жение на выходе интегратора 4 начинает возрастать. В установившемс  режиме напр жение на выходе преобразовател  совершает колебани 

-

20

442926

около нул  с частотой, определ емой чувствительностью компаратора 1 и посто нной времени интегратора 4.

Рассмотрим подробно работу преобразовател  в случае однопол рного положительного сигнала напр жени  с наложенной переменной составл ющей (фиг. 2 и 3) дл  режимов преобразовало ни  максимума и минимума. Дл  остальных случаев формы сигнала: отрица- тельньй си.гнал с наложенной прпемен- ной составл ющей, двухпол рный сигнал - работа преобразовател  ществл етс  аналогично.

Пусть на вход подаетс  сигнал Ugy положительной пол рности с наложенной переменной составл ющей (фиг. 2а и За). Переключатель 24 установлен в положение преобразовани  максимума напр жени . При этом на его пр мом выходе - высокий потенциал , соответствующий логической 1. Этот сигнал устанавливает коэффйци25 ент передачи второго повторител -инвертора 23 таким, что напр жение на его выходе больше. Из аналогичных условий определ ют работу и первого повторител -инвертора 3. Напр жение на выходе преобразовател  приблизительно равно нулю. При этом на выходе компаратора 1 (фиг. 26) устанавливаетс  логическа  1. Переменна  составл юща  входного сигнала через конденсатор 22 подаетс  на вто35 рой вход второго компаратора 7, на выходе которого формируетс  последовательность импульсов (фиг. 2к). Далее сигналы с компараторов 1 и 7 без инверсии проход т на выходы ло гических элементов 2-2И-НЛИ 18 и 19. При этом сигнал с элемента 2-2И-ИЛИ 18 через элемент ИЛИ 15 устанавливает отрицательный коэффициент передачи повторител -инвертора 3, рав 5 ный минус К. Соответственно, на

вход интегратора 4 поступает отрицательное напр жение, при этом напр жение и)- на выходе интегратора 4 начинает возрастать в течение всего

50 времени, пока выполн етс -условие

30

и gx и. Первый же передний фронт. на выходе элемента 2-2И-ИЛИ 18 (фиг. 2б) дифференцируетс  дифференцирующим элементом 8 (фиг. 2г) и ус- 55 танавливает в единичное состо ние триггер 6 (фиг. 2д), а по сигналу (фиг. 2м), формируемому по заднему ;фронту импульсов, на выходе элемента 2-2И-ИЛИ .19 (фиг. 2л) через эле15

20

мент И 10 информаци  переписываетс  в триггер 2. При этом на его выходе устанавливаетс  сигнал логической 1 (фиг. 2з), В то же врем  этот же сигнал, пройд  через элемент ИЛИ 12, элемент 13 задержки дифференцируетс  дифференцирующим элементом 14 и сбрасывает триггер 6, Врем  задержки выбираетс  их тех условий, tO что оно должно быть больше, чем дли-i тельнасть импульса, формируемого дифференцирующим элементом 9, чем исключаетс  гонка фронтов импульсов на входах триггеров 2 и 6. По заднему фронту следующего импульса с .кемдаратора 7 производитс  последующий опрос состо ни  триггера 6, и если переднего фронта на выходе компаратора 1 больше не было, триггер 6 остаетс  в сброшенном состо нии. Тогда сигнал с элемента И 11, пройд  через элемент ИЛИ 20, сбросит триггер 2 (фиг. 2з). Однако направление интегрировани  останетс  прежним за 25 счет сигнала, который приходит с компаратора 1 на второй вход элемента ИЛИ 15 (фиг. 2и) и возрастание U будет продолжатьс . При достижении напр жением U минимальных значений входного напр жени  компаратор 1 начинает опрокидыватьс  на каждый импульс наложенной переменной составл ющей , если выполн етс  условие UK ,„ с-При этом данна  информаци  последовательно по переднему фронту записываетс  в триггер 6, а затем по заднему фронту информаци  переписываетс  в триггер 2 и этот триггер не мен ет своего состо ни , а следовательно , продолжаетс  возрастание выходного напр жени  (фиг. 2а, пунктир , фиг. 2о). С момента, когда условие и (КС перестает выполн тьс , по первому же заднему фронту переменной составл ющей триггер 2 перебро- 5 ситс  (фиг. 2з) и и (фиг. 2о) начнет уменьшатьс  до момента, когда условие UK UMOKC выполнитс . Далее процесс повтор етс  и в устойчивом состо нии выходное напр жение, рав- 50 ное и, совершает колебани  около значени , равного максимуму входного сигнала.

Дл  преобразовани  манкмума сигна/

30

35

40

отрицательный коэффициент передачи и на его выходе - отрицательное напр жение . На выход элементов 2-2И-ИЖ 18 и 19 проходит проинвертированный соответствующими инверторами 16 и 17 сигнал с компараторов 1 и 7.

Так как в перв ый момент на входах компаратора 1 выполн етс  условие UBX UK то триггеры 2 и 6 наход тс  в сброшенном состо нии. Соответствен но на выходе элемента ИЛИ 15 формиру етс  низкий потенциал, соответствующий логическому О. При этом у первого повторител -инвертора 3 устанав ливаетс  отрицательный коэффициент передачи, а на его выходе устанавливаетс  сигнал положительного напр жени , и напр жение U на выходе интегратора 4 начинает возрастать (фиг. За,о). Процесс возрастани  про должаетс  до тех пор, пока U не превысит величины U л,1,ц входного сигнала. При этом первый же импульс с компаратора 1, пройд  через инвертор 16 и элемент 2-2И-ИЛИ 18 , продифференцированный первым дифференцирующим элементом 8, устанавливает триггер 6 в единичное состо ние и одновременно, пройд  через элемент ИЛИ 15, измен ет знак коэффициента передачи первого повторител -инвертора 3 и пол рность напр жени  на входе интегратора 4 (фиг.Зп). Напр жение U начинает уменьшатьс  (фиг. За,о). Как только поступление импульсов с компаратора 1 прекратитс , т.е. выполнитс  условие 1, триггеры 2 и 6 переброс тс  а ноль (фиг. Зз), измен   знак коэффициента передачи первого повторител -инвертора 3, и напр жение UK будет возрастать . В установившемс  режиме напр жение и будет совершать колебани  около величины напр жени , равного UMWH- .

Аналогично преобразователь работа ет и при других формах сигналов автоматически , в зависимости от заданного режима преобразовани , преобразу  максимум либо минимум входного сигнала. В каждом случае в установив шемс  режиме выходное напр жение, снимаемое с выхода интегратора 4, ко

ла на пр мом выходе переключател  2455 леблетс  около измер емого значени  устанавливаетс  низкий потенциал, с частотой, определ емой чувстви- соответствующий логическому О . При тельностью компаратора 1 и посто н- этом првторитель-инвертор 23 имеет ной времени интегратора 4.

0

5 5 0

/

0

5

0

отрицательный коэффициент передачи и на его выходе - отрицательное напр жение . На выход элементов 2-2И-ИЖ 18 и 19 проходит проинвертированный соответствующими инверторами 16 и 17 сигнал с компараторов 1 и 7.

Так как в перв ый момент на входах компаратора 1 выполн етс  условие UBX UK то триггеры 2 и 6 наход тс  в сброшенном состо нии. Соответственно на выходе элемента ИЛИ 15 формируетс  низкий потенциал, соответствующий логическому О. При этом у первого повторител -инвертора 3 устанавливаетс  отрицательный коэффициент передачи, а на его выходе устанавливаетс  сигнал положительного напр жени , и напр жение U на выходе интегратора 4 начинает возрастать (фиг. За,о). Процесс возрастани  продолжаетс  до тех пор, пока U не превысит величины U л,1,ц входного сигнала. При этом первый же импульс с компаратора 1, пройд  через инвертор 16 и элемент 2-2И-ИЛИ 18 , продифференцированный первым дифференцирующим элементом 8, устанавливает триггер 6 в единичное состо ние и одновременно, пройд  через элемент ИЛИ 15, измен ет знак коэффициента передачи первого повторител -инвертора 3 и пол рность напр жени  на входе интегратора 4 (фиг.Зп). Напр жение U начинает уменьшатьс  (фиг. За,о). Как только поступление импульсов с компаратора 1 прекратитс , т.е. выполнитс  условие 1, триггеры 2 и 6 переброс тс  а ноль (фиг. Зз), измен   знак коэффициента передачи первого повторител -инвертора 3, и напр жение UK будет возрастать . В установившемс  режиме напр жение и будет совершать колебани  около величины напр жени , равного UMWH- .

Аналогично преобразователь работает и при других формах сигналов автоматически , в зависимости от заданного режима преобразовани , преобразу  максимум либо минимум входного сигнала. В каждом случае в установившемс  режиме выходное напр жение, снимаемое с выхода интегратора 4, ко5 леблетс  около измер емого значени  с частотой, определ емой чувстви- тельностью компаратора 1 и посто н- ной времени интегратора 4.

ормула изобре

1442926 т е н н  

а вх ко 10 до вы ди ме ре 5 оп до вы во пе 20 ди во ми го рые

Преобразователь экстремумов периодического сигнала в посто нное напр жение, содержащий источник опоного напр жени , два компаратора, первые входы которых соединены соответственно с входом устройства и общей шиной, интегратор, вход которог подключен к выходу первого повторител -инвертора , а выход соединен с вторым входом первого компаратора и выходом устройства, S-вход первого триггера соединен с выходом первого элемента И, выход первого дифференцирующего элемента соединен с S-входом второго триггера, пр мой и инверсный выходы которого соединены соответственно с первыми входами первого и второго.элементов И, вторые входы которых соединены и подключены к выходу второго дифференцирующего элемента, а выходы соединены с соответствующими входами первого элемента ИЛИ, -выход которого через последовательно соединенные элемент задержки и третий дифференцирующий элемент соединен с R-входом второго триггера, о т л и ч а ю- щ и и с   тем, что, с целью расширени  области использовани , в него введены второй повторитель-инвертор, второй и третий элементы ИЛИ, два элемента 2-2И-Ш1И, два инвертора, блок сброса, переключатель и конденсатор , включенный между вторым вхо

8

дом второго компаратора и входом устройства , входы второго элемента ИЛИ соединены соответственно с выходами второго элемента И и блока сброса, а выход - с R-входом первого триггера , выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с управл ющим вхо- 10 дом первого повторител -инвертора, выход первого элемента 2-2И-ШШ соединен с вторым входом третьего элемента ИЛИ и с входом первого ренцирующего элемента, источник 5 опорного напр жени  соединен с входом второго повторител -инвертора, выход которого соединен с входом первого повторител -инвертора, выходы первого и второго компараторов сое- 20 динены соответственно с входами первого и второго инверторов и с первыми входами первых элементов И первого и второго элементов 2-2И-Ш1И, вторые входы которых объединены и под5 ключены к пр мому выходу перек-лк5ча- тел , выходы первого и второго инверторов соединены соответственно с первыми входами вторых элементов И первого и второго элементов 2-2И-ШШ,

р вторые входы которых объединены и подключены к инверсному выходу переключател , выход второго компаратора соединен с входом блока сброса, управл ющий вход второго повторител - инвертора соединен с пр мым выходом

j переключател .

ftlB.

Claims (1)

1. Формула изобретен и

   Преобразователь экстремумов периодического сигнала в постоянное напряжение, содержащий источник опорного напряжения, два компаратора, первые входы которых соединены соответственно с входом устройства и общей шиной, интегратор, вход которого подключен к выходу первого повторителя-инвертора, а выход соединен с вторым входом первого компаратора и выходом устройства, S-вход первого триггера соединен с выходом первого элемента И, выход первого дифференцирующего элемента ^соединен с S-входом второго триггера, прямой и инверсный выходы которого соединены соответственно с первыми входами первого и рые входы ключены к цирующего ны с соответствующими входами первого элемента ИЛИ, выход которого через последовательно соединенные элемент задержки и третий дифференцирующий элемент соединен с R-входом второго триггера, о т лич а ющ и й с я тем, что, с целью расширения области использования, в него введены второй повторитель-инвертор, второй и третий элементы ИЛИ, два элемента 2-2И-ИЛИ, два инвертора, блок сброса, переключатель и конденсатор, включенный между вторым входим* I—1 г—1 гл I 1 г^- второго . элементов И, втокоторых соединены и подвыходу второго дифференэлемента, а выходы соедине25 дом второго компаратора и входом устройства, входы второго элемента ИЛИ соединены соответственно с выходами второго элемента И и блока сброса, а выход - с R-входом первого триггера, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с управляющим входом первого повторителя-инвертора, выход первого элемента 2-2И-ИЛИ соединен с вторым входом третьего элемента ИЛИ и с входом первого дифференцирующего элемента, источник опорного напряжения соединен с входом второго повторителя-инвертора, выход которого соединен с входом первого повторителя-инвертора, выходы первого и второго компараторов соединены соответственно с входами первого и второго инверторов и с первыми входами первых элементов И первого и второго элементов 2-2И-ИЛИ, вторые входы которых объединены и подключены к прямому выходу переключателя, выходы первого и второго инверторов соединены соответственно с первыми входами вторых элементов И первого и второго элементов 2-2И-ИЛИ, вторые входы которых объединены и подключены к инверсному выходу переключателя, выход второго компаратора соединен с входом блока сброса, управляющий вход второго повторителяинвертора соединен с прямым выходом переключателя.

   al

   i)

   I

   1) *1 *) »)

   НН i 1 • i I 1 г -+- 1 1 Ί~ 4 ¹ 1 1 I —H- —I—r~ -4-1 “Τι ! ! ί 1 1 —> — rj Ή— Ί Г - ± X — Η Ί ” г ·— T 4 --1— 1¹ 44- Λ •L, J -|4-

   t t

   t t

   I I

   I I

   I

   I I

   I

   I

   I I и_я4Л _ _L ——I —j —I t

   U_e>0 <Риг. 1