JP5671601B2 - 同期処理システム及び半導体集積回路 - Google Patents
同期処理システム及び半導体集積回路 Download PDFInfo
- Publication number
- JP5671601B2 JP5671601B2 JP2013252037A JP2013252037A JP5671601B2 JP 5671601 B2 JP5671601 B2 JP 5671601B2 JP 2013252037 A JP2013252037 A JP 2013252037A JP 2013252037 A JP2013252037 A JP 2013252037A JP 5671601 B2 JP5671601 B2 JP 5671601B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- synchronization control
- synchronization
- control signal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Description
12 データバス
13〜15 チップ
131,141,151 インタフェース
132,142,152 同期制御回路
133,143,153 カウンタ制御回路
134,144,154 カウンタ
Claims (7)
- 各々がカウンタを内部に有する複数の半導体集積回路を有し、外部手段からの処理動作開始指令に応じて共通のクロックパルスを初期値から所定値まで計数する計数動作を前記複数の半導体集積回路内の前記カウンタに同期して繰り返し実行させ、前記外部手段からの処理動作停止指令に応じて前記カウンタに前記計数動作を停止させる同期処理システムであって、
前記複数の半導体集積回路のうちのいずれか1をマスターチップとし、前記マスターチップ以外の半導体集積回路をスレーブチップとし、
前記マスターチップは、前記処理動作開始指令に応答して前記クロックパルスに同期して一定時間幅の同期制御信号を生成すると共に、前記マスターチップ内の前記カウンタが前記所定値に達するときの前記クロックパルスに同期して前記同期制御信号を生成し、前記処理動作停止指令に応答して前記同期制御信号の生成を停止する第1同期制御手段と、
前記第1同期制御手段からの前記同期制御信号の供給に応答して前記クロックパルスに同期して前記マスターチップ内のカウンタに前記計数動作を実行させる第1カウンタ制御手段と、を備え、
前記スレーブチップは、前記マスターチップから前記同期制御信号を受信する第2同期制御手段と、
前記第2同期制御手段で受信された前記同期制御信号の供給に応答して前記クロックパルスに同期して前記スレーブチップ内の前記カウンタに前記計数動作を実行させる第2カウンタ制御手段と、を備え、
前記第2カウンタ制御手段は、前記マスターチップ内の前記カウンタの計数値が前記所定値に達した時点において前記同期制御信号の供給があるときには前記スレーブチップ内の前記カウンタの計数値に関係無く前記スレーブチップ内の前記カウンタにその計数値を初期値に戻してから前記計数動作を実行させ、前記スレーブチップ内の前記カウンタの計数値が前記マスターチップ内の前記カウンタの計数値よりも先に前記所定値に達した場合には、前記スレーブチップ内の前記カウンタの計数値を前記初期値に戻し、前記マスターチップ内のカウンタの計数値が前記所定値に達するまで前記初期値を維持することを特徴とする同期処理システム。 - 各々がカウンタを内部に有する複数の半導体集積回路を有し、外部手段からの処理動作開始指令に応じて共通のクロックパルスを初期値から所定値まで計数する計数動作を前記複数の半導体集積回路内の前記カウンタに同期して繰り返し実行させ、前記外部手段からの処理動作停止指令に応じて前記カウンタに前記計数動作を停止させる同期処理システムであって、
前記複数の半導体集積回路のうちのいずれか1をマスターチップとし、前記マスターチップ以外の半導体集積回路をスレーブチップとし、
前記マスターチップは、前記処理動作開始指令に応答して前記クロックパルスに同期して一定時間幅の同期制御信号を生成すると共に、前記マスターチップ内の前記カウンタが前記所定値に達するときの前記クロックパルスに同期して前記同期制御信号を生成し、前記処理動作停止指令に応答して前記同期制御信号の生成を停止する第1同期制御手段と、
前記第1同期制御手段からの前記同期制御信号の供給に応答して前記クロックパルスに同期して前記マスターチップ内のカウンタに前記計数動作を実行させる第1カウンタ制御手段と、を備え、
前記スレーブチップは、前記マスターチップから前記同期制御信号を受信する第2同期制御手段と、
前記第2同期制御手段で受信された前記同期制御信号の供給に応答して前記クロックパルスに同期して前記スレーブチップ内の前記カウンタに前記計数動作を実行させる第2カウンタ制御手段と、を備え、
前記第2カウンタ制御手段は、前記マスターチップ内の前記カウンタの計数値が前記所定値に達した時点において前記同期制御信号の供給があるときには前記スレーブチップ内の前記カウンタの計数値に関係無く前記スレーブチップ内の前記カウンタにその計数値を初期値に戻してから前記計数動作を実行させ、前記スレーブチップ内の前記カウンタの計数値が前記所定値に達した時点において前記同期制御信号の供給がないときには前記スレーブチップ内の前記カウンタの計数値を前記初期値に戻し、前記スレーブチップ内の前記カウンタに前記計数動作を停止させることを特徴とする同期処理システム。 - 前記第2カウンタ制御手段は、前記スレーブチップ内の前記カウンタの前記計数動作中に前記同期制御信号の供給があるときには前記スレーブチップ内の前記カウンタの前記計数動作を中断させて前記スレーブチップ内の前記カウンタに前記初期値からの前記計数動作を実行させることを特徴とする請求項1又は2記載の同期処理システム。
- 前記複数の半導体集積回路の構成は同一であって、外部からのマスター/スレーブ切り替え信号に応じて前記複数の半導体集積回路のうちのいずれか1が選択的に前記マスターチップとされ、前記マスターチップ以外の半導体集積回路が前記スレーブチップとされることを特徴とする請求項1又は2記載の同期処理システム。
- 前記一定時間幅は前記クロックパルスの周期に等しいことを特徴とする請求項1又は2記載の同期処理システム。
- カウンタと、同期制御手段と、カウンタ制御手段とを備え、前記同期制御手段及び前記カウンタ制御手段各々の制御によって前記カウンタがクロックパルスを初期値から所定値まで計数する計数動作を実行する半導体集積回路であって、
前記半導体集積回路をマスターチップ及びスレーブチップのうちのいずれか一方に選択的に設定する設定手段を更に備え、
前記設定手段によって前記半導体集積回路が前記マスターチップとして設定されたときには前記同期制御手段は、外部手段からの処理動作開始指令に応答して前記クロックパルスに同期して一定時間幅の同期制御信号を生成すると共に、前記カウンタが前記所定値に達するときの前記クロックパルスに同期して前記同期制御信号を生成し、前記外部手段からの処理動作停止指令に応答して前記同期制御信号の生成を停止し、
前記カウンタ制御手段は、前記同期制御手段からの前記同期制御信号の供給に応答して前記クロックパルスに同期して前記カウンタに前記計数動作を実行させ、
前記設定手段によって前記半導体集積回路が前記スレーブチップとして設定されたときには前記同期制御手段は、前記マスターチップから前記同期制御信号を受信し、
前記カウンタ制御手段は、前記同期制御手段で受信された前記同期制御信号の供給に応答して前記クロックパルスに同期して前記カウンタに前記計数動作を実行させ、
前記設定手段によって前記半導体集積回路が前記スレーブチップに設定されたときには前記カウンタ制御手段は、前記カウンタの前記計数動作中に前記同期制御信号の供給があるときには前記カウンタの前記計数動作を中断させて前記カウンタに初期値からの前記計数動作を実行させ、
前記設定手段によって前記半導体集積回路が前記スレーブチップに設定されたときには前記カウンタ制御手段は、前記カウンタの計数値が前記所定値に達した時点において前記同期制御信号の供給がないときには前記カウンタの計数値を前記初期値に戻し、前記カウンタに前記計数動作を停止させることを特徴とする半導体集積回路。 - 前記一定時間幅は前記クロックパルスの周期に等しいことを特徴とする請求項6記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013252037A JP5671601B2 (ja) | 2013-12-05 | 2013-12-05 | 同期処理システム及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013252037A JP5671601B2 (ja) | 2013-12-05 | 2013-12-05 | 同期処理システム及び半導体集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009288099A Division JP5431907B2 (ja) | 2009-12-18 | 2009-12-18 | 同期処理システム及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014075829A JP2014075829A (ja) | 2014-04-24 |
JP5671601B2 true JP5671601B2 (ja) | 2015-02-18 |
Family
ID=50749636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013252037A Active JP5671601B2 (ja) | 2013-12-05 | 2013-12-05 | 同期処理システム及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5671601B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112130053B (zh) * | 2020-08-11 | 2024-05-14 | 上海华虹集成电路有限责任公司 | 一种在ate上进行芯片功能同步测试的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08241286A (ja) * | 1995-03-06 | 1996-09-17 | Nec Eng Ltd | マルチ情報処理システムのクロック同期化システム |
JP2009153311A (ja) * | 2007-12-21 | 2009-07-09 | Nippon Reliance Kk | 同期制御システム、制御装置及び同期制御方法 |
JP4901813B2 (ja) * | 2008-05-30 | 2012-03-21 | 三菱電機株式会社 | マルチコントローラシステム |
-
2013
- 2013-12-05 JP JP2013252037A patent/JP5671601B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014075829A (ja) | 2014-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431907B2 (ja) | 同期処理システム及び半導体集積回路 | |
US10284692B2 (en) | Control device and communication device | |
JP5886015B2 (ja) | 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法 | |
US11307553B2 (en) | Control device and control method | |
CN106576038A (zh) | 网络系统、时间主站点、以及时间从站点 | |
JP2018005821A (ja) | 光学計測装置 | |
JP5671601B2 (ja) | 同期処理システム及び半導体集積回路 | |
TWI656418B (zh) | 功能單元及控制裝置 | |
JP6816765B2 (ja) | 車両用表示装置 | |
JP2007050812A (ja) | 負荷制御システム、通信制御ユニットおよび負荷制御方法 | |
JPH088696A (ja) | 信号発生装置 | |
JP5112792B2 (ja) | 同期処理システム及び半導体集積回路 | |
JP2015015540A5 (ja) | ||
JP2006292579A (ja) | 測定システム | |
JP6608019B2 (ja) | 機能ユニット及び制御装置 | |
JP2021182808A (ja) | 同期制御システム | |
JP2015014862A (ja) | 安全ドライブ装置および安全装置 | |
JP2005018605A (ja) | 数値制御システム | |
US20130307599A1 (en) | Input buffer | |
JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
US9112500B2 (en) | Method of outputting positioning pulse by PLC | |
JP2015014863A (ja) | 冗長化した安全装置の処理を同期化させる装置およびシステム | |
JP4661743B2 (ja) | モータ駆動装置 | |
JP5187618B2 (ja) | カウンタ装置 | |
JP2005316721A (ja) | クロック発生回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5671601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |