JP5669465B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP5669465B2 JP5669465B2 JP2010156182A JP2010156182A JP5669465B2 JP 5669465 B2 JP5669465 B2 JP 5669465B2 JP 2010156182 A JP2010156182 A JP 2010156182A JP 2010156182 A JP2010156182 A JP 2010156182A JP 5669465 B2 JP5669465 B2 JP 5669465B2
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- load
- drive signal
- period
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
電源から負荷へ電力を供給する経路に配置され、前記経路を導通/遮断するためにオン状態とオフ状態との間で切り替わるスイッチ手段と、
前記負荷が備える容量成分の容量値を測定する測定手段と、
前記スイッチ手段をオフ状態からオン状態に移行させた直後の第1期間において、前記負荷に対する突入電流のピーク値を抑制するよう供給する駆動信号として、予め想定された最大の負荷容量に対応したオンデューティ比に対して前記測定手段により測定された容量の逆数を乗算することで決定したオンデューティ比のPWM信号を前記スイッチ手段に供給し、前記第1期間に続く第2期間において、前記スイッチ手段をオン状態に維持するための駆動信号を前記スイッチ手段に供給する制御手段と
を有することを特徴とする。
図7に本発明の比較例を示す。電源部1から供給された直流電圧はスイッチ部(パワーMOSFET Q1)を介して負荷部2へ供給される。スイッチSW1は、パワーMOSFET Q1をオン/オフするためのスイッチである。パワーMOSFET Q1のソースSとゲートGとの間には抵抗R1とコンデンサC1とが接続されている。また、ゲートGとスイッチSW1との間には、抵抗R2が直列に挿入されている。スイッチSW1がオフになると、パワーMOSFET Q1のゲートGとソースSとの間は抵抗R1により結ばれて、Q1のゲートGとソースSが等電位となる。これにより、パワーMOSFET Q1がオフとなる。
図1(A)において、電源部1は、予め設定された電圧値(例:5V)の直流電圧を出力する電源回路である。負荷部2は電源部1から供給された直流電圧により動作する負荷回路である。負荷部2は、例えば、4.7Ωの抵抗成分と、47uFの容量成分と、0.1Ωの容量成分等価直列抵抗からなる。CPU3は、中央演算処理装置であり、プロセッサや制御部、演算部と呼ばれることもある。パワーMOSFET Q1は、スイッチング素子や電子スイッチの一例である。また、パワーMOSFET Q1は、電源から負荷へ電力を供給する経路に配置され、経路を導通/遮断するためにオン状態とオフ状態との間で切り替わるスイッチ手段として機能する。パワーMOSFET Q1のソースSは電源部1に接続されており、ドレインDは負荷部2に接続されている。パワーMOSFET Q1のゲートGとソースSとの間には、抵抗値r1(例:100kΩ)の抵抗R1が接続されている。バイポーラトランジスタQ2は、パワーMOSFET Q1を駆動するためのスイッチング素子や電子スイッチである。バイポーラトランジスタQ2のコレクタCは、抵抗値r2(例:10kΩ)の抵抗R2を介してパワーMOSFET Q1のゲートGに接続されている。バイポーラトランジスタQ2のベースBは、抵抗値r3(例:1kΩ)の抵抗R3を介してCPU3の出力ポートに接続されている。バイポーラトランジスタQ2のエミッタEは、接地されている。
実施例2では、実施例1の負荷容量とは異なる負荷容量に対応する発明について説明する。図1に示した回路構成において負荷部2の負荷容量の値が47uFから470uFに変化すると、図3の矢印P4が示すように、突入電流のピーク値は5.3Aに増えてしまう。なお、図3において、Em1(47uF)は実施例1の回路構成で負荷容量の値を47uFにしたときのドレイン電流を示している。同様に、Em1(470uF)は実施例1の回路構成で負荷容量の値を470uFにしたときのドレイン電流を示している。
図4を用いて実施例3について説明する。実施例3の回路構成は図1に示した実施例1の回路構成と同等の物を使用する。図2に示したドレイン電流Idによれば、本発明のドレイン電流の波形にも100usecから165secまでの間に極大となる小さなピークが存在する。これは、次の点が原因である。最初のうちは負荷部2の負荷容量に電荷が蓄積されていない。よって、出力端と負荷容量との間における電位差は比較的に大きい。その結果、ドレイン電流Idとしては比較的に大きな電流が流れてしまうのである。図2において、経過時間tが約135secをすぎると、ドレイン電流Idは指数関数型の減衰をしながら、一定の電流値に向かう。この一定の電流値は、出力電圧/負荷抵抗で決定される。
実施例4として比較例に対して本発明の制御を導入する事例について説明する。例えば、CPU3の出力ポートが正確なPWM(パルス幅変調)制御に向いていなかったと仮定する。例えばオンデューティ比が50%のパルス信号しかCPU3の出力ポートが出力できないケースや、FETのゲート容量が小さすぎるケースである。
実施例2の変形例である実施例5の回路構成を図6に示す。上述したように、実施例2は、予め想定された1つの負荷容量の値に対してPWM信号のデューティ比を合わせ込む発明であった。これに対し、実施例5は、負荷容量の値が時間の経過とともに異なる値へ変化する際に逐次デューティ比を負荷容量の値に追従させることを特徴としている。負荷部2は、負荷容量Cxと、負荷抵抗Rxとの並列接続により構成されている。抵抗R4(抵抗値r4Ω)が、パワーMOSFET Q1のドレインDと負荷部2との間に直列に接続されている。MOSFET Q3のソースSは、パワーMOSFET Q1のドレインDおよび抵抗R4の一端と接続されている。MOSFET Q3のドレインDは抵抗R4の他端と負荷部2に接続されている。MOSFET Q3がONになると、電源部1から供給される直流電流が抵抗R4を通過せずに、MOSFET Q3を通過する。MOSFET Q3は、抵抗R4をバイパスする機能を果たす。MOSFET Q3がONとなったときのソース・ドレイン間の抵抗値は、抵抗値r4に比べて非常に小さいからである。MOSFET Q3のゲートGはCPU3のポートに接続されている。MOSFET Q3はCPU3から出力される切替信号に応じてON/OFF動作する。CPU3が負荷部2の電圧を検出するためのフィードバック部Fが追加されている。
上述の実施例は本発明の一例にすぎない。本発明は電子スイッチやロードスイッチ回路において広く適用できる。
Claims (7)
- 電源回路であって、
電源から負荷へ電力を供給する経路に配置され、前記経路を導通/遮断するためにオン状態とオフ状態との間で切り替わるスイッチ手段と、
前記負荷が備える容量成分の容量値を測定する測定手段と、
前記スイッチ手段をオフ状態からオン状態に移行させた直後の第1期間において、前記負荷に対する突入電流のピーク値を抑制するよう供給する駆動信号として、予め想定された最大の負荷容量に対応したオンデューティ比に対して前記測定手段により測定された容量の逆数を乗算することで決定したオンデューティ比のPWM信号を前記スイッチ手段に供給し、前記第1期間に続く第2期間において、前記スイッチ手段をオン状態に維持するための駆動信号を前記スイッチ手段に供給する制御手段と
を有することを特徴とする電源回路。 - 前記第2期間における、前記スイッチ手段をオン状態に維持するための駆動信号とは、電圧値が一定の駆動信号であることを特徴とする請求項1に記載の電源回路。
- 前記スイッチ手段は、
電源からの直流電圧が入力される入力電極と、
前記入力電極から入力された直流電圧を出力する出力電極と、
前記制御手段から出力された駆動信号が入力される制御電極と
を備え、
前記電源回路は、
前記入力電極と前記制御電極との間に接続されたコンデンサをさらに備え、
前記コンデンサの容量は、前記突入電流を抑制可能な前記コンデンサの容量と前記オンデューティ比との組み合わせのうちで最も小さい容量に設定されることを特徴とする請求項1に記載の電源回路。 - 電源回路であって、
電源から負荷へ電力を供給する経路に配置され、前記経路を導通/遮断するためにオン状態とオフ状態との間で切り替わるスイッチ手段と、
前記スイッチ手段をオフ状態からオン状態に移行させた直後の第1期間において、前記負荷に対する突入電流のピーク値を抑制するパルス状の駆動信号として、オンデューティ比が変更可能のPWM信号を前記スイッチ手段に供給し、前記第1期間に続く第2期間において、前記スイッチ手段をオン状態に維持するための駆動信号を前記スイッチ手段に供給する制御手段と
を有し、
前記制御手段は、前記第1の期間のうち前記突入電流がピーク値となるタイミングまでは相対的に低いオンデューティ比のPWM信号を供給し、前記タイミングを過ぎると相対的に高いオンデューティ比のPWM信号を供給することを特徴とする電源回路。 - 前記第1期間において前記制御手段から供給される前記パルス状の駆動信号はオンデューティ比が変更可能なPWM信号であり、該PWM信号のオンデューティ比は、前記負荷が備える容量成分の容量値によって決定されることを特徴とした請求項4に記載の電源回路。
- 前記第1期間において前記制御手段から供給される前記パルス状の駆動信号はオンデューティ比が変更可能なPWM信号であり、
前記制御手段は、
前記負荷が備える容量成分の容量値を測定する測定手段と、
前記測定手段により測定された容量が相対的に大きければ前記オンデューティ比を相対的に小さく設定し、前記測定手段により測定された容量が相対的に小さければ前記オンデューティ比を相対的に大きく設定する設定手段と
を備えることを特徴とする請求項4に記載の電源回路。 - 前記設定手段は、予め想定された最大の負荷容量に対応したオンデューティ比に対して、前記測定手段により測定された容量の逆数を乗算することで、前記駆動信号のオンデューティ比を決定することを特徴とする請求項6に記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010156182A JP5669465B2 (ja) | 2010-07-08 | 2010-07-08 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010156182A JP5669465B2 (ja) | 2010-07-08 | 2010-07-08 | 電源回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012019640A JP2012019640A (ja) | 2012-01-26 |
JP2012019640A5 JP2012019640A5 (ja) | 2013-08-22 |
JP5669465B2 true JP5669465B2 (ja) | 2015-02-12 |
Family
ID=45604453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010156182A Expired - Fee Related JP5669465B2 (ja) | 2010-07-08 | 2010-07-08 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5669465B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101740938B1 (ko) | 2012-02-08 | 2017-05-29 | 한온시스템 주식회사 | 차량용 공조장치 |
JP2014068105A (ja) * | 2012-09-25 | 2014-04-17 | Nec Embedded Products Ltd | 電源用スイッチング回路 |
JP5491666B1 (ja) * | 2013-07-23 | 2014-05-14 | 日本カーネルシステム株式会社 | 太陽電池特性測定装置 |
JP6196504B2 (ja) * | 2013-09-11 | 2017-09-13 | ニチコン株式会社 | スイッチ装置 |
JP6831178B2 (ja) * | 2016-02-22 | 2021-02-17 | 株式会社フジクラ | 過電流保護装置、及び電力分配装置 |
DE102017208187A1 (de) | 2017-05-16 | 2018-11-22 | Continental Automotive Gmbh | Elektronisches Modul sowie Kraftfahrzeug und Verfahren zum Begrenzen eines Eingangsstroms während eines Einschaltvorgangs des Moduls |
JP7205301B2 (ja) * | 2019-02-28 | 2023-01-17 | 株式会社リコー | 電子機器、突入電流制御方法、および突入電流制御プログラム |
JP2021125804A (ja) * | 2020-02-05 | 2021-08-30 | 株式会社デンソー | Mosfetの駆動回路 |
JP7239793B1 (ja) * | 2022-10-26 | 2023-03-14 | ファナック株式会社 | 入力保護装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730394A (ja) * | 1993-07-06 | 1995-01-31 | Seiko Epson Corp | 電子スイッチ及び制御方法 |
JP3848205B2 (ja) * | 2002-04-26 | 2006-11-22 | シャープ株式会社 | 電源供給装置 |
JP4059821B2 (ja) * | 2003-08-19 | 2008-03-12 | オリンパス株式会社 | 電源装置及びカメラ用電源装置 |
JP2005074751A (ja) * | 2003-08-29 | 2005-03-24 | Canon Inc | 記録装置及び電子機器 |
JP5194666B2 (ja) * | 2007-09-14 | 2013-05-08 | Tdkラムダ株式会社 | 電源装置 |
-
2010
- 2010-07-08 JP JP2010156182A patent/JP5669465B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012019640A (ja) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5669465B2 (ja) | 電源回路 | |
KR102194247B1 (ko) | 영전압 스위칭을 위한 제어 회로 및 이를 포함하는 벅 컨버터 | |
JP6882976B2 (ja) | スイッチング制御回路 | |
JP5841375B2 (ja) | 降圧dc/dcコンバータおよびその制御回路、それを用いた照明機器 | |
US9215763B2 (en) | Pulse current LED driving circuit | |
CN112583389A (zh) | 栅极驱动器电路以及驱动晶体管的方法 | |
JP5733627B2 (ja) | ゲートドライブ回路 | |
TWI479780B (zh) | 降壓轉換器 | |
JP5636386B2 (ja) | スイッチング電源装置およびその制御回路 | |
JP2011182533A (ja) | 電源装置、制御回路及び電源装置の制御方法 | |
CN106877846B (zh) | 一种脉冲产生电路、开关电源电路及平均电流计算方法 | |
KR20150106044A (ko) | 스위치 제어 회로, 스위치 제어 방법 및 이를 이용한 변환기 | |
US9559593B2 (en) | Synchronous rectification converter and control method of synchronous rectification converter | |
JP5994740B2 (ja) | スイッチング電源装置 | |
CN107769554B (zh) | 开关电源装置的控制电路和开关电源装置 | |
JP2010283999A (ja) | 電源装置、制御回路、電源装置の制御方法 | |
JP6652561B2 (ja) | 電圧コンバータのためのアダプティブコントローラ | |
JP6719233B2 (ja) | 出力回路 | |
JP2005130616A (ja) | 電源システム | |
TWI623243B (zh) | 轉換式定電流led驅動器 | |
JP5593104B2 (ja) | リップルコンバータ | |
JP2014042394A (ja) | スイッチング素子の駆動装置 | |
JP5627316B2 (ja) | 電力変換装置および半導体スイッチング素子の制御回路 | |
JP6919920B2 (ja) | 電圧コンバータのためのアダプティブコントローラ | |
JP6523702B2 (ja) | 差動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141023 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5669465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |