JP5663039B2 - データバスを備える２つの部分からなる補聴器，および上記部分の間の通信方法 - Google Patents

Description

この発明は補聴器に関する。この発明はまた電気ワイヤ（電線）（複数）によって接続される２つの部分の補聴器（a hearing aid in two parts）に関する。さらに詳細にはこの発明は，電源手段（電力供給手段）および補聴器ユーザの周囲の音響信号を電気信号に変換する少なくとも一つのマイクロフォンを備える補聴器であって，補聴器ユーザの外耳道の外側に配置される，信号処理手段を含むベース部を備える補聴器に関する。上記補聴器はさらに，補聴器ユーザの外耳道内に配置される，音を上記外耳道内に送るレシーバを含むイヤプラグ部を備える。上記イヤプラグ部は上記ベース部に送信される信号を生成するトランスデューサを備える。

補聴器は，マイクロフォン，増幅器およびレシーバによってユーザの聴覚損失を補償するように構成される電気的な携帯機器である。多くのタイプの補聴器は，上記補聴器ユーザの外耳道内に配置されるイヤプラグまたはイヤピースといった一の部分と，上記外耳道の外側に配置される他の部分であるベース部を備える，２つの装置としてつくられる。多くの場合上記ベース部は耳の後ろに配置され，これは耳掛け型ハウジング（a behind-the-ear housing）として知られている。上記ベース部は，通常，信号処理手段，１つまたは２つのマイクロフォン，および電池を備える。近年の補聴器の中には，上記レシーバが上記イヤプラグ部内に配置され，電気ワイヤを通して上記ベース部中の上記信号処理手段と接続されるものがある。多くの場合このタイプは耳内レシーバ補聴器（a Receiver-In-The-Ear (RITE) hearing aid）と呼ばれている。

上記イヤプラグ部内に異なるトランスデューサを配置することがしばしば提案されている。その一例は，外耳道内において音を電気信号に変換する，鼓膜のすぐそばにおかれるイヤプラグ中のマイクロフォンである。このマイクロフォンは，補聴器のフィッティング中および日常の使用中において多くの目的を持つことができる。また温度センサ，加速度計およびＥＥＧ計測電極も，上記イヤプラグ部中に配置されるのに適切なトランスデューサとして考えられる。このようなトランスデューサからの電気信号は，さらなる処理，たとえば音響処理への入力，ロギング，リモート機器への送信のために，通常は追加的な一対のワイヤによって上記補聴器のベース部の信号処理手段に送信しなければならない。このようなトランスデューサ，たとえばマイクロフォンを備えることの問題の一つとして，上記トランスデューサから上記ベース部に信号を送るために用いられるワイヤが電磁干渉（electromagnetic interference）を増大させる（gather）ことが現在において認識されている。上記マイクロフォンにおいて生成される電気信号は比較的弱く，たとえば１−５μＶであり，このためノイズに対してやや敏感である。

レシーバが上記イヤプラグ内に配置されるときにこの問題は大きくなることも認識されており，これは２Ｖのピーク・レベルを持つことがあるレシーバ信号を供給するワイヤがトランスデューサからの信号を送るワイヤの近くに配置されることがあるからである。すなわち上記レシーバ信号はトランスデューサ信号を伝達するワイヤ中にノイズを導入しがちである。

米国特許公開２００４／０１１６１５１は，ベース部と周辺構成要素の間の補聴器に適用することもできるデータバスを記載している。このデータバスは電力，クロックおよび同期信号の転送を必要とするものとして記載されている。

問題の一つは，上記２つの部分を接続するワイヤの束の合計直径をできるだけ小さく保つためには，ワイヤの数はできるかぎり少なくしなければならないことである。各ワイヤは，たとえばコネクタを通じて，上記イヤプラグ部と上記ベース部の両方に接続される。この接続はいくらかのスペースを占めるし，一般には構造的に弱く，すなわち，この部分における電気接続を失うリスクがある。さらに典型的に用いられる上記コネクタは比較的高価な構成要素である。したがって接続に必要な数を最小に抑えることが望まれる。

上記問題は補聴器を提供するこの発明によって解決され，上記補聴器は，上記レシーバへの信号の送信に適しており，かつ上記レシーバから上記ベース部への信号の送信に適している２本の電気ワイヤを備えるデータバスを有しており，さらに上記データバスは上記ベース部から上記イヤプラグ部へまたは上記イヤプラグ部から上記ベース部へのいずれかに上記２本の電気ワイヤを通して電力を転送するように構成されている。上記２本のワイヤのデータバスの少なくとも３つの異なる状態が異なる時間区分（different time slots）において用いられ，第１の状態が電力の転送に，第２の状態が上記ベース部から上記イヤプラグ部への信号の送信に，第３の状態が上記イヤプラグから上記ベース部への信号の送信に用いられる。

時間において上記データ転送から上記電力転送を分離すると，ノイズの問題のリスクが低減される。異なる時間区分の期間が，双方向において，電力転送とデータまたは信号転送との時間におけるこの分離を意味する。同時にこの発明は，さらなる電気ワイヤを必要とすることなく２線式データバス（a two wire databus）を利用可能にする（facilitates）。

ここでデータバスは，一方向以上で信号を伝送するのに適する，異なるユニット間の通信をセットアップすることができるデジタル通信ラインとして理解されたい。上記データバスはシリアルデータバスであり，電力送信可能なものとしても理解されたい。

ここでトランスデューサは，物理的パラメータを上記補聴器内の電気信号に転送することができる装置として理解されたい。この定義には電位を読取ることができる電極が含まれ，上記電位を何らかの形態において（in some form）上記補聴器の信号処理手段に転送することができる。

この発明による補聴器の一実施態様において，上記トランスデューサは外耳道内の音響信号を電気信号に変換する外耳道マイクロフォン（ear canal microphone）である。このマイクロフォン，すなわち内部マイクロフォン（internal microphone）はフィッティング中において有利であり，補聴器ユーザの鼓膜に現れる音を直接に検出することを可能とする。内部マイクロフォンは日常使用中においても有利であり，たとえばこもり（オクルージョン）のキャンセルや動的ノイズの低減に用いることができる。

上記トランスデューサは耳の外耳部（the concha part）にあるマイクロフォンであってもよいが，上記イヤプラグ部に取付けられる。このマイクロフォンは上記補聴器によって増幅される周囲音から音を検出するものである。外耳部内のマイクロフォンは，耳の後ろのベース部にあるマイクロフォンよりもより自然な音印象（sound impression）をもたらすことができる。

補聴器の一実施態様において，立ち上がりエッジ（rising edge）を用いて電力転送を開始する上記第１の状態のために，low（ロー）すなわち“０”を設定する第４の状態が追加される。シーケンス中の既知の箇所で発生するこの立ち上がりエッジは，上記データバス上の信号を解釈するのに重要である。

補聴器の一実施態様において，上記電源が上記ベース部中に配置され，かつキャパシタが上記イヤプラグ部中に配置され，上記キャパシタは，電力を転送する上記第１の状態中に充電され，かつ上記データバスを通して電力が送信されない期間中に電力を供給する。典型的には上記ベース部中により多くのスペースがあり，したがって電源，たとえば電池のためのより多くの空間があるからである。

補聴器の一実施態様において，電力を転送する上記第１の状態は，上記データバス上の時間（the time on the databus）の少なくとも５０％，好ましくは少なくとも７０％を占める（take up）。このようにすることで，十分に小さい電力損失を達成し，かつ残りの時間帯に電力を供給するキャパシタをあまりに大きくしすぎないようにすることが達成されることが分かった。

補聴器の一実施態様において，上記イヤプラグ部内の上記レシーバは，上記データバス上でデータが転送される時間においてなんらの電力を引出さず（not draw any power），電力が転送されるときにだけ電力を引出すように接続される。これは，データ転送中において上記レシーバを短絡する（short-circuiting）することで達成することができる。この利点は，上記ベース部からの電力転送のない時間帯に，上記レシーバが上記イヤプラグ内の上記キャパシタから電力を引出さなくなることである。上記キャパシタは上記イヤプラグ部の電子回路に電力を供給しさえすればよいので，これは上記イヤプラグ部内の上記キャパシタをかなり小さく作ることができることを意味する。小さいキャパシタは小さい物理的寸法も持つので，これによって上記イヤプラグ部を小さく作ることができる。たとえば，データが転送される時間帯のわずかな部分で上記レシーバが電力を引出すといったこの実施態様の様々な変形が可能である。

補聴器の一実施態様において，上記イヤプラグ部は，上記トランスデューサに接続された電子チップ，すなわち集積回路（ＩＣ）を備え，上記チップまたはＩＣが上記データバスに接続される。上記チップは，たとえばデータバス通信や電力転送を取扱うのに必要な回路を集積する空間効率的なやり方（a space efficient way）である。回路の一つは上記外耳道マイクロフォンの電力供給のための電圧レギュレータである。他の回路は上記トランスデューサからのアナログ信号をデジタル信号に変換するアナログ／デジタル変換器である。このアナログ／デジタル変換器は多くの場合シグマ−デルタ変換器である。

補聴器の一実施態様において，クロック周波数発生器（a clock frequency generator）が上記補聴器の上記ベース部内または上記イヤプラグ内のいずれか一方に配置され，クロック周波数発生器を持たない上記補聴器の部分においてクロック周波数再生器（a clock frequency regenerator）によってクロック周波数が再生される。好ましくは，この再生クロック周波数は上記クロック周波数発生器のクロック周波数に同期される。通常上記クロック周波数発生器は上記補聴器の上記ベース部内に配置され，多くの場合上記同期はフェーズロックトループ（a phase-locked loop）によって実行される。

補聴器の一実施態様において，上記イヤプラグ部は外側表面上（on the external surface）に少なくとも２つの電極を備え，上記電極は，補聴器ユーザからの電位，たとえばＥＥＧ信号を検出することができるように，上記ユーザの外耳道に接触して配置される。ＥＥＧ信号は，様々なタイプの切迫発作の検出や，補聴器の制御，たとえば脳幹反応にしたがう増幅の調整に用いることができる。

さらなる実施態様において，上記イヤプラグ部は物理的または生理的パラメータを計測するトランスデューサに接続される。このようなトランスデューサは，温度，血圧，たとえば加速度のような動き，方向（向き）すなわち人が横たわっていること，身体上の電気信号たとえばＥＥＧを，計測するために適用することができる。好ましくはこのトランスデューサは上記イヤプラグ部の電子モジュールに接続され，上記シリアルデータバスを通した上記ベース部内の信号処理手段へのデータ転送が準備される。上記外耳道内の上記イヤプラグ部の正しい配置（the correct placement）を検出する適切なトランスデューサを用いることもできる。これには容量型トランスデューサ（a capacitive transducer）を用いることができる。

第２の観点において，この発明は，電源手段，および補聴器ユーザの周囲の音響信号を電気信号に変換する少なくとも一つのマイクロフォンを備える補聴器の２つの部分間の通信方法に関する。この方法は，信号処理手段を備えるベース部を補聴器ユーザの外耳道の外側に配置することを含む。この方法は，音を上記外耳道に送信するレシーバを備えており，上記ベース部に送信する信号を生成するトランスデューサを備えているイヤプラグ部を，補聴器ユーザの外耳道内に配置することを含む。この方法はさらに，上記レシーバへの信号の転送に適しており，かつ上記トランスデューサから上記ベース部への信号の転送に適している２本の電気ワイヤを備えるデータバスを通して，上記イヤプラグ部に上記ベース部を接続することを含み，上記データバスが上記２本の電気ワイヤを通して上記ベース部から上記イヤプラグ部へまたは上記イヤプラグ部から上記ベース部へのいずれかに電源を供給するように構成されている。

この方法の一実施態様において，上記２本のワイヤのデータバスの少なくとも３つの異なる状態が，異なる時間区分において経時的に適用される。第１の状態は電力の転送に，第２の状態は上記ベース部から上記イヤプラグ部への信号の送信に，第３の状態は上記イヤプラグ部から上記ベース部への信号の送信に用いられる。

ベース部とイヤプラグ部の間にデータバスを備える補聴器の実施例を示す。 データバスの３つの異なる状態における補聴器の設定を示す。 データバスを通した双方向デジタル通信を示すもので，(a)から(k)の区画はそれぞれの信号を示している。 双方向デジタル通信を制御する別の状態を示すもので，(a)から(k)の区画はそれぞれの信号を示している。 この発明の一実施例において用いられるフェーズロックトループ回路を示している。

以下，図面を参照してこの発明をより詳細に説明する。

図１は，２つのマイクロフォン３，４，電子モジュール６，レシーバ10および電池８を備える，多くの場合耳の後ろに配置されるベース部１を有する補聴器の原理を示している。上記電子モジュール６は，信号処理手段23，クロック発生器９およびデータライン16上の通信を制御するコントローラ24を備えている。上記補聴器のイヤプラグ部２は，電子モジュールまたは電子チップ７，およびマイクロフォン11を備えている。上記イヤプラグ部はレシーバ10も備えている。

上記イヤプラグ部２の電子モジュール７は，上記レシーバ10を駆動するためのデジタル／アナログ変換器22，および鼓膜近くのマイクロフォン11のようなトランスデューサからの信号をデジタル化するアナログ／デジタル変換器21を備えることができる。上記デジタル／アナログ変換器はＵＳ５，８７８，１４６から知られるようにデルタシグマ変換器の形態で実装することができる。デルタシグマ変換器はデルタシグマ変調器およびローパス・フィルタを備える。上記デルタシグマ変調器は上記ベース部内に配置してもよい。

上記レシーバを駆動するためにＨブリッジを用いることができる。Ｈブリッジは国際特許公開２００５／０７６６６４に記載され，図２にも示されている。

上記イヤプラグ内のレシーバ10を所望の周波数スペクトル全体を取扱う一つの単一ユニットとすることができる。しかしながら，上記レシーバを，一つが高周波用，一つが低周波用である，２つの分離レシーバユニット（two separate receiver units）から構成することもできる。レシーバユニットの両方を上記イヤプラグ部２中に配置することができる。これに代えて，低周波用のレシーバユニットを上記ベース部１に配置することができ，このユニットからの音を音チューブ（図示略）を通して上記イヤプラグに送ることができる。音チューブにおける低周波音の損失は音チューブにおける高周波音の損失よりも小さい。このような実施形態は，十分な音圧を得るために大型のレシーバユニットを必要とするハイパワー型補聴器に好ましい。

図１に示す実施例において，２本の電気ワイヤ16，17ないしラインが上記ベース部に上記イヤプラグ部を接続している。上記２本のワイヤは電源供給およびデジタル通信の両方のためのものである。シリアルデータバス上のいずれかの方向に電力が送られるときおよびデータが送られるときを制御するためにプロトコルが用いられる。様々なタイプのプロトコルを上記送信を制御するために用いることができる。

上記データバス信号を一対のワイヤ上で平衡信号（a balanced signal）として送信することもできる。これはデータバス通信に影響するノイズのリスクを低減もする。平衡対ワイヤを撚ることでノイズの影響をさらに低減することができる。

通常，上記電池は上記ベース部内に配置され，電子モジュールに安定電圧ＶＤＤを供給するために電圧レギュレータが用いられる。上記プロトコルの一部として上記２本のワイヤを通して送られる電圧はキャパシタを充電しなければならず，上記データバス上のデータ送信のときにそこから電力が引き出される。上記イヤプラグ部内にローカルの電圧レギュレータ20が設けられることもある。

図２はデータバスの主要な３つの状態（states）Ａ，ＢおよびＣを示している。第１の状態Ａにおいて，上記ベース部１の電池８が，撚られた２本の電気ワイヤ接続として示されている上記データバス15を通して上記イヤプラグ部２に接続され，ここで供給電圧が上記キャパシタ25を充電し，かつ音出力ステージ，すなわちＨブリッジ中のスイッチ40，41，42，43および上記レシーバ10に，たとえば電圧レギュレータを通して給電する。上記ベース部内および上記イヤプラグ部内のスイッチ（図示略）が上記回路を図２のＢ状態に再接続する（reconnecting）ために用いられる。この状態の間，上記イヤプラグへの給電は断絶される。その代わりに上記ベース部内のトランスミッタ26が上記データバス15を通して上記イヤプラグ部内のデータ・レシーバ28に接続される。Ｂ状態の間にデータが上記トランスミッタ26から上記データ・レシーバ28に送られる。典型的には各Ｂ状態の期間中（during each B state period）１ビットが送られる。

Ｂ状態において転送される一または複数のビットは，新たなビット（a new bit or bits）が次のＢ状態において転送されるまで，他の状態の期間におけるＨブリッジ中の４つのスイッチ40，41，42，43の条件（conditions）を設定する。上記データ・レシーバ28は，Ｈブリッジ中のスイッチ40，41，42，43を制御する制御ロジック（図示略）に接続されなければならない。上記制御ロジックは，新たなデータが受信されるまで，上記スイッチ（複数）への入力を保持する。複数のビットが各Ｂ状態において上記イヤプラグに転送される場合，上記制御ロジックは，これらのビットを記憶し，かつあるＢ状態から次の状態までの期間中の適切な時点において，正しいビットを上記スイッチ40，41，42，43の入力に提示するように設定される必要がある。

図２に示す例において，ｂ_ｎはＢ状態において上記データ・レシーバ28に送られた１ビットのレベルである。このレベルｂ_ｎは上記制御ロジックによって記憶され，Ｂ状態から次のＣ状態にシフトするときに上記制御ロジックは上記スイッチ40，41，42，43の入力をｂ_ｎ-１からｂ_ｎにシフトする。この入力ｂ_ｎが次のＢ状態の終わり（the end of the next B state）まで保持され，そこでｂ_ｎ+１にシフトされる。上記スイッチ40，41，42，43への上記入力ｂ_ｎ-１は，図２に示すものの前のＢ状態において上記データ・レシーバ28に転送されたものである。

図２に示すように，Ｈブリッジ中の上記スイッチ40，41，42，43は，一方の斜め（たとえば，40および43）において開放され，かつ他方の斜め（たとえば，41および42）において閉鎖されるようにスイッチされる。これは上記レシーバのコイルを一方向に通る電流を通じさせる。上記スイッチ40，41，42，43が開かれる上記斜めが変更されると，上記電流の方向，したがって膜の動き（the movement of the membrane）も変わる。

図２に示す最後の状態が上記Ｂ状態に続くＣ状態であり，上記回路を上記Ｃ状態に再接続するために，上記ベース部内および上記イヤプラグ内の両方におけるスイッチ（図示略）が用いられる。Ｃ状態において，上記イヤプラグ部２内のトランスミッタ29が上記データバス15を通して上記ベース部内のデータ・レシーバ27に一または複数のビットを送信する。上記イヤプラグ部から送信されるこれらのデータは，上記イヤプラグ部内のたとえばマイクロフォン11のようなトランスデューサから得られるデータとすることができる。上記トランスデューサからのデータは，上記イヤプラグ部内において，Ａ／Ｄ変換器21によってデジタル化され，制御ユニット18において送信のためにパックされる（packed）。

立ち上がりエッジを用いてＡ状態を開始するために，多くの場合上記Ｃ状態に続くさらなるＤ状態においてロー・ビットまたは“０”が上記データバス上に送られる。この立ち上がりエッジは，以下に記載するように，上記ベース部と上記イヤプラグ部の間の同期に用いられる。

上記Ｂ，ＣおよびＤ状態の間，上記キャパシタ25が，上記イヤプラグ部内の上記レシーバ，Ｈブリッジおよび他の電力を必要とする回路の電源となり，ここでは電力は上記データバス15を通して転送されず，データのみが上記データバス15を通して転送される。上記電圧レギュレータ20（図１参照）は全状態において（in all states）正しい電圧が供給されることを保証する。したがって上記データバス15はＡ状態において比較的低いインピーダンスに直面する（face）。Ｂ状態では上記トランスミッタ26が低出力インピーダンスを持ち，他方上記データ・レシーバ28は高インピーダンスを持つ。Ｃ状態では上記トランスミッタ29が低出力インピーダンスを持ち，他方上記データ・レシーバ27は高入力インピーダンスを持つ。

実際には上記キャパシタ25を並列の２つのキャパシタとして実装してもよい（図示略）。これは，２つキャパシタの一つを上記ＢおよびＣ状態においてＨブリッジに電源を供給するために用いることができるようにし，かつこれらの２つのキャパシタの他方を上記Ｂ状態における上記レシーバ28またはＣ状態における上記トランスミッタ29のいずれかに電源を供給することができるように機能する。

一実施態様において，上記レシーバ10またはスピーカは，データが上記データバス上を転送されているときになんらの電力を引き出さず，電力が転送されているときにだけ電力を引き出すように接続され，上記Ｈブリッジ中の上記４つのスイッチ40，41，42，43が別々に動作させられる。すなわち上記Ｈブリッジ中のスイッチ40，41，42，43を制御する制御ロジックは，電力が転送される状態においてのみ，すなわち実施例における状態Ａのときに上述したように上記スイッチ（複数）への入力を保持する。他の状態においては（in the other states）キャパシタ25からなんらの電力を引き出さないようにするために，上記レシーバ10を短絡する（short circuited）することができる。上記レシーバ10の短絡は，スイッチ40，41を同時に開放し，かつスイッチ42，43を同時に閉鎖することによって達成することできる。これは逆にスイッチ40，41を閉鎖し，かつスイッチ42，43を開放することでも可能である。

図３および図４は，２本のワイヤ（２線式）の双方向シリアルデータバス（two wire bidirectional serial databus）16を通した電力供給および通信をどのように取り扱うことができるかの一例を示している。図３における区画ａには，上記ベース部１において生成される３２ＭＨｚクロック周波数が示されている。上記イヤプラグ部２では，フェーズロックトループ（phase-locked loop）（ＰＬＬ）19（図５参照）の適用によって対応する３２ＭＨｚクロック周波数が生成される。上記ＰＬＬ19は上記データバス信号の適用によって上記３２ＭＨｚクロック周波数を生成する。上記ＰＬＬはデータライン信号中の立ち上がりエッジの適用によって２つの３２ＭＨｚクロック周波数間の同期を連続して調整する。この実施例のようにクロック発生器９が上記ベース部内に配置されている場合には，上記ＰＬＬは上記イヤプラグ部内に配置される。この同期は，上記ベース部と上記イヤプラグ部の間の通信を適切に機能するために重要である。

上記３２ＭＨｚクロック周波数は一例として扱われる。他のクロック周波数を用いることもできる。

図３の区画ａに示すように，上記３２ＭＨｚクロックサイクルを，Ａ，Ｂ，ＣおよびＤと呼ぶ４つの別々の状態に分割することができる（図３の最上部を参照）。状態Ａにおいて好ましくは上記ベース部から上記イヤプラグ部に電力が転送される。状態Ｂにおいて上記ベース部から上記イヤプラグにデータが転送される。これは，典型的には音響信号を生成するレシーバのための上記レシーバに向けた電気信号である。状態Ｃにおいて上記イヤプラグから上記ベース部にデータが転送される。このデータは，上記イヤプラグ内の一または複数のトランスデューサからのデジタル信号である。トランスデューサの一つを内部マイクロフォン（internal microphone）とすることができる。上記状態Ｄは常にlowまたは“０”であり，立ち上がりエッジで上記状態Ａがスタートする。これはすべてのサイクルについて，明確に定義された時間間隔を持つ立ち上がりエッジを与える。これらの立ち上がりエッジはさらに上記ベース部と上記イヤプラグ部の間のクロック周波数の同期に用いられる。上記提示される状態の順番は異ならせることができる。Ｂ状態およびＣ状態を交換することによって分割される２またはそれ以上の部分に上記状態Ａを分割することも可能である。上述した状態の間に他の目的を持つさらなる状態を追加することもできる。

図３の区画ｂおよびｃは上記ベース部から上記イヤプラグ部に１ビットを送信する一例を示しており，ここでは図３の区画ｂにおいて“０”が送信され，かつ図３の区画ｃにおいて“１”が送信されている。図３の区画ｂおよび図３の区画ｃの両方において上記イヤプラグ部からは“０”が送られる。

図３の区画ｄおよびｅは，上記イヤプラグ部から上記ベース部に１ビットを送信する一例を示しており，ここで区画ｄにおいて“０”が送られ，区画ｅにおいて“１”が送られている。図３の区画ｄおよびｅの両方において“０”が上記ベース部から送られる。

図３の区画ｆは双方向データバスにおける結果信号（the resulting signal）を示すもので，破線は，信号が２つの可能ルートの一つに沿うことができることを示しており，その結果“０”または“１”のいずれかが送られる。上記データバス上のこの結果信号は，図３の区画ｂまたはｃからの信号と，図３の区画ｄまたはｅからの信号を加算したものである。この実施例において図３の区画ｆに矢印によって示される立ち上がりエッジが存在し，３２ＭＨクロック周波数では全３２の立ち上がりエッジがデータバス信号中にある。これは，上記データバス上の信号はこの立ち上がりエッジの前にlowとなる必要があることを意味し，Ｄ状態に起因する図３の区画ｆに示すデータバス信号にもあてはまる。データバス信号レベルの変化は３２ＭＨｚクロック周波数の立ち上がりエッジにおいてのみ生じる。

図３の区画ｆに矢印で示す上述したデータライン信号中の立ち上がりエッジは上記ＰＬＬに用いられて上記ベース部と上記イヤプラグ部の間のクロック信号が同期される。

図４はクロック周波数の同期に用いられる信号を示している。図４の区画ａはさらにフェーズ・カウンタ（phase counter）によるフェーズのカウントを示している。フェーズ・カウンタは上記ベース部内および上記イヤプラグ部内の両方に存在する。上記フェーズ・カウンタは上記イヤプラグ部の制御手段18の一部である。上記２つのフェーズ・カウンタは上記データバス上の立ち上がりエッジを通して上記ＰＬＬによって同期される。上記フェーズ・カウンタは上記データバス信号の立ち上がりエッジにおいて１からスタートし，３２ＭＨｚクロックの各立ち上がりエッジについて１ずつインクリメントされて，３２に至る。３２の後，上記フェーズ・カウンタは再び１からスタートする。フェーズ・カウンタは３２ＭＨクロックのたち下がりエッジを識別することによって半分だけ（by half）インクリメントすることもできる。

上記フェーズ・カウンタは電力が転送されるべき上記状態Ａと，上記ベース部または上記イヤプラグ部のいずれかがデータを送出する上記状態ＢおよびＣを識別するために用いられる。

図４における対比を容易にするために，図４の区画ｂは上記３２ＭＨｚ周波数をリピートしており，図４の区画ｃはデータバス信号をリピートしている。図３および図４に示すように，上記状態Ａはフェーズ１〜２９においてアクティブであり，上記状態Ｂはフェーズ３０においてアクティブであり，上記状態Ｃはフェーズ３１においてアクティブであり，“０”が送られる状態Ｄはフェーズ３２においてアクティブである。上記フェーズ・カウンタは，上記異なる状態についての上記図２に示す異なる設定間のシフトにも用いられる。異なる状態を持つ異なるフェーズは異なる時間区分（タイムスロット）とみなされる。

上記状態Ｄおよび上記状態Ａの間の立ち上がりエッジは，上記ベース部と上記イヤプラグ部のクロック周波数の同期を意図したものである。この立ち上がりエッジが，図３の区画ｆおよび図４の区画ｃに矢印で示されている。“０”が上記ベース部から出力され，続いて上記イヤプラグから“１”が出力されるたびに，状態ＢおよびＣの間に別の立ち上がりエッジが生じる。この２つの立ち上がりエッジを区別するために，上記イヤプラグ部２の上記電子モジュール７の上記制御ユニット18が配置されており，この区別に用いられる信号を生成する。この信号はトリガオン（Trig_on）と呼ばれ，図４の区画ｄに示されている。

上記フェーズが３２または１に等しくなると上記トリガオン信号は“１”（またはhigh）に設定される。上記フェーズが２から３１のとき上記トリガオン信号は“０”（またはlow）に設定される。トリガオンは少なくともフェーズ30および31においてlowでなければならない。

図５は，図３の区画ｆおよび図４の区画ｃにおいて矢印によって示されている立ち上がりエッジの適用によって，上記ベース部およびイヤプラグ部間の上記３２ＭＨｚクロック周波数を同期するために用いられる，フェーズロックトループ（ＰＬＬ）回路19の一例を示している。データライン信号がトリガオン信号とともにＡＮＤ演算子30に入力する。すなわち，上記ＡＮＤ演算子30の出力は矢印によって示す上記データライン信号の立ち上がりエッジによってのみhigh（ハイ）に移行し，上記ベース部から“０”が送信され，続いて上記イヤプラグから“１”が送信されるときの上記立ち上がりエッジではhighにならない（図４の区画ｃおよびｄを参照）。これは，上記ベース部または上記イヤプラグ部から信号ビットが送信されるときトリガオン信号はlowであるのに対し，矢印によって示されるデータラインの立ち上がりエッジではトリガオン信号がhighであるためである。

上記ＡＮＤ演算子30からの信号はフェーズ周波数検出器（phase frequency detector）（ＰＦＤ）31への基準入力である。上記ＰＦＤ31への他の入力は分周器33を通した電圧制御発振器（voltage controlled oscillator）（ＶＣＯ）32からのフィードバックである。上記ＰＦＤ31の２つの出力ＱＡおよびＱＢは，パルス列を通して第１のスイッチ34および第２のスイッチ35を制御する。第１の定電流発生器36および第２の定電流発生器37がキャパシタ38を充電または放電し，これによって上記ＶＣＯ32に対する入力電圧が決定される。上記２つの電流発生器36，37は通常は同じ電流を生成する。ＱＡ上のパルスがＱＡに接続された上記第１のスイッチ34を閉じると，上記第１の定電流発生器36が上記キャパシタ38を充電する。ＱＢ上のパルスがＱＢに接続された上記第２のスイッチ35を閉じると，上記第２の定電流発生器37が上記キャパシタ38を放電する。

上記ＰＦＤ31の入力（複数）上の２つの信号が同期またはロックされると，上記パルスＱＡおよびＱＢの長さが同じになり，かつ上記ＶＣＯ32入力上の電圧が変化しなくなる。上記ＰＦＤ31の入力（複数）上の２つの信号が同期を外れると，上記ＰＦＤ31の出力ＱＡおよびＱＢの一方のパルスが他方の出力のパルスよりも長くなり，これによって上記キャパシタ38は充電されるまたは放電される。これによって上記ＶＣＯの出力周波数が上記データバス信号に同期するレベルに，上記ＶＣＯ32上の入力電圧が調整される。

双方向データバスが開始する，たとえば補聴器の電源がオンされる，または上記データバスがリセットされると，上記コントローラ18は上記ＰＬＬのロックを待機する，すなわち２つの３２ＭＨｚ周波数が同期されるのを待機する。この場合上記パルスＱＡおよびＱＢの長さが同じまたはほぼ同じになる。これが発生すると，上記イヤプラグ部は上記データライン上の立ち上がりエッジを待機する。上記コントローラ18が上記データライン上の立ち上がりエッジを検出すると上記フェーズ・カウンタが１にセットされる。この時点から上記フェーズ・カウンタは図４の区画ａに示しかつ上記したように継続する。このスタート時の機能を適切にするためには，図３の区画ｉに示す状況，すなわち上記ベース部からの“０”に続いて上記イヤプラグ部からの“１”が続く状況をスタート時において回避して，同期を阻害する可能性のある何らかの他の立ち上がりエッジ（any other rising edge）を取得しないようにしなければならない。これは，上記データバス信号は当初は図３の区画ｇ，ｈまたはｊの信号のようにならなければならないことを意味する。

上記データバスのリセット，およびこれに続く上述したスタート時の手順の適用は，一または複数のラインまたはワイヤにおいて接続が一時的に途切れた（lost）ときに初期化することができる。このような一時的な接続欠損（loss of connection）は，上記イヤプラグ電子モジュール７の制御回路18によって検出することができる。これは上記ＰＬＬ19（図５参照）内の上記キャパシタ38にかかる電圧をチェックすることで行うことができる。上記データバス信号の立ち上がりエッジがストップすると，この電圧は０に向けて降下し，上記制御回路18がこれを検出した場合に，イヤプラグ部は上記データバス上のデータ送信をストップし，同時に上述したスタート時の手順が初期化される。上記制御回路18を電源供給ワイヤ上の何らかの一時的接続欠損を検出するように設定してもよい。

上記クロック周波数が適切に同期していることを確認するために特定コード（a specific code）を用いてもよい。通信がスケジュール通りに機能していることを確認するためにこのコードないし別のコードを特定の時間間隔で送信することもできる。このコードがストップしたまたは上記時間間隔が適切に続かない場合に，リセット手順を初期化することもできる。このコードは，上記ベース部から出力されるまたは上記イヤプラグから出力される信号の一部として，一連のデータ信号における特定時に（arranged at specific times）送信する必要があろう。

データ通信の上記実施例では，クロック周波数の１サイクルが，上記ベース部から上記イヤプラグ部に１ビットを送信するのに用いられ，かつ上記イヤプラグ部から上記ベース部に１ビットを送信するのに用いられている。データ通信は多くの様々なやり方で行うことができる。この発明の実施例に含まれる他のオプションでは，たとえば上記ベース部から２または４ビットを送信し，続いて同数の，または異なる数のビットを上記イヤプラグ部から上記ベース部に送信することができる。一度に１ビットのみを送信することで，上記供給電圧を保持するために上記イヤプラグ部において必要とされる上記キャパシタを比較的小さくすることができるという利点が生じ，追加電荷（extra charge）を受けることなく上記キャパシタが上記供給電圧を保持する必要時間が比較的短くなる。２方向のそれぞれで送信されるビット数は同じである必要はない。これはデータバスのニーズおよび上記イヤプラグ部における一または複数のトランスデューサのニーズに基づくものとすることができる。

また上記クロック周波数は上記キャパシタの必要サイズに影響する。３２ＭＨｚクロック周波数を用いる場合は，上述した例によれば電力は２９／３２の時間割合において（in the fraction 29/32 of the time）転送され，データは１Ｍｂｉｔ／ｓで上記ベース部から送信され，かつ１Ｍｂｉｔ／ｓで上記イヤプラグ部から送信される。これは，上記キャパシタ15は，１マイクロ秒のうちの３／３２において（in 3/32 of a microsecond），上記供給電圧を保持すればよいことを意味する。上記クロック周波数が４ＭＨｚであり，かつデータ転送の要求が同じであったとすれば，上記キャパシタは１マイクロ秒のうちの３／４において上記供給電圧を保持する必要があることになる。同時に電力は１／４の時間割合だけ転送されることになる。これは，上記キャパシタは大きいものにする必要があり，かつ電力転送中に上記データバスを通して送る電流を増やして必要電荷を供給する必要があることを意味する。

電力供給期間中すなわち状態Ａのときに電流が大きくなると，低電流の電力損失と比べて電力損失は大きくなる。

電力が転送されない時間割合が増加した場合，電力供給のない時間中に電力を供給できる十分な電荷を上記キャパシタに保持させるには，上記コンデンサ15のサイズを大きくする必要がある。容量を大きくすることは，上記キャパシタの物理的な寸法も大きくなることを意味する。上記イヤプラグ内の限られたスペースのためには，小さいキャパシタ，したがって比較的高いクロック周波数が多くの場合に好ましい。

しかしながら高周波数は上記制御回路のｐ−ｎ接続において大きな動的効率損失（a higher dynamic efficiency loss）を導くことがある。この電力損失は論理ゲートの容量性負荷（the capacitive load of logic gates）を充電することで生じる。上記データバスに限れば（for the databus alone），上記データバスは上記Ａ状態のサイクル中では同一レベルになるので，この電力損失を生じる実際の周波数は上記クロック周波数よりも低い。したがって“０”および“１”の間のシフトの数は，多くの場合，上記制御クロック周波数，すなわちこの実施例における３２ＭＨｚよりもかなり少なくなる。これによって動的効率損失も低減される。

１Ｍｂｉｔ／ｓは必要な品質の電気音信号を上記レシーバ10に供給するのに十分である。上記イヤプラグ部２内のマイクロフォン11について上記信号は上記Ａ／Ｄ変換器21によってデジタル化されてこれは約２Ｍｂｉｔ／ｓの信号となる。この信号は通常上記イヤプラグ内で前処理されて約６００ｋｂｉｔ／ｓに低減される。このレートの信号は上記実施例のデータバスを通して容易に送信することができる。上記前処理はサンプリング周波数の低減およびローパス・フィルタリングによる信号のデシメーションであり，これによって高周波量子化ノイズ（high frequency quantification noise）が除去される。

この実施例において，上記レシーバ10またはスピーカは，データが上記データバス上で転送されるときになんらの電力も引出さず，電力が転送されるときにだけ引出すように接続されており，上記レシーバ10からの最大音響出力効果（the maximum acoustic output effect）は若干低められる。３２ＭＨｚクロック周波数を用いる例では，電力は２９／３２の時間割合において転送され，上記レシーバ10からの最大音響出力効果における低減は３／３２または約１ｄＢとなる。

上記イヤプラグ部にさらなるトランスデューサを追加する場合，上記データバスを通して上記ベース部に転送する必要のあるデータは，さらなる帯域のデータバスを必要とする。これらのトランスデューサのタイプに依存して転送するデータ量はかなり変動する。上記トランスデューサが温度計または動きを検出する加速時計であれば，転送に必要なデータ量は比較的限定され，他方上記トランスデューサが一または複数のＥＥＧ信号であればより多くのデータを転送する必要のあるものの，音信号の場合と比べると未だかなり少ない。

多数のトランスデューサを上記イヤプラグ部内に設けるまたはイヤプラグ部に接続する場合には，これらからのデータを上記イヤプラグ部の上記電子モジュール７によって集積し（collect），たとえば，マイクロフォン11からのデジタル化音信号とともに上記データバスを通して送信するための適切なフォーマットにパッケージングしてもよい。

Claims (16)

1. 電源手段，および補聴器ユーザの周囲の音響信号を電気信号に変換する少なくとも１つのマイクロフォンを備える補聴器であって，
   上記補聴器はさらに，
   補聴器ユーザの外耳道の外側に配置される，信号処理手段を備えるベース部，
   補聴器ユーザの外耳道内に配置される，音を上記外耳道内に送るレシーバを備え，上記ベース部に転送される信号を生成するトランスデューサを備えるイヤプラグ部，および
   上記イヤプラグ部と上記ベース部を接続し，上記レシーバに信号を送信するように構成され，かつ上記トランスデューサから上記ベース部に信号を送信するように構成される２本の電気ワイヤを備え，上記ベース部から上記イヤプラグ部へまたは上記イヤプラグ部から上記ベース部へのいずれかに，上記２本の電気ワイヤを通して電力を供給するように構成されているデータバスを備え，
   上記データバスの少なくとも３つの異なる状態が異なる時間区分において用いられ，第１の状態が電力の転送に用いられ，第２の状態が上記ベース部から上記イヤプラグ部への信号の送信に用いられ，第３の状態が上記イヤプラグ部から上記ベース部への信号の送信に用いられる，
   補聴器。
2. 上記トランスデューサが，上記外耳道内の音響信号を電気信号に変換する外耳道マイクロフォンである，請求項１に記載の補聴器。
3. 立ち上がりエッジを用いて上記第１の状態をスタートするためにlowにセットされる第４の状態をさらに備えている，請求項１または２に記載の補聴器。
4. 上記電源が上記ベース部内に配置されており，かつキャパシタが上記イヤプラグ部内に配置されており，上記キャパシタが，電力の転送のための上記第１の状態中に充電され，かつ上記データバスを通して電力が送信されない期間に電力を供給する，
   請求項１から３のいずれか一項に記載の補聴器。
5. 上記電力を転送する上記第１の状態が，上記データバス上の時間の少なくとも５０％，好ましくは少なくとも７０％を占める，請求項４に記載の補聴器。
6. 上記イヤプラグ部が上記トランスデューサに接続された電子チップを備え，上記チップが上記データバスに接続されている，請求項１から５のいずれか一項に記載の補聴器。
7. 上記電子チップが上記トランスデューサの電源のための電圧レギュレータを備えている，請求項６に記載の補聴器。
8. 上記電子チップが上記トランスデューサからのアナログ信号をデジタル信号に変換するアナログ／デジタル変換器を備えている，請求項６または７に記載の補聴器。
9. 上記アナログ／デジタル変換器がシグマ−デルタ変換器である，請求項８に記載の補聴器。
10. 上記補聴器の上記ベース部または上記イヤプラグ部のいずれかにクロック周波数発生器が配置されており，上記クロック周波数発生器を持たない補聴器部分にクロック周波数再生器が設けられている，請求項１から９のいずれか一項に記載の補聴器。
11. 上記クロック周波数再生器が上記クロック周波数発生器のクロック周波数に同期される，請求項１０に記載の補聴器。
12. 上記クロック周波数発生器が上記補聴器の上記ベース部内に配置されている，請求項１０または１１に記載の補聴器。
13. 上記同期がフェーズロックトループによって実行される，請求項１１に記載の補聴器。
14. 上記イヤプラグ部が外側表面上に少なくとも２つの電極を備え，上記補聴器ユーザからの電位，たとえばＥＥＧ信号を検出するために，上記外耳道内に上記イヤプラグが配置されるときに上記ユーザの外耳道に接触するように上記電極は配置されている，請求項１から１３のいずれか一項に記載の補聴器。
15. 上記レシーバが，データが上記データバス上を転送されるときにはなんらの電力を引き出さず，電力が転送されているときにだけ電力を引き出すように接続されている，請求項１から１４のいずれか一項に記載の補聴器。
16. 電源手段と，補聴器ユーザの周囲の音響信号を電気信号に変換する少なくとも１つのマイクロフォンを備える補聴器の２つの部分の間で通信する方法であって，
    信号処理手段を備えるベース部を，補聴器ユーザの外耳道の外側に配置し，
    音を上記外耳道内に送るレシーバを備え，上記ベース部に転送される信号を生成するトランスデューサを備えるイヤプラグ部を，補聴器ユーザの外耳道内に配置し，
    上記レシーバに信号を送信するように構成されかつ上記トランスデューサから上記ベース部に信号を転送するように構成されている２本の電気ワイヤを備えるデータバスを通して上記イヤプラグ部と上記ベース部を接続し，上記データバスは，上記２本の電気ワイヤを通して，上記ベース部から上記イヤプラグ部へまたは上記イヤプラグ部から上記ベース部へのいずれかに電源を供給するように構成されており，
    異なる時間区分において経時的に上記２本のワイヤデータバスに少なくとも３つの異なる状態を適用し，第１の状態を電力の転送に用い，第２の状態を上記ベース部から上記イヤプラグ部への信号の送信に用い，第３の状態を上記イヤプラグ部から上記ベース部への信号の送信に用いる，
    方法。

Images