KR20120116998A

KR20120116998A - 데이터버스를 구비한 2-부품 보청기 및 부품간 통신 방법

Info

Publication number: KR20120116998A
Application number: KR1020127023592A
Authority: KR
Inventors: 소렌 킬스가드; 프레벤 키드모스; 마이크 린드 랭크
Original assignee: 비덱스 에이/에스
Priority date: 2010-03-09
Filing date: 2011-03-09
Publication date: 2012-10-23
Also published as: CN102792716B; KR20120120420A; US8923542B2; CN102869304B; KR101412824B1; WO2011110582A1; WO2011110579A1; JP5663039B2; AU2011226131A1; CN102869304A; DK2545719T3; KR101382971B1; JP2013521086A; ES2945348T3; SG183970A1; US9808199B2; CN102792716A; US20130039519A1; AU2011226131B2; JP2013521687A

Abstract

보청기는 보청기 사용자의 귀 도관 외부에 배열될 전원(8), 적어도 하나의 마이크(11)와, 기본 부품(1)을 포함하고, 기본 부품은 신호 처리 수단(23)을 포함한다. 보청기는 보청기 사용자의 귀 도관 내에 배열될 이어 플러그 부품(2)을 또한 포함하고, 이어 플러그 부품은 귀 도관 안으로 음향을 송신하기 위한 수신기를 포함하며, 이어 플러그 부품은 상기 기본 부품(1)에 전송하도록 신호를 발생시키는 트랜스듀서(11)를 포함한다. 보청기는 상기 이어 플러그 부품(2)을 기본 부품(1)에 연결하는 데이터버스(15)를 또한 포함한다. 데이터버스(15)는 신호를 수신기(10)에 송신하고, 트랜스듀서(11)로부터의 신호를 기본 부품(1)에 송신하기 위해 적응된 두 개의 전선(16, 17)을 포함하고, 데이터버스(15)는 상기 두 개의 전선(16, 17)을 통해 기본 부품으로부터 이어 플러그 부품에, 또는 이어 플러그 부품으로부터 기본 부품에 전력 공급을 제공하기 위해 적응된다. 데이터버스의 적어도 3개의 상이한 상태가 상이한 시간 슬롯에 적용되고, 제1 상태는 전력의 전송을 위한 것이고, 제2 상태는 기본 부품으로부터 이어 플러그 부품에 신호를 송신하기 위한 것이고, 제3 상태는 이어 플러그로부터 기본 부품에 신호를 송신하기 위한 것이다.

Description

데이터버스를 구비한 2-부품 보청기 및 부품간 통신 방법{TWO PART HEARING AID WITH DATABUS AND METHOD OF COMMUNICATING BETWEEN THE PARTS}

본 발명은 보청기에 대한 것이다. 또한, 본 발명은 전선으로 연결된 두 부품들(parts)로 이루어진 보청기에 대한 것이다. 본 발명은 보다 구체적으로 전력 공급 수단과, 보청기 사용자의 주변에 있는 음향 신호를 전기 신호로 변환하기 위한 적어도 하나의 마이크를 포함하는 보청기에 대한 것이고, 보청기는 보청기 사용자의 귀 도관 외부에 배열될 기본 부품(base part)을 포함하고, 기본 부품은 신호 처리 수단을 포함한다. 보청기는 보청기 사용자의 귀 도관 내에 배열될 이어 플러그 부품을 또한 포함하고, 이어 플러그 부품은 음향을 귀 도관 안으로 전송하기 위한 수신기를 포함한다. 이어 플러그 부품은 상기 기본 부품에 전송될 신호를 발생시키는 트랜스듀서를 포함한다.

보청기는 마이크, 증폭기와 수신기에 의해 사용자의 청력 결손(deficit)을 보상하기 위해 적응된 휴대용 전자 장치이다. 많은 유형의 보청기는 2-부품 장치로서 제조되며, 한 부품은 보청기 사용자의 귀 도관 내에 배열되기 위한 이어 플러그 또는 이어폰(ear piece)이고, 다른 한 부품은 귀 도관(ear canal) 외부에 배열되기 위한 기본 부품이다. 종종, 기본 부품은 귀 뒤의(behind-the-ear) 하우징이라고 알려진, 귀 뒤에 배열된다. 기본 부품은 일반적으로 신호 처리 수단, 하나 또는 두 개의 마이크와, 배터리를 포함할 것이다. 현대의 보청기에서, 수신기는 이어 플러그 부품 내에 종종 배열되고, 전선을 통해 기본 부품 내의 신호 처리 수단에 연결된다. 이러한 유형은 귀 안의 수신기(Receiver-In-The-Ear; RITE)형 보청기라고 때때로 지칭된다.

이어 플러그 부품 내에 상이한 트랜스듀서를 배열하는 것이 종종 제안된다. 하나의 예시는 귀 도관 내의 음향을 전기 신호로 변환하기 위해, 고막에 가까운 쪽에 있는 이어 플러그 내의 마이크이다. 이러한 마이크는 보청기의 장착 동안과, 일상적인 이용 동안에 많은 목적을 가질 수 있다. 또한, 온도 센서, 가속도계와, EEG 측정 전극은 이어 플러그 부품 내에 배열하도록 관련될 수 있는 트랜스듀서로서 간주된다. 이러한 트랜스듀서로부터의 전기 신호는 추가적 처리, 예를 들면, 음향 처리로의 입력, 로깅, 또는 원격 장치로의 전송을 위해 일반적으로 추가적인 전선쌍에 의해 보청기의 기본 부품의 신호 처리 수단에 전송될 필요가 있다. 예를 들면, 이러한 트랜스듀서, 예를 들면, 마이크를 구비하는 것의 하나의 문제점은 트랜스듀서로부터 기본 부품으로 신호를 전송하기 위해 이용되는 전선은 전자기 간섭을 일으킬(gather) 것이라는 것이 이제 인식되었다. 마이크 내에서 생성되는 전기 신호는 비교적 약할 수 있으며(예, 1 내지 5 ㎶), 그러므로 잡음에 상당히 민감하다.

피크 레벨에서 2 V일 수 있는 신호를 수신기에 공급하는 전선은 신호를 트랜스듀서로부터 전송하는 외이어에 근접하게 배열될 것이므로, 수신기가 이어 플러그 내에 배열될 때 이러한 문제점이 더 크다 라는 것이 이제 또한 인식되었다. 그러므로, 수신기 신호는 트랜스듀서 신호를 운반하는 전선 내로 잡음을 유도할 가능성이 있다.

미국 특허출원 US 2004/0116151 A1은 기본 부품과 주변 컴포넌트 사이에서 보청기를 위해 또한 적용될 수 있는 데이터버스를 설명한다. 이러한 데이터버스는 전력, 클록, 및 동기화 신호의 전송을 필요하는 것으로 설명된다.

하나의 문제점은, 두 부품을 연결하는 전선의 묶음의 전체 직경을 가능한 한 작게 유지하도록 전선의 개수가 가능한 한 작아야 한다는 것이다. 각 전선은 예를 들면, 커넥터를 통해 이어 플러그 부품과 기본 부품 모두에 연결된다. 이러한 연결은 일부 공간을 차지할 것이고, 구성시에 일반적으로 약한 지점이 될 것인데, 즉, 이 점에서 전기 연결을 손실할 위험이 있다. 더 나아가, 통상적으로 적용된 커넥터는 상대적으로 값비싼 컴포넌트이다. 그러므로, 필요한 연결 개수를 최소한으로 유지하는 것이 바람직하다.

위에 설명된 문제는 수신기로의 신호의 전송을 위해, 그리고 트랜스듀서로부터 상기 기본 부품으로의 신호 전송을 위해 적응되고, 그리고 전력 공급을 2개의 전선을 통해 기본 부품으로부터 이어 플러그 부품으로, 또는 이어 플러그 부품으로부터 기본 부품으로 제공하기 위해 또한 적응된 두 개의 전선을 포함하는 데이터버스를 구비한 보청기를 제공함으로써 본 발명에 의해 해결된다. 2-전선 데이터버스의 적어도 3개의 상이한 상태가 상이한 시간 슬롯에 적용되고, 제1 상태는 전력의 전송을 위한 것이고, 제2 상태는 상기 기본 부품으로부터 상기 이어 플러그 부품으로의 신호의 전송을 위한 것이고, 제3 상태는 상기 이어 플러그 부품으로부터 상기 기본 부품으로의 신호의 전송을 위한 것이다.

전력 전송을 데이터 전송으로부터 제 때에 분리실킬 때, 잡음 문제의 위험이 감소된다. 상이한 시간 슬롯이라는 용어는 양 방향으로 전력 전송과 데이터 또는 신호 전송의 제 때에(in time) 발생하는 이러한 분리를 지칭한다. 동시에, 본 발명은 임의의 추가적인 전선을 필요로 하지 않고 2-전선 데이터버스를 활용한다.

여기서, 데이터버스는 하나보다 많은 방향으로 신호를 운반하기 위해 적절한, 상이한 유닛들 간에 통신하기 위해 설정될 수 있는 디지털 통신 라인인 것으로 이해된다. 데이터버스는 직렬 버스이고, 여기서는 전력을 전송할 수 있는 것으로 또한 이해된다.

여기서, 트랜스듀서는 물리적 파라미터를 보청기 내에서 전기 신호 안으로 전송할 수 있는 장치로서 이해된다. 이러한 정의는 전위를 판독할 수 있는 전극을 포함하여, 특정 형태로 전위가 보청기의 신호 처리 수단에 전송될 수 있다.

본 발명에 따른 보청기의 일 실시예에서, 트랜스듀서는 귀 도관 내의 음향 신호를 전기 신호로 변환하기 위한 귀 도관 마이크이다. 이러한 마이크, 즉, 내부 마이크는 장착하는 동안 이로울 것이며, 보청기 사용자의 고막에 직접적으로 제공된 음향을 검출하는 것이 가능할 것이다. 내부 마이크는 일상적 이용에서, 예를 들면 폐색화(occlusion) 소거와 능동 잡음 감소를 위해 이점을 또한 가질 수 있다.

트랜스듀서는 또한 귀의 외이부(concha part) 내에 있으나, 이어 플러그 부품에 부착된 마이크일 수 있다. 이러한 마이크는 보청기에 의해 증폭될, 주변부로부터의 음향을 검출하기 위한 것일 것이다. 외이 내의 마이크는 귀 뒤의 기본 부품 내의 마이크 보다 더 자연스러운 음향 인상(impression)을 제공할 수 있다.

보청기의 일 실시예에서, 전력 전송을 위한 제1 상태가 상승 에지로 시작하도록 낮게, 즉, "0"으로 설정된 제4 상태가 추가된다. 시퀀스 내의 알려진 위치에서 발생하는 이러한 상승 에지는 데이터버스상의 신호를 해석하기 위해 중요하다.

보청기의 일 실시예에서, 전원(power supply)은 기본 부품 내에 배열되고, 커패시터는 이어 플러그 부품 내에 배열되고, 상기 커패시터는 전력 전송을 위해 상기 제1 상태 동안 충전되고, 어떠한 전력도 데이터버스를 통해 전송되지 않는 기간에 전력을 공급하고 있다. 통상적으로 기본 부품 내에 더 많은 공간과, 따라서, 배터리와 같은 전원을 위한 더 많은 공간이 존재할 것이다.

보청기의 일 실시예에서, 전력 전송을 위한 제1 상태는 데이터버스상의 시간의 적어도 50%, 바람직하게는 적어도 70%를 차지한다. 이러한 특징은 충분히 적은 전력 손실과, 나머지 시간 동안 전력을 공급하기 위한 너무 크지 않은 커패시터를 초래한다고 알려졌다.

보청기의 일 실시예에서, 이어 플러그 부품 내의 수신기는, 데이터가 데이터버스상에서 전송되는 시간에는 어떠한 전력도 인출(draw)하지 않고, 전력이 전송되는 시간에만 전력을 인출하도록 연결된다. 이러한 동작은 데이터 전송 동안 수신기를 단락시킴으로써 달성될 수 있다. 이러한 동작의 이점은, 기본 부품으로부터 전력 전송이 없는 시간 동안, 수신기가 이어 플러그 부품 내의 커패시터로부터 전력을 인출할 필요가 없을 것이라는 것이다. 이것은, 이어 플러그 부품 내의 커패시터가 훨씬 더 작게 제조될 수 있다는 것을 의미하는데, 그 이유는 커패시터는 이어 플러그 부품의 전자 회로에만 전력을 공급할 필요가 있을 것이기 때문이다. 더 작은 커패시터는 더 작은 물리적 크기를 또한 가질 것이며, 이에 따라 이어 프러그부는 더 작게 제조될 수 있다. 이러한 실시예의 가능한 변이가 있으며, 예를 들면, 데이터가 전송되는 시간의 더 작은 부분에서 수신기가 전력을 인출한다.

보청기의 일 실시예에서, 이어 플러그 부품은 전자칩, 즉, 트랜스듀서와 연결되는 집적회로(integrated circuit; IC), 데이터버스와 연결되는 칩 또는 IC를 포함한다. 칩은 예를 들면, 데이터버스 통신과 전력 전송을 취급하기 위해, 필요한 회로를 수집하는 공간-효율적 방식이다. 하나의 회로는 귀 도관 마이크의 전력 공급을 위한 전압 조절기이다. 다른 회로는 트랜스듀서로부터의 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기이다. 이러한 아날로그-디지털 변환기는 종종 시그마-델타 변환기이다.

보청기의 일 실시에에서, 클록 주파수 발생기는 보청기의 기본 부품에 또는 이어 플러그 부품 내에 배열되고, 클록 주파수는 클록 주파수 발생기가 없는 보청기의 부품에서 클록 주파수 발생기에 의해 재발생된다. 바람직하게, 이러한 재발생된 클록 주파수는 상기 클록 주파수 발생기의 클록 주파수와 동기화된다. 통상적으로, 클록 주파수 발생기는 보청기의 기본 부품 내에 배열되고, 종종 동기화는 위상 동기 루프에 의해 수행된다.

보청기의 일 실시예에서, 이어 플러그 부품은 외부 표면상에 적어도 두 개의 전극을 포함하고, 상기 전극은 보청기 사용자로부터의 전위, 예를 들면, EEG 신호를 검출할 수 있도록, 사용자의 귀 도관과의 접촉을 갖기 위해 배열된다. EEG 신호는 예를 들면, 뇌간 응답에 따라 증폭을 조정함으로써, 상이한 유형의 임박한 발작들(imminent seizures)의 검출을 위해, 또는 보청기를 제어하기 위해 적용될 수 있다.

추가적인 실시예에서, 이어 플러그 부품은 물리적 또는 생리적 파라미터를 측정하기 위해 트랜스듀서에 연결된다. 이러한 트랜스듀서는 온도, 혈압, 움직임(예, 가속, 배향, 즉, 사용자가 누워 있음), 신체의 전기 신호(예, EEG)를 측정하기 위해 적응될 수 있다. 바람직하게, 이러한 트랜스듀서는 이어 플러그 부품의 전자 모듈에 연결되고, 직렬 데이터버스를 통해 상기 기본 부품 내의 신호 처리 수단에 데이터를 전송하기 위해 준비된다. 귀 도관 내의 이어 플러그 부품의 정확한 배치를 검출하기 위해 적절한 트랜스듀서가 또한 적용될 수 있다. 이것은 용량성 트랜스듀서일 수 있다.

제2 양상에서, 본 발명은 전력 공급 수단과 보청기 사용자의 주변에 있는 음향 신호를 전기 신호로 변환하기 위한 적어도 하나의 마이크를 포함하는, 보청기의 두 부품 사이에서 통신하기 위한 방법에 대한 것이다. 이 방법은 보청기 사용자의 귀 도관 외부에 기본 부품을 배열하는 단계를 포함하며, 기본 부품은 신호 처리 수단을 포함한다. 이 방법은 보청기 사용자의 귀 도관 내에 이어 플러그 부품을 배열하는 단계를 포함하고, 상기 이어 플러그 부품은 귀 도관 안으로 음향을 전송하기 위한 수신기를 포함하며, 이어 플러그 부품은 상기 기본 부품에 전송하도록 신호를 발생시키는 트랜스듀서를 포함한다. 이 방법은 신호를 수신기에 전송하고, 신호를 트랜스듀서로부터 기본 부품에 전송하기 위해 적응된 두 개의 전선을 포함하는 데이터버스를 통해 기본 부품에 이어 플러그 부품을 연결하는 단계를 또한 포함하며, 데이터버스는 두 개의 전선을 통해 기본 부품으로부터 이어 플러그 부품에, 또는 이어 플러그 부품으로부터 기본 부품에 전원을 제공하기 위해 적응된다.

이 방법의 일 실시예에서, 2-전선 데이터버스의 적어도 3개의 상이한 상태가 상이한 시간 기간에 순차적으로 적용된다. 제1 상태는 전력의 전송을 위한 것이고, 제2 상태는 기본 부품으로부터 이어 플러그 부품으로의 신호의 전송을 위한 것이고, 제3 상태는 이어 플러그 부품으로부터 기본 부품으로의 신호의 전송을 위한 것이다.

본 발명의 실시예가 이제 도면들을 참조해서 더 자세히 설명될 것이다.
도 1은 보청기가 기본 부품과 이어 플러그 부품 사이에서 데이터버스를 제공받는 일 실시예를 예증한다.
도 2는 데이터버스의 3개의 상이한 상태들에 있는 보청기의 설정을 예증한다.
도 3은 데이터버스를 통한 양방향 디지털 통신을 예증하며, 페인(pane) a) 내지 j)는 각각의 신호들을 나타낸다.
도 4는 양방향 디지털 통신을 제어하기 위한 상이한 상태를 예증하고, 페인 a) 내지 e)는 각각의 신호들을 나타낸다.
도 5는 본 발명의 실시예에서 적용되는 위상 동기 루프를 예증한다.

도 1은 보청기의 원리를 도시하고, 귀 뒤에 종종 배열되는 기본 부품(1)은 두 개의 마이크(3, 4), 전자 모듈(6), 수신기(10)와, 배터리(8)를 포함한다. 전자 모듈(6)은 신호 처리 수단(23), 클록 발생기(9)와, 데이터 라인(16)상의 통신을 제어하기 위한 제어기(24)를 포함한다. 보청기의 이어 플러그 부품(2)은 전자 모듈, 또는 전자칩(7)과, 마이크(11)를 포함한다. 이어 플러그 부품(2)은 수신기(10)를 또한 포함한다.

이어 플러그 부품(2)의 전자 모듈(7)은 수신기(10)를 구동하기 위한 디지털-아날로그 변환기(22)와, 고막 근처의 마이크(11)와 같은 트랜스듀서로부터의 신호를 디지털화하기 위한 아날로그-디지털 변환기(21)를 포함할 수 있다. 디지털-아날로그 변환기는 미국특허 US 5,878,146으로부터 알려진, 델타 시그마 변환기 형태로 구현될 수 있다. 델타 시그마 변환기는 델타 시그마 변조기와 저역 통과 필터를 포함한다. 델타 시그마 변조기는 기본 부품 내에 배열될 수 있다.

수신기를 구동하기 위해, H-브리지가 적용될 수 있다. H-브리지는 WO-Al -2005/076664에서 설명되고, 도 2에 또한 예증된다.

이어 플러그 내의 수신기(10)는 해당하는 전체 주파수 스펙트럼을 취급하는 단일 유닛일 수 있다. 하지만, 수신기는 두 개의 별도의 수신기 유닛, 즉, 고주파수를 위한 하나의 수신기 유닛과, 저주파수를 위한 하나의 수신기 유닛으로 또한 구성될 수 있다. 이러한 수신기 유닛 모두는 이어 플러그 부품(2) 내에 배열될 수 있다. 대안적으로, 저주파수를 위한 수신기 유닛은 기본 부품(1) 내에 배열될 수 있고, 이러한 유닛으로부터의 음향은 음향관(미도시)을 통해 이어 플러그에 전송될 수 있다. 음향관 내의 저주파수 음향의 손실은 음향관 내의 고주파수 음향의 손실보다 작다. 이러한 실시예는 고전력 보청기를 위해 선호될 수 있으며, 큰 수신기 유닛은 충분한 음압을 얻기 위해 필요하다.

도 1에 예증된 실시예에서, 두 개의 전선(16, 17), 또는 라인은 기본 부품을 이어 플러그 부품에 연결한다. 두 개의 전선은 전력 공급과, 디지털 통신 모두를 위한 것이다. 직렬 데이터버스상의 각각의 방향으로 언제 전력이 전송되고, 언제 데이터가 전송되는지를 제어하기 위해 프로토콜이 적용된다. 상이한 유형의 프로토콜이 전송을 제어하기 위해 적용될 수 있다.

데이터 신호는 전선쌍 상에서 균형 잡힌(balanced) 신호로서 또한 전송될 수 있다. 이것은 데이터버스 통신에 영향을 주는 잡음 위험을 또한 감소시킬 것이다. 균형 잡힌 전선쌍은 잡음 영향을 추가로 감소시키도록 트위스트될(twisted) 수 있다.

일반적으로, 배터리는 기본 부품 내에 배열되고, 전압 조절기는 전자 모듈을 위해 안정된 전압 VDD를 공급하기 위해 적용된다. 프로토콜의 일부로서 두 개의 전선을 통해 전송된 전압은 커패시터를 충전할 필요가 있으며, 이러한 커패시터로부터 데이터버스상에서 데이터 전송 동안 전력이 인출된다. 종종, 이어 플러그 부품 내의 로컬 전압 조절기(20)가 제공된다.

도 2는 데이터버스의 3개의 주요 상태들(A, B, 및 C)을 도시한다. 제1 상태(A)에서, 기본 부품(1) 내의 배터리(8)는 트위스트된 두 개의 전선 연결로서 예증된, 데이터버스(15)를 통해 이어 플러그 부품(2)에 연결되며, 공급 전압은 커패시터(25)를 충전하고, 음향 출력 스테이지, 즉, H-브리지 내의 스위치(40, 41, 42, 43)와 수신기(10)에 예를 들면, 전압 조정기를 통해 전력을 공급할 것이다. 기본 부품과 이어 플러그 부품 모두 내의 스위치(미도시)는 도 2에서 회로를 B 상태로 재연결하기 위해 적용된다. 이 상태에서, 이어 플러그로의 전력 공급은 끊긴다. 대신에, 기본 부품 내의 전송기(26)는 데이터버스(15)를 통해 이어 플러그 부품 내의 데이터 수신기(28)에 연결된다. B 상태 동안, 데이터는 송신기(26)로부터 데이터 수신기(28)에 전송된다. 통상적으로, 1 비트가 각 B 상태 기간 동안 전송된다.

하나의 새로운 비트 또는 비트들이 다음 B 상태에 전송될 때까지, B 상태에 전송되는 하나 이상의 비트는 다른 상태 동안의 기간에 H-브리지 내의 4개의 스위치(40, 41, 42, 43)를 위한 조건을 설정한다. 데이터 수신기(28)는 H-브리지 내의 스위치(40, 41, 42, 43)를 제어하기 위한 제어 논리 회로(미도시)에 연결되어야 한다. 새로운 데이터가 수신될 때까지, 제어 논리 회로는 스위치로의 입력을 보유(hold)할 것이다. 하나보다 많은 비트가 각각의 B 상태에 이어 플러그로 전송되면, 제어 논리 회로는 이러한 비트들을 저장하고, 하나의 B 상태로부터 다음 상태까지의 시간 동안에 적절한 시간에 정확한 비트를 스위치(40, 41, 42, 43)의 입력단에 제공하기 위해 설정되어야 한다.

도 2에 표시된 예시에서, b_n는 B 상태에서 데이터 수신기(28)에 전송되는 하나의 비트의 레벨이다. 레벨 b_n는 제어 논리회로에 의해 저장되고, B 상태로부터 후속 C 상태로 전이할 때, 제어 논리회로는 스위치(40, 41, 42, 43)상의 입력을 b_n _-1에서 b_n으로 전이시킬 것이다. 이러한 입력 b_n는 입력이 b_n ₊₁로 전이되는 다음 B 상태의 끝까지 보유될 것이다. 스위치(40, 41, 42, 43)으로의 입력 b_n _-1은 도 2에 도시된 상태 이전의 B 상태에서 데이터 수신기(28)에 송신되었다.

도 2에 예증된 바와 같이, H-브리지 내의 스위치(40, 41, 42, 43)는 하나의 대각선으로 개방되고(예, 40 및 43), 다른 대각선으로는 폐쇄되도록(예, 41 및 42) 스위칭된다. 이러한 구성은 한 방향으로 수신기의 코일을 통한 전류를 위해 개방할 것이다. 스위치(40, 41, 42, 43)가 개방되는 대각선(diagonal)이 변할 때, 전류의 방향과, 따라서 막(membrane)의 움직임도 또한 변할 것이다.

도 2에 도시된 최종 상태는, 기본 부품 내 및 이어 플러그 부품 내 모두의 스위치(미도시)가 회로를 C 상태로 재연결시키기 위해 적용될 때, B 상태에 후속하는 C 상태이다. C 상태에서, 이어 플러그 부품(2) 내의 송신기(29)는 하나 이상의 비트를 데이터버스(15)를 통해 기본 부품 내의 데이터 수신기(27)에 송신한다, 이어 플러그 부품 외부로 송신된 이러한 데이터는 이어 플러그 부품 내의 마이크(11)와 같은, 트랜스듀서로부터 획득된 데이터일 수 있다. 트랜스듀서로부터의 데이터는 A/D 변환기(21)에 의해 디지털화되고, 이어 플러그 부품 내의 제어 유닛(18)에서의 송신을 위해 패킹될(packed) 것이다.

상승 에지를 갖는 A 상태를 시작하도록, 저(low) 비트 또는 "0"이 데이터버스상에서 송신되는 추가적인 D 상태가 종종 C 상태에 후속한다. 이러한 상승 에지는 이하에서 설명되는 바와 같이 기본 부품과 이어 플러그 부품 사이에서 동기화를 위해 이용된다.

데이터버스(15)를 통해 어떠한 전력도 전송되지 않고 단지 데이터만이 전송되는 B, C, 및 D 상태 동안, 커패시터(25)가 이어 플러그 부품 내의 수신기, H-브리지, 및 전력 요구(power demanding) 회로를 위한 전력 공급원이 될 것이다. 전압 조정기(20)(도 1 참조)는 정확한 전압이 모든 상테들에서 제공되는 것을 보장할 것이다. 따라서, 데이터버스(15)는 A 상태에서 비교적 낮은 임피던스를 경험할 것이다. B 상태에서, 송신기(26)는 저 출력 임피던스를 가질 것인 반면에, 데이터 수신기(28)는 고 임피던스를 가질 것이다. C 상태에서, 송신기(29)는 저 출력 임피던스를 가질 것인 반면에, 데이터 수신기(27)는 고 입력 임피던스를 가질 것이다.

실제에서, 커패시터(25)는 병렬로 연결된 두 개의 커패시터들(미도시)로서 구현될 수 있다. 이러한 구성은, 이러한 두 개의 커패시터들 중 하나가 B 및 C 상태에서 H-브리지에 전력 공급을 제공하기 위해 적용될 수 있고, 이러한 두 개의 커패시터들 중 다른 하나가 B 상태에서 수신기에 또는 C 상태에서 송신기(29)에 전력 공급을 제공하기 위해 적용될 수 있는 것을 용이하게 할 것이다.

데이터가 데이터버스상에서 전송되는 시간에 수신기(10) 또는 스피커가 어떠한 전력도 인출하지 않고, 전력이 전송되는 시간에만 전력이 인출되도록, 수신기(10) 또는 스피커가 연결되는 일 실시예에서, H-브리지 내의 4개의 스위치(40, 41, 42, 43)가 상이하게 동작되어야 한다. 그러면, H-브리지 내의 스위치(40, 41, 42, 43)를 제어하는 제어 논리회로는 전력이 전송되는 상태에서만, 즉, 예시에서는 상태 A에서, 위에서 설명된 바와 같이 스위치로의 입력을 보유(hold)할 것이다. 다른 사태에서, 수신기(10)는 커패시터(25)로부터 임의의 전력을 인출하지 않도록 단락될 수 있다. 수신기(10)의 단락은 스위치들(40, 41)을 동시에 개방하고, 스위치들(42, 43)을 동시에 폐쇄시킴으로써 달성될 수 있다. 또한, 이러한 동작은 또한 정반대일 수도 있어서, 즉, 스위치들(40, 41)을 폐쇄시키고, 스위치들(42, 43)을 개방시킬 수 있다.

도 3 및 4는 2-전선 양방향 직렬 데이터버스(16)를 통해 어떻게 전력 공급과 통신이 취급될 수 있는지에 대한 하나의 예시를 보여 준다. 도 3의 페인(pane) a)에서, 기본 부품(1) 내에서 발생된 32 MHz 클록 주파수가 도시된다. 대응하는 32 MHz 클록 주파수는 위상 동기 루프(phase-locked loop; PLL) 회로(19)의 적용에 의해 이어 플러그 부품(2)에서 발생된다(도 5 참조). PLL(19)은 데이터버스 신호의 적용에 의해 32 MHz 클록 주파수를 재발생시킨다. PLL은 데이터 라인 신호 내의 상승 에지의 적용에 의해, 두 개의 32 MHz 클록 주파수들 사이의 동기화를 계속적으로 조정한다. 이 예시에서와 같이, 클록 발생기(9)가 기본 부품 내에서 배열될 때, PLL은 이어 플러그 부품 내에 배열된다. 이런 동기화는 기본 부품과 이어 플러그 부품 사이에서 통신의 적절한 기능을 위해 중요하다.

32 MHz 클록 주파수가 일 예시로서 간주될 것이다. 또한, 다른 클록 주파수가 적용될 수 있다.

도 3의 페인 a)에서 예증된 바와 같이, 32 MHz 클록 사이클이 A, B, C, 및 D라고 지칭되는 4개의 상이한 상태들(도 3의 상단 참조) 내로 분할될 수 있다. 상태 A에서, 전력이 바람직하게 기본 부품으로부터 이어 플러그 부품에 전송된다. 상태 B 동안, 데이터는 기본 부품으로부터 이어 플러그에 전송된다. 이러한 데이터는 통상적으로 수신기가 음향 신호를 발생하도록 이러한 수신기에 보내지는 전기 신호일 것이다. 상태 C 동안, 데이터는 이어 플러그로부터 기본 부품에 전송된다. 이러한 데이터는 이어 플러그 내에서 하나 이상의 트랜스듀서로부터 디지털화된 신호이다. 하나의 트랜스듀서는 내부 마이크일 수 있다. 상태 D는 항상 낮거나 "0"이어서, 상태 A가 상승 에지와 함께 시작할 것이다. 이것은 매 주기마다 상승 에지를 제공하여, 상승 에지는 잘 정의된 시간 간격을 가진다. 그런 다음, 이런 상승 에지는 기본 부품과 이어 플러그 부품 사이에서 클록 주파수의 동기화를 위해 적용된다. 제안된 상태들의 순서는 상이할 수 있다. 상태 A는 상태 B와 상태 C를 교환함으로써 분리되는 두 개 이상의 부분들로 또한 분할될 수 있다. 설명된 상태들 사이에서 다른 목적을 갖는 추가적인 상태들을 추가하는 것이 또한 가능하다.

도 3의 페인 b) 및 c)는 기본 부품으로부터 이어 플러그 부품에 1 비트를 송신하는 것에 대한 일 예시를 보여주고, "0"은 도 3의 페인 b)에서 송신되고, "1"은 도 3의 페인 c)에서 송신된다. 도 3의 페인 b)와 도 3의 페인 c) 모두에서 "0"은 이어 플러그 부품 외부로 송신된다.

도 3의 페인 d) 및 e)는 이어 플러그 부품으로부터 기본 부품에 1 비트를 송신하는 것에 대한 일 예시를 보여주고, "0"은 페인 d)에서 송신되고, "1"은 페인 e)에서 송신된다. 도 3의 페인 d)와 e) 모두에서 "0"은 기본 부품 외부로 송신된다.

도 3의 페인 f)는 양방향 데이터버스상의 발생된 신호를 보여주며, 점선은 신호가 두 개의 가능한 경로들 중 한 경로를 따라서, "0" 또는 "1"이 송신되는 것을 표시한다. 데이터버스상의 이러한 발생된 신호는 도 3의 페인 b) 또는 c), 그리고 도 3의 페인 d) 또는 e)로부터의 신호의 합산이다. 이 예시에서, 32 MHz 클록 주파수 내의 매 모든 32개의 상승 에지를 위해 데이터버스 신호 내에서, 도 3의 페인 f) 내의 화살표에 의해 표시되는 상승 에지가 존재할 것이다. 이것은 데이터버스상의 신호가 이런 상승 에지 이전에 하강해야 한다는 것을 의미하며, 이것은 또한 D 상태에 기인해서, 도 3의 페인 f)에 도시된 데이터버스 신호 내의 경우이다. 데이터버스 신호 레벨 내의 변화는 32 MHz 클록 주파수의 상승 에지상에서만 발생한다.

도 3의 페인 f)에서 화살표로 표시된 데이터 라인 신호 내의 상기 언급된 상승 에지는 기본 부품과 이어 플러그 부품 사이의 클록 신호들을 동기화하도록 PLL을 위해 적용된다.

도 4는 클록 주파수의 동기화에서 적용되는 신호를 보여 준다. 도 4의 페인 a)는 위상 계수기에 의한 위상의 계수(counting)를 또한 예증한다. 위상 계수기는 기본 부품과 이어 플러그 부품 모두에 존재한다. 위상 계수기는 이어 플러그 부품의 제어 수단(18)의 일부이다. 두 개의 위상 계수기들은 데이터버스상의 상승 에지를 통해 PLL에 의해 동기화된다. 위상 계수기는 데이터버스 신호의 상승 에지상에서 1에 대해 시작하고, 32가 될 때가지 32 MHz 클록상의 각각의 상승 에지에 대해 1만큼 증가한다. 32가 된 후에, 위상 계수기는 다시 1로부터 시작한다. 위상 계수기는 32 MHz 클록상에서 하강 에지를 식별함으로써 또한 반만큼 증가될 수 있다.

위상 계수기는 전력이 전송될 상태 A와, 기본 부품 또는 이어 플러그 부품이 데이터를 송신하는 상태 B 및 C를 식별하기 위해 적용된다.

도 4의 페인 b)는 32 MHz 클록 주파수를 반복하고, 도 4의 페인 c)는 데이터버스 신호를 반복하며 이들은 도 4에서 비교의 용이성을 위한 것이다. 도 3 및 4로부터, 상태 A는 위상 1~29에서 활성이고, 상태 B는 위상 30에서 활성이고, 상태 C는 위상 31에서 활성화되고, "0"이 전송되는 상태 D는 위상 32에서 활성이라는 것을 알 수 있다. 위상 계수는 상이한 상태들을 위해 도 2에서 예증된 상이한 설정들 사이에서 천이(shifting)을 위해 또한 적용된다. 상이한 상태를 갖는 상이한 위상은 상이한 시간 슬롯으로 간주된다.

상태 D와 상태 A 사이의 상승 에지는 기본 부품 내에서와 이어 플러그 부품 내에서의 클록 주파수의 동기화를 위해 의도된다. 이러한 상승 에지는 도 3의 페인 f)와 도 4의 페인 c)에서 화살표로 예증된다. "0"이 기본 부품으로부터 송신되고, 그런 다음 "1"이 이어 플러그로부터 송신될 때마다 상태 B와 C 사이에서 상이한 상승 에지가 발생할 것이다. 이러한 두 개의 상승 에지들 사이에서 구별하기 위해, 이어 플러그 부품(2)의 전자 모듈(7)의 제어 유닛(18)은 이러한 구별을 위해 적용될 신호를 발생시키기 위해 배열된다. 이러한 신호는 트리그 온(Trig_on)이라고 지칭하며, 도 4의 페인 d)에서 예증된다.

위상이 32 또는 1일 때, 트리그_온 신호는 "1"{또는 하이(high)}로 설정된다. 위상이 2에서 31까지 일때, 트리그_온 신호는 "0"{또는 로우(low)}으로 설정된다. 적어도, 트리그_온은 위상(30 및 31)에서 낮아야 한다.

도 5는 도 3의 페인 f) 및 도 4의 페인 c)에서 화살표로 표시된 상승 에지의 적용에 의해 기본 부품과 이어 플러그 부품 사이에서 32 MHz 클록 주파수를 동기화하기 위해 적용되는 위상 동기 루프(PLL) 회로(19)의 예시를 보여준다. 데이터 라인 신호는 트라이그_온 신호와 함께 논리곱 연산자(30)에 입력된다. 따라서, 논리곱(AND) 연산자(30)의 출력은 화살표로 표시된 데이터 라인 신호의 상승 에지를 위해서만 하이로 될 것이지만, "0"이 기본 부품으로부터 송신되고, 그런 다음, 이어 플러그 부품으로부터 "1"이 송신될 때에는 상승 에지를 위해 하이로 되지 않을 것이다{도 4의 페인 c) 및 d)를 참조}. 이런 동작은, 트라이그 온 신호가 화살표로 표시된 데이터 라인 상승 에지에서 하이이며, 한편, 기본 부품 또는 이어 플러그 부품으로부터 신호 비트를 송신할 때 트라이그 온 신호가 로우이기 때문이다.

논리곱 연산자(30)로부터의 신호는 위상 주파수 검출기(phase frequency detector; PFD)(31)로의 기준 입력이다. PFD(31)로의 다른 입력은 분할기(33)를 통해 전압 제어되는 발진기(voltage controlled oscillator; VCO)(32)로부터의 피드백이다. PFD(31)의 두 개의 출력(QA 및 QB)은 펄스 트레인(train)을 통해 제1 스위치(34)와 제2 스위치(35)를 제어한다, 제1 정전류 발생기(36)와 제2 정전류 발생기(37)는 커패시터(38)를 충전 또는 방전할 것이며, 이에 따라 VCO(32)로의 입력 전압을 결정할 것이다. 두 개의 전류 발생기(36, 37)는 동일 전류를 통상적으로 발생시킨다. QA상의 펄스는 QA에 연결된 제1 스위치(34)를 폐쇄할 것이며, 이에 따라 제1 정전류 발생기(36)가 커패시터(38)를 충전할 것이다. QB상의 펄스는 QB에 연결된 제2 스위치(35)를 폐쇄할 것이며, 이에 따라 제2 정전류 발생기(37)가 커패시터(38)를 방전할 것이다.

PFD(31)의 입력단상의 두 개의 신호가 동기화되거나 고정될(locked) 때, 펄스(QA 및 QB)의 길이는 동일하고, VCO(32) 입력단상의 전압은 변하지 않게 남게 된다. 만약 PFD(31)의 입력단상의 두 개의 신호가 탈동기화되면, PFD(31)의 출력(QA 및 QB) 중 하나의 출력상의 펄스는 다른 출력상의 펄스보다 더 길게 되어, 이에 따라 커패시터(38)를 충전 또는 방전시키게 된다. 이것은 VCO의 출력 주파수가 데이터베이스 신호와 동기화되는 레벨로 VCO(32)상의 입력 전압을 조정할 것이다.

양방향 데이터버스를 시작할 때, 예를 들면, 보청기를 켜거나, 데이터버스를 리셋할 때, 제어기(18)는 PLL이 고정(lock)되도록, 즉, 두 개의 32 MHz 주파수가 동기화되도록 대기해야 한다. 이것은 펄스(QA 및 QB)의 길이가 동일하거나 거의 동일할 때의 경우이다. 이것이 발생할 때, 이어 플러그 부품은 데이터 라인상에서 상승 에지를 기다릴 것이다. 제어기(18)가 데이터 라인상에서 상승 에지를 검출할 때, 위상 계수기는 1로 설정된다. 이 시점으로부터, 위상 계수기는 도 4의 페인 a)에 도시된 바와 같이, 그리고 위에서 설명된 바와 같이 계속될 것이다. 이러한 시동 절차가 적절하게 기능하도록, 도 3의 페인 i)에서의 상황이 회피되어야 하는데, 즉, 기본 부품으로부터의 "0"과 이에 후속되는 이어 플러그 부품으로부터 "1"은, 동기화를 교환할 수 있는 임의의 다른 상승 에지를 얻지 않도록 시동 동안에 회피되어야 한다. 이것은 데이터버스 신호가 초기에 도 3의 페인 g), h), 또는 j)에 도시된 신호처럼 보여야 한다는 것을 의미한다.

데이터버스를 리셋하고, 상기 시동 절차의 후속적 적용은 만약 하나 이상의 라인 또는 전선에서의 연결이 일시적으로 끊기면 초기화될 수 있다. 연결의 이러한 일시적 손실은 이어 플러그 전자 모듈(7)의 제어 회로(18)에 의해 검출될 수 있다. 이러한 동작은 PLL(19) 내의 커패시터(38) 상의 전압을 검사함으로써 수행될 수 있다(도 5 참조). 데이터버스 신호의 상승 에지가 중단되어, 이 전압이 영(0)으로 하강할 것이고, 제어 회로(18)가 이런 하강을 검출할 때, 이어 플러그 부품은 데이터버스상에서 데이터를 송신하는 것을 중단해야 하고, 이와 동시에, 상기 시동 절차가 초기화되어야 한다. 제어 회로(18)는 전력 공급 전선상의 연결의 임의의 일시적인 손실을 검출하기 위해 또한 설정될 수 있다.

클록 주파수가 적절히 동기화된 것을 확인하기 위해 특정 코드가 적용될 수 있다. 이러한 코드, 또는 상이한 코드는, 통신이 스케쥴링된 대로 기능하고 있다는 것을 확인하도록 특정 시간 간격으로 또한 송신될 수 있다. 만약 이러한 코드가 정지되거나, 시간 간격이 적절하게 준수되지 않는다면, 리셋 절차가 또한 초기화될 수 있다. 이러한 코드는 데이터 신호 시퀀스에서 특정 시간에 배열되어, 기본 부품으로부터 또는 이어 플러그 부품으로부터 송신되는 신호의 일부로서 송신될 필요가 있을 것이다.

데이터 통신의 상기 예시에서, 클록 주파수의 하나의 사이클은 기본 부품으로부터 이어 플러그 부품으로 하나의 비트와, 이어 플러그 부품으로부터 기본 부품으로 하나의 비트를 송신하기 위해 적용된다. 데이터 통신은 많은 다른 방식으로 배열될 수 있다. 본 발명의 실시예들에서의 다른 옵션들은 예를 들면, 기본 부품으로부터 2 또는 4 비트가 송신되고, 이에 후속하여 이어 플러그 부품으로부터 기본 부품으로 이와 동일한 또는 상이한 개수의 비트를 송신할 수 있다는 것이다. 한 번에 하나의 비트만을 송신하는 것의 이점은 공급 전압을 유지(holding)하기 위해 이어 플러그 부품 내에 필요한 커패시터는 비교적 작을 수 있는데, 그 이유는 여분의 전하를 수용하는 커패시터가 없이, 공급 전압이 유지될 필요가 있는 시간은 비교적 짧기 때문이다. 두 방향들 중 각각의 방향으로 송신되는 비트 수는 동일할 필요가 없다. 이런 동작은 이어 플러그 부품 내의 하나 이상의 트랜스듀서와 데이터버스의 필요성에 달려 있다.

또한, 클록 주파수는 커패시터의 필요한 크기에 영향을 줄 것이다. 32 MHz 클록 주파수 전력은 상기 예시에 따라 분수 29/32의 시간 내에 전송될 것이며, 데이터는 1 Mbit/초의 속도로 기본 부품으로부터 송신되고, 데이터는 1 Mbit/초의 속도로 이어 플러그 부품으로부터 송신된다. 이것은 커패시터(15)가 단지 마이크로초의 3/32 내에 공급 전압을 유지할 필요가 있을뿐이라는 것을 의미한다. 만약 클록 주파수가 4 MHz이고, 데이터 전송을 위한 요구가 동일하였다면, 커패시터는 마이크로초의 3/4 동안에 공급 전압을 유지할 필요가 있을 것이다. 동시에, 전력은 단지 분수 1/4의 시간 내에 전송될 것이다. 이것은, 커패시터가 더 커야 하고, 전력을 전송하는 동안 데이터버스를 통과하는 전류는, 필요 전하를 공급하도록 더 높아야할 필요가 있을 것이라는 것을 의미한다.

전력 공급 기간 동안, 즉, 상태 A 동안에 더 높은 전류는 더 낮은 전류의 전력 손실과 비교해서 더 높은 전력 손실을 야기할 것이다.

아무런 전력도 전송되지 않는 시간 부분(fraction)이 증가할 때, 전력 공급이 없는 시간 내에 전력을 공급할 수 있도록 커패시터가 충분한 전하를 유지하기 위해, 커패시터(15)의 크기가 증가할 필요가 있다. 더 큰 커패시터는 물리적으로 더 큰 크기의 커패시터를 또한 의미한다. 이어 플러그 내에서 제한된 공간 때문에, 작은 커패시터, 그리고, 이에 따라, 비교적 높은 클록 주파수가 종종 선호될 것이다.

하지만, 더 높은 주파수는 제어 회로의 p-n 접합부 내에서 더 높은 동적 효율 손실을 또한 야기할 것이다. 이러한 전력 손실은 논리 게이트의 용량성 부하를 충전함으로써 야기된다. 데이터버스 단독에 대해, 전력 손실을 초래하는 실제 주파수는 클록 주파수보다 낮은데, 그 이유는 데이터버스는 A 상태의 주기 동안에 동일 레벨상에 잇을 것이기 때문이다. 그러므로, "0"과 "1" 사이의 천이들의 개수는 클록 주파수, 즉, 예시에서 32 MHz를 제어하는 것보다 종종 상당히 더 낮을 것이다. 따라서, 동적 효율이 또한 감소된다.

1 Mbit/초는 필요한 품질의 전기 음향 신호를 수신기(10)에 공급하기 위해 충분해야 한다. 이어 플러그 부품(2) 내의 마이크(11)를 위해, 신호는 A/D 변환기(21)에 의해 디지털화되며, 이런 동작은 약 2 Mbit/s의 신호를 발생시킬 수 있다. 이러한 신호는 일반적으로 이어 플러그 부품 내에서 선처리될 것이고, 이에 따라 대략 600 kbit/s로 감소될 것이다. 이러한 속도에서 신호는 상기 예시의 데이터버스를 통해 쉽게 전송될 수 있다. 선처리는 샘플링 주파수의 감소와 저역 통과 필터링에 의한 신호의 데시메이션이고, 고주파수 양화(quantification) 잡음이 제거된다.

데이터가 데이터버스상에서 전송되는 시간에 수신기(10) 또는 스피커가 어떠한 전력도 인출하지 않고, 전력이 전송되는 시간에만 전력이 인출되도록, 수신기(10) 또는 스피커가 연결되는 일 실시예에서, 수신기(10)로부터의 최대 음향 출력 효과가 약간 감소될 것이다. 시간의 분수 29/32 내에 전력이 전송되는 32 MHz 클록 주파수를 갖는 예시에서, 수신기(10)로부터의 최대 음향 출력 효과의 감소는 3/32 또는 대략 1 dB일 것이다.

데이터가 데이터버스를 통해 기본 부품에 전송될 필요가 있고, 추가적인 트랜스듀서를 이어 플러그 부품에 추가할 때, 데이터버스의 추가적인 대역폭이 필요하다. 이러한 트랜스듀서의 유형에 따라, 전송할 데이터 분량은 상당히 다를 수 있다. 트랜스듀서가 온도계, 또는 움직임 검출을 위한 가속도계라면, 전송하기 위해 필요한 데이터 분량은 비교적 제한될 수 있는 반면에, 트랜스듀서가 하나 또는 여러 EEG 신호들을 측정하고 있을 때, 더 많은 데이터가 전솔될 필요가 있지만, 음향 신호를 위한 경우보다 여전히 상당히 적다.

다수의 트랜스듀서가 이어 플러그 부품 내에 포함되거나 이어 플러그 부품에 연결될 때, 이러한 듀랜듀서로부터의 데이터는 이어 플러그 부품의 전자 모듈(7)에 의해 수집되고, 예를 들면, 마이크(11)로부터 디지털화된 음향 신호와 함께 데이터버스를 경유해 송신하기 위해 적합한 포맷으로 패키징될(packaged) 수 있다.

8: 배터리
9: 클록
16: 데이터버스
18: 제어 유닛
24: 제어기
26: 송신기
27: 수신기
28: 수신기
29: 송신기

Claims

보청기에 있어서,
전력 공급 수단과, 보청기 사용자의 주변에 있는 음향 신호를 전기 신호로 변환하기 위한 적어도 하나의 마이크를 포함하고, 상기 보청기는
보청기 사용자의 귀 도관(ear canal) 외부에 배열되고, 신호 처리 수단을 포함하는 기본 부품;
보청기 사용자의 귀 도관 내에 배열될 이어 플러그 부품 - 상기 이어 플러그 부품은 음향을 상기 귀 도관 안으로 송신하기 위한 수신기를 포함하고, 상기 이어 플러그 부품은 상기 기본 부품에 전송될 신호를 발생시키는 트랜스듀서를 포함함 -; 및
상기 이어 플러그 부품을 상기 기본 부품에 연결시키는 데이터버스 - 상기 데이터버스는 신호를 상기 수신기에 송신하고, 신호를 상기 트랜스듀서로부터 상기 기본 부품에 송신하기 위해 적응된 두 개의 전선을 포함하고, 상기 데이터버스는 상기 두 개의 전선을 통해, 상기 기본 부품으로부터 상기 이어 플러그 부품에, 또는 상기 이어 플러그 부품으로부터 상기 기본 부품에 전력 공급을 제공하기 위해 적응됨 -를
또한 포함하고,
상기 데이터버스의 적어도 3개의 상이한 상태가 상이한 시간 슬롯에 적용되고, 제1 상태는 전력의 전송을 위한 것이고, 제2 상태는 상기 기본 부품으로부터 상기 이어 플러그 부품에 신호를 송신하기 위한 것이고, 제3 상태는 상기 이어 플러그로부터 상기 기본 부품에 신호를 송신하기 위한 것인, 보청기.
제1항에 있어서, 상기 트랜스듀서는 상기 귀 도관 내의 음향 신호를 전기 신호로 변환하기 위한 귀 도관 마이크인 것인, 보청기.
제1항 또는 제2항에 있어서, 상기 제1 상태가 상승 에지로 시작하도록 로우(low)하게 설정된 제4 상태를 또한 포함하는, 보청기.
제1항 내지 제3항 중 어느 한 항에 있어서, 전원은 상기 기본 부품 내에 배열되고, 커패시터는 상기 이어 플러그 부품 내에 배열되고, 상기 커패시터는 전력 전송을 위해 상기 제1 상태 동안 충전되고, 어떠한 전력도 상기 데이터버스를 통해 전송되지 않는 기간에 전력을 공급하는 것인, 보청기.
제4항에 있어서, 전력의 전송을 위한 상기 제1 상태는 상기 데이터버스상의 시간의 적어도 50%, 바람직하게는 적어도 70%를 차지하는 것인, 보청기.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 이어 플러그 부품은 상기 트랜스듀서에 연결된 전자칩을 포함하고, 상기 전자칩은 상기 데이터버스에 연결되는 것인, 보청기.
제6항에 있어서, 상기 전자칩은 귀 도관 마이크의 전력 공급을 위해 전압 조절기를 포함하는 것인, 보청기.
제6항 또는 제7항에 있어서, 상기 전자칩은 상기 트랜스듀서로부터의 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기를 포함하는 것인, 보청기.
제8항에 있어서, 상기 아날로그-디지털 변환기는 시그마-델타 변환기인 것인, 보청기.
제1항 내지 제9항 중 어느 한 항에 있어서, 상기 보청기의 상기 기본 부품 내에 또는 상기 이어 플러그 부품 내에 배열된 클록 주파수 발생기와, 클록 주파수 발생기가 없는 상기 보청기의 부품 내에 클록 주파수 재발생기를 포함하는, 보청기.
제10항에 있어서, 상기 클록 주파수 재발생기는 상기 클록 주파수 발생기의 클록 주파수와 동기화되는 것인, 보청기.
제10항 또는 제11항에 있어서, 상기 클록 주파수 발생기는 상기 보청기의 상기 기본 부품 내에 배열되는 것인, 보청기.
제11항 또는 제12항에 있어서, 상기 동기화는 위상 동기 루프에 의해 수행되는 것인, 보청기.
제1항 내지 제13항 중 어느 한 항에 있어서, 상기 이어 플러그 부품은 상기 외부 표면상에 적어도 두 개의 전극을 포함하고, 상기 보청기로부터 전위(예, EEG 신호)를 검출하도록, 상기 전극은 상기 귀 도관 내에 상기 이어 플러그를 삽입할 때 상기 사용자의 귀 도관을 접촉하기 위해 배열되는 것인, 보청기.
제1항 내지 제14항 중 어느 한 항에 있어서, 상기 수신기는, 데이터가 데이터버스상에서 전송되는 시간에는 어떠한 전력도 인출(draw)하지 않고, 전력이 전송되는 시간에만 전력을 인출하도록 연결되는 것인, 보청기.
전력 공급 수단과, 보청기 사용자의 주변에 있는 음향 신호를 전기 신호로 변환하기 위한 적어도 하나의 마이크를 포함하는 보청기의 두 부품 사이에서 통신하기 위한 방법에 있어서,
신호 처리 수단을 포함하는 기본 부품을 보청기 사용자의 귀 도관 외부에 배열하는 단계;
상기 보청기 사용자의 귀 도관 내에 이어 플러그 부품 - 상기 이어 플러그 부품은 음향을 상기 귀 도관 안으로 송신하기 위한 수신기를 포함하고, 상기 이어 플러그 부품은 상기 기본 부품에 전송될 신호를 발생시키는 트랜스듀서를 포함함 - 을 배열하는 단계; 및
신호를 상기 수신기에 송신하고, 신호를 상기 트랜스듀서로부터 상기 기본 부품에 송신하기 위해 적응된 두 개의 전선을 포함하는 데이터버스 - 상기 데이터버스는 상기 두 개의 전선을 통해 상기 기본 부품으로부터 상기 이어 플러그 부품에, 또는 상기 이어 플러그 부품으로부터 상기 기본 부품에 전력 공급을 제공하기 위해 적응됨 - 를 통해 상기 이어 플러그 부품을 상기 기본 부품에 연결하는 단계;
상이한 시간에 순차적으로 2-전선 데이터버스의 적어도 3개의 상이한 상태를 적용하는 단계를
포함하고,
제1 상태는 전력의 전송을 위한 것이고, 제2 상태는 상기 기본 부품으로부터 상기 이어 플러그 부품으로의 신호의 전송을 위한 것이고, 제3 상태는 상기 이어 플러그 부품으로부터 상기 기본 부품으로의 신호의 전송을 위한 것인, 보청기의 두 부품 사이에서 통신하기 위한 방법.