JP5662908B2

JP5662908B2 - ディジタル保護リレー

Info

Publication number: JP5662908B2
Application number: JP2011186416A
Authority: JP
Inventors: 宇野　徳志朗; 徳志朗宇野; 城戸　三安; 三安城戸
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2011-08-29
Filing date: 2011-08-29
Publication date: 2015-02-04
Anticipated expiration: 2031-08-29
Also published as: JP2013048529A

Description

本発明は、ディジタル保護リレーに係り、特に、入力変換器やアナログフィルタ等のアナログ入力回路素子の個体差に起因する入力データの誤差を適切に補正するための技術に関する。

従来のディジタル保護リレーは、保護の対象となる電力系統の電流値や電圧値などの電気量をアナログ入力回路に入力し、これを所定の周期でサンプリングして得たディジタルデータを用いて所定の保護リレー演算を行うことによって、例えば遮断器をトリップさせるリレーを動作させるなどの保護動作を実行する。このとき、アナログ入力回路を構成する各種回路素子の特性には個体差があるので、保護リレー演算を高精度で実行するためには、入力チャンネル毎の特性に応じて入力データの誤差を適切に補正する必要がある。

そのための従来技術として、特許文献１には、入力変換部及びアナログ／ディジタル変換部からなるアナログ入力回路を介して入力される入力データの誤差を補正するために、入力変換部の変換特性パラメータとアナログ／ディジタル変換部の変換特性パラメータとをそれぞれ装置に着脱可能な記憶手段に記憶させておき、補正手段がこの両者のパラメータを用いてアナログ入力回路から出力されるディジタルデータを補正演算する技術が開示されている。

一方、特許文献２には、入力変換部（入力トランス）にて電気量を示すアナログ入力信号に高調波の監視信号を重畳してアナログ／ディジタル変換部に伝送し、ディジタル演算処理部がアナログ／ディジタル変換部から入力したディジタルデータのなかからこの監視信号の周波数成分を抽出することで各入力チャンネルの不良を検出する技術が開示されている。

特開２００４−２７４９３０号公報特開昭６０−２２９６１９号公報

しかし、特許文献１の技術では、変換特性パラメータを記憶した記憶手段を、補正手段側に正しく装着する必要があり、入力変換部が故障して代替品に交換した場合には、同時に変換特性パラメータを記憶した記憶手段も交換しなければならず、交換作業が長引くとともに、作業ミスによって適正な保護動作が行えなくなる危険性があった。

この問題点を解決するためには、入力変換部に記憶手段を備えてそこに変換特性パラメータを記憶させればよいが、入力変換部と補正手段との間に変換特性パラメータを伝送するための追加の信号ケーブルが必要となるという課題があった。

本発明は、かかる従来技術の課題を解決するためになされたものであり、変換特性パラメータを伝送するための追加の信号ケーブルが不要であり、入力変換部が故障した場合には代替品に交換するだけで自動的に適切な補正演算を実行可能なディジタル保護リレーを提供することを目的とする。

前記の目的を達成するために、本発明は、電力系統の電気量を示す入力アナログ信号をディジタルデータに変換して入力するための入力変換部とアナログ／ディジタル変換部とから構成されるアナログ入力回路と、所定の保護リレー演算を実行するディジタル演算処理部とを有するディジタル保護リレーであって、前記入力変換部が、前記入力アナログ信号を入力するチャンネル毎の入力トランスと、前記入力変換部における各チャンネルの信号変換特性を示す第一の変換特性パラメータ群が予め記憶されている第一の変換特性記憶部と、前記入力トランスによって各前記チャンネルの前記入力アナログ信号に重畳される高調波の監視信号上に前記第一の変換特性記憶部から読み込んだ前記第一の変換特性パラメータ群を符号化して重畳する動作を所定の周期で繰り返すデータ重畳手段と、を備え、前記アナログ／ディジタル変換部が、前記入力変換部から入力される前記監視信号が重畳された各チャンネルのアナログ信号のなかから不要な周波数成分を除去したのち、所定周期でサンプリングすることによってディジタルデータに変換するディジタル変換回路と、前記アナログ／ディジタル変換部における各チャンネルの信号変換特性を示す第二の変換特性パラメータ群が予め記憶されている第二の変換特性記憶部と、を備え、前記ディジタル演算処理部が、前記アナログ／ディジタル変換部からディジタル入力した前記監視信号が重畳された前記アナログ信号のなかから、前記監視信号の周波数成分を分離抽出するとともに、当該監視信号に重畳されている前記第一の変換特性パラメータ群を復号化して取得する重畳データ取得手段と、取得した前記第一の変換特性パラメータ群と、前記第二の変換特性記憶部から読み込んだ前記第二の変換特性パラメータ群とを用いて、前記監視信号の周波数成分が除去されたのちのアナログ信号を補正する入力データ補正手段と、を備えるものとした。

本発明によれば、変換特性パラメータを伝送するための追加の信号ケーブルが不要であり、入力変換部が故障した場合には代替品に交換するだけで自動的に適切な補正演算を実行可能なディジタル保護リレーを提供することができる。

本発明の実施形態に係るディジタル保護リレーの機能ブロック図である。アナログ入力回路の詳細構成を示す接続構成図である。第一の変換特性パラメータ群の構成及びデータ例である。監視信号生成部の回路構成例である。監視信号変調部の回路構成例である。監視信号上に変換特性パラメータ群を符号化した例である。ディジタル演算処理部の機能構成図である。ディジタル演算処理部の処理の流れを示すフローチャートである。

以下、本発明を実施するための形態を、適宜図面を参照しながら詳細に説明する。
図１は、本発明の実施形態に係るディジタル保護リレーの機能ブロック図である。図１に示すように、ディジタル保護リレー１は、アナログ入力回路２、ディジタル演算処理部３、ディジタル入出力部４、警報回路５、トリップ回路６、及び整定パネル７を備えて構成されている。

アナログ入力回路２は、電力系統の電気量を計測するＣＴ（Current Transformer：変流器）及びＶＴ（Voltage Transformer：計器用変圧器）から出力される電流値及び電圧値を示すアナログ信号を入力し、それらを所定の周期でサンプリングして得られるディジタルデータをディジタル演算処理部３に引き渡す。整定パネル７は、ディジタル演算処理によって動作が決定される仮想的な保護リレーの動作パラメータを確認したり設定したりするためなどに用いられる表示部と操作部とからなる。ディジタル入出力部４は、電力系統に接続される機器の状態を示す２値信号を入力してディジタル演算処理部３に引き渡し、また、ディジタル演算処理部３から出力される２値信号を警報回路５やトリップ回路６などに中継する。ディジタル演算処理部３は、プログラム制御により不図示のＣＰＵ（Central Processing Unit）が所定の演算処理を実行することによって、電力系統の状態を監視し、事故等の発生を検出した場合は、トリップ回路６にトリップ指令を出力して遮断器８を作動させるなどの保護リレー動作を実施し電力系統の保護を行う。また、自己診断機能により自装置の異常を検出した場合には、警報回路５の出力リレーを作動させて上位装置に自装置の異常を通知する。

図２は、アナログ入力回路２の詳細構成を示す接続構成図である。図２に示すように、アナログ入力回路２は、入力変換部２１とアナログ／ディジタル変換部２２とから構成されている。入力変換部２１には、ｎ個（チャンネル）の入力電気量Ｉ_１〜Ｉ_ｎを入力するためのｎ個の入力トランス２１１を備える。ディジタルリレーユニット１０に搭載されているアナログ／ディジタル変換部２２には、ｎ個（チャンネル）のアナログフィルタ２２１びサンプルホールド回路２２２と、サンプルホールド回路２２２から出力されるｎチャンネルの信号を時分割多重化して出力するマルチプレクサ２２３と、時分割多重化されたアナログ信号をディジタルデータに変換するＡ／Ｄ（Analog to Digital）変換器２２４とを備えて構成されている。また、入力変換部２１とディジタルリレーユニット１０との間は、アナログ信号線ａ_１〜ａ_ｎによって接続されている。

入力変換部２１に備えるそれぞれの入力トランス２１１の一次側は、入力電気量Ｉ_１〜Ｉ_ｎを入力するためのコイルと、監視信号変調部２１２から出力される監視信号Ｍ_１〜Ｍ_ｎを入力するためのコイルとから構成されており、これらの２つの信号を合成した信号が二次側のアナログ信号線ａ_１〜ａ_ｎに出力される。

このアナログ信号線ａ_１〜ａ_ｎに出力された信号は、アナログフィルタ２２１によって折り返し誤差等の不要な周波数成分が除去されたのちに、サンプルホールド回路２２２に入力され、各サンプルホールド回路２２２によって所定のサンプリング周期で抽出された信号レベルに保持された信号が、マルチプレクサ２２３によってチャンネル順にＡ／Ｄ変換器２２４へ選択入力され、ディジタル演算処理部３は、Ａ／Ｄ変換器２２４から出力される信号レベルを示すディジタルデータを順次取り込むことで、すべてのチャンネルに入力されるアナログ信号を順次サンプリングしたディジタルの時系列データを取得する。

ところで、これらアナログ入力回路２を構成している入力トランス２１１やアナログフィルタ２２１等に用いられるアナログ入力回路素子には個体差が存在するため、保護リレー演算を高精度に実行するためには、入力チャンネル毎の特性に応じて入力データの誤差を適切に補正する必要がある。そこで、予め計測して求めた入力変換部２１の変換特性パラメータ群（第一の変換特性パラメータ群）と、アナログ／ディジタル変換部２２の変換特性パラメータ群（第二の変換特性パラメータ群）とを、それぞれ第一の変換特性記憶部２１３と第二の変換特性記憶部２２５とに記憶させておく。そして、補正手段としてのディジタル演算処理部３が、これらの値を用いて算出した補正パラメータを用いて各入力チャンネルの入力データの誤差を補正する。

ここで、図２に示すように、ディジタル演算処理部３と第二の変換特性記憶部２２５とは同一のディジタルリレーユニット１０内に搭載されるので、その間のデータ伝送路の確保は容易であるが、第一の変換特性記憶部２１３はディジタル演算処理部３とは異なるユニット内に搭載されるので、通常であれば、その間でデータ伝送を行うための特別な信号ケーブルを追加して敷設する必要がある。

しかし、本発明では、入力変換部２１とディジタルリレーユニット１０との間で入力アナログ信号を伝送するための既設のアナログ信号線ａ_１〜ａ_ｎを用いたデータ伝送を可能とすることにより、そのような特別な信号ゲーブルの追加を不要とした。

具体的には、入力変換部２１に、入力トランス２１１によって各入力アナログ信号Ｉ_１〜Ｉ_ｎに重畳される高調波の監視信号Ｍ_１〜Ｍ_ｎ上に変換特性記憶部２１３に記憶されている第一の変換特性パラメータ群のデータを符号化して重畳させる監視信号変調部２１２を備え、ディジタル演算処理部３にて入力したディジタルデータからこれらの監視信号成分を分離抽出し、さらにその監視信号成分に重畳されているデータを復号化することで前記第一の変換特性パラメータ群のデータを取得するものとした。

図３は、第一の変換特性記憶部２１３に記憶される第一の変換特性パラメータ群の構成及びデータ例である。本例では、アドレス０に、データの先頭を識別するための特定パターンであるプリアンブル（ｄ_０）が格納され、アドレス１とアドレス２とに、入力変換部２１におけるチャンネル１のゲイン（ｄ_１）と位相差（ｄ_２）とが格納され、以下同様にチャンネルｎまでの各入力チャンネルのゲインと位相差とが順番に格納され、最終アドレスにはデータエラーチェック用の検査データであるＣＲＣ（Cyclic Redundancy Check）データが格納されている。図示は省略するが、第二の変換特性記憶部２２５に記憶される第二の変換特性パラメータ群についても、プリアンブルとＣＲＣデータとが省かれる点を除いて図３と同様な構成を有する。

図４は、入力変換部２１に備える監視信号生成部２１４の回路構成例である。この回路は、メモリ４３に記憶されている監視信号波形（例えば、サインカーブ）のディジタルデータを順次読み出してＤ／Ａ（Digital to Analog)変換器４４によってアナログ信号に変換することによって、任意波形の監視信号Ｍ_０を生成することができる。

発振器４１は、例えば水晶発振器であり、生成する監視信号Ｍ_０の周波数の例えば１６倍もしくは３２倍の周波数のクロック信号を出力する。カウンタ４２は、このクロック信号により１ずつカウントアップした値を２進数でデータ出力する。例えば、出力ビット数が８のカウンタであれば、０から２５５までの２５６個のデータが順次出力される。このカウンタ４２からのデータ出力はメモリ４３のアドレス入力に接続されており、メモリ４３に記憶されている監視信号波形のディジタルデータがアドレス０から順番に１つずつ読み出され、２進数でデータ出力される。Ｄ／Ａ変換器４４は、メモリ４３から読み出されたディジタルデータを入力し、対応するアナログ電圧信号に変換して監視信号Ｍ_０を出力する。なお、必要な場合には出力を平滑化する平滑回路を設けるとよい。

例えば、クロック信号の周波数が監視信号Ｍ_０の１６倍の周波数である場合には、１６個のデータによって１サイクル分の波形が生成されることになるので、１６サイクル分の波形データをメモリ４３に予め記憶させておく。同様に、クロック信号の周波数が監視信号Ｍ_０の３２倍の周波数である場合には、３２個のデータによって１サイクル分の波形が生成されることになるので、８サイクル分の波形データをメモリ４３に記憶させておく。

図５は、入力変換部２１に備える監視信号変調部２１２の回路構成例である。この回路は、変換特性記憶部２１３に予め記憶されているｎビット構成の第一の変換特性パラメータ群（図３）のデータを順次読み出し、それらのデータを構成する各ビットの値を対応する監視信号Ｍ_１〜Ｍ_ｎ上に順次位相変調して出力する。

位相反転回路５１は、入力される監視信号生成部２１４から入力される監視信号Ｍ_０の位相を反転させた監視信号Ｗ_０を生成して出力する。タイマ５２は、所定の周期で変調動作を実行させるためのインターバルタイマであり、設定された所定の時間が経過する毎にカウンタ５３を作動させるための所定時間幅のパルス信号を出力する。カウンタ５３は、タイマ５２から出力されるパルス信号がオンとなった時点から監視信号Ｍ_０のサイクル数のカウントを開始し、１ずつカウントアップした値を２進数でデータ出力する。例えば、出力ビット数が８のカウンタであれば、タイマ５２からのパルス信号がオンとなってからオフとなるまでの間、０から２５５までのデータが順次出力される。このカウンタ５３からのデータ出力は変換特性記憶部２１３のアドレス入力に接続されており、変換特性記憶部２１３に記憶されている変換特性パラメータ群（図３）のデータがアドレス０から順番に１つずつ読み出され、２進数でデータ出力される。なお、変換特性記憶部２１３のアドレス０から始まる有意なデータ（最後はＣＲＣデータ）以降のデータはすべてゼロに設定されているので、タイマ５２からのパルス信号がオフとなってカウントアップが停止したのちの出力データは次のカウントアップが開始されるまでゼロに維持される。

セレクタ回路５４は、変換特性記憶部２１３から読み出されたｎビット構成データの各ビット値を、監視信号Ｍ_０とその位相が反転した監視信号Ｗ_０とに符号化する。具体的には、変換特性記憶部２１３から読み出された各データの１ビット目の値を監視信号Ｍ_１に、２ビット目の値を監視信号Ｍ_２に、ｎビット目の値を監視信号Ｍ_ｎにそれぞれ符号化して出力し、このとき各ビットの値が１であれば監視信号Ｍ_０を、０であれば監視信号Ｗ_０を選択出力する。

図６は、入力変換部２１において入力トランス２１１によって各チャンネルの入力アナログ信号Ｉ_１〜Ｉ_ｎに重畳される監視信号Ｍ_１〜Ｍ_ｎの信号波形の例を示したものである。横軸は時間の経過を表し、図の左側から右側の方向に時刻が進んでいるものとする。また、縦軸は重畳される監視信号の信号レベル（例えば、電圧）を表している。

この例は、時刻ｔに監視信号Ｍ_１〜Ｍ_ｎへの変換特性パラメータ群（図３）の符号化が開始された場合を示している。時刻ｔに至るまでの期間では全ビットが０のデータが符号化されており、監視信号Ｍ_１〜Ｍ_ｎはすべて同一波形の信号となっている（監視信号Ｍ_０が選択出力されている）。

変換特性パラメータ群の符号化が開始される時刻ｔにおいては、図３の先頭のプリアンブル（ｄ_０）の符号化が開始される。ここでは、プリアンブルのデータパターンは全ビットが１であるものとすると、時刻ｔにおいて各監視信号Ｍ_１〜Ｍ_ｎの波形が位相反転する（監視信号Ｗ_０が選択出力される）ので、これらの監視信号を分離抽出したディジタル演算処理部３は、この位相反転を検出することによって変換特性パラメータ群の符号化が開始されたことを認識する。なお、各信号波形の上部に付した「ｄ_０（１）」などの記号の括弧内の値は、図３に示した該当データのビット位置を表しており、下部に付した「１」または「０」は該当するビットの値を表している。

監視信号Ｍ_１には、図３に示した変換特性パラメータ群を構成する各データの１ビット目の値がアドレス０から順番に各サイクル毎に符号化され、同様に監視信号Ｍ_ｎには、ｎビット目の値がアドレス０から順番に符号化される。つまり、アドレス０のプリアンブルｄ_０が１サイクル目、アドレス１のチャンネル１のゲインｄ_１が２サイクル目、アドレス２のチャンネル１の位相差ｄ_２が３サイクル目、・・・というように各サイクル毎に順番に各データが符号化され、最後のＣＲＣデータが符号化されて一連の変換特性パラメータ群の符号化処理が完了し、その後は再び元の全ビットが０の状態に戻ることになる。

図５を用いて説明したように、このような符号化処理は、監視信号変調部２１２が備えるタイマ５２から出力されるパルス信号によって一定の周期で繰り返し実行されるので、例えばデータエラーが生じた場合は、その回に受信した一連のデータを読み飛ばして次に受信した正常データを用いることができる。

図７は、ディジタル演算処理部３の機能構成図である。図７に示すように、ディジタル演算処理部３は、監視信号抽出部３１、警報出力部３２、重畳データ取得部３３、補正パラメータ算出部３４、入力データ補正部３５、保護リレー演算部３６の各処理機能と、記憶部３０とを備えて構成される。記憶部３０には、入力データの補正に用いられる入力変換部の変換特性パラメータ群、アナログ／ディジタル変換部の変換特性パラメータ群及び補正パラメータ群が記憶される。

監視信号抽出部３１は、アナログ／ディジタル変換部２２に備えるＡ／Ｄ変換器２２４からディジタル入力した各チャンネルの入力信号のなかから、所定の監視信号の周波数成分を分離抽出し、重畳データ取得部３３に引き渡す。このとき、あるチャンネルの監視信号成分が検出されなかった場合には、入力チャンネルの異常を警報出力部３２に通知する。

警報出力部３２は、監視信号抽出部３１から入力チャンネルの異常が通知された場合に加え、自己診断機能によって自装置の異常が検出された場合に、警報回路５の出力リレーを作動させることにより、上位装置に自装置の異常を通知する。

重畳データ取得部３３は、各チャンネルの監視信号Ｍ_１〜Ｍ_ｎ上に符号化されたビットデータを復号化し、復号化したｎ個のビットデータを連結することによって変換特性パラメータ群のデータを再構成して不図示の受信バッファに一時記憶させる。また、一連のデータの受信が完了したらＣＲＣデータを用いてデータエラーの有無をチェックし、エラーがなければそれら一連のデータを入力変換部の変換特性パラメータ群として記憶部３０に記憶させる。

補正パラメータ算出部３４は、所定の周期で第二の変換特性記憶部２２５に記憶されている第二の変換特性パラメータ群を読み出して記憶部３０にアナログ／ディジタル変換部の変換特性パラメータ群として記憶させるとともに、記憶部３０に記憶されている入力変換部及びＡ／Ｄ変換部の変換特性パラメータ群を用いて各チャンネルの入力データを補正するための補正パラメータ群を算出して記憶部３０に記憶させる。例えば、あるチャンネルの入力変換部のゲインがＧ_Ａ、アナログ／ディジタル変換部のゲインがＧ_Ｂであるとき、本来得られるべき入力ゲインＧとの比であるＧ／（Ｇ_Ａ×Ｇ_Ｂ）をゲインの補正パラメータとして算出する。また、あるチャンネルの入力変換部の位相差がＤ_Ａ、アナログ／ディジタル変換部の位相差がＤ_Ｂであるとき、−（Ｄ_Ａ＋Ｄ_Ｂ）を位相の補正パラメータとして算出する。

入力データ補正部３５は、監視信号抽出部３１によって監視信号成分が除去された各チャンネルの入力データに対して、補正パラメータ算出部３４によって算出された補正パラメータ群を適用することで入力データの補正を行う。保護リレー演算部３６は、入力データ補正部３５によって補正された入力データを用いて所定の保護リレー演算を実行する。

図８は、ディジタル演算処理部３の処理の流れを示すフローチャートである。以下、図８のフローチャートに沿ってディジタル演算処理部３の動作について詳しく説明する。

まずステップＳ１にて、ディジタル演算処理部３は、Ａ／Ｄ変換器２２４から各チャンネルの入力信号を所定の周期でサンプリングしたディジタルデータを入力する。次に、ステップＳ２にて、監視信号抽出部３１は、所定の高調波の監視信号を抽出するディジタルフィルタリング演算を実行することにより、それまでに入力したディジタルデータ群を用いて各チャンネルの監視信号成分を分離抽出する。

次に、ステップＳ３では、重畳データ取得部３３は、監視信号抽出部３１によって分離抽出された各チャンネルの監視信号成分にデータが重畳されているか否かを判定し、データが重畳されている場合は（ステップＳ３で「Ｙｅｓ」）ステップＳ４に処理を進め、データが重畳されていない場合は（ステップＳ３で「Ｎｏ」）ステップＳ９に処理を進める。このとき、重畳データ取得部３３は、図６を用いて説明したように、データの開始を示すプリアンブルを検出してから所定量のデータを受信してＣＲＣデータを受信するまでの期間はデータが重畳されているものと判定し、ステップＳ４にて、各チャンネルの監視信号成分の位相を判定することで重畳されているデータを復号化し、複合化した重畳データを受信バッファに一時保管する。

続くステップＳ５では、重畳データ取得部３３は、データ終了か否かを判定する。ＣＲＣデータまでの所定量のデータの受信が完了した場合はデータ終了と判定し（ステップＳ５で「Ｙｅｓ」）、ステップＳ６に処理を進め、そうでなければ（ステップＳ５で「Ｎｏ」）、ステップＳ９に処理を進める。

ステップＳ６では、重畳データ取得部３３は、受信バッファに一時保管した一連のデータとＣＲＣデータとを照合することでデータエラーの有無を判定し、データエラーがあれば（ステップＳ６で「Ｙｅｓ」）、エラーとなった一連のデータを読み飛ばして処理を続けるためにステップＳ９に処理を進め、データエラーがなければ（ステップＳ６で「Ｎｏ」）、ステップＳ７に処理を進める。

ステップＳ７では、重畳データ取得部３３は、受信バッファに一時保管されている一連のデータのなかから、受信した変換特性パラメータ（図３参照）を読み込んで記憶部３０に記憶されている入力変換部の変換特性パラメータ群のデータを更新し、続くステップＳ８にて、補正パラメータ算出部３４は、更新された入力変換部の変換特性パラメータ群を用いて各チャンネルの新たな補正パラメータ群を算出し、算出した補正パラメータ群を記憶部３０に記憶させてデータを更新する。

ステップＳ９では、入力データ補正部３５は、記憶部３０に記憶されている各チャンネルの補正パラメータ群を読み出し、読み出した補正パラメータ群を用いて各チャンネルの入力データのゲインと位相とを補正する補正演算を実施する。最後に、ステップＳ１０にて、保護リレー演算部３６は、入力データ補正部３５によって補正された各チャンネルの入力データを用いて所定の保護リレー演算を実行しその結果を出力する。

以上説明したように、本実施形態によれば、入力変換部２１に備える第一の変換特性記憶部２１３に予め記憶されている各チャンネルの変換特性を、補正手段としてのディジタル演算処理部３へ、アナログ信号線ａ_１〜ａ_ｎを用いて所定の周期で伝送することができる。したがって、仮に入力変換部２１が故障してその基板を交換した場合においては、交換した新たな基板の変換特性記憶部２１３に予め記憶された変換特性パラメータ群が自動的に符号化されてディジタル演算処理部３へ送信されるため、ディジタル演算処理部３は、送信された新しい変換特性パラメータ群を用いて補正パラメータの再計算を行うことにより、即座に適切な入力データの補正を実行することができる。

１ディジタル保護リレー
１０ディジタルリレーユニット
２アナログ入力回路
２１入力変換部
２１１入力トランス
２１２監視信号変調部（データ重畳手段）
２１３変換特性記憶部（第一の変換特性記憶部）
２１４監視信号生成部
２２アナログ／ディジタル変換部（ディジタル変換回路）
２２１アナログフィルタ（ディジタル変換回路）
２２２サンプルホールド回路（ディジタル変換回路）
２２３マルチプレクサ（ディジタル変換回路）
２２４Ａ／Ｄ変換器
２２５変換特性記憶部（第二の変換特性記憶部）
３ディジタル演算処理部（補正手段）
３０記憶部
３１監視信号抽出部
３２警報出力部
３３重畳データ取得部（重畳データ取得手段）
３４補正パラメータ算出部
３５入力データ補正部（入力データ補正手段）
３６保護リレー演算部
４ディジタル入出力部
４１発振器
４２カウンタ
４３メモリ
４４Ｄ／Ａ変換器
５警報回路
５１位相反転回路
５２タイマ
５３カウンタ
５４セレクタ回路
６トリップ回路
７整定パネル
８遮断器
ＣＴ変流器
ＶＴ計器用変圧器
Ｉ_１〜Ｉ_ｎ入力電気量（入力アナログ信号）
Ｍ_０，Ｗ_０，Ｍ_１〜Ｍ_ｎ監視信号
ａ_１〜ａ_ｎアナログ信号線

Claims

電力系統の電気量を示す入力アナログ信号をディジタルデータに変換して入力するための入力変換部とアナログ／ディジタル変換部とから構成されるアナログ入力回路と、所定の保護リレー演算を実行するディジタル演算処理部とを有するディジタル保護リレーであって、
前記入力変換部は、
前記入力アナログ信号を入力するチャンネル毎の入力トランスと、
前記入力変換部における各チャンネルの信号変換特性を示す第一の変換特性パラメータ群が予め記憶されている第一の変換特性記憶部と、
前記入力トランスによって各前記チャンネルの前記入力アナログ信号に重畳される高調波の監視信号上に前記第一の変換特性記憶部から読み込んだ前記第一の変換特性パラメータ群を符号化して重畳する動作を所定の周期で繰り返すデータ重畳手段と、
を備え、
前記アナログ／ディジタル変換部は、
前記入力変換部から入力される前記監視信号が重畳された各チャンネルのアナログ信号のなかから不要な周波数成分を除去したのち、所定周期でサンプリングすることによってディジタルデータに変換するディジタル変換回路と、
前記アナログ／ディジタル変換部における各チャンネルの信号変換特性を示す第二の変換特性パラメータ群が予め記憶されている第二の変換特性記憶部と、
を備え、
前記ディジタル演算処理部は、
前記アナログ／ディジタル変換部からディジタル入力した前記監視信号が重畳された前記アナログ信号のなかから、前記監視信号の周波数成分を分離抽出するとともに、当該監視信号に重畳されている前記第一の変換特性パラメータ群を復号化して取得する重畳データ取得手段と、
取得した前記第一の変換特性パラメータ群と、前記第二の変換特性記憶部から読み込んだ前記第二の変換特性パラメータ群とを用いて、前記監視信号の周波数成分が除去されたのちのアナログ信号を補正する入力データ補正手段と、
を備える
ことを特徴とするディジタル保護リレー。
請求項１に記載のディジタル保護リレーにおいて、
前記第一の変換特性パラメータ群は、
前記入力変換部における各チャンネルのゲインと、前記入力変換部における各チャンネルの前記入力アナログ信号との位相差との対によって構成される
ことを特徴とするディジタル保護リレー。
請求項１または請求項２に記載のディジタル保護リレーにおいて、
前記第一の変換特性パラメータ群を構成する各データは、前記入力変換部における前記各チャンネルのチャンネル数ｎと同じビット数で構成され、
前記データ重畳手段は、前記第一の変換特性パラメータ群を構成する各データを、ｎ個のチャンネルにビット展開して重畳する
ことを特徴とするディジタル保護リレー。
請求項１または請求項２に記載のディジタル保護リレーにおいて、
前記データ重畳手段は、所定の周期で前記一の変換特性パラメータ群を前記監視信号上に重畳する動作を繰り返す
ことを特徴とするディジタル保護リレー。
請求項１または請求項２に記載のディジタル保護リレーにおいて、
前記第一の変換特性パラメータ群は、データエラー検出用の検査データとともに前記データ重畳手段によって重畳され、
前記重畳データ取得手段は、前記検査データを用いて受信したデータ群のエラーを検出した場合は、当該データ群を読み飛ばす
ことを特徴とするディジタル保護リレー。