JP5660280B2 - 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 - Google Patents
電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 Download PDFInfo
- Publication number
- JP5660280B2 JP5660280B2 JP2010073942A JP2010073942A JP5660280B2 JP 5660280 B2 JP5660280 B2 JP 5660280B2 JP 2010073942 A JP2010073942 A JP 2010073942A JP 2010073942 A JP2010073942 A JP 2010073942A JP 5660280 B2 JP5660280 B2 JP 5660280B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- field plate
- insulating film
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
基板、動作層、ソース電極、ドレイン電極、ゲート電極、フィールドプレート電極、および絶縁膜を有し、
前記動作層は、前記基板上に形成され、
前記ソース電極、前記ドレイン電極、前記ゲート電極、および前記絶縁膜は、前記動作層上に形成され、
前記ゲート電極は、前記ソース電極および前記ドレイン電極の間に配置され、
前記絶縁膜は、前記ゲート電極および前記ドレイン電極の間に配置され、
前記フィールドプレート電極は、前記絶縁膜上に形成され、かつ、前記ソース電極と電気的に接続され、
前記ゲート電極上部は、前記ソース電極側および前記ドレイン電極側に突出した突出部を有し、
前記フィールドプレート電極下端は、前記ゲート電極下端よりも下方に配置され、
前記フィールドプレート電極上端は、前記ゲート電極上部における前記ドレイン電極側の突出部よりも下方に配置されていることを特徴とする。
基板上に動作層を形成する動作層形成工程と、
前記動作層上に、前記ソース電極、前記ドレイン電極、前記ゲート電極、および前記絶縁膜を形成する電極形成工程と、
前記絶縁膜上に、フィールドプレート電極を、前記ソース電極と電気的に接続されるように形成するフィールドプレート電極形成工程とを有し、
前記電極形成工程において、前記ゲート電極を、前記ソース電極および前記ドレイン電極の間に配置し、電気ゲート電極上部に、前記ソース電極側および前記ドレイン電極側に突出した突出部を形成し、かつ、前記絶縁膜を、前記ゲート電極および前記ドレイン電極の間に配置し、
前記フィールドプレート電極形成工程において、前記フィールドプレート電極下端を、前記ゲート電極下端よりも下方に配置し、かつ、前記フィールドプレート電極上端を、前記ゲート電極上部における前記ドレイン電極側の突出部よりも下方に配置することを特徴とする。
図1の断面図に、本実施形態のFETの構造を模式的に示す。図示のとおり、このFETは、基板11、動作層13、ソース電極14、ドレイン電極15、絶縁膜17、ゲート電極18、およびフィールドプレート電極19を有する。本実施形態のFETは、さらに、バッファ層12を有し、基板11上に、バッファ層12および動作層13が、前記順序で積層されている。ソース電極14、ドレイン電極15、絶縁膜17およびゲート電極18は、動作層13上に形成されている。ソース電極14およびドレイン電極15は、動作層13にオーム性接触している。ゲート電極18は、ソース電極14およびドレイン電極15の間に配置されている。ソース電極14およびドレイン電極15の間の動作層上部には、フィールドプレートリセス(開口部)16が形成されている。絶縁膜17は、ソース電極14およびドレイン電極15の間に配置され、動作層13上に堆積されるとともに、フィールドプレートリセス16上にも堆積されている。また、図1では、絶縁膜17は、ゲート絶縁膜を兼ねており、ソース電極14およびドレイン電極15の間に配置されるとともに、ゲート電極18の下にも配置されている。すなわち、本実施形態では、ゲート電極18は、絶縁膜(ゲート絶縁膜)17上に配置されている。フィールドプレート電極19は、絶縁膜17上に形成され、かつ、ソース電極14と電気的に接続されている。また、フィールドプレート電極19は、絶縁膜17を介して、フィールドプレートリセス(開口部)16を埋め込むように配置されている。ゲート電極18上部は、ソース電極14側およびドレイン電極15側に突出した突出部を有する。同図では、ゲート電極18上部は、ひさしのような形状を有している。フィールドプレート電極19下端は、ゲート電極18下端よりも下方に配置されている。フィールドプレート電極19上端は、ゲート電極18上部におけるドレイン電極15側の突出部よりも下方に配置されている。図1のFETでは、フィールドプレート電極19の少なくとも一部が、ゲート電極18上部(ひさし)に対し、基板11平面と垂直方向に重なり合うように(ひさしの直下に)形成されている。また、図1のFETは、さらに、保護膜20を有する。保護膜20は、絶縁膜(ゲート絶縁膜17)、ゲート電極18、およびフィールドプレート電極19の表面を覆うように形成されている。
前記第1の実施の形態において、フィールドプレート電極がゲート電極の上部(ひさし)直下に無い構成においても、同様な効果を得ることができる。本実施形態においては、そのような構造のFETについて示す。
上記実施の形態において、ゲートリセスを有する構成においても、同様な効果を得ることができる。図4の断面図に、そのようなFETの構造を模式的に示す。図示のとおり、このFETは、基板11に代えて基板31を、バッファ層12に代えてバッファ層32を、動作層13に代えて動作層33を、ソース電極14に代えてソース電極34を、ドレイン電極15に代えてドレイン電極35を、フィールドプレートリセス16に代えてフィールドプレートリセス37を、絶縁膜17に代えて絶縁膜38を、ゲート電極18に代えてゲート電極39を、フィールドプレート電極19に代えてフィールドプレート電極40を、保護膜20に代えて保護膜41を、それぞれ有する。同図のFETは、動作層33上部の、ゲート電極39が配置される位置に、さらに、ゲートリセス(開口埋め込み部)36が形成されている。ゲート電極39は、絶縁膜38を介して、ゲートリセス36を埋め込むように形成されている。これ以外は、同図のFETの構造は、第1の実施の形態(図1)のFETと同様である。
上記実施の形態において、フィールドプレート電極の上端がゲート電極の下端と同一高さ、または、フィールドプレート電極の上端がゲート電極の下端よりも低い構造においても、同様な効果を得ることができる。図5の断面図に、そのようなFETの構造を、模式的に示す。図示のとおり、このFETは、基板11に代えて基板51を、バッファ層12に代えてバッファ層52を、動作層13に代えて動作層53を、ソース電極14に代えてソース電極54を、ドレイン電極15に代えてドレイン電極55を、フィールドプレートリセス16に代えてフィールドプレートリセス56を、絶縁膜17に代えて絶縁膜57を、ゲート電極18に代えてゲート電極58を、フィールドプレート電極19に代えてフィールドプレート電極59を、保護膜20に代えて保護膜60を、それぞれ有する。同図において、動作層53は、電子走行層61および電子障壁層62が、前記順序で積層されて形成されている。フィールドプレートリセス56は、電子障壁層62の部分にのみ形成され、電子走行層61までは達していない。これら以外は、同図のFETの構造は、第1の実施の形態(図1)のFETと同様である。
上記実施の形態において、ゲートリセス、もしくは、フィールドプレートリセスが台形形状な構造においても、同様な効果を得ることができる。図6の断面図に、そのようなFETの構造の一例を模式的に示す。図示のとおり、このFETは、基板31に代えて基板71を、バッファ層32に代えてバッファ層72を、動作層33に代えて動作層73を、ソース電極34に代えてソース電極74を、ドレイン電極35に代えてドレイン電極75を、ゲートリセス36に代えてゲートリセス76を、フィールドプレートリセス37に代えてフィールドプレートリセス77を、絶縁膜38に代えて絶縁膜78を、ゲート電極39に代えてゲート電極79を、フィールドプレート電極40に代えてフィールドプレート電極80を、保護膜41に代えて保護膜81を、それぞれ有する。同図において、動作層73は、電子走行層82および電子障壁層83が、前記順序で積層されて形成されている。フィールドプレートリセス77は、電子障壁層83の部分にのみ形成され、電子走行層82までは達していない。ゲートリセス76は、底辺が短い台形形状を有し、フィールドプレートリセス77は、底辺が短い台形形状を有する。これ以外は、同図のFETの構造は、第3の実施の形態(図4)のFETと同様である。
基板、動作層、ソース電極、ドレイン電極、ゲート電極、フィールドプレート電極、および絶縁膜を有し、
前記動作層は、前記基板上に形成され、
前記ソース電極、前記ドレイン電極、前記ゲート電極、および前記絶縁膜は、前記動作層上に形成され、
前記ゲート電極は、前記ソース電極および前記ドレイン電極の間に配置され、
前記絶縁膜は、前記ゲート電極および前記ドレイン電極の間に配置され、
前記フィールドプレート電極は、前記絶縁膜上に形成され、かつ、前記ソース電極と電気的に接続され、
前記ゲート電極上部は、前記ソース電極側および前記ドレイン電極側に突出した突出部を有し、
前記フィールドプレート電極下端は、前記ゲート電極下端よりも下方に配置され、
前記フィールドプレート電極上端は、前記ゲート電極上部における前記ドレイン電極側の突出部よりも下方に配置されていることを特徴とする電界効果トランジスタ。
前記動作層が、GaN層、AlGaN層、InGaN層、およびAlN層からなる群から選択される少なくとも一つの層であることを特徴とする付記1に記載の電界効果トランジスタ。
前記動作層上部に、フィールドプレートリセスが形成され、
前記フィールドプレート電極は、前記絶縁膜を介して前記フィールドプレートリセスを埋め込むように配置されていることを特徴とする付記1または2に記載の電界効果トランジスタ。
さらに、ゲート絶縁膜を有し、
前記ゲート電極は、前記ゲート絶縁膜を介して前記動作層上方に配置されていることを特徴とする付記1から3のいずれかに記載の電界効果トランジスタ。
前記ゲート絶縁膜と、前記フィールドプレート電極下方の前記絶縁膜とが、同一の材料により形成されていることを特徴とする付記4記載の電界効果トランジスタ。
前記絶縁膜が、窒化シリコン膜および酸化アルミ膜の少なくとも一方であることを特徴とする付記1から5のいずれかに記載の電界効果トランジスタ。
基板上に動作層を形成する動作層形成工程と、
前記動作層上に、前記ソース電極、前記ドレイン電極、前記ゲート電極、および前記絶縁膜を形成する電極形成工程と、
前記絶縁膜上に、フィールドプレート電極を、前記ソース電極と電気的に接続されるように形成するフィールドプレート電極形成工程とを有し、
前記電極形成工程において、前記ゲート電極を、前記ソース電極および前記ドレイン電極の間に配置し、電気ゲート電極上部に、前記ソース電極側および前記ドレイン電極側に突出した突出部を形成し、かつ、前記絶縁膜を、前記ゲート電極および前記ドレイン電極の間に配置し、
前記フィールドプレート電極形成工程において、前記フィールドプレート電極下端を、前記ゲート電極下端よりも下方に配置し、かつ、前記フィールドプレート電極上端を、前記ゲート電極上部における前記ドレイン電極側の突出部よりも下方に配置することを特徴とする電界効果トランジスタの製造方法。
付記1から6のいずれかに記載の電界効果トランジスタを含むことを特徴とする電子装置。
2、14、24、34、54、74 ソース電極
3、15、25、35、55、75 ドレイン電極
4、13、23、33、53、73 動作層
5、7、17、27、38、57、78 絶縁膜
6、19、29、40、59、80 フィールドプレート電極
11、21、31、51、71 半導体基板
12、22、32、52、72 バッファ層
16、26、37、56、77 フィールドプレートリセス
20、30、41、60、81 保護膜
36、76 ゲートリセス
61、82 電子走行層
62、83 電子障壁層
Claims (8)
- 基板、動作層、ソース電極、ドレイン電極、ゲート電極、フィールドプレート電極、および絶縁膜を有し、
前記動作層は、前記基板上に形成され、
前記ソース電極、前記ドレイン電極、前記ゲート電極、および前記絶縁膜は、前記動作層上に形成され、
前記ゲート電極は、前記ソース電極および前記ドレイン電極の間に配置され、
前記絶縁膜は、前記ゲート電極および前記ドレイン電極の間に配置され、
前記フィールドプレート電極は、前記絶縁膜上に形成され、かつ、前記ソース電極と電気的に接続され、
前記ゲート電極上部は、前記ソース電極側および前記ドレイン電極側に突出した突出部を有し、
前記フィールドプレート電極下端は、前記ゲート電極下端よりも下方に配置され、
前記フィールドプレート電極上端は、前記ゲート電極上部における前記ドレイン電極側の突出部よりも下方に配置されていることを特徴とする電界効果トランジスタ。 - 前記動作層が、GaN層、AlGaN層、InGaN層、およびAlN層からなる群から選択される少なくとも一つの層であることを特徴とする請求項1に記載の電界効果トランジスタ。
- 前記動作層上部に、フィールドプレートリセスが形成され、
前記フィールドプレート電極は、前記絶縁膜を介して前記フィールドプレートリセスを埋め込むように配置されていることを特徴とする請求項1または2に記載の電界効果トランジスタ。 - さらに、ゲート絶縁膜を有し、
前記ゲート電極は、前記ゲート絶縁膜を介して前記動作層上方に配置されていることを特徴とする請求項1から3のいずれか一項に記載の電界効果トランジスタ。 - 前記ゲート絶縁膜と、前記フィールドプレート電極下方の前記絶縁膜とが、同一の材料により形成されていることを特徴とする請求項4記載の電界効果トランジスタ。
- 前記絶縁膜が、窒化シリコン膜および酸化アルミ膜の少なくとも一方であることを特徴とする請求項1から5のいずれか一項に記載の電界効果トランジスタ。
- 基板上に動作層を形成する動作層形成工程と、
前記動作層上に、前記ソース電極、前記ドレイン電極、前記ゲート電極、および前記絶縁膜を形成する電極形成工程と、
前記絶縁膜上に、フィールドプレート電極を、前記ソース電極と電気的に接続されるように形成するフィールドプレート電極形成工程とを有し、
前記電極形成工程において、前記ゲート電極を、前記ソース電極および前記ドレイン電極の間に配置し、電気ゲート電極上部に、前記ソース電極側および前記ドレイン電極側に突出した突出部を形成し、かつ、前記絶縁膜を、前記ゲート電極および前記ドレイン電極の間に配置し、
前記フィールドプレート電極形成工程において、前記フィールドプレート電極下端を、前記ゲート電極下端よりも下方に配置し、かつ、前記フィールドプレート電極上端を、前記ゲート電極上部における前記ドレイン電極側の突出部よりも下方に配置することを特徴とする電界効果トランジスタの製造方法。 - 請求項1から6のいずれか一項に記載の電界効果トランジスタを含むことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010073942A JP5660280B2 (ja) | 2010-03-27 | 2010-03-27 | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010073942A JP5660280B2 (ja) | 2010-03-27 | 2010-03-27 | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011210754A JP2011210754A (ja) | 2011-10-20 |
JP5660280B2 true JP5660280B2 (ja) | 2015-01-28 |
Family
ID=44941545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010073942A Expired - Fee Related JP5660280B2 (ja) | 2010-03-27 | 2010-03-27 | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5660280B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109366A (ja) * | 2010-11-17 | 2012-06-07 | Sharp Corp | 窒化物半導体装置 |
JP5801560B2 (ja) * | 2011-01-21 | 2015-10-28 | 株式会社豊田中央研究所 | 半導体装置 |
JP2015230987A (ja) * | 2014-06-05 | 2015-12-21 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP6729207B2 (ja) * | 2016-09-06 | 2020-07-22 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6669310B2 (ja) * | 2017-05-15 | 2020-03-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9007A (en) * | 1852-06-08 | Improvement in hay-rakes | ||
US7800131B2 (en) * | 2005-06-10 | 2010-09-21 | Nec Corporation | Field effect transistor |
JP4874736B2 (ja) * | 2005-08-11 | 2012-02-15 | 株式会社東芝 | 半導体装置 |
JP4304198B2 (ja) * | 2006-09-15 | 2009-07-29 | 株式会社東芝 | 半導体装置 |
US7800132B2 (en) * | 2007-10-25 | 2010-09-21 | Northrop Grumman Systems Corporation | High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof |
-
2010
- 2010-03-27 JP JP2010073942A patent/JP5660280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011210754A (ja) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5065595B2 (ja) | 窒化物系半導体装置 | |
JP4968067B2 (ja) | 電界効果トランジスタ | |
US8530937B2 (en) | Compound semiconductor device having insulation film with different film thicknesses beneath electrodes | |
JP6522521B2 (ja) | 半導体デバイスの電極及びその製造方法 | |
JP4968068B2 (ja) | 電界効果トランジスタ | |
JP5348364B2 (ja) | ヘテロ接合型電界効果半導体装置 | |
CN105283958B (zh) | GaN HEMT的共源共栅结构 | |
JP4737471B2 (ja) | 半導体装置およびその製造方法 | |
JP4832768B2 (ja) | 半導体装置 | |
JP2010219117A (ja) | 半導体装置 | |
US11056584B2 (en) | Semiconductor device | |
JP5386829B2 (ja) | 半導体装置 | |
JP5214652B2 (ja) | 半導体装置 | |
JP5660280B2 (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 | |
JP6017125B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7547518B2 (ja) | 半導体装置 | |
JP2011124282A (ja) | 電界効果トランジスタ | |
TW201705445A (zh) | 半導體裝置 | |
JPWO2011024549A1 (ja) | 半導体装置および電界効果トランジスタ | |
KR20140012507A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
JPWO2010073871A1 (ja) | 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法 | |
TW201701468A (zh) | 半導體裝置 | |
JP2014078561A (ja) | 窒化物半導体ショットキバリアダイオード | |
JP5985162B2 (ja) | 窒化物系半導体装置 | |
JP2011176077A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130207 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5660280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |