JP5653953B2 - 非二値復号バイアス制御のためのシステム及び方法 - Google Patents
非二値復号バイアス制御のためのシステム及び方法 Download PDFInfo
- Publication number
- JP5653953B2 JP5653953B2 JP2012054025A JP2012054025A JP5653953B2 JP 5653953 B2 JP5653953 B2 JP 5653953B2 JP 2012054025 A JP2012054025 A JP 2012054025A JP 2012054025 A JP2012054025 A JP 2012054025A JP 5653953 B2 JP5653953 B2 JP 5653953B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- series
- soft decision
- metric
- biased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10361—Improvement or modification of read or write signals signal quality assessment digital demodulation process
- G11B20/10379—Improvement or modification of read or write signals signal quality assessment digital demodulation process based on soft decisions, e.g. confidence values, probability estimates, likelihoods values or path metrics of a statistical decoding algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3983—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for non-binary convolutional codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
- G11B2220/2516—Hard disks
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
105 Analog Input アナログ入力
110 Analog Front End Circuit アナログフロントエンド回路
114 Analog to Digital Converter Circuit アナログ/デジタル変換器回路
120 DFIR Circuit DFIR回路
130 Buffer Circuit バッファー回路
135 Data Detector Circuit データ検出器回路
140 Soft Data Biasing Circuit 軟データバイアス回路
150 Selector Circuit 選択器回路
155 Data Decoder Circuit データ復号器回路
157 Decoded Output 復号出力
165 Biasing Look Up Table バイアスルックアップテーブル
170 Biasing Control Circuit バイアス制御回路
180 Histogram Based LUT Calculation Circuit ヒストグラムに基づくLUT計算回路
図2
137 Detector Soft Decision Data 検出器軟判定データ
142 Updated Detector Soft Decision Data 更新された検出器軟判定データ
167 Bias Relative Metric From Biasing Look Up Table バイアスルックアップテーブルからのバイアス相対メトリック
169 Relative Soft Decision Data to Biasing Look Up
Table バイアスルックアップテーブルへの相対軟判定データ
205 Non-Binary Metrics to Relative Metrics Conversion
Circuit 非二値メトリック対相対メトリック変換回路
220 Biased Relative Metrics Replacement Circuit 被バイアス相対メトリック置換回路
230 Biased Relative Metrics to Updated Non-Binary
Metrics ConversionCircuit 被バイアス相対メトリック対更新された非二値メトリック変換回路
Lowest Metric 最も低いメトリック
図3
305 Analog Input アナログ入力
310 Analog Front End Circuit アナログフロントエンド回路
314 Analog to Digital Converter Circuit アナログ/デジタル変換器回路
320 DFIR Circuit DFIR回路
330 Buffer Circuit バッファー回路
335 Data Detector Circuit データ検出器回路
340 Soft Data Biasing Circuit 軟データバイアス回路
350 Selector Circuit 選択器回路
355 Data Decoder Circuit データ復号器回路
357 Decoded Output 復号出力
365 Fixed Bias Value 固定バイアス値
370 Biasing Control Circuit バイアス制御回路
図4
405 Receive Analog Input アナログ入力を受信する
410 Convert Analog Input to a Series of Digital Samples アナログ入力を一連のデジタルサンプルに変換する
415 Equalize the Series of Digital Samples to Yield an
Equalized Output 一連のデジタルサンプルを等化して等化された出力をもたらす
420 Perform Data Detection on the Equalized Output to
Yield a DetectedOutput 等化された出力に対しデータ検出を実行して検出出力をもたらす
425 Soft Data Marginalization Selected? 軟データ周辺化が選択された?
430 Convert Non-Binary Metrics to Relative Metrics 非二値メトリックを相対メトリックに変換する
435 Bias the Relative Metrics to Yield Biased Relative
Metrics 相対メトリックをバイアスして被バイアス相対メトリックをもたらす
440 Convert Biased Relative Metrics to Updated
Non-Binary Metrics 被バイアス相対メトリックを更新された非二値メトリックに変換する
445 Provide the Updated Non-Binary Metrics as a
Modified Detected Output 更新された非二値メトリックを変更された検出出力として与える
450 Perform Data Decoding on the Detected Output to
Yield a DecodedOutput 検出出力に対しデータ復号を実行して復号出力をもたらす
455 Decoded Output Converged? 復号出力が収束しているか?
460 Perform Decoded Output as Data Output 復号出力をデータ出力として実行する
図6
610 Transmitter 送信機
620 Receiver Including Performance Degradation Control
Circuitry 性能縮対制御回路部を備える受信機
630 Transfer Medium 転送媒体
図7
701 Write Data 書込みデータ
703 Read Data 読取りデータ
710 Read Channel Including Performance Degradation
Control Circuitry 性能縮対制御回路部を備える読取りチャネル
720 Interface Controller インターフェースコントローラー
766 Hard Disk Controller ハードディスクコントローラー
768 Motor Controller モーターコントローラー
770 Preamp 前置増幅器
772 Spindle Motor スピンドルモーター
776 Read/Write Head 読取り/書込みヘッド
778 Disk Platter ディスクプラッター
図8
810 Calculate Histogram of Relative Metrics For a First
Condition 第1の状態の相対メトリックのヒストグラムを計算する
815 Normalize the Histogram Corresponding to the First
Condition 第1の状態に対応するヒストグラムを正規化する
817 Calculate the Cumulative Mass of the Normalized
HistogramCorresponding to the First Condition 第1の状態に対応する正規化されたヒストグラムの累積質量を計算する
820 Calculate Histogram of Relative Metrics For a
Second Condition 第2の状態の相対メトリックのヒストグラムを計算する
825 Normalize the Histogram Corresponding to the Second
Condition 第2の状態に対応するヒストグラムを正規化する
827 Calculate the Cumulative Mass of the Normalized
HistogramCorresponding to the Second Condition 第2の状態に対応する正規化されたヒストグラムの累積質量を計算する
830 Sequentially Determine Bias Values For the Biasing
Look Up Table by Matchingthe Projected Probability Mass Distribution of the
First Condition toApproximate the Second Condition 第1の状態の投影された確率質量密度を第2の状態を近似するようにマッチングすることによってバイアスルックアップテーブルのバイアス値を順次求める
835 Write the Bias Values to the Biasing Look Up Table バイアス値をバイアスルックアップテーブルに書き込む
From Block430 ブロック430から
図9
137 Detector Soft Decision Data 検出器軟判定データ
182 Bias Values バイアス値
905 Histogram Generation Circuit ヒストグラム生成回路
907 Histogram A ヒストグラムA
909 Histogram B ヒストグラムB
910 Histogram Normalization Circuit ヒストグラム正規化回路
917 Normalized Histogram A 正規化されたヒストグラムA
919 Normalized Histogram B 正規化されたヒストグラムB
920 Cumulative Mass Calculation Circuit 累積質量計算回路
927 Cumulative Mass A 累積質量A
929 Cumulative Mass B 累積質量B
930 Bias Value Calculation Circuit バイアス値計算回路
RM00=M00−基準メトリック、
RM01=M01−基準メトリック、
RM10=M10−基準メトリック、及び
RM11=M11−基準メトリック、
ここで、基準メトリックは書き込まれた真のシンボル値(すなわちテストパターン)に対応するメトリック値である。真のシンボル値に対応するメトリック値は、メモリから再生することもできるし、予めプログラムされたメモリから基準メトリックにアクセスする等の別の手法を用いて再生することもできる。
UNBM00=BRM00−最小相対メトリック、
UNBM01=BRM01−最小相対メトリック、
UNBM10=BRM10−最小相対メトリック、及び
UNBM11=BRM11−最小相対メトリック、
ここで、最小相対メトリックは最も低い値を有する被バイアス相対メトリック(BRM00、BRM01、BRM10、及びBRM11)である。更新されたバイアスされていないメトリックは、変更された検出出力142の一部分として与えられる。軟バイアス回路140の例は2ビットの例であるが、同じ手法を、シンボルあたり3つ以上のビットを含むシンボルに対し動作する非二値データ処理システムに適用するように拡張することができることに留意すべきである。
/*(2)ヒストグラムA及びヒストグラムBを正規化する*/
For(i=1〜ヒストグラムAの長さ)
{
正規化されたヒストグラムA[i]=(ヒストグラムA[i])/(ヒストグラムAの全ての要素の和);
正規化されたヒストグラムB[i]=(ヒストグラムB)[i]/(ヒストグラムBの全ての要素の和)
}
/*(3)受信したヒストグラムデータの正規化された累積質量関数を計算する*/
累積質量関数A(CMFA[1])=正規化されたヒストグラムA[1];
累積質量関数B(CMFB[1])=正規化されたヒストグラムB[1];
For(i=2〜ヒストグラムAの長さ)
{
CMFA[i]=CMFA[i−1]+正規化されたヒストグラムA[i];
CMFB[i]=CMFB[i−1]+正規化されたヒストグラムB[i]
}
/*(4)計算された累積質量関数を用いてバイアス値182を計算する*/
バイアスルックアップテーブル165の長さ(LUT長)=ヒストグラムAの長さ;
バイアス値182(LUT[])=Array[LUT長];
k=1;
For(i=1〜LUT長)
{
If(i==1)
{
LUT[i]=1
}
Else
{
LUT[i]=LUT[i−1]
}
For(j=LUT[i]〜ヒストグラムAの長さ)
{
If(abs_value(CMFA[i]−CMFA[LUT[i]])>abs_value(CMFA[i]−CMFA[j])
{
LUT[i]=j
}
}
While(k<=LUT[i])
{
更新された累積質量関数(UCMFA[])=CMFA[i];
k=k+1
}
}
RM00=M00−基準メトリック、
RM01=M01−基準メトリック、
RM10=M10−基準メトリック、及び
RM11=M11−基準メトリック、
ここで、基準メトリックは書き込まれた真のシンボル値(すなわちテストパターン)に対応するメトリック値である。真のシンボル値に対応するメトリック値は、メモリから再生することもできるし、予めプログラムされたメモリから基準メトリックにアクセスする等の別の手法を用いて再生することもできる。
UNBM00=BRM00−最小相対メトリック、
UNBM01=BRM01−最小相対メトリック、
UNBM10=BRM10−最小相対メトリック、及び
UNBM11=BRM11−最小相対メトリック、
ここで、最小相対メトリックは最も低い値を有する被バイアス相対メトリック(BRM00、BRM01、BRM10、及びBRM11)である。更新されたバイアスされていないメトリックは、変更された検出出力142の一部分として与えられる。軟バイアス回路200の例は2ビットの例であるが、同じ手法を、シンボルあたり3つ以上のビットを含むシンボルに対し動作する非二値データ処理システムに適用するように拡張することができることに留意すべきである。
RM00=M00−基準メトリック、
RM01=M01−基準メトリック、
RM10=M10−基準メトリック、及び
RM11=M11−基準メトリック、
ここで、基準メトリックは書き込まれた真のシンボル値(すなわちテストパターン)に対応するメトリック値である。真のシンボル値に対応するメトリック値は、メモリから再生することもできるし、予めプログラムされたメモリから基準メトリックにアクセスする等の別の手法を用いて再生することもできる。
UNBM00=BRM00−最小相対メトリック、
UNBM01=BRM01−最小相対メトリック、
UNBM10=BRM10−最小相対メトリック、及び
UNBM11=BRM11−最小相対メトリック、
ここで、最小相対メトリックは最も低い値を有する被バイアス相対メトリック(BRM00、BRM01、BRM10、及びBRM11)である。更新されたバイアスされていないメトリックは、変更された検出出力342の一部分として与えられる。軟バイアス回路340の例は2ビットの例であるが、同じ手法を、シンボルあたり3つ以上のビットを含むシンボルに対し動作する非二値データ処理システムに適用するように拡張することができることに留意すべきである。
識するであろう。
RM00=M00−基準メトリック、
RM01=M01−基準メトリック、
RM10=M10−基準メトリック、及び
RM11=M11−基準メトリック、
ここで、基準メトリックは書き込まれた真のシンボル値(すなわちテストパターン)に対応するメトリック値である。真のシンボル値に対応するメトリック値は、メモリから再生することもできるし、予めプログラムされたメモリから基準メトリックにアクセスする等の別の手法を用いて再生することもできる。
BRM00=(バイアス値)*(RM00)
BRM01=(バイアス値)*(RM01)、
BRM10=(バイアス値)*(RM10)、及び
BRM11=(バイアス値)*(RM11)
バイアス値は図3に関連して上記で検討したものに類似した固定値又はプログラム可能な値とすることができる。
BRM00=RM00−バイアス値
BRM01=RM01−バイアス値、
BRM10=RM10−バイアス値、及び
BRM11=RM11−バイアス値
本明細書において提供される開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる、バイアスを適用する他の手法を認識するであろう。
UNBM00=BRM00−最小相対メトリック、
UNBM01=BRM01−最小相対メトリック、
UNBM10=BRM10−最小相対メトリック、及び
UNBM11=BRM11−最小相対メトリック、
ここで、最小相対メトリックは最も低い値を有する被バイアス相対メトリック(BRM00、BRM01、BRM10、及びBRM11)である。更新されたバイアスされていないメトリックは、変更された検出出力の一部分として与えられる(ブロック445)。流れ図400のプロセスは2ビットシンボルの例を用いて説明されているが、同じ手法を、シンボルあたり3つ以上のビットを含むシンボルに対し動作する非二値データ処理システムに適用するように拡張することができることに留意すべきである。
/*ヒストグラムAを正規化する*/
For(i=1〜ヒストグラムAの長さ)
{
正規化されたヒストグラムA[i]=(ヒストグラムA[i])/(ヒストグラムAの全ての要素の和);
}
ヒストグラムAは第1の状態のヒストグラムに対応する。第1の状態のヒストグラムの累積質量が計算される(ブロック817)。この計算は、以下の疑似コードに従って行うことができる。
/*受信したヒストグラムデータの正規化された累積質量関数を計算する*/
累積質量関数A(CMFA[1])=正規化されたヒストグラムA[1];
For(i=2〜ヒストグラムAの長さ)
{
CMFA[i]=CMFA[i−1]+正規化されたヒストグラムA[i];
}
/*ヒストグラムBを正規化する*/
For(i=1〜ヒストグラムBの長さ)
{
正規化されたヒストグラムB[i]=(ヒストグラムB[i])/(ヒストグラムBの全ての要素の和);
}
ヒストグラムBは第2の状態のヒストグラムに対応する。第2の状態のヒストグラムの累積質量が計算される(ブロック827)。この計算は、以下の疑似コードに従って行うことができる。
/*受信したヒストグラムデータの正規化された累積質量関数を計算する*/
累積質量関数B(CMFB[1])=正規化されたヒストグラムB[1];
For(i=2〜ヒストグラムBの長さ)
{
CMFB[i]=CMFB[i−1]+正規化されたヒストグラムB[i];
}
/*計算された累積質量関数を用いてバイアス値を計算する*/
バイアスルックアップテーブルの長さ(LUT長)=ヒストグラムAの長さ;
バイアス値(LUT[])=Array[LUT長];
k=1;
For(i=1〜LUT長)
{
If(i==1)
{
LUT[i]=1
}
Else
{
LUT[i]=LUT[i−1]
}
For(j=LUT[i]〜ヒストグラムAの長さ)
{
If(abs_value(CMFA[i]−CMFA[LUT[i]])>abs_value(CMFA[i]−CMFA[j])
{
LUT[i]=j
}
}
While(k<=LUT[i])
{
更新された累積質量関数(UCMFA[])=CMFA[i];
k=k+1
}
}
次に、計算されたバイアス値(LUT[])はバイアスルックアップテーブルに格納され、該バイアスルックアップテーブルから、バイアスに用いるために計算されたバイアス値にアクセスすることができる(ブロック835)。
/*ヒストグラムA及びヒストグラムBを正規化する*/
For(i=1〜ヒストグラムAの長さ)
{
正規化されたヒストグラムA[i]=(ヒストグラムA[i])/(ヒストグラムAの全ての要素の和);
正規化されたヒストグラムB[i]=(ヒストグラムB)[i]/(ヒストグラムBの全ての要素の和)
}
/*受信したヒストグラムデータの正規化された累積質量関数を計算する*/
累積質量関数A(CMFA[1])=正規化されたヒストグラムA[1];
累積質量関数B(CMFB[1])=正規化されたヒストグラムB[1];
For(i=2〜ヒストグラムAの長さ)
{
CMFA[i]=CMFA[i−1]+正規化されたヒストグラムA[i];
CMFB[i]=CMFB[i−1]+正規化されたヒストグラムB[i]
}
/*計算された累積質量関数を用いてバイアス値182を計算する*/
バイアスルックアップテーブルの長さ(LUT長)=ヒストグラムAの長さ;
バイアス値182(LUT[])=Array[LUT長];
k=1;
For(i=1〜LUT長)
{
If(i==1)
{
LUT[i]=1
}
Else
{
LUT[i]=LUT[i−1]
}
For(j=LUT[i]〜ヒストグラムAの長さ)
{
If(abs_value(CMFA[i]−CMFA[LUT[i]])>abs_value(CMFA[i]−CMFA[j])
{
LUT[i]=j
}
}
While(k<=LUT[i])
{
更新された累積質量関数(UCMFA[])=CMFA[i];
k=k+1
}
}
Claims (17)
- データ処理回路であって、
一連のシンボルにデータ検出アルゴリズムを適用して検出出力をもたらすように動作可能なデータ検出器回路であって、該検出出力は非二値シンボルに対応する一連の軟判定データを含む、データ検出器回路と、
該一連の軟判定データのそれぞれにバイアスを適用して一連の被バイアス軟判定データをもたらすように動作可能なバイアス回路と、
該非二値シンボルに対応する該一連の被バイアス軟判定データにデータ復号アルゴリズムを適用するように動作可能なデータ復号器回路と、
を備え、
前記一連の軟判定データのそれぞれにバイアスを適用することは、
該一連の軟判定データを対応する一連の相対メトリックに変換すること、
該相対メトリックのサブセットをバイアスすることであって、一連の被バイアス相対メトリックをもたらす、バイアスすること、及び
該一連の被バイアス相対メトリックを対応する一連の被バイアス軟判定データに変換することを含む、データ処理回路。 - データ検出アルゴリズムは、非二値最大事後データ検出アルゴリズム及び非二値ビタビデータ検出アルゴリズムからなる群から選択される、請求項1に記載のデータ処理回路。
- データ復号アルゴリズムは非二値低密度パリティチェック復号アルゴリズムである、請求項1に記載のデータ処理回路。
- 相対メトリックのサブセットをバイアスすることであって、一連の被バイアス相対メトリックをもたらす、バイアスすることは、相対メトリックを、ルックアップテーブルからアクセスされた被バイアス相対メトリックと置き換えることを含む、請求項1に記載のデータ処理回路。
- 一連の軟判定データは、それぞれのシンボル値が正しいことの尤度を示す一連の非二値軟判定データである、請求項1に記載のデータ処理回路。
- 一連の被バイアス軟判定データは、それぞれのシンボル値が正しいことの尤度を示す一連の被バイアス非二値軟判定データであり、該一連の被バイアス非二値軟判定データは該一連のバイアスされていない軟判定データの対応するインスタンスよりも低い尤度を示す、請求項4に記載のデータ処理回路。
- バイアス値メモリであって、該バイアス回路からアドレスを受信し、該アドレスに対応するバイアス値を返すように動作可能であり、該バイアス値は対応する相対メトリックと置き換わる被バイアス相対メトリックとして用いられる、バイアス値メモリを更に備える、請求項6に記載のデータ処理回路。
- アドレスは該一連の相対メトリックのうちの1つから導出される、請求項7に記載のデータ処理回路。
- 一連の軟判定データは、該非二値シンボルのそれぞれの値に対応する4つの値(M00、M01、M10、及びM11)を含み、該一連の軟判定データを対応する一連の相対メトリック(RM00、RM01、RM10、及びRM11)に変換することは以下の式に従って行われ、
RM00=M00−基準メトリック、
RM01=M01−基準メトリック、
RM10=M10−基準メトリック、及び
RM11=M11−基準メトリック、
該基準メトリックは予期されるシンボル値に対応するメトリック値である、請求項1に記載のデータ処理回路。 - 一連の被バイアス軟判定データは該非二値シンボルのそれぞれの値に対応する4つの値(M00、M01、M10、及びM11)を含み、該一連の被バイアス相対メトリックを対応する一連の被バイアス軟判定データ(UNBM00、UNBM01、UNBM10、及びUNBM11)に変換することは以下の式に従って行われ、
UNBM00=BRM00−最小相対メトリック、
UNBM01=BRM01−最小相対メトリック、
UNBM10=BRM10−最小相対メトリック、及び
UNBM11=BRM11−最小相対メトリック、
該最小相対メトリックは最も低い値を有する該被バイアス相対メトリック(BRM00、BRM01、BRM10、及びBRM11)である、請求項1に記載のデータ処理回路。 - データ処理回路は集積回路に実装される、請求項1に記載のデータ処理回路。
- データ処理回路はストレージデバイスに実装される、請求項1に記載のデータ処理回路。
- データ処理回路の誤り率を予測可能に増大させる方法であって、
データセットを受信することであって、該データセットは一連のシンボルを含む、受信すること、
データ検出器回路によって一連のシンボルにデータ検出アルゴリズムを適用することであって、検出出力をもたらし、該検出出力は非二値シンボルに対応する一連の軟判定データを含む、適用すること、
該一連の軟判定データのそれぞれをバイアスすることであって、一連の被バイアス軟判定データをもたらす、バイアスすること、及び
データ復号器回路によって該非二値シンボルに対応する該一連の被バイアス軟判定データにデータ復号アルゴリズムを適用すること、
を含み、
前記一連の軟判定データのそれぞれにバイアスすることであって、該一連の被バイアス軟判定データをもたらす、バイアスすることは、
該一連の軟判定データを対応する一連の相対メトリックに変換すること、
該相対メトリックのサブセットをバイアスすることであって、一連の被バイアス相対メトリックをもたらす、バイアスすること、及び
該一連の被バイアス相対メトリックを対応する一連の被バイアス軟判定データに変換することを含む、データ処理回路の誤り率を予測可能に増大させる方法。 - 一連の被バイアス軟判定データは、それぞれのシンボル値が正しいことの尤度を示す一連の被バイアス非二値軟判定データであり、該一連の被バイアス非二値軟判定データは該一連のバイアスされていない軟判定データの対応するインスタンスよりも低い尤度を示す、請求項13に記載の方法。
- 相対メトリックの該サブセットをバイアスすることであって、該一連の被バイアス相対メトリックをもたらす、バイアスすることは、該相対メトリックの該サブセットのそれぞれにバイアス値を乗算することを含む、請求項13に記載の方法。
- バイアス値メモリにアクセスすることであって、該バイアス値を得る、アクセスすることを更に含む、請求項15に記載の方法。
- データストレージデバイスであって、
ストレージ媒体と、
該ストレージ媒体に対して配置され、該ストレージ媒体から情報を感知し、対応するアナログ信号を与えるように動作可能なセンサーデバイスと、
該アナログ信号から取り出したものを一連のデジタルサンプルに変換するように動作可能なアナログ/デジタル変換器回路と、
該一連のデジタルサンプルに対し等化を実行して等化された出力をもたらすように動作可能な等化器回路であって、該等化された出力は一連のシンボルを含む、等化器回路と、
該一連のシンボルにデータ検出アルゴリズムを適用して検出出力をもたらすように動作可能なデータ検出器回路であって、該検出出力は非二値シンボルに対応する一連の軟判定データを含む、データ検出器回路と、
該一連の軟判定データのそれぞれにバイアスを適用して一連の被バイアス軟判定データをもたらすように動作可能なバイアス回路と、
該非二値シンボルに対応する該一連の被バイアス軟判定データにデータ復号アルゴリズムを適用するように動作可能なデータ復号器回路と、
を備え、
前記一連の軟判定データのそれぞれにバイアスを適用することは、
該一連の軟判定データを対応する一連の相対メトリックに変換すること、
該相対メトリックのサブセットをバイアスすることであって、一連の被バイアス相対メトリックをもたらす、バイアスすること、及び
該一連の被バイアス相対メトリックを対応する一連の被バイアス軟判定データに変換することを含む、データストレージデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/227,538 | 2011-09-08 | ||
| US13/227,538 US8661324B2 (en) | 2011-09-08 | 2011-09-08 | Systems and methods for non-binary decoding biasing control |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013058297A JP2013058297A (ja) | 2013-03-28 |
| JP2013058297A5 JP2013058297A5 (ja) | 2014-05-22 |
| JP5653953B2 true JP5653953B2 (ja) | 2015-01-14 |
Family
ID=46548234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012054025A Expired - Fee Related JP5653953B2 (ja) | 2011-09-08 | 2012-03-12 | 非二値復号バイアス制御のためのシステム及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8661324B2 (ja) |
| EP (1) | EP2568611A3 (ja) |
| JP (1) | JP5653953B2 (ja) |
| CN (1) | CN103001647B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8797670B2 (en) | 2012-06-19 | 2014-08-05 | International Business Machines Corporation | Adaptive soft-output detector for magnetic tape read channels |
| US8743499B2 (en) | 2012-06-19 | 2014-06-03 | International Business Machines Corporation | Adaptive soft-output detector for magnetic tape read channels |
| US8743498B2 (en) * | 2012-06-19 | 2014-06-03 | International Business Machines Corporation | Adaptive soft-output detector for magnetic tape read channels |
| US8743500B2 (en) | 2012-06-19 | 2014-06-03 | International Business Machines Corporation | Adaptive soft-output detector for magnetic tape read channels |
| SG10201407854XA (en) * | 2013-11-26 | 2015-06-29 | Agency Science Tech & Res | Error correction method and module for non-volatile memory |
| JP2025043043A (ja) * | 2023-09-15 | 2025-03-28 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Family Cites Families (133)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0443721A (ja) | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | ディジタル信号復号装置 |
| US5612964A (en) | 1991-04-08 | 1997-03-18 | Haraszti; Tegze P. | High performance, fault tolerant orthogonal shuffle memory and method |
| US5325402A (en) | 1991-04-30 | 1994-06-28 | Nec Corporation | Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm |
| US5278703A (en) | 1991-06-21 | 1994-01-11 | Digital Equipment Corp. | Embedded servo banded format for magnetic disks for use with a data processing system |
| US5311087A (en) | 1991-07-12 | 1994-05-10 | Pioneer Electronic Corporation | Noise removing circuit |
| US5392299A (en) | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
| US5513192A (en) | 1992-08-28 | 1996-04-30 | Sun Microsystems, Inc. | Fault tolerant disk drive system with error detection and correction |
| EP0631277A3 (en) | 1993-06-22 | 1995-02-22 | Quantum Corp | Data sector format without identity code and data control unit for disk drive. |
| ZA947317B (en) | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
| US5523903A (en) | 1993-12-23 | 1996-06-04 | International Business Machines Corporation | Sector architecture for fixed block disk drive |
| US5550870A (en) | 1994-03-02 | 1996-08-27 | Lucent Technologies Inc. | Viterbi processor |
| JPH07245635A (ja) | 1994-03-04 | 1995-09-19 | Sony Corp | 信号点マッピング方法および信号点検出方法 |
| US5471500A (en) | 1994-03-08 | 1995-11-28 | At&T Ipm Corp. | Soft symbol decoding |
| EP0677967A3 (en) | 1994-04-12 | 1997-07-23 | Gold Star Co | Viterbi decoder for high-definition television. |
| JP3328093B2 (ja) | 1994-07-12 | 2002-09-24 | 三菱電機株式会社 | エラー訂正装置 |
| US5898710A (en) | 1995-06-06 | 1999-04-27 | Globespan Technologies, Inc. | Implied interleaving, a family of systematic interleavers and deinterleavers |
| US5701314A (en) | 1995-12-21 | 1997-12-23 | Cirrus Logic, Inc. | On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive |
| JPH09232973A (ja) | 1996-02-28 | 1997-09-05 | Sony Corp | ビタビ復号器 |
| US6023783A (en) | 1996-05-15 | 2000-02-08 | California Institute Of Technology | Hybrid concatenated codes and iterative decoding |
| US5978414A (en) | 1996-07-03 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Transmission rate judging unit |
| SG52990A1 (en) | 1996-07-09 | 1998-09-28 | Ibm | Improvements to radial self-propagation pattern generation for disk file servowriting |
| US5802118A (en) | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
| JP3310185B2 (ja) | 1996-11-21 | 2002-07-29 | 松下電器産業株式会社 | 誤り訂正装置 |
| US6377610B1 (en) | 1997-04-25 | 2002-04-23 | Deutsche Telekom Ag | Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation |
| US5983383A (en) | 1997-01-17 | 1999-11-09 | Qualcom Incorporated | Method and apparatus for transmitting and receiving concatenated code data |
| US6671404B1 (en) | 1997-02-14 | 2003-12-30 | Hewlett-Packard Development Company, L.P. | Method and apparatus for recognizing patterns |
| US6029264A (en) | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
| KR100484127B1 (ko) | 1997-08-07 | 2005-06-16 | 삼성전자주식회사 | 비터비디코더 |
| US6005897A (en) | 1997-12-16 | 1999-12-21 | Mccallister; Ronald D. | Data communication system and method therefor |
| JP3900637B2 (ja) | 1997-12-19 | 2007-04-04 | ソニー株式会社 | ビタビ復号装置 |
| JP2912323B1 (ja) | 1998-01-29 | 1999-06-28 | 日本放送協会 | デジタルデータの受信装置 |
| US6145110A (en) | 1998-06-22 | 2000-11-07 | Ericsson Inc. | Digital data decoder that derives codeword estimates from soft data |
| KR100277764B1 (ko) | 1998-12-10 | 2001-01-15 | 윤종용 | 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치 |
| US6381726B1 (en) | 1999-01-04 | 2002-04-30 | Maxtor Corporation | Architecture for soft decision decoding of linear block error correcting codes |
| US6216249B1 (en) | 1999-03-03 | 2001-04-10 | Cirrus Logic, Inc. | Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel |
| US6216251B1 (en) | 1999-04-30 | 2001-04-10 | Motorola Inc | On-chip error detection and correction system for an embedded non-volatile memory array and method of operation |
| GB2350531B (en) | 1999-05-26 | 2001-07-11 | 3Com Corp | High speed parallel bit error rate tester |
| US6351832B1 (en) | 1999-05-28 | 2002-02-26 | Lucent Technologies Inc. | Turbo code symbol interleaver |
| US6473878B1 (en) | 1999-05-28 | 2002-10-29 | Lucent Technologies Inc. | Serial-concatenated turbo codes |
| SE516157C2 (sv) | 1999-05-28 | 2001-11-26 | Ericsson Telefon Ab L M | Rättning av statiska fel i en AD-omvandlare |
| US6266795B1 (en) | 1999-05-28 | 2001-07-24 | Lucent Technologies Inc. | Turbo code termination |
| JP2003515861A (ja) | 1999-11-22 | 2003-05-07 | シーゲイト テクノロジー エルエルシー | 欠陥しきい値検出器及びビタビ・ゲインを使用したデータ誤り修復方法及び装置 |
| US6810502B2 (en) | 2000-01-28 | 2004-10-26 | Conexant Systems, Inc. | Iteractive decoder employing multiple external code error checks to lower the error floor |
| JP2001274698A (ja) | 2000-03-24 | 2001-10-05 | Sony Corp | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 |
| US7184486B1 (en) | 2000-04-27 | 2007-02-27 | Marvell International Ltd. | LDPC encoder and decoder and method thereof |
| US6757862B1 (en) | 2000-08-21 | 2004-06-29 | Handspring, Inc. | Method and apparatus for digital data error correction coding |
| JP4324316B2 (ja) | 2000-10-23 | 2009-09-02 | 株式会社日立グローバルストレージテクノロジーズ | 垂直磁気記録再生装置 |
| US7093179B2 (en) | 2001-03-22 | 2006-08-15 | University Of Florida | Method and coding means for error-correction utilizing concatenated parity and turbo codes |
| JP4198904B2 (ja) * | 2001-06-11 | 2008-12-17 | 富士通株式会社 | 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器 |
| JP4191393B2 (ja) * | 2001-06-11 | 2008-12-03 | 富士通株式会社 | 情報記録再生装置及び方法並びに信号復号回路 |
| US20030112896A1 (en) | 2001-07-11 | 2003-06-19 | Raghavan Sreen A. | Multi-channel communications transceiver |
| US7295623B2 (en) | 2001-07-11 | 2007-11-13 | Vativ Technologies, Inc. | High-speed communications transceiver |
| US7236757B2 (en) | 2001-07-11 | 2007-06-26 | Vativ Technologies, Inc. | High-speed multi-channel communications transceiver with inter-channel interference filter |
| US6904084B2 (en) | 2001-09-05 | 2005-06-07 | Mediatek Incorporation | Read channel apparatus and method for an optical storage system |
| US7073118B2 (en) | 2001-09-17 | 2006-07-04 | Digeo, Inc. | Apparatus and method for saturating decoder values |
| US7173783B1 (en) | 2001-09-21 | 2007-02-06 | Maxtor Corporation | Media noise optimized detector for magnetic recording |
| US6731442B2 (en) | 2001-10-02 | 2004-05-04 | Seagate Technologies Llc | Method and apparatus for detecting media defects |
| JP3759711B2 (ja) | 2001-11-09 | 2006-03-29 | 富士通株式会社 | 磁気ディスクシステム |
| US6986098B2 (en) | 2001-11-20 | 2006-01-10 | Lsi Logic Corporation | Method of reducing miscorrections in a post-processor using column parity checks |
| KR100925672B1 (ko) | 2001-11-21 | 2009-11-10 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 데이터 전송속도에 비동기적인 샘플링속도에서 동작하는적응형 등화기 |
| US7136244B1 (en) | 2002-02-22 | 2006-11-14 | Western Digital Technologies, Inc. | Disk drive employing data averaging techniques during retry operations to facilitate data recovery |
| AU2003256588A1 (en) | 2002-07-03 | 2004-01-23 | Hughes Electronics Corporation | Bit-interleaved coded modulation using low density parity check (ldpc) codes |
| US7194674B2 (en) | 2002-07-29 | 2007-03-20 | Sharp Kabushiki Kaisha | Adaptive waveform equalization for viterbi-decodable signal and signal quality evaluation of viterbi-decodable signal |
| JP2004080210A (ja) | 2002-08-13 | 2004-03-11 | Fujitsu Ltd | デジタルフィルタ |
| US7113356B1 (en) | 2002-09-10 | 2006-09-26 | Marvell International Ltd. | Method for checking the quality of servo gray codes |
| US6785863B2 (en) | 2002-09-18 | 2004-08-31 | Motorola, Inc. | Method and apparatus for generating parity-check bits from a symbol set |
| US7237180B1 (en) * | 2002-10-07 | 2007-06-26 | Maxtor Corporation | Symbol-level soft output Viterbi algorithm (SOVA) and a simplification on SOVA |
| JP4088133B2 (ja) * | 2002-10-24 | 2008-05-21 | 富士通株式会社 | リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム |
| US7058873B2 (en) | 2002-11-07 | 2006-06-06 | Carnegie Mellon University | Encoding method using a low density parity check code with a column weight of two |
| US7702986B2 (en) | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
| US7047474B2 (en) | 2002-12-23 | 2006-05-16 | Do-Jun Rhee | Decoding concatenated codes via parity bit recycling |
| US7505537B1 (en) | 2003-03-25 | 2009-03-17 | Marvell International Ltd. | System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter |
| US7117427B2 (en) | 2003-07-09 | 2006-10-03 | Texas Instruments Incorporated | Reduced complexity decoding for trellis coded modulation |
| JP4095504B2 (ja) | 2003-07-31 | 2008-06-04 | 株式会社東芝 | ディスク記憶装置及びシンクマーク書込み方法 |
| US7313750B1 (en) | 2003-08-06 | 2007-12-25 | Ralink Technology, Inc. | Efficient soft decision demapper to minimize viterbi decoder complexity |
| KR100510549B1 (ko) | 2003-09-26 | 2005-08-26 | 삼성전자주식회사 | 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법 |
| US7133228B2 (en) | 2003-10-10 | 2006-11-07 | Seagate Technology Llc | Using data compression to achieve lower linear bit densities on a storage medium |
| DE602004011445T2 (de) | 2003-11-03 | 2009-01-15 | Broadcom Corp., Irvine | FEC-Dekodierung mit dynamischen Parametern |
| JP2005166089A (ja) * | 2003-11-28 | 2005-06-23 | Toshiba Corp | ディスク記憶装置、データ再生装置及びデータ再生方法 |
| US7233164B2 (en) | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
| US7958425B2 (en) | 2004-02-19 | 2011-06-07 | Trelliware Technologies, Inc. | Method and apparatus for communications using turbo like codes |
| US7673213B2 (en) | 2004-02-19 | 2010-03-02 | Trellisware Technologies, Inc. | Method and apparatus for communications using improved turbo like codes |
| US7561514B2 (en) | 2004-03-05 | 2009-07-14 | General Dynamics C4 Systems, Inc. | Method and system for capacity analysis for On The Move adhoc wireless packet-switched networks |
| US7415651B2 (en) | 2004-06-02 | 2008-08-19 | Seagate Technology | Data communication system with multi-dimensional error-correction product codes |
| US7346832B2 (en) | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
| WO2006039801A1 (en) | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
| US20060123285A1 (en) | 2004-11-16 | 2006-06-08 | De Araujo Daniel F | Dynamic threshold scaling in a communication system |
| US7646829B2 (en) | 2004-12-23 | 2010-01-12 | Agere Systems, Inc. | Composite data detector and a method for detecting data |
| US7779325B2 (en) | 2005-01-24 | 2010-08-17 | Agere Systems Inc. | Data detection and decoding system and method |
| US7730384B2 (en) | 2005-02-28 | 2010-06-01 | Agere Systems Inc. | Method and apparatus for evaluating performance of a read channel |
| US7889823B2 (en) | 2005-03-03 | 2011-02-15 | Seagate Technology Llc | Timing recovery in a parallel channel communication system |
| US7370258B2 (en) | 2005-04-28 | 2008-05-06 | Sandbridge Technologies Inc. | Iterative concatenated convolutional Reed-Solomon decoding method |
| US7587657B2 (en) | 2005-04-29 | 2009-09-08 | Agere Systems Inc. | Method and apparatus for iterative error-erasure decoding |
| KR100629509B1 (ko) | 2005-05-16 | 2006-09-28 | 삼성전자주식회사 | 광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법 |
| US7802172B2 (en) | 2005-06-20 | 2010-09-21 | Stmicroelectronics, Inc. | Variable-rate low-density parity check codes with constant blocklength |
| US20070047635A1 (en) | 2005-08-24 | 2007-03-01 | Stojanovic Vladimir M | Signaling system with data correlation detection |
| US7394608B2 (en) | 2005-08-26 | 2008-07-01 | International Business Machines Corporation | Read channel apparatus for asynchronous sampling and synchronous equalization |
| JP4356670B2 (ja) | 2005-09-12 | 2009-11-04 | ソニー株式会社 | 雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置 |
| US7523375B2 (en) | 2005-09-21 | 2009-04-21 | Distribution Control Systems | Set of irregular LDPC codes with random structure and low encoding complexity |
| US7929597B2 (en) | 2005-11-15 | 2011-04-19 | Qualcomm Incorporated | Equalizer for a receiver in a wireless communication system |
| US7712008B2 (en) | 2006-01-26 | 2010-05-04 | Agere Systems Inc. | Systems and methods for error reduction associated with information transfer |
| US7752523B1 (en) | 2006-02-13 | 2010-07-06 | Marvell International Ltd. | Reduced-complexity decoding of parity check codes |
| US7808956B2 (en) | 2006-03-31 | 2010-10-05 | Motorola, Inc. | Dynamic, adaptive power control for a half-duplex wireless communication system |
| US7802163B2 (en) | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code based error reduction |
| US7801200B2 (en) | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code dependency reduction |
| US7738201B2 (en) | 2006-08-18 | 2010-06-15 | Seagate Technology Llc | Read error recovery using soft information |
| US20080049825A1 (en) | 2006-08-25 | 2008-02-28 | Broadcom Corporation | Equalizer with reorder |
| US8705752B2 (en) | 2006-09-20 | 2014-04-22 | Broadcom Corporation | Low frequency noise reduction circuit architecture for communications applications |
| US7702989B2 (en) | 2006-09-27 | 2010-04-20 | Agere Systems Inc. | Systems and methods for generating erasure flags |
| JP4652310B2 (ja) * | 2006-10-31 | 2011-03-16 | 富士通株式会社 | 復号器及び再生装置 |
| FR2909499B1 (fr) | 2006-12-01 | 2009-01-16 | Commissariat Energie Atomique | Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif |
| US7971125B2 (en) | 2007-01-08 | 2011-06-28 | Agere Systems Inc. | Systems and methods for prioritizing error correction data |
| US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
| EP2179509A4 (en) | 2007-09-28 | 2011-05-18 | Agere Systems Inc | SYSTEMS AND METHOD FOR DATA PROCESSING WITH REDUCED COMPLEXITY |
| WO2009045203A1 (en) | 2007-10-01 | 2009-04-09 | Agere Systems Inc. | Systems and methods for media defect detection |
| US8711984B2 (en) | 2008-01-22 | 2014-04-29 | Agere Systems Llc | Methods and apparatus for map detection with reduced complexity |
| US8161348B2 (en) | 2008-02-05 | 2012-04-17 | Agere Systems Inc. | Systems and methods for low cost LDPC decoding |
| US8161357B2 (en) | 2008-03-17 | 2012-04-17 | Agere Systems Inc. | Systems and methods for using intrinsic data for regenerating data from a defective medium |
| US8095855B2 (en) | 2008-03-17 | 2012-01-10 | Agere Systems Inc. | Systems and methods for regenerating data from a defective medium |
| US7872978B1 (en) | 2008-04-18 | 2011-01-18 | Link—A—Media Devices Corporation | Obtaining parameters for minimizing an error event probability |
| US8599973B2 (en) | 2008-04-30 | 2013-12-03 | HGST Netherlands B.V. | Detection of synchronization mark from output of matched filter upstream of Viterbi detector |
| US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
| EP2191569B1 (en) | 2008-05-19 | 2018-11-21 | Avago Technologies General IP (Singapore) Pte. Ltd. | Systems and methods for mitigating latency in a data detector feedback loop |
| JP5276173B2 (ja) | 2008-08-15 | 2013-08-28 | エルエスアイ コーポレーション | ニア・コードワードのromリスト復号 |
| US8660220B2 (en) | 2008-09-05 | 2014-02-25 | Lsi Corporation | Reduced frequency data processing using a matched filter set front end |
| US8245120B2 (en) | 2008-09-17 | 2012-08-14 | Lsi Corporation | Power reduced queue based data detection and decoding systems and methods for using such |
| WO2010059264A1 (en) | 2008-11-20 | 2010-05-27 | Lsi Corporation | Systems and methods for noise reduced data detection |
| US8413029B2 (en) * | 2009-01-16 | 2013-04-02 | Lsi Corporation | Error correction capability adjustment of LDPC codes for storage device testing |
| WO2010101578A1 (en) | 2009-03-05 | 2010-09-10 | Lsi Corporation | Improved turbo-equalization methods for iterative decoders |
| US8347155B2 (en) | 2009-04-17 | 2013-01-01 | Lsi Corporation | Systems and methods for predicting failure of a storage medium |
| US8312359B2 (en) | 2009-09-18 | 2012-11-13 | Lsi Corporation | Branch-metric calibration using varying bandwidth values |
| US8578253B2 (en) | 2010-01-04 | 2013-11-05 | Lsi Corporation | Systems and methods for updating detector parameters in a data processing circuit |
| US8683306B2 (en) | 2010-01-04 | 2014-03-25 | Lsi Corporation | Systems and methods for data detection including dynamic scaling |
-
2011
- 2011-09-08 US US13/227,538 patent/US8661324B2/en active Active
-
2012
- 2012-01-16 CN CN201210023336.0A patent/CN103001647B/zh not_active Expired - Fee Related
- 2012-03-12 JP JP2012054025A patent/JP5653953B2/ja not_active Expired - Fee Related
- 2012-07-12 EP EP12176102.7A patent/EP2568611A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP2568611A3 (en) | 2013-07-10 |
| CN103001647A (zh) | 2013-03-27 |
| US8661324B2 (en) | 2014-02-25 |
| JP2013058297A (ja) | 2013-03-28 |
| CN103001647B (zh) | 2015-09-09 |
| EP2568611A2 (en) | 2013-03-13 |
| US20130067297A1 (en) | 2013-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8446683B2 (en) | Systems and methods for data pre-coding calibration | |
| US8719682B2 (en) | Adaptive calibration of noise predictive finite impulse response filter | |
| US8539328B2 (en) | Systems and methods for noise injection driven parameter selection | |
| US8176400B2 (en) | Systems and methods for enhanced flaw scan in a data processing device | |
| US8443271B1 (en) | Systems and methods for dual process data decoding | |
| US20120262814A1 (en) | Systems and Methods for Data Processing | |
| US9026572B2 (en) | Systems and methods for anti-causal noise predictive filtering in a data channel | |
| US20130024740A1 (en) | Systems and Methods for Mitigating Stubborn Errors in a Data Processing System | |
| US20110080211A1 (en) | Systems and Methods for Noise Reduced Data Detection | |
| JP5653953B2 (ja) | 非二値復号バイアス制御のためのシステム及び方法 | |
| US8291304B2 (en) | Signal processing device, signal processing method, and signal reproducing apparatus | |
| US8767333B2 (en) | Systems and methods for pattern dependent target adaptation | |
| US8854754B2 (en) | Systems and methods for local iteration adjustment | |
| US8797666B2 (en) | Adaptive maximum a posteriori (MAP) detector in read channel | |
| US20130024163A1 (en) | Systems and Methods for Early Stage Noise Compensation in a Detection Channel | |
| KR101385380B1 (ko) | 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법 | |
| US8681441B2 (en) | Systems and methods for generating predictable degradation bias | |
| US8880986B2 (en) | Systems and methods for improved data detection processing | |
| US8824076B2 (en) | Systems and methods for NPML calibration | |
| US8856575B2 (en) | Systems and methods for power measurement in a data processing system | |
| US8760991B2 (en) | Systems and methods for post processing gain correction | |
| US8917467B1 (en) | Systems and methods for ATI mitigation | |
| US8902525B1 (en) | Systems and methods for indirect parameter calibration in a data processing system | |
| US9019641B2 (en) | Systems and methods for adaptive threshold pattern detection | |
| US8560929B2 (en) | Systems and methods for non-binary decoding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140408 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140408 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140623 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5653953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |