JP5645526B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5645526B2
JP5645526B2 JP2010167399A JP2010167399A JP5645526B2 JP 5645526 B2 JP5645526 B2 JP 5645526B2 JP 2010167399 A JP2010167399 A JP 2010167399A JP 2010167399 A JP2010167399 A JP 2010167399A JP 5645526 B2 JP5645526 B2 JP 5645526B2
Authority
JP
Japan
Prior art keywords
gate electrode
teeth
field plate
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010167399A
Other languages
English (en)
Other versions
JP2012028643A (ja
Inventor
均 生松
均 生松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2010167399A priority Critical patent/JP5645526B2/ja
Publication of JP2012028643A publication Critical patent/JP2012028643A/ja
Application granted granted Critical
Publication of JP5645526B2 publication Critical patent/JP5645526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置に関し、特にフィールドプレートを有する半導体装置に関する。
高電圧動作する半導体装置では、ゲート電極とドレイン電極との間の絶縁膜上にフィールドプレートを設ける技術が知られている(例えば特許文献1)。フィールドプレートの電位を所定電位(例えばグランド電位)とすることにより、ゲート電極とドレイン電極との間のフィールドプレート下付近の電界強度を緩和させることができる。したがって、電界強度が大きな領域上にフィールドプレートを設けることにより、ゲート電極とドレイン電極との間の電界強度を均一化させることができ、ソース・ドレイン間耐圧またはゲート・ドレイン間耐圧を向上させることができる。また、電界強度を均一化させることで、電流コラプスの抑制もできる。さらに、フィールドプレートをゲート電極の一部を覆うように配置し、ソース電極と同電位とすることで、ゲート・ソース間のフィードバック容量の低減効果が図れる。
特表2007−537593号公報
しかしながら、フィールドプレートを設けると、ソース−ドレイン間の容量が増加してしまう。これにより、例えば高周波動作における利得が低下してしまう。本発明は、ソース−ドレイン間の容量を抑制することを目的とする。
下記構成において前記共通部分が前記ゲート電極上に跨っている構成とすることができる。
本発明は、半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、前記絶縁膜が前記ゲート電極を覆う領域の前記絶縁膜の上面は、前記ゲート電極と前記ドレイン電極との間の前記絶縁膜の平坦な上面より高く、前記複数の歯が前記共通部分に接続する位置は、前記平坦な上面より前記ソース電極側であることを特徴とする半導体装置である
本発明は、半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、前記複数の歯の前記ゲート電極の長手方向の幅は前記絶縁膜の厚さの2倍以上であることを特徴とする半導体装置である
本発明は、半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、前記複数の歯の間隔は、前記絶縁膜の厚さの10倍以下であることを特徴とする半導体装置である
本発明によれば、ソース−ドレイン間の容量を抑制することができる。
図1(a)から図1(c)は、実施例1に係る半導体装置を示す図である。 図2は、比較例に係る半導体装置の断面図である。 図3(a)から図3(c)は、実施例1に係る半導体装置の製造工程を示す断面図である。 図4(a)から図4(c)は、実施例2に係る半導体装置を示す図である。 図5(a)から図5(c)は、実施例3に係る半導体装置を示す図である。 図6は、実施例3に係る半導体装置の別の例を示す平面図である。
以下、図面を参照し、本発明の実施例について説明する。
実施例1は、HEMT(High Electron Mobility Transistor)の例である。図1(a)から図1(c)は、実施例1に係る半導体装置を示す図である。図1(a)は平面図、図1(b)は図1(a)のA−A断面図、図1(c)は図1(a)のB−B断面図である。図1(b)および図1(c)のように、基板10上に、バッファ層12、電子走行層14、電子供給層16およびキャップ層18が順次形成され半導体層20を形成している。基板10は、例えばSiC、サファイアまたはSi基板である。バッファ層12は、例えば膜厚が300nmのAlN層である。電子走行層14は、例えば膜厚が1000nmのGaN層である。電子供給層16は、例えば膜厚が20nmのn型AlGaN層である。キャップ層18は、例えば膜厚が5nmのn型GaN層である。なお、図1(b)および図1(c)においては、半導体層20に基板10を含めているが、基板10がSiCまたはサファイアのように絶縁体の場合は、半導体層はバッファ層12からキャップ層18となる。
図1(a)から図1(c)のように、半導体層20上にソース電極22、ドレイン電極24およびゲート電極26がそれぞれ形成されている。ソース電極22およびドレイン電極24は、例えば半導体層20側からTa層およびAl層から形成されている。ゲート電極26は、例えば半導体層20側からNi層およびAu層から形成されている。ゲート電極26の長手方向をX方向、ゲート電極26からドレイン電極24の方向をY方向とする。ソース電極22およびドレイン電極24間の半導体層20上にゲート電極26を覆うように絶縁膜28が形成されている。絶縁膜28は、例えば窒化シリコン膜である。ソース電極22上からゲート電極26とドレイン電極24との間の絶縁膜28上に渡るフィールドプレート30が形成されている。フィールドプレート30は、例えば膜厚が1〜3μmのAu層である。電子走行層14の電子供給層16との界面には2DEG(2次元電子ガス)が形成される(図示なし)。ソース電極22から2DEG15を通りドレイン電極24に至る電子の流れをゲート電極26を用い制御することにより、FET(Field Effect Transistor)として機能する。
フィールドプレート30は、半導体層20上に形成された絶縁膜28上の少なくともゲート電極26とドレイン電極24との間に形成され、ソース電極22と電気的に接続されている。フィールドプレート30は、ドレイン電極24側にゲート電極26の長手方向(X方向)に交差する方向(例えば、ゲート電極26からドレイン電極24方向:Y方向)に延伸する複数の歯32と、複数の歯32を接続する共通部分34と、からなり、フィールドプレート30の先端はくし状である。また、フィールドプレート30は、ゲート電極26およびドレイン電極24の間からゲート電極26上を跨って形成され、複数の歯32は、ドレイン電極24方向に突出している。複数の歯32は、例えば矩形である。
次に、比較例と比較し実施例1の効果について説明する。図2は、比較例に係る半導体装置の断面図である。比較例においては、フィールドプレート30はくし歯状ではなく、ゲート電極26の長手方向のどの断面も図2となっている。比較例においては、フィールドプレート30とドレイン電極24との間、およびフィールドプレート30と半導体層20との間の容量が大きい。フィールドプレート30は、ソース電極22に電気的に接続されているため、ソース−ドレイン容量が大きくなる。よって、高周波におけるHEMTの利得が低下する。
実施例1においては、歯32の幅WSおよび複数の歯32間の間隔WLをゲート電極26とドレイン電極24との間の電界強度を均一化させる効果を有するように設定する。これにより、比較例に比べ、フィールドプレート30とドレイン電極24との間、およびフィールドプレート30と半導体層20との間の容量を小さくできる。よって、ソース−ドレイン容量を小さくできる。
複数の歯32の幅WSの好ましい範囲について説明する。フィールドプレート30の効果を奏するためには、歯32から絶縁膜28を介し半導体層20の上面に電界が加わることが好ましい。例えば、歯32の端部から歯32の内側に45°の範囲に特に強い電界が加わるとする。このとき、歯32のゲート電極26の長手方向(X方向)の幅が絶縁膜28の厚さの2倍より小さい場合、半導体層20表面には特に強い電界は加わらない。よって、歯32のゲート電極26の長手方向(X方向)の幅WSが絶縁膜28の厚さの2倍以上が好ましい。より好ましくは、3倍以上であり、さらに好ましくは4倍以上である。また、特に強い電界をチャネル(実施例1では2DEG)に加える場合、歯32のX方向の幅は、フィールドプレート30とチャネルとの距離の2倍以上が好ましい。例えば、歯32のX方向の幅は、フィールドプレート30から電子走行層14の上面までの距離の2倍以上が好ましい。
複数の歯32の間隔WLの好ましい範囲について説明する。フィールドプレート30の効果を奏するためには、複数の歯32の間の領域にも絶縁膜28を介し半導体層20に電界が加わることが好ましい。発明者の実験によると、歯32の端部から絶縁膜28の膜厚の5倍程度までは、半導体層20の上面にフィールドプレート30の効果を奏するような電界が加わる。よって、歯32の間隔WLが絶縁膜28の厚さの10倍以下が好ましい。より好ましくは、8倍以下であり、さらに好ましくは6倍以下である。また、特に電界をチャネルに加える場合、歯32の間隔WLは、フィールドプレート30とチャネルとの距離の10倍以下が好ましい。例えば、歯32の間隔WLは、フィールドプレート30から電子走行層14の上面までの距離の10倍以下が好ましい。
フィールドプレート30のシールド効果を高めるため、絶縁膜28がゲート電極26を覆い、フィールドプレート30は、ゲート電極26およびドレイン電極24の間からゲート電極26上に渡り形成されていることが好ましい。
図3(a)から図3(c)は、実施例1に係る半導体装置の製造工程を示す断面図である。図3(a)のように、半導体層20上に例えば蒸着法およびリフトオフ法を用いゲート電極26を形成する。半導体層20上にゲート電極26を覆うように例えばCVD(Chemical Vapor Deposition)法を用い絶縁膜28を形成する。絶縁膜28の所定領域を除去し、蒸着法およびリフトオフ法を用いソース電極22およびドレイン電極24を形成する。図3(b)のように、開口を有するフォトレジスト40を形成する。図3(c)のように、フォトレジスト40をマスクに例えばめっき法を用いフィールドプレート30およびドレイン電極24上の配線24aを形成する。以上により、実施例1に係る半導体装置が完成する。
図4(a)から図4(c)は、実施例2に係る半導体装置を示す図である。図4(a)は平面図、図4(b)は図4(a)のA−A断面図、図4(c)は図4(a)のB−B断面図である。図4(a)から図4(c)のように、複数の歯32が共通部分34に接続する位置33は、絶縁膜28がゲート電極26を覆う領域にある。このため、複数の歯32が共通部分34に接続する位置33の絶縁膜28の上面52は、ゲート電極26とドレイン電極24との間の絶縁膜28の平坦な上面50より高い(少なくとも上面52は、上面50よりソース電極22側に形成されていればよい)。その他の構成は、実施例1の図1(a)から図1(c)と同じであり、説明を省略する。
上面50上にフィールドプレート30が形成されると、フィールドプレート30と半導体層20との容量が大きくなる。このため、上面50上のフィールドプレート30は複数の歯32で構成されていることが好ましい。よって、複数の歯32が共通部分34に接続する位置33は、ゲート電極26とドレイン電極24との間の絶縁膜28の平坦な上面50よりソース電極22側であることが好ましい。複数の歯32が共通部分34に接続する位置33は、ゲート電極26上方にあってもよく、ゲート電極26よりソース電極22側にあってもよい。
図5(a)から図5(c)は、実施例3に係る半導体装置を示す図である。図4(a)は平面図、図5(b)は図5(a)のA−A断面図、図5(c)は図5(a)のB−B断面図である。図5(a)から図5(c)のように、ゲート電極26のソース電極22側の領域では、フィールドプレート30は活性領域(ソース電極22からドレイン電極24に電子等のキャリアが流れる領域)の一部を覆っていてもよい。
図6は、実施例3に係る半導体装置の別の例を示す平面図である。ゲート電極26のソース電極22側の領域では、フィールドプレート30が形成されていなくてもよい。この場合、フィールドプレート30は、活性領域外でソース電極22と電気的に接続される。
実施例3のように、フィールドプレート30は、少なくともゲート電極26とドレイン電極24との間に形成されていればよい。実施例1から3のように、フィールドプレート30は、ゲート電極26およびドレイン電極24の間からゲート電極26上を跨って形成されていることが好ましく。共通部分34がゲート電極26上に跨っていることが好ましい。
実施例1から3において、半導体層20として窒化物半導体の例を説明したが、半導体層20はGaAs系半導体等他の半導体でもよい。窒化物半導体とは、窒素を含む半導体であり、例えばInN、AlN、InGaN、InAlNまたはAlInGaN等である。GaAs系半導体とは、GaAsを含む半導体であり、例えばGaAs、AlAs、InAs、AlGaAs、InGaAsまたは、AlInGaAs等である。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
20 半導体層
22 ソース電極
24 ドレイン電極
26 ゲート電極
28 絶縁膜
30 フィールドプレート
32 歯
34 共通部分

Claims (4)

  1. 半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、
    前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、
    前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、
    前記複数の歯の前記ゲート電極の長手方向の幅は前記絶縁膜の厚さの2倍以上であることを特徴とする半導体装置。
  2. 半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、
    前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、
    前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、
    前記複数の歯の間隔は、前記絶縁膜の厚さの10倍以下であることを特徴とする半導体装置
  3. 前記共通部分が前記ゲート電極上に跨っていることを特徴とする請求項1または2記載の半導体装置。
  4. 半導体層上にそれぞれ形成されたソース電極、ゲート電極およびドレイン電極と、
    前記半導体層上に形成された絶縁膜上の少なくとも前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ゲート電極の長手方向に交差する方向に延伸する複数の歯と、前記複数の歯を接続する共通部分からなり、フィールドプレートの先端がくし状の前記フィールドプレートと、を具備し、
    前記フィールドプレートは、前記ゲート電極および前記ドレイン電極の間から前記ゲート電極上を跨って形成され、前記複数の歯は、前記ドレイン電極方向に突出してなり、
    前記絶縁膜が前記ゲート電極を覆う領域の前記絶縁膜の上面は、前記ゲート電極と前記ドレイン電極との間の前記絶縁膜の平坦な上面より高く、
    前記複数の歯が前記共通部分に接続する位置は、前記平坦な上面より前記ソース電極側であることを特徴とする半導体装置
JP2010167399A 2010-07-26 2010-07-26 半導体装置 Active JP5645526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010167399A JP5645526B2 (ja) 2010-07-26 2010-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010167399A JP5645526B2 (ja) 2010-07-26 2010-07-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2012028643A JP2012028643A (ja) 2012-02-09
JP5645526B2 true JP5645526B2 (ja) 2014-12-24

Family

ID=45781205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010167399A Active JP5645526B2 (ja) 2010-07-26 2010-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JP5645526B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086508A (zh) * 2020-10-23 2020-12-15 电子科技大学 一种低输入电容GaN基HEMT器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT

Also Published As

Publication number Publication date
JP2012028643A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5649347B2 (ja) 半導体装置
JP5765147B2 (ja) 半導体装置
US9911843B2 (en) Semiconductor device
JP6161910B2 (ja) 半導体装置
JP5700501B2 (ja) 半導体装置
JP5712516B2 (ja) 半導体装置
US7750369B2 (en) Nitride semiconductor device
JP4985760B2 (ja) 半導体装置およびその製造方法
US9590071B2 (en) Manufacturing method of semiconductor device and semiconductor device
JPWO2003071607A1 (ja) GaN系電界効果トランジスタ
WO2007108055A1 (ja) 化合物半導体装置及びその製造方法
JP5712583B2 (ja) 化合物半導体装置及びその製造方法
JP5722931B2 (ja) 増大した降伏電圧を有するトランジスタ
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
US8969917B2 (en) Semiconductor device and method for manufacturing same
JP2013105898A (ja) 半導体装置の製造方法
JP2006210725A (ja) 半導体装置
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP6228747B2 (ja) 電力半導体素子
JP3966763B2 (ja) GaN系半導体装置
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US10373833B2 (en) Semiconductor device and method for manufacturing the same
JP5645526B2 (ja) 半導体装置
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
JP2016086108A (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141104

R150 Certificate of patent or registration of utility model

Ref document number: 5645526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250