JP5643584B2 - リングレーザジャイロ装置 - Google Patents

Description

この発明はリングレーザジャイロ装置に関し、特にリングレーザジャイロブロックの速やかな起動を実現したリングレーザジャイロ装置に関する。

特許文献１にはマイクロコントローラを用いたデジタル制御型のリングレーザジャイロ装置が記載されている。この特許文献１に記載されているリングレーザジャイロ装置ではマイクロコントローラ、デジタル論理及びＥＥＰＲＯＭ（electrically erasable and programmable ＲＯＭ）によりデジタル制御装置が構成されており、これらを用いてリングレーザジャイロブロックの駆動制御を行うものとなっている。

特許第３６９１８４７号公報

上述した従来のリングレーザジャイロ装置においては、リングレーザジャイロブロックの起動時の起動制御はその全てのプロセスがマイクロコントローラを用いたソフトウエアによる逐次処理によって行われるものとなっている。そのため、従来のリングレーザジャイロ装置では、電源投入後、マイクロコントローラが起動し、ＥＥＰＲＯＭに格納されている内容をロードし終わるまでの間、デジタル制御装置はリングレーザジャイロブロックに対して何も行うことができず、この間、リングレーザジャイロブロックは遊んでいる。

一方、リングレーザジャイロブロックの起動においては、リングレーザジャイロブロックに設けられているディザ機構を最初に起動し、このディザ機構が機能するようになった後に放電（レーザ発光）を開始するといった手順が一般に採用されている。

上述したように、従来のリングレーザジャイロ装置ではマイクロコントローラの起動と、ＥＥＰＲＯＭの内容のロードが優先されるので、これらの実行に要する時間だけ、ディザ機構の起動を開始することはできず、その分、リングレーザジャイロブロックの起動が遅くなる結果となっていた。

この発明の目的はこの問題に鑑み、電源投入後、直ちにディザ機構を起動することができるようにし、リングレーザジャイロブロックの速やかな起動を実現したリングレーザジャイロ装置を提供することにある。

請求項１の発明によれば、リングレーザジャイロブロックの個体に対応した固有制御パラメータを格納したＥＥＰＲＯＭを備え、固有制御パラメータに基づいて駆動制御が行われるリングレーザジャイロ装置において、論理回路によって構成した起動制御回路を設け、起動制御回路は予め決定された共通制御パラメータを有しており、起動制御回路は電源投入後、リングレーザジャイロブロックに設けられているディザ機構を駆動制御するディザ制御部に共通制御パラメータを出力し、ディザ制御部は共通制御パラメータに基づき、ディザ機構を起動制御するものとされる。

請求項２の発明では請求項１の発明において、起動制御回路はアドレスカウンタを有するＥＥＰＲＯＭシーケンサを備え、ＥＥＰＲＯＭシーケンサは電源投入後、ＥＥＰＲＯＭから固有制御パラメータをアドレスカウンタのカウント値に従い、順次レジスタに転送し、転送の完了後、起動制御回路は共通制御パラメータに替えて、レジスタに転送された固有制御パラメータをディザ制御部に出力する。

請求項３の発明では請求項２の発明において、起動制御回路はディザ制御部に対する出力を共通制御パラメータから固有制御パラメータに切り替えるマルチプレクサを備え、マルチプレクサの切り替えはアドレスカウンタのカウント終了信号によって行われる。

この発明によれば、電源投入後、直ちにディザ機構を起動することができ、よってリングレーザジャイロブロックを速やかに起動することができる。

この発明によるリングレーザジャイロ装置の要部構成を示すブロック図。 この発明によるリングレーザジャイロ装置の一実施例の構成詳細を示すブロック図。

以下、この発明の実施形態を図面を参照して説明する。

図１はこの発明によるリングレーザジャイロ装置の構成の要部を示したものであり、この例ではリングレーザジャイロ装置は論理回路によって構成された起動制御回路５０を具備するものとなっている。起動制御回路５０は予め決定されたリングレーザジャイロブロックの個体によらない共通制御パラメータ５２を有している。

起動制御回路５０は電源投入後、直ちに共通制御パラメータをディザ制御部３０に出力し、ディザ制御部３０はこの共通制御パラメータに基づき、リングレーザジャイロブロック２００に設けられているディザ機構を直ちに起動制御する。

つまり、この例では起動制御回路５０は、従来のようにマイクロコントローラの起動を待つことなく、かつリングレーザジャイロブロックの個体に対応した固有制御パラメータを格納するＥＥＰＲＯＭ４００のロードを待つことなく、ディザ機構の起動制御を開始するものとなっている。

起動制御回路５０はアドレスカウンタを有するＥＥＰＲＯＭシーケンサ５１を備えており、ＥＥＰＲＯＭシーケンサ５１は電源投入後、マイクロコントローラの起動を待つことなく、ＥＥＰＲＯＭ４００から固有制御パラメータをレジスタ６０に順次ロードし、ロード完了後、ディザ制御部３０に出力するパラメータを共通制御パラメータから固有制御パラメータに切り替える。パラメータの切り替えはマルチプレクサ５３によって行われる。

図２は上述した起動制御回路５０を具備するリングレーザジャイロ装置の構成の詳細を示したものであり、図２を参照してリングレーザジャイロ装置の構成・動作をさらに詳細に説明する。

デジタル論理１００はその内部に、ロックイン制御部１０、光路長制御部２０、ディザ制御部３０、放電開始制御部４０、起動制御回路５０、レジスタ６０及びマイクロコントローラ３００とのインターフェース７０を有する。

ロックイン制御部１０はビーム強度信号をモニタし、ロックイン制御を行う。ロックイン制御はドリフトを改善すべく、光路長を変えないようにして２つのミラーを逆方向に動かす制御であり、ロックイン制御部１０にはビーム強度信号が入力回路８１、Ａ／Ｄ変換器９１を介して入力される。ロックイン制御部１０が出力する制御信号はＤ／Ａ変換器９３を介してＭＴ（ミラートランスデューサ）駆動回路８３に入力され、ＭＴ駆動回路８３は入力された制御信号に基づき、ミラートランスデューサ（ＭＴ）を駆動する。

光路長制御部２０はロックイン制御部１０と同様、ビーム強度信号をモニタし、ビーム強度が最大となるようにミラーを動かし、光路長を制御する。光路長制御部２０が出力する制御信号はＤ／Ａ変換器９４を介してＭＴ駆動回路８３に入力される。

ディザ制御部３０はディザピックオフ信号をモニタし、ディザ振幅が一定となるようにディザＰＺＴ（ＰＺＴ：ピエゾトランスデューサ）を制御する。ディザ制御部３０にはディザピックオフ信号が入力回路８２、Ａ／Ｄ変換器９２を介して入力され、ディザ制御部３０が出力する制御信号はＤ／Ａ変換器９５を介してディザ駆動回路８４に入力され、ディザ駆動回路８４は入力された制御信号に基づき、ディザＰＺＴを駆動する。なお、ディザ制御部３０はディザピックオフ信号が規定値を超えたら、放電開始信号を放電開始制御部４０に出力する。

放電開始制御部４０はディザ制御部３０から放電開始信号を受けると、高圧回路８６を起動させる高圧ＯＮ／ＯＦＦ信号をＯＮとし、引き続き、放電トリガ信号をＯＮとすることで高圧回路８６を起動させる。リングレーザジャイロブロック２００の陽極及び陰極間には高圧回路８６から高圧が印加され、放電（レーザ発光）が開始される。放電開始制御部４０にはビーム強度信号が入力されており、ビーム強度信号が規定値を超えたらレーザ発光完了となり、リングレーザジャイロブロック２００の起動が完了する。なお、高圧回路８６には電流制御回路８５が接続されている。

起動制御回路５０は図１で説明したように、ＥＥＰＲＯＭシーケンサ５１と共通制御パラメータ５２とマルチプレクサ５３とを有し、さらにレジスタ６０の入力側に設けられたマルチプレクサ５４，５５を有している。ＥＥＰＲＯＭシーケンサ５１は内部にアドレスカウンタ５１ａを備えている。マルチプレクサ５３〜５５はＥＥＰＲＯＭシーケンサ５１が出力するステータス信号により入力が切り替えられる。

インターフェース７０はマイクロコントローラ３００との接続を担うもので、マイクロコントローラ３００には上位システム５００が接続されている。

ＥＥＰＲＯＭ４００にはリングレーザジャイロブロック２００の個体に対応した固有制御パラメータが格納されている。固有制御パラメータはディザ制御、ロックイン制御及び光路長制御を行うためにリングレーザジャイロブロック２００が個体別に持つ特性データであり、固有制御パラメータの内容を以下に示す。

・ディザ制御 … ディザ振幅目標値
・ロックイン制御 … ロックインリセット時のミラートランスデューサ（ＭＴ）の
変化量
・光路長制御 … 光路長セット時のミラートランスデューサ（ＭＴ）の変化量

ＥＥＰＲＯＭ４００への固有制御パラメータの格納はマイクロコントローラ３００からレジスタ６０に固有制御パラメータを書き込み、ＥＥＰＲＯＭシーケンサ５１がマイクロコントローラ３００の指令により、レジスタ６０に書き込まれた固有制御パラメータをアドレスカウンタ５１ａのカウント値に従い、順次ＥＥＰＲＯＭ４００に書き込む動作を行うことにより実行される。なお、このＥＥＰＲＯＭ４００への固有制御パラメータの書き込みは例えばリングレーザジャイロ装置の工場出荷時に初期設定として行われる。

以下、リングレーザジャイロブロック２００の起動時における動作を順に説明する。
（１）電源が投入される。
（２）ＥＥＰＲＯＭシーケンサ５１はステータス信号“１（Ｂｕｓｙ）”を出力する。
また、アドレスカウンタ５１ａはカウントを開始する。これにより、
・ディザ制御部３０前段のマルチプレクサ５３は共通制御パラメータをディザ制御部
３０に出力する。
・ＥＥＰＲＯＭ４００はＥＥＰＲＯＭシーケンサ５１が出力するアドレスに対応して
固有制御パラメータ（データ）を出力する。
・レジスタ６０前段のアドレスバスのマルチプレクサ５５はＥＥＰＲＯＭシーケンサ
５１が出力するアドレスをレジスタ６０に出力する。
・レジスタ６０前段のデータバスのマルチプレクサ５４はＥＥＰＲＯＭ４００が出力
する固有制御パラメータをレジスタ６０に出力する。
・レジスタ６０は指定されたアドレスに固有制御パラメータを格納する。
（３）ディザ制御部３０は共通制御パラメータに基づき、制御信号を生成して出力し、これによりディザ機構（ディザＰＺＴ）が起動制御される。
（４）ＥＥＰＲＯＭシーケンサ５１のアドレスカウンタ５１ａがＥＥＰＲＯＭ４００の最大アドレスになると、固有制御パラメータのＥＥＰＲＯＭ４００からレジスタ６０への転送が完了する。転送が完了すると、ＥＥＰＲＯＭシーケンサ５１はステータス信号“０（Ｅｎｄ）”（カウント終了信号）を出力する。これにより、
・ディザ制御部３０前段のマルチプレクサ５３の入力が切り替えられ、マルチプレク
サ５３はレジスタ６０に転送された固有制御パラメータをディザ制御部３０に出力
する。
・レジスタ６０前段のアドレスバスのマルチプレクサ５５及びデータバスのマルチプ
レクサ５４はインターフェース７０を介し、マイクロコントローラ３００から入力
されるアドレス及びデータをそれぞれ受け取る状態に切り替えられる。
（５）ディザ制御部３０は固有制御パラメータに基づき、制御信号を生成して出力し、これによりディザ機構が継続して駆動制御される。また、ロックイン制御部１０及び光路長制御部２０にレジスタ６０から固有制御パラメータが入力される。
（６）ディザピックオフ信号が規定値を超えたら、放電（レーザ発光）が開始され、ビーム強度信号が規定値を超えたら、レーザ発光完了となり、リングレーザジャイロブロック２００の起動が完了する。

以上説明したように、図２に示した構成によれば、リングレーザジャイロ装置はデジタル論理１００を備え、デジタル論理１００の内部には起動制御回路５０が構成され、さらに起動制御回路５０は予め決定された共通制御パラメータ５２を有している。

つまり、この例ではデジタル論理１００を用いたハードウエアにより、起動制御に関わる全てのプロセスを独立して実行することができるものとなっており、共通制御パラメータを用いて起動制御を開始することにより、マイクロコントローラ３００の起動や固有制御パラメータを格納しているＥＥＰＲＯＭ４００のロードを待たずに速やかにリングレーザジャイロブロック２００の起動を行えるものとなっている。

デジタル論理１００には例えば不揮発性ＦＰＧＡ（field programmable gate array）が用いられる。デジタル論理１００に不揮発性ＦＰＧＡを用いることにより、デジタル論理１００の起動（構成）時間は無視できるほどに短縮することができるため、電源投入後、ディザ機構の制御を直ちに開始することができる。

ディザ機構の起動制御を行うための共通制御パラメータは、例えばそれ以前に製造したリングレーザジャイロブロックのディザの振動振幅の平均値で設定する。ディザ機構は、レーザ発光に先立ち、駆動する必要があるが、レーザ発光開始時のディザ機構は動作していれば良く、平均値による駆動振幅で問題はない。なお、共通制御パラメータはディザ機構の起動をより速やかに行うために、意図的に大きな値を用いても構わない。

固有制御パラメータの、ＥＥＰＲＯＭ４００からレジスタ６０への転送が完了した後は、ロックイン制御部１０、光路長制御部２０及びディザ制御部３０の各制御部に固有制御パラメータが出力されるため、リングレーザジャイロブロック毎の特性に合致した制御が行われる。

１０ ロックイン制御部 ２０ 光路長制御部
３０ ディザ制御部 ４０ 放電開始制御部
５０ 起動制御回路 ５１ ＥＥＰＲＯＭシーケンサ
５２ 共通制御パラメータ ５３，５４，５５ マルチプレクサ
６０ レジスタ ７０ インターフェース
１００ デジタル論理 ２００ リングレーザジャイロブロック
３００ マイクロコントローラ ４００ ＥＥＰＲＯＭ

Claims (3)

1. リングレーザジャイロブロックの個体に対応した固有制御パラメータを格納したＥＥＰＲＯＭを備え、前記固有制御パラメータに基づいて駆動制御が行われるリングレーザジャイロ装置において、
   論理回路によって構成した起動制御回路を設け、
   前記起動制御回路は予め決定された共通制御パラメータを有しており、
   前記起動制御回路は電源投入後、前記リングレーザジャイロブロックに設けられているディザ機構を駆動制御するディザ制御部に前記共通制御パラメータを出力し、
   前記ディザ制御部は前記共通制御パラメータに基づき、前記ディザ機構を起動制御することを特徴とするリングレーザジャイロ装置。
2. 請求項１記載のリングレーザジャイロ装置において、
   前記起動制御回路はアドレスカウンタを有するＥＥＰＲＯＭシーケンサを備え、
   前記ＥＥＰＲＯＭシーケンサは前記電源投入後、前記ＥＥＰＲＯＭから前記固有制御パラメータを前記アドレスカウンタのカウント値に従い、順次レジスタに転送し、
   前記転送の完了後、前記起動制御回路は前記共通制御パラメータに替えて、前記レジスタに転送された前記固有制御パラメータを前記ディザ制御部に出力することを特徴とするリングレーザジャイロ装置。
3. 請求項２記載のリングレーザジャイロ装置において、
   前記起動制御回路は前記ディザ制御部に対する出力を前記共通制御パラメータから前記固有制御パラメータに切り替えるマルチプレクサを備え、
   前記マルチプレクサの切り替えは前記アドレスカウンタのカウント終了信号によって行われることを特徴とするリングレーザジャイロ装置。

Images