JP5633139B2 - 情報機器 - Google Patents

情報機器 Download PDF

Info

Publication number
JP5633139B2
JP5633139B2 JP2009259647A JP2009259647A JP5633139B2 JP 5633139 B2 JP5633139 B2 JP 5633139B2 JP 2009259647 A JP2009259647 A JP 2009259647A JP 2009259647 A JP2009259647 A JP 2009259647A JP 5633139 B2 JP5633139 B2 JP 5633139B2
Authority
JP
Japan
Prior art keywords
circuit
latch
switch
power
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009259647A
Other languages
English (en)
Other versions
JP2011109746A (ja
JP2011109746A5 (ja
Inventor
信一 吉江
信一 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009259647A priority Critical patent/JP5633139B2/ja
Priority to US12/915,498 priority patent/US8736116B2/en
Priority to KR1020100112098A priority patent/KR101755678B1/ko
Priority to CN201310722224.9A priority patent/CN103701317B/zh
Priority to EP10191095.8A priority patent/EP2336843B1/en
Priority to CN2010105487858A priority patent/CN102064698B/zh
Publication of JP2011109746A publication Critical patent/JP2011109746A/ja
Publication of JP2011109746A5 publication Critical patent/JP2011109746A5/ja
Priority to US14/246,993 priority patent/US9208981B2/en
Application granted granted Critical
Publication of JP5633139B2 publication Critical patent/JP5633139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201Dedicated interfaces to print systems
    • G06F3/1202Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1218Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
    • G06F3/1221Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • H02J9/007Detection of the absence of a load

Description

本発明は、情報機器に関するものである。
プリンター等のいわゆる小型情報機器には、外部に接続された電源装置から供給される直流電力によって動作するタイプのものがある。そして、近年では、消費電力を抑制するために、情報機器に対して、電源スイッチがオン状態であっても、情報機器が長時間使用されずに、主機能を提供しない場合には、CPUを含む内部回路、すなわち、電力の消費量が比較的多い部位への直流電力の供給を遮断することが求められている。さらに、エネルギー使用製品に対して環境配慮設計を義務付けるEuP指令(Directive on Eco-Design of Energy Using Products)では、オフモード、すなわち、機器が商用電源につながっているものの、どのような機能も提供していない動作状態における消費電力を0.5(W)以下に抑制することが要求されている。
オフモードを備える情報機器には、内部回路への直流電力の供給を遮断するための電力供給遮断回路として、内部回路への直流電力の供給を遮断するためのスイッチ回路や、このスイッチ回路を開状態に保持するためのラッチ回路が備えられる。また、この情報機器には、電源電圧を安定化させるための平滑コンデンサや、この平滑コンデンサの残留電荷を必要に応じて放電させるための、放電抵抗を含む放電回路も備えられる。なお、平滑コンデンサとしては、比較的大容量のコンデンサが用いられる。
このような情報機器では、内部回路へ直流電力の供給を遮断するときに、例えば、CPUからラッチ回路にラッチ開始信号が入力され、ラッチ回路は、ラッチ開始信号をラッチする。そして、ラッチ回路は、ラッチ開始信号をラッチしている期間、スイッチ回路を開状態に保持するべきスイッチ制御信号をスイッチ回路に出力する。スイッチ回路は、このスイッチ制御信号が入力されている期間、すなわち、ラッチ回路がラッチ開始信号をラッチしている期間、開状態を保持し、内部回路への直流電力の供給を遮断する。なお、この状態から内部回路への直流電力の供給を再開させるためには、一旦、情報機器の電源スイッチをオフ状態に切り換えた後に、オン状態に戻すことが必要となる。これは、以下の通りである。
すなわち、スイッチ回路が開状態であって、内部回路への直流電力の供給が遮断されているときに、情報機器の電源スイッチがオフ状態に切り換えられると、放電回路が動作することによって、平滑コンデンサの残留電荷が放電する。その後、この残留電荷の放電によって、平滑コンデンサの両端子間の電圧がラッチ回路の動作電圧未満に低下すると、ラッチ回路におけるラッチ開始信号のラッチが解除される(ラッチ解除)。このラッチ解除によって、スイッチ回路が閉状態になり、再度、電源スイッチがオン状態に切り換えられたときに、CPUを含む内部回路に直流電力が供給される。
特開2006−166561号公報 特開2005−312162号公報
ところで、情報機器のユーザは、上述したように、内部回路への直流電力の供給を再開させるために、電源スイッチをオフ状態に切り換えた直後にオン状態に戻す操作を行う場合がある。この場合、平滑コンデンサの残留電荷が十分に放電されずに、ラッチ回路のラッチ解除がなされない場合がある。この場合、電源スイッチがオン状態に切り換えられても、スイッチ回路は開状態のままであるので、内部回路への直流電力の供給を行うことができず、内部回路は動作することができない。このような不具合を解消するためには、放電回路に備えられる放電抵抗として、抵抗値ができるだけ小さく、許容損失ができるだけ大きい抵抗器を用いることによって、ラッチ解除に要する時間(ラッチ解除時間)を短縮することが考えられる。
しかし、上述した特性を有する抵抗器は、一般に外形寸法が比較的大きいため、このような抵抗器を放電抵抗として用いることは、情報機器の大型化を招く。このため、上述した特性を有する抵抗器は、情報機器への搭載には適さない。
本発明は、上述の課題を解決するためになされたものであり、CPUを含む内部回路への直流電力の供給が遮断されているときに、ラッチ回路のラッチ解除によって、直流電力の内部回路への供給が再開される情報機器において、情報機器の小型化と、ラッチ解除時間の短縮とを両立することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[形態1]
電源装置から直流電力が供給される第1の動作モードと、前記電源装置からの前記直流電力の供給が遮断される第2の動作モードとを有する情報機器であって、
前記直流電力によって動作し、ラッチ開始信号を出力する制御部と、
前記電源装置に接続される入力端子、出力端子、及び前記入力端子と前記出力端子との接続状態がオン状態となる第1の姿勢と前記接続状態がオフ状態となる第2の姿勢とに切り換える操作部とを有する電源スイッチと、
前記電源スイッチの前記出力端子に接続される第1の端子及び接地される第2の端子を有する平滑コンデンサと、
前記電源スイッチの前記出力端子と前記制御部との間に接続され、前記制御部への前記直流電力の供給と遮断とを切り換えるスイッチ回路と、
前記制御部から入力された前記ラッチ開始信号をラッチするラッチ回路を有し、前記ラッチ回路における前記ラッチ開始信号のラッチ状態に基づいて前記制御部への前記直流電力の供給を遮断するスイッチ制御信号を生成し、前記スイッチ回路に前記スイッチ制御信号を出力するスイッチ制御信号生成回路と、
前記電源スイッチにおける前記接続状態を検出し、前記接続状態がオフ状態である場合に、前記ラッチ回路における前記ラッチ開始信号のラッチを解除するラッチ解除信号を前記スイッチ制御信号生成回路に出力するラッチ解除信号生成部と、を備え、
前記ラッチ回路および前記ラッチ解除信号生成部は、前記電源スイッチの前記出力端子または前記平滑コンデンサから供給される前記直流電力によって動作可能に構成され、
前記制御部は、前記第1の動作モードから前記第2の動作モードに移行するときに、前記ラッチ開始信号を前記スイッチ制御信号生成回路に出力し、
前記ラッチ回路は、前記ラッチ回路に前記ラッチ解除信号が入力されたときに、前記ラッチ開始信号のラッチを解除し、
前記スイッチ回路は、前記スイッチ制御信号が入力されているときに開状態になり、前記スイッチ制御信号が入力されていないときに閉状態になることを特徴とする情報機器。
[適用例1]
電源装置から直流電力が供給される第1の動作モードと、前記電源装置からの前記直流電力の供給が遮断される第2の動作モードとを有する情報機器であって、
前記直流電力によって動作し、ラッチ開始信号を出力する制御部と、
前記電源装置に接続される入力端子出力端子、及び前記入力端子と前記出力端子との接続状態がオン状態となる第1の姿勢と前記接続状態がオフ状態となる第2の姿勢とに切り換える操作部とを有する電源スイッチ
前記電源スイッチの前記出力端子に接続される第1の端子及び接地される第2の端子を有する平滑コンデンサと、
前記電源スイッチの前記出力端子に接続され、前記制御部への前記直流電力の供給と遮断とを切り換えるスイッチ回路と、
前記制御部から入力された前記ラッチ開始信号をラッチするラッチ回路を有し、前記ラッチ回路における前記ラッチ開始信号のラッチ状態に基づいて前記制御部への前記直流電力の供給を遮断するスイッチ制御信号を生成し、前記スイッチ回路に前記スイッチ制御信号を出力するスイッチ制御信号生成回路と、
前記電源スイッチにおける前記接続状態を検出し、前記接続状態がオフ状態である場合に、前記ラッチ回路における前記ラッチ開始信号のラッチを解除すラッチ解除信号を前記スイッチ制御信号生成回路に出力するラッチ解除信号生成部と、を備え、
前記ラッチ回路おび前記ラッチ解除信号生成部は、前記電源スイッチの前記出力端子まは前記平滑コンデンサから供給される前記直流電力によって動作可能構成され
前記制御部は、前記第1の動作モードから前記第2の動作モードに移行するときに、前記ラッチ開始信号を前記スイッチ制御信号生成回路に出力し、
前記ラッチ回路は、前記ラッチ回路に前記ラッチ解除信号が入力されたときに、前記ラッチ開始信号のラッチを解除し、
前記スイッチ回路は、前記スイッチ制御信号が入力されているときに開状態になり、前記スイッチ制御信号が入力されていないときに閉状態になることを特徴とする情報機器。
ここで、電源スイッチの入力端子と電源装置、電源スイッチの出力端子と平滑コンデンサの第1の端子、電源スイッチの出力端子とスイッチ回路は、必ずしも直接接続されている必要はなく、それぞれの間に、抵抗器等、他の回路素子が接続されていてもよい。
適用例1の情報機器では、動作モードが第2の動作モードであって、スイッチ回路が開状態である場合に、電源スイッチの操作部の姿勢が第1の姿勢から第2の姿勢に切り換えられて、入力端子と出力端子との接続状態がオフ状態にされると、ラッチ解除信号生成部が、電源スイッチがオフ状態に切り換えられたことを検出して、ラッチ解除信号を、ラッチ回路を有するスイッチ制御信号生成回路に出力する。そして、ラッチ回路は、ラッチ解除信号が入力されたときにラッチ解除を行う。このため、ラッチ回路は、平滑コンデンサの残留電荷が十分に放電されておらず、平滑コンデンサの両端子間の電圧がラッチ回路の動作電圧未満に低下していなくても、ラッチ解除を行うことができる。したがって、本適用例の情報機器では、ラッチ解除時間を短縮するために、先に説明した、抵抗値が小さく、許容損失が大きい抵抗器を放電抵抗として用いる必要がない。つまり、本適用例によって、情報機器の小型化と、ラッチ解除時間の短縮とを両立することができる。
なお、本明細書において、「電源スイッチの入力端子と出力端子との接続状態がオン状態である」(単に「電源スイッチがオン状態である」とも言う)とは、少なくとも、電源スイッチの操作部の姿勢が第1の姿勢であることを意味している。また、「電源スイッチの入力端子と出力端子との接続状態がオフ状態である」(単に「電源スイッチがオフ状態である」とも言う)とは、少なくとも、電源スイッチの操作部の姿勢が第2の姿勢であることを意味している。
[適用例2]
記ラッチ解除信号生成部は、前記電源スイッチの前記入力端子と前記出力端子と間の電位差を検出し、前記電位差が所定値以上である場合に、前記接続状態がオフ状態であるものとして、前記ラッチ解除信号を前記スイッチ制御信号生成回路に出力する電位差検出回路を備える適用例1に記載の情報機器。
動作モードが第2の動作モードであって、スイッチ回路が開状態である場合に、電源スイッチの操作部の姿勢が第1の姿勢から第2の姿勢に切り換えられて、入力端子と出力端子との接続状態がオフ状態になると、平滑コンデンサに直接的、あるいは、間接的に接続された回路素子の消費電流によって平滑コンデンサの残留電荷が放電されため、平滑コンデンサの両端子間の電圧が低下し、電源スイッチの入力端子と出力端子との間には、電位差が生じる。適用例2の情報機器では、電位差検出回路が、電源スイッチの入力端子と出力端子との間の電位差を検出し、この電位差が所定値以上になった場合に、電源スイッチがオフ状態に切り換えられたものとして、ラッチ解除信号を、ラッチ回路を有するスイッチ制御信号生成回路に出力することができる。
[適用例3]
記平滑コンデンサの前記第1の端子と前記ラッチ回路との間に、前記平滑コンデンサの残留電荷を放電させる抵抗器を備え、
前記抵抗器の抵抗値は、前記残留電荷の放電時における消費電力および放電時間に基づいて設定される適用例2に記載の情報機器。
上記抵抗器の抵抗値を比較的高い値とした場合には、動作モードが第2の動作モードである場合においても、上記抵抗器による消費電流が比較的小さくなる。その反面、電源スイッチがオフ状態に切り換えられたときの平滑コンデンサの両端子間の電圧の低下が比較的遅くなるため、電源スイッチの入力端子と出力端子との間に上記所定値以上の電位差が生じ、電位差検出回路がラッチ解除信号を出力するまでに比較的長い時間がかかる。一方、上記抵抗器の抵抗値を比較的低い値とした場合には、動作モードが第2の動作モードである場合においてのみ上記抵抗器に電流を流すようにし、電源スイッチがオフ状態に切り換えられたときの平滑コンデンサの残留電荷の放電時間を比較的短くすることができる。第1の動作モードには影響しない。その反面、動作モードが第2の動作モードである場合における上記抵抗器による消費電流が増大する。
適用例3の情報機器では、平滑コンデンサの残留電荷の放電時における消費電力および放電時間を考慮して上記抵抗器の抵抗値を設定することによって、動作モードが第2のモードである場合におけるラッチ回路の保持電流、すなわち、上記抵抗器を流れる電流を適切に設定するとともに、電源スイッチがオフ状態に切り換えられたときに、電位差検出時間、すなわち、電源スイッチの入力端子と出力端子との間に上記所定値以上の電位差が生じるまでの時間を適切に設定することができる。
上記抵抗器の抵抗値は、例えば、動作モードが第2の動作モードであって、ラッチ回路の保持電流が、第2の動作モードおいて許容される電流値の上限値となるように設定することにより、電源スイッチがオフ状態に切り換えられたときに、電源スイッチの入力端子と出力端子との間の電位差が所定値以上となるまでの時間を短縮することができる。なお、第2の動作モードにおいて許容される電流値は、低消費電力の観点からは低いほど望ましいが、製品機能の観点では、電位差検出時間を短くしたい場合がある。また、上記上限値は、ある種の法令や規制、製品仕様によって規定される。
[適用例4]
記制御部は、前記第1の動作モードである期間、前記スイッチ制御信号生成回路にラッチ解除禁止信号を出力記第1の動作モードから前記第2の動作モードに移行するときに、前記ラッチ解除禁止信号の出力を停止し、
前記スイッチ制御信号生成回路は、前記ラッチ解除禁止信号が入力されている期間、前記ラッチ回路への前記ラッチ解除信号の入力を禁止するラッチ解除禁止回路を備える適用例2または3記載の情報機器。
動作モードが第1の動作モードである場合、電源スイッチの入力端子と出力端子との間の電位差は、電源スイッチがオン状態であっても、例えば、電源スイッチにおける接点部材の硫化やシロキサン付着等の接点の劣化により、接点抵抗が増大することに起因して、所定値以上になる場合がある。そして、このような場合にも、電位差検出回路は、電源スイッチがオフ状態の場合と同様に、ラッチ解除信号を出力する。このため、スイッチ制御信号生成回路が、所望しないラッチ解除信号の入力によって誤動作することがあり得る。適用例4の情報機器では、スイッチ制御信号生成回路がラッチ解除禁止回路を備えることによって、所望しないラッチ解除信号の入力による誤動作を防止することができる。
[適用例5]
記スイッチ制御信号生成回路は、前記ラッチ回路から前記ラッチ開始信号をラッチしていることを示す状態信号が入力されている期間おび前記ラッチ解除禁止回路から前記ラッチ解除信号が入力されている期間、前記制御部への前記直流電力の供給を遮断す前記スイッチ制御信号を生成し、
前記ラッチ開始信号をラッチしていることを示す状態信号および前記ラッチ解除信号入力されていない期間、前記制御部への前記直流電力の供給を遮断す前記スイッチ制御信号を生成しないOR回路を備え、
前記OR回路から出力される信号を、前記スイッチ制御信号として出力する適用例4に記載の情報機器。
先に説明した適用例4の情報機器では、動作モードが第2の動作モードである場合に、電源スイッチがオフ状態に切り換えられたときに、ラッチ解除信号によってラッチ回路がラッチ解除されるため、スイッチ回路は閉状態になる。このため、電源スイッチがオフ状態であっても、平滑コンデンサから制御部に電流が流れて、制御部が誤動作するおそれがある。これに対し、適用例5の情報機器では、スイッチ制御信号生成回路が上記OR回路を備えるので、動作モードが第2の動作モードである場合に、電源スイッチがオフ状態に切り換えられたときに、スイッチ制御信号生成回路において、制御部への直流電力の供給を遮断すべきスイッチ制御信号が生成され、スイッチ回路を開状態に保持することができる。したがって、上述した制御部の誤動作を防止することができる。
[適用例6]
記制御部は、エラーを検出するエラー検出部を備え、
前記エラー検出部は、前記エラーを検出したときに、前記ラッチ開始信号を前記スイッチ制御信号生成回路に出力する適用例1ないし5のいずれか1例に記載の情報機器。
適用例6の情報機器では、エラー検出部によって所定のエラーが検出されたときに、スイッチ制御信号生成回路は、ラッチ回路がラッチ開始信号をラッチすることによって、制御部への直流電力の供給を遮断すべきスイッチ制御信号を生成する。したがって、エラー検出部によって所定のエラーが検出されたときに、スイッチ回路を開状態とし、制御部への直流電力の供給を遮断することができる。この結果、制御部において故障が発生している場合に、この故障の拡大を防止することができる。なお、エラー検出部が検出する所定のエラーとしては、例えば、過電圧エラーや、低電圧エラーや、短絡エラー等、電源再投入によって復帰する可能性があるエラーが挙げられる。
[適用例7]
記情報機器は、プリンターである適用例1ないし6のいずれか1項に記載の情報機器。
プリンターは、比較的小型な情報機器であるので、本適用例は好適である。
本発明は、上述の情報機器としての構成の他、情報機器の制御方法の発明として構成することもできる。
本発明の第1実施例としての情報機器を含むコンピュータシステム100の概略構成を示す説明図である。 第1実施例のプリンター10が備える電力供給遮断回路の概略構成を示す説明図である。 第1実施例のプリンター10における電力供給遮断回路の動作を示すタイミングチャートである。 従来のプリンターが備える電力供給遮断回路の概略構成を示す説明図である。 従来のプリンターにおける電力供給遮断回路の動作を示すタイミングチャートである。 第2実施例のプリンターが備える電力供給遮断回路の概略構成を示す説明図である。 第2実施例のプリンターにおける電力供給遮断回路の動作を示すタイミングチャートである。 第3実施例のプリンターが備える電力供給遮断回路の概略構成を示す説明図である。 第3実施例のプリンターにおける電力供給遮断回路の動作を示すタイミングチャートである。 変形例のプリンターにおける電力供給遮断回路の概略構成を示す説明図である。
以下、本発明の実施の形態について、実施例に基づき説明する。
A.第1実施例:
A1.システム構成:
図1は、本発明の第1実施例としての情報機器を含むコンピュータシステム100の概略構成を示す説明図である。このコンピュータシステム100は、パーソナルコンピュータPCと、本発明の情報機器としてのプリンター10とを備えている。
プリンター10には、電源ケーブル22を介して、ACアダプター20が接続されている。ACアダプター20は、電源ケーブル24を介して、商用電源に接続されている。ACアダプター20は、商用電源から供給される交流電力を直流電力に変換して、この直流電力をプリンター10に供給する。ACアダプター20は、[課題を解決するための手段]における電源装置に相当する。
プリンター10には、また、プリンターケーブル30を介して、パーソナルコンピュータPCが接続されている。パーソナルコンピュータPCには、キーボードKBや、マウスMSや、ディスプレイDPが接続されている。プリンター10は、パーソナルコンピュータPCから印刷ジョブが投入されたときに印刷を実行する。
本実施例のプリンター10は、消費電力を抑制するために、動作モードとして、CPUを含む内部回路にACアダプター20から供給された直流電力を供給する通常の動作モードである電力供給モードと、内部回路への直流電力の供給が遮断される電力遮断モード(オフモード)とを有している。そして、長時間、パーソナルコンピュータPCからプリンター10に印刷ジョブが投入されない場合に、動作モードが電力供給モードから電力遮断モードに切り換わる。動作モードが電力供給モードから電力遮断モードに切り換わるまでの時間は、プリンター10のユーザによって任意に設定可能である。動作モードが電力供給モードから電力遮断モードに切り換わるときの内部回路への直流電力の供給の遮断は、電力供給遮断回路によって行われる。この電力供給遮断回路については、後から詳述する。なお、電力供給モードには、印刷実行時の比較的消費電力が高い動作モードである通常モードと、印刷実行から所定時間が経過した後に印刷ジョブの投入を待機しているときの比較的消費電力が低い動作モードである省電力モードとが含まれる。
A2.電力供給遮断回路の構成:
図2は、第1実施例のプリンター10が備える電力供給遮断回路の概略構成を示す説明図である。図示するように、電力供給遮断回路は、タクトスイッチ12と、平滑コンデンサ13と、抵抗器13Rと、スイッチ回路14と、スイッチ制御信号生成回路15と、電位差検出回路16と、を備える。スイッチ制御信号生成回路15は、ラッチ回路15aを備えている。ラッチ回路15aは、接地されている。
タクトスイッチ12は、入力端子12aと、出力端子12bと、操作部12cと、を備えている。タクトスイッチ12は、操作部12cの姿勢を、入力端子12aと出力端子12bとの接続状態(以下、単に接続状態とも言う)がオン状態となる第1の姿勢と、接続状態がオフ状態となる第2の姿勢との間で切り換える切換操作によって、接続状態を切り換えるための電源スイッチである。タクトスイッチ12は、切換操作が行われない限り、操作部12cの姿勢、および、接続状態を保持する。入力端子12aは、ACアダプター20に接続されている。
平滑コンデンサ13は、第1の端子13aと、第2の端子13bと、を有している。第1の端子13aは、タクトスイッチ12の出力端子12bに接続されており、第2の端子13bは、接地されている。平滑コンデンサ13は、電圧Vin2を安定化させるためのコンデンサである。この平滑コンデンサ13としては、比較的大容量のコンデンサが用いられる。
抵抗器13Rは、平滑コンデンサ13の第1の端子13aと、ラッチ回路15aとの間に接続されている。この抵抗器13Rは、タクトスイッチ12がオフ状態に切り換えられたときに、平滑コンデンサ13の残留電荷を、ラッチ回路15aを介して放電させるために用いられる。そして、この抵抗器13Rの抵抗値は、平滑コンデンサ13の残留電荷の放電時における消費電力および放電時間を考慮して設定されている。本実施例では、抵抗器13Rの抵抗値は、上記放電時の消費電力が0.5(W)以下(EuP指令の上限値)となる範囲内で、放電時間が最短になるように設定されている。
スイッチ回路14は、タクトスイッチ12の出力端子12bに接続されている。スイッチ回路14は、スイッチ制御信号生成回路15から入力されたスイッチ制御信号VSCに基づいて、CPU17、および、エラー検出回路18を含む内部回路への直流電力の供給と遮断とを切り換える。スイッチ回路14は、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCが入力されているときに、開状態になる。また、スイッチ回路14は、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCが入力されていないときに、閉状態になる。スイッチ回路14を通過した直流電力は、図示しないDC/DCコンバータによって電圧変換され(電圧Vcc)、CPU17や、エラー検出回路18に供給される。スイッチ回路14は、FET(;Field Effect transistor)等を含んでいる。
スイッチ制御信号生成回路15は、CPU17、または、エラー検出回路18から入力されたラッチ開始信号VLTと、電位差検出回路16から入力されたラッチ解除信号VRSTとに基づいて、スイッチ制御信号VSCを生成し、このスイッチ制御信号VSCをスイッチ回路14に出力する。本実施例では、スイッチ制御信号生成回路15は、ラッチ回路15aにラッチ開始信号VLTが入力されて、ラッチ回路15aにラッチ開始信号VLTがラッチされている期間、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCを生成する。ラッチ回路15aは、ラッチ解除信号VRSTが入力されたときに、ラッチ解除する。そして、スイッチ制御信号生成回路15は、ラッチ回路15aにラッチ開始信号VLTがラッチされていない期間は、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCを生成しない。なお、ラッチ回路15aは、ACアダプター20から入力された、タクトスイッチ12の後段の電圧Vin2によって動作する。
電位差検出回路16は、タクトスイッチ12の入力端子12aと出力端子12bとの間の電位差(Vin1−Vin2)を検出し、両端子間の電位差が所定値以上(例えば、1(V)以上)である場合に、ラッチ解除信号VRSTをスイッチ制御信号生成回路15に出力する。つまり、電位差検出回路16は、例えば、タクトスイッチ12の入力端子12aと出力端子12bとの間の電位差が所定値以上となる、タクトスイッチ12がオフ状態の場合に、ラッチ解除信号VRSTを出力する。
CPU17は、動作モードが電力供給モードから電力遮断モードに移行するときに、ラッチ開始信号VLTを電位差検出回路16に出力する。エラー検出回路18は、プリンター10の動作モードが電力供給モードである場合に、プリンター10の内部における所定のエラーを検出し、このエラーを検出したときに、スイッチ制御信号生成回路15にラッチ開始信号VLTを出力する。エラー検出回路18が検出するエラーとしては、例えば、過電圧エラーや、低電圧エラーや、短絡エラー等が挙げられる。CPU17、および、エラー検出回路18は、[課題を解決するための手段]における制御部に相当する。
A3.電力供給遮断回路の動作:
図3は、第1実施例のプリンター10における電力供給遮断回路の動作を示すタイミングチャートである。
タクトスイッチ12がオフ状態である時刻t0において、タクトスイッチ12の操作部12cの姿勢が第2の姿勢から第1の姿勢に切り換えられ、タクトスイッチ12がオン状態になると、電圧Vin2が立ち上がり、プリンター10の動作モードは、電力供給モードになる。
その後、CPU17は、タイマーを参照して、パーソナルコンピュータPCから印刷ジョブが投入されないまま所定時間が経過すると、時刻t1において、プリンター10の動作モードを電力供給モードから電力遮断モードに移行するために、ラッチ開始信号VLTを出力する。このラッチ開始信号VLTをラッチ回路15aがラッチすると(ラッチ状態:ラッチ有効)、スイッチ制御信号生成回路15は、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCをスイッチ回路14に出力する。このスイッチ制御信号VSCがスイッチ回路14に入力されると、スイッチ回路14は、開状態になる。スイッチ回路14が開状態になり、内部回路への直流電力の供給が遮断された後は、タクトスイッチ12がオフ状態に切り換えられ、再度、オン状態に切り換えられるまで、プリンター10の動作モードは、電力遮断モードのままである。
プリンター10の動作モードを電力遮断モードから電力供給モードに復帰させるために、時刻t3において、タクトスイッチ12の操作部12cの姿勢が第1の姿勢から第2の姿勢に切り換えられ、タクトスイッチ12がオフ状態になると、平滑コンデンサ13の残留電荷が、抵抗器13Rやラッチ回路15a等を介して放電されるため、平滑コンデンサ13の両端子間の電圧(電圧Vin2)が低下する。このため、タクトスイッチ12の入力端子12aと出力端子12bとの間には、電位差が生じる。電位差検出回路16は、タクトスイッチ12の入力端子12aと出力端子12bとの間の電位差が所定値以上になったことを検出して、ラッチ解除信号VRSTをスイッチ制御信号生成回路15に出力する。このラッチ解除信号VRSTがラッチ回路15aに入力されて、ラッチ解除されると(ラッチ状態:無効)、スイッチ制御信号生成回路15は、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCの出力を停止する。スイッチ回路14は、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCの入力が停止されると、閉状態になる。
そして、時刻t4において、タクトスイッチ12の操作部12cの姿勢が第2の姿勢から第1の姿勢に切り換えられ、タクトスイッチ12がオン状態になると、プリンター10の動作モードは、電力供給モードに復帰する。なお、本実施例において、上述した時刻t3から時刻t4までの時間間隔は、例えば、0.5秒程度であり、タクトスイッチ12における操作部12cの切り換え時間としては、比較的短い時間である。したがって、時刻t3から時刻t4までの期間において、平滑コンデンサ13の残留電荷は、抵抗器13Rやラッチ回路15a等を介して放電されるが、時刻t4において、電圧Vin2は、ラッチ回路15aの動作電圧未満には低下しない。
なお、先に説明したように、プリンター10の動作モードが電力供給モードである場合、エラー検出回路18は、プリンター10の内部における所定のエラーを検出し、このエラーを検出したときに、スイッチ制御信号生成回路15にラッチ開始信号VLTを出力する。この場合には、図示は省略しているが、電力供給遮断回路は、時刻t1において、CPU17からラッチ開始信号VLTが出力されたときと同様に動作し、プリンター10の動作モードが電力供給モードから電力遮断モードに切り換わる。
A4.効果:
ここで、第1実施例のプリンター10が上述した構成を有する電力供給遮断回路を備えることによる効果を示すため、動作モードとして、電力供給モードと、電力遮断モードとを有する従来のプリンターにおける電力供給遮断回路について説明する。
図4は、従来のプリンターが備える電力供給遮断回路の概略構成を示す説明図である。図4と図2との比較から分かるように、この電力供給遮断回路は、放電抵抗Rとスイッチ回路SWとを有する放電回路を備えること、電位差検出回路16を備えないこと、および、エラー検出回路18を備えていないことが、第1実施例のプリンター10が備える電力供給遮断回路と異なっている。なお、放電回路は、タクトスイッチ12がオン状態からオフ状態に切り換えられたときに動作して、平滑コンデンサ13の残留電荷を放電するための回路である。
図5は、従来のプリンターにおける電力供給遮断回路の動作を示すタイミングチャートである。時刻t0から時刻t3までの動作は、第1実施例のプリンター10における電力供給遮断回路の動作と同じである(図3参照)。
従来のプリンターにおける電力供給遮断回路では、時刻t3において、タクトスイッチ12がオフ状態になると、放電回路が動作して、平滑コンデンサ13の残留電荷が放電される。その後、時刻t5において、平滑コンデンサ13の両端子間の電圧(電圧Vin2)がラッチ回路15Raの動作電圧未満に低下すると、ラッチ回路15Raのラッチ解除がなされる(ラッチ状態:無効)。このラッチ解除によって、スイッチ回路14が閉状態になる。そして、時刻t6において、再度、タクトスイッチ12がオン状態に切り換えられたときに、内部回路に直流電力が供給される。
つまり、従来のプリンターにおける電力供給遮断回路では、平滑コンデンサ13の両端子間の電圧がラッチ回路15Raの動作電圧未満になるまで、ラッチ回路15Raがラッチ解除されず、スイッチ回路14は開状態のままである。したがって、平滑コンデンサ13の両端子間の電圧がラッチ回路15Raの動作電圧未満に低下する前の時刻t4において、タクトスイッチ12がオン状態に切り換えられても、スイッチ回路14は開状態のままであり、内部回路に直流電力の供給を行うことができない。
このような不具合を解消するためには、放電回路が備える放電抵抗Rとして、抵抗値ができるだけ小さく、許容損失ができるだけ大きい抵抗器を用いることによって、ラッチ回路15Raのラッチ解除時間を短縮することが考えられる。しかし、このような特性を有する抵抗器は、一般に外形寸法が比較的大きいため、このような抵抗器を放電抵抗Rとして用いることは、プリンターの大型化を招く。このため、上述した特性を有する抵抗器は、プリンターへの搭載には適さない。
これに対し、第1実施例のプリンター10では、電力供給遮断回路が、電位差検出回路16を備えているので、平滑コンデンサ13の残留電荷の放電を行うことなく、電位差検出回路16から出力されたラッチ解除信号VRSTによって、ラッチ回路15aのラッチ解除を行うことができる。したがって、第1実施例のプリンター10では、ラッチ解除時間を短縮するために、先に説明した、抵抗値が小さく、許容損失が大きい抵抗器を放電抵抗Rとして用いる必要がない。つまり、第1実施例のプリンター10によって、プリンター10の小型化と、ラッチ解除時間の短縮とを両立することができる。
また、第1実施例のプリンター10では、エラー検出回路18が、所定のエラーを検出したときに、ラッチ開始信号VLTを出力して、内部回路への直流電力の供給を遮断することができるので、内部回路において故障が発生している場合に、この故障の拡大を防止することができる。
また、第1実施例のプリンター10では、電力供給遮断回路における抵抗器13Rの抵抗値が、平滑コンデンサ13の残留電荷の放電時における消費電力および放電時間を考慮して設定されているので、動作モードが電力遮断モードである場合におけるラッチ回路15aの保持電流、すなわち、抵抗器13Rを流れる電流を適切に設定するとともに、タクトスイッチ12がオフ状態に切り換えられたときに、電位差検出時間、すなわち、タクトスイッチ12の入力端子12aと出力端子12bとの間に上記所定値以上の電位差が生じるまでの時間を適切に設定することができる。
B.第2実施例:
第2実施例のプリンターは、第1実施例のプリンター10と同様に、動作モードとして、電力供給モードと、電力遮断モードとを有している。ただし、第2実施例のプリンターは、電力供給遮断回路の構成が、第1実施例のプリンター10と異なっている。以下、第2実施例のプリンターにおける電力供給遮断回路の構成、および、動作について説明する。
B1.電力供給遮断回路の構成:
図6は、第2実施例のプリンターが備える電力供給遮断回路の概略構成を示す説明図である。図6と図2との比較から分かるように、第2実施例のプリンターでは、電力供給遮断回路は、第1実施例におけるスイッチ制御信号生成回路15の代わりに、スイッチ制御信号生成回路15Aを備えている。そして、スイッチ制御信号生成回路15Aは、ラッチ回路15aに加えて、ラッチ解除禁止回路15bを備えている。また、CPU17は、プリンター10の動作モードが電力供給モードである期間、ラッチ解除禁止信号VPRをラッチ解除禁止回路15bに出力し、動作モードが電力供給モードから電力遮断モードに移行するときに、ラッチ解除禁止信号VPRの出力を停止する(図7参照)。ラッチ解除禁止回路15bは、ラッチ解除禁止信号VPRが入力されている期間、電位差検出回路16から出力されたラッチ解除信号VRSTのラッチ回路15aへの出力を禁止する。なお、上述した構成以外は、第1実施例と同じである。
B2.電力供給遮断回路の動作:
図7は、第2実施例のプリンターにおける電力供給遮断回路の動作を示すタイミングチャートである。第2実施例における電力供給遮断回路の動作は、第1実施例とほぼ同じである。ただし、第2実施例における電力供給遮断回路では、ラッチ解除禁止回路15bを備えるので、動作モードが電力供給モードである期間、電位差検出回路16から出力されたラッチ解除信号VRSTがラッチ回路15aに入力されることはない。
動作モードが電力供給モードである場合、タクトスイッチ12の入力端子12aと出力端子12bとの間の電位差は、タクトスイッチ12がオン状態であっても、例えば、タクトスイッチ12における接点部材の硫化やシロキサン付着等の接点の劣化により、接点抵抗が増大することに起因して、図7中に一点鎖線で囲ったように、所定値以上になる場合がある。そして、このような場合にも、電位差検出回路16は、タクトスイッチ12がオフ状態の場合と同様に、ラッチ解除信号VRSTを出力する(図7のラッチ解除信号VRST参照)。このため、第1実施例におけるスイッチ制御信号生成回路15のように、ラッチ解除禁止回路15bを備えていない場合には、スイッチ制御信号生成回路15Aが、所望しないラッチ解除信号VRSTの入力によって誤動作することがあり得る。これに対し、第2実施例のプリンターでは、電力供給遮断回路におけるスイッチ制御信号生成回路15Aがラッチ解除禁止回路15bを備えることによって、所望しないラッチ解除信号の入力による誤動作を防止することができる。
以上説明した第2実施例のプリンターによっても、第1実施例のプリンター10と同様に、放電抵抗Rを用いることなく、電位差検出回路16から出力されるラッチ解除信号VRSTによって、ラッチ回路15aのラッチ解除を行うことができるので、プリンターの小型化と、ラッチ解除時間の短縮とを両立することができる。
C.第3実施例:
第3実施例のプリンターは、第2実施例のプリンターと同様に、動作モードとして、電力供給モードと、電力遮断モードとを有している。ただし、第3実施例のプリンターは、電力供給遮断回路の構成が、第2実施例のプリンターと異なっている。以下、第3実施例のプリンターにおける電力供給遮断回路の構成、および、動作について説明する。
C1.電力供給遮断回路の構成:
図8は、第3実施例のプリンターが備える電力供給遮断回路の概略構成を示す説明図である。図8と図6との比較から分かるように、第3実施例のプリンターでは、電力供給遮断回路は、第2実施例におけるスイッチ制御信号生成回路15Aの代わりに、スイッチ制御信号生成回路15Bを備えている。そして、スイッチ制御信号生成回路15Bは、ラッチ回路15a、および、ラッチ解除禁止回路15bに加えて、OR回路15cを備えている。そして、OR回路15cには、ラッチ回路15aから出力されたラッチ回路15aのラッチ状態を示す状態信号VSTと、ラッチ解除禁止回路15bを通解したラッチ解除信号VRSTとが入力される。なお、状態信号VSTは、第2実施例におけるスイッチ制御信号VSCと同じ信号である。スイッチ制御信号生成回路15Bは、OR回路15cから出力される信号をスイッチ制御信号VSCとして、スイッチ回路14に出力する。
つまり、スイッチ制御信号生成回路15Bは、OR回路15cに、ラッチ回路15aからラッチ開始信号VLTをラッチしていることを示す状態信号VSTが入力されている期間、および、ラッチ解除禁止回路15bからラッチ解除信号VRSTが入力されている期間、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCを生成する。また、スイッチ制御信号生成回路15Bは、OR回路15cに、ラッチ開始信号VLTをラッチしていることを示す状態信号VSTおよびラッチ解除信号VRSTの双方が入力されていない期間、内部回路への直流電力の供給を遮断すべきスイッチ制御信号VSCを生成しない。
C2.電力供給遮断回路の動作:
図9は、第3実施例のプリンターにおける電力供給遮断回路の動作を示すタイミングチャートである。時刻t0から時刻t3までの動作は、第2実施例のプリンターにおける電力供給遮断回路の動作と同じである(図7参照)。
先に説明した第2実施例のプリンターにおける電力供給遮断回路では、時刻t3において、すなわち、動作モードが電力遮断モードである場合に、タクトスイッチ12がオフ状態にされたときに、ラッチ解除信号VRSTによってラッチ回路15aがラッチ解除されるため、スイッチ回路14は閉状態になる。このため、タクトスイッチ12がオフ状態であっても、平滑コンデンサ13からCPU17を含む内部回路に電流が流れて、内部回路が誤動作するおそれがある。
これに対し、第3実施例のプリンターにおける電力供給遮断回路では、時刻t3において、OR回路15cにラッチ解除信号VRSTが入力され、このラッチ解除信号VRSTが、スイッチ回路14を開状態とすべきスイッチ制御信号VSCとして、スイッチ制御信号生成回路15Bからスイッチ回路14に出力されるので、スイッチ回路14を開状態に保持することができる。したがって、上述した内部回路の誤動作を防止することができる。
なお、第3実施例のプリンターにおける電力供給遮断回路において、ラッチ解除禁止回路15bを省略した場合には、図9中に一点鎖線で示したように、タクトスイッチ12の入力端子12aと出力端子12bとの間に生じる電位差が所定値以上になった場合に、電位差検出回路16からラッチ解除信号VRSTが出力され、このラッチ解除信号VRSTがスイッチ制御信号VSCとしてスイッチ制御信号生成回路15B(OR回路15c)から出力される。このため、動作モードが電力供給モードである期間に、スイッチ回路14が開状態になってしまう場合がある。しかし、本実施例では、ラッチ解除禁止回路15bを備えるので、上述した不具合は生じない。
以上説明した第3実施例のプリンターによっても、第1実施例のプリンター10や、第2実施例のプリンターと同様に、放電抵抗Rを用いることなく、電位差検出回路16から出力されるラッチ解除信号VRSTによって、ラッチ回路15aのラッチ解除を行うことができるので、プリンターの小型化と、ラッチ解除時間の短縮とを両立することができる。
D.変形例:
以上、本発明のいくつかの実施の形態について説明したが、本発明はこのような実施の形態になんら限定されるものではなく、その要旨を逸脱しない範囲内において種々なる態様での実施が可能である。例えば、以下のような変形が可能である。
D1.変形例1:
上記第1実施例のプリンター10では、電力供給遮断回路は、電位差検出回路16を備え、この電位差検出回路16がラッチ解除信号VRSTをスイッチ制御信号生成回路15に出力するものとしたが、本発明は、これに限られない。タクトスイッチ12の入力端子12aと出力端子12bとの接続状態を検出し、この接続状態がオフ状態である場合に、ラッチ解除信号VRSTをスイッチ制御信号生成回路15に出力するラッチ解除信号生成部を、電力供給遮断回路が備えるようにすればよい。
図10は、変形例のプリンターにおける電力供給遮断回路の概略構成を示す説明図である。図10と図2との比較から分かるように、変形例のプリンターにおける電力供給遮断回路は、第1実施例における電位差検出回路16の代わりに、センサー16sを備える。このセンサー16sは、タクトスイッチ12がオフ状態にセットされているか、オン状態にセットされているかを検出する。そして、センサー16sは、タクトスイッチ12がオフ状態にセットされているときに、ラッチ解除信号VRSTをスイッチ制御信号生成回路15に出力する。また、センサー16sは、タクトスイッチ12がオン状態にセットされているときに、ラッチ解除信号VRSTをスイッチ制御信号生成回路15に出力しない。なお、センサー16sは、タクトスイッチ12がオフ状態にセットされているか、オン状態にセットされているかを検出可能なセンサーであればよく、例えば、光学センサーや、超音波センサー等、種々のセンサーを適用可能である。電力供給遮断回路を上述した構成とすることによっても、第1実施例のプリンター10と同様の効果を奏することができる。
D2.変形例2:
上記実施例では、電力供給遮断回路が備えるラッチ回路15aには、エラー検出回路18から出力されたラッチ開始信号VLTが入力されるものとしたが、これを省略するようにしてもよい。
D3.変形例3:
上記実施例では、電力供給遮断回路が備える電源スイッチとして、タクトスイッチ12を用いるものとしたが、本発明は、これに限られない。本発明において、一般に、電源スイッチは、入力端子と出力端子と操作部とを有する電源スイッチであって、操作部の姿勢を、入力端子と出力端子との接続状態がオン状態となる第1の姿勢と、接続状態がオフ状態となる第2の姿勢との間で切り換える切換操作によって、接続状態が切り換えられるとともに、切換操作が行われない限り、操作部の姿勢および接続状態が保持されるタイプのスイッチであればよい。このようなスイッチとしては、例えば、トグルスイッチや、スライドスイッチや、ロッカースイッチ等が挙げられる。
D4.変形例4:
上記実施例では、本発明をプリンターに適用した場合について説明したが、プリンター以外の他の情報機器に適用することも可能である。
10…プリンター
12…タクトスイッチ
12a…入力端子
12b…出力端子
12c…操作部
13…平滑コンデンサ
13a…第1の端子
13b…第2の端子
13R…抵抗器
14…スイッチ回路
15,15A,15B…スイッチ制御信号生成回路
15a,15Ra…ラッチ回路
15b…ラッチ解除禁止回路
15c…OR回路
16…電位差検出回路
16s…センサー
17…CPU
18…エラー検出回路
20…ACアダプター
22,24…電源ケーブル
30…プリンターケーブル
100…コンピュータシステム
VLT…ラッチ開始信号
VRST…ラッチ解除信号
VSC…スイッチ制御信号
VPR…ラッチ解除禁止信号
VST…状態信号
R…放電抵抗

Claims (7)

  1. 電源装置から直流電力が供給される第1の動作モードと、前記電源装置からの前記直流電力の供給が遮断される第2の動作モードとを有する情報機器であって、
    前記直流電力によって動作し、ラッチ開始信号を出力する制御部と、
    前記電源装置に接続される入力端子、出力端子、及び前記入力端子と前記出力端子との接続状態がオン状態となる第1の姿勢と前記接続状態がオフ状態となる第2の姿勢とに切り換える操作部とを有する電源スイッチと、
    前記電源スイッチの前記出力端子に接続される第1の端子及び接地される第2の端子を有する平滑コンデンサと、
    前記電源スイッチの前記出力端子と前記制御部との間に接続され、前記制御部への前記直流電力の供給と遮断とを切り換えるスイッチ回路と、
    前記制御部から入力された前記ラッチ開始信号をラッチするラッチ回路を有し、前記ラッチ回路における前記ラッチ開始信号のラッチ状態に基づいて前記制御部への前記直流電力の供給を遮断するスイッチ制御信号を生成し、前記スイッチ回路に前記スイッチ制御信号を出力するスイッチ制御信号生成回路と、
    前記電源スイッチにおける前記接続状態を検出し、前記接続状態がオフ状態である場合に、前記ラッチ回路における前記ラッチ開始信号のラッチを解除するラッチ解除信号を前記スイッチ制御信号生成回路に出力するラッチ解除信号生成部と、を備え、
    前記ラッチ回路および前記ラッチ解除信号生成部は、前記電源スイッチの前記出力端子または前記平滑コンデンサから供給される前記直流電力によって動作可能に構成され、
    前記制御部は、前記第1の動作モードから前記第2の動作モードに移行するときに、前記ラッチ開始信号を前記スイッチ制御信号生成回路に出力し、
    前記ラッチ回路は、前記ラッチ回路に前記ラッチ解除信号が入力されたときに、前記ラッチ開始信号のラッチを解除し、
    前記スイッチ回路は、前記スイッチ制御信号が入力されているときに開状態になり、前記スイッチ制御信号が入力されていないときに閉状態になることを特徴とする情報機器。
  2. 記ラッチ解除信号生成部は、前記電源スイッチの前記入力端子と前記出力端子と間の電位差を検出し、前記電位差が所定値以上である場合に、前記接続状態がオフ状態であるものとして、前記ラッチ解除信号を前記スイッチ制御信号生成回路に出力する電位差検出回路を備える請求項1に記載の情報機器。
  3. 記平滑コンデンサの前記第1の端子と前記ラッチ回路との間に、前記平滑コンデンサの残留電荷を放電させる抵抗器を備え、
    前記抵抗器の抵抗値は、前記残留電荷の放電時における消費電力および放電時間に基づいて設定される請求項2に記載の情報機器。
  4. 記制御部は、前記第1の動作モードである期間、前記スイッチ制御信号生成回路にラッチ解除禁止信号を出力記第1の動作モードから前記第2の動作モードに移行するときに、前記ラッチ解除禁止信号の出力を停止し、
    前記スイッチ制御信号生成回路は、前記ラッチ解除禁止信号が入力されている期間、前記ラッチ回路への前記ラッチ解除信号の入力を禁止するラッチ解除禁止回路を備える請求項2または3記載の情報機器。
  5. 記スイッチ制御信号生成回路は、前記ラッチ回路から前記ラッチ開始信号をラッチしていることを示す状態信号が入力されている期間おび前記ラッチ解除禁止回路から前記ラッチ解除信号が入力されている期間、前記制御部への前記直流電力の供給を遮断す前記スイッチ制御信号を生成し、
    前記ラッチ開始信号をラッチしていることを示す状態信号および前記ラッチ解除信号入力されていない期間、前記制御部への前記直流電力の供給を遮断す前記スイッチ制御信号を生成しないOR回路を備え、
    前記OR回路から出力される信号を、前記スイッチ制御信号として出力する請求項4に記載の情報機器。
  6. 記制御部は、エラーを検出するエラー検出部を備え、
    前記エラー検出部は、前記エラーを検出したときに、前記ラッチ開始信号を前記スイッチ制御信号生成回路に出力する請求項1ないし5のいずれか1項に記載の情報機器。
  7. 記情報機器は、プリンターである請求項1ないし6のいずれか1項に記載の情報機器。
JP2009259647A 2009-11-13 2009-11-13 情報機器 Active JP5633139B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009259647A JP5633139B2 (ja) 2009-11-13 2009-11-13 情報機器
US12/915,498 US8736116B2 (en) 2009-11-13 2010-10-29 Information device
KR1020100112098A KR101755678B1 (ko) 2009-11-13 2010-11-11 정보 기기
EP10191095.8A EP2336843B1 (en) 2009-11-13 2010-11-12 Information device
CN201310722224.9A CN103701317B (zh) 2009-11-13 2010-11-12 信息设备
CN2010105487858A CN102064698B (zh) 2009-11-13 2010-11-12 信息设备
US14/246,993 US9208981B2 (en) 2009-11-13 2014-04-07 Information device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009259647A JP5633139B2 (ja) 2009-11-13 2009-11-13 情報機器

Publications (3)

Publication Number Publication Date
JP2011109746A JP2011109746A (ja) 2011-06-02
JP2011109746A5 JP2011109746A5 (ja) 2012-12-27
JP5633139B2 true JP5633139B2 (ja) 2014-12-03

Family

ID=43608688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009259647A Active JP5633139B2 (ja) 2009-11-13 2009-11-13 情報機器

Country Status (5)

Country Link
US (2) US8736116B2 (ja)
EP (1) EP2336843B1 (ja)
JP (1) JP5633139B2 (ja)
KR (1) KR101755678B1 (ja)
CN (2) CN103701317B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421209B2 (ja) * 2010-08-27 2014-02-19 株式会社沖データ 電源制御回路、及び電源制御回路を有する画像形成装置
TWI590038B (zh) * 2011-04-25 2017-07-01 緯創資通股份有限公司 電源控制裝置及電子裝置
JP6041522B2 (ja) * 2012-04-18 2016-12-07 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、プログラム及び記憶媒体
CN104902533B (zh) 2015-04-30 2016-12-28 广东欧珀移动通信有限公司 一种网络接入方法及移动通信终端
JP6634904B2 (ja) * 2016-03-16 2020-01-22 セイコーエプソン株式会社 電子デバイス、及び電子デバイスの制御方法
US9984011B2 (en) 2016-06-06 2018-05-29 Qualcomm Incorporated Termination schemes for multi-rank memory bus architectures
KR102577409B1 (ko) * 2016-08-22 2023-09-14 엘지디스플레이 주식회사 리셋회로, 표시장치 및 그 구동방법
US9767889B1 (en) * 2017-02-15 2017-09-19 Qualcomm Incorporated Programmable pad capacitance for supporting bidirectional signaling from unterminated endpoints
EP3572889B1 (en) * 2017-02-17 2021-07-07 Huawei Technologies Co., Ltd. Control circuit and circuit control method
KR102298069B1 (ko) * 2017-03-10 2021-09-03 삼성전자주식회사 전자 장치의 배터리 관리 방법 및 그 장치
JP6473980B2 (ja) 2017-06-13 2019-02-27 ファナック株式会社 ユニット
JP2019034430A (ja) * 2017-08-10 2019-03-07 東芝テック株式会社 プリンタ装置及びプログラム
GB2584650A (en) * 2019-06-06 2020-12-16 Things On Edge Ltd Electronic devices
CN110544934A (zh) * 2019-09-05 2019-12-06 珠海格力电器股份有限公司 提高响应速度的变流器控制方法、装置及变流器设备
US11597486B1 (en) * 2019-12-18 2023-03-07 Brunswick Corporation Tiller for outboard motor
CN111580428B (zh) * 2020-04-29 2022-07-29 上海空间电源研究所 一种指令发送电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182546A (en) * 1988-02-12 1993-01-26 Canon Kabushiki Kaisha Electronic apparatus which can discriminate between different power sources which it uses
AU5679796A (en) * 1995-05-11 1996-11-29 Ericsson Inc. Power control circuit for a battery operated device
US5936317A (en) * 1996-04-09 1999-08-10 Harness System Technologies Research, Ltd. Power supply device for vehicle
US5854551A (en) * 1997-02-26 1998-12-29 Ericsson Inc. Battery charger with low standby current
JP3901782B2 (ja) * 1997-02-26 2007-04-04 インターナショナル・ビジネス・マシーンズ・コーポレーション リーク電流防止のための電源装置、及び電子機器
JP3233075B2 (ja) * 1997-08-06 2001-11-26 株式会社豊田自動織機 スイッチング電源装置
JP2001016863A (ja) * 1999-06-25 2001-01-19 Matsushita Electric Works Ltd 電源装置
JP2001037078A (ja) * 1999-07-16 2001-02-09 Alps Electric Co Ltd 低消費電力型車載制御機器
DE10001394A1 (de) * 2000-01-14 2001-07-26 Infineon Technologies Ag Schaltungsanordnung zum Anlegen einer Versorgungsspannung an eine Last
JP2001309655A (ja) 2000-04-19 2001-11-02 Sanken Electric Co Ltd 過負荷時保護機能付きスイッチング電源装置
EP1160964A3 (en) * 2000-06-01 2004-05-06 Sony Corporation Power supplying apparatus and methods
US6754092B2 (en) * 2002-06-27 2004-06-22 International Business Machines Corporation Method and apparatus for reducing power consumption for power supplied by a voltage adapter
JP4096297B2 (ja) * 2002-06-28 2008-06-04 株式会社リコー 保護回路とdc/dcコンバータおよびタイマーラッチ回路
JP4108457B2 (ja) * 2002-11-27 2008-06-25 シャープ株式会社 スイッチング電源装置
JP2005312162A (ja) 2004-04-20 2005-11-04 Fujitsu Ltd 電子機器における省電力制御方法および装置並びに省電力型電子機器
JP2006166561A (ja) 2004-12-06 2006-06-22 Canon Inc 電源装置
JP2006166580A (ja) * 2004-12-07 2006-06-22 Canon Inc スイッチング電源装置
JP2006073023A (ja) * 2005-09-15 2006-03-16 Konica Minolta Holdings Inc 省電力制御装置
CN101398674B (zh) * 2007-09-28 2011-04-27 群康科技(深圳)有限公司 电源电路及其控制方法
US7852645B2 (en) * 2007-12-12 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Circuit and associated method for reducing power consumption in a power transformer
JP2009165288A (ja) * 2008-01-08 2009-07-23 Sanken Electric Co Ltd スイッチング電源装置

Also Published As

Publication number Publication date
CN103701317B (zh) 2017-05-24
US8736116B2 (en) 2014-05-27
EP2336843A2 (en) 2011-06-22
EP2336843B1 (en) 2018-10-31
US20110115307A1 (en) 2011-05-19
JP2011109746A (ja) 2011-06-02
US20140217834A1 (en) 2014-08-07
EP2336843A3 (en) 2017-08-02
CN102064698A (zh) 2011-05-18
US9208981B2 (en) 2015-12-08
KR20110053194A (ko) 2011-05-19
CN102064698B (zh) 2013-12-11
KR101755678B1 (ko) 2017-07-07
CN103701317A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5633139B2 (ja) 情報機器
JP2011109746A5 (ja)
JP2005312162A (ja) 電子機器における省電力制御方法および装置並びに省電力型電子機器
US7882376B2 (en) Power control for a core circuit area of a semiconductor integrated circuit device
TW509838B (en) Microcontroller having core logic power shutdown while maintaining input-output port integrity
JP2007028812A (ja) 電源装置
JP4788074B2 (ja) 電源制御装置及び電源制御方法
CN109451756B (zh) 电子控制装置
WO2015037195A1 (ja) 半導体集積回路、およびそれを備えたデバイス検知システム
KR20080014531A (ko) 전원 전압 제어 및 파워 게이팅(powergating)을 이용한 누설 전류 감소 방법 및 그방법을 이용한 반도체 장치.
JP6066872B2 (ja) ディスク装置
KR20070080198A (ko) 프린팅장치 및 그 제어방법
KR20110018991A (ko) 전원 공급 장치 및 전원 공급 방법
JP2008119939A (ja) 印刷装置
JP2008290658A (ja) 車両制御装置
JP2007006663A (ja) 電源保護回路
US20220371342A1 (en) Processing apparatus
JP2007157199A (ja) 半導体装置
JP2007044927A (ja) 印刷装置
JP5105415B2 (ja) 半導体装置およびそれを備えた電源システムならびに半導体装置の起動制御方法
JP2007080027A (ja) 制御システム、制御装置、制御システムの制御方法
JP2023037688A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
JP5545040B2 (ja) 半導体装置
JP2006139407A (ja) 電子機器
JP2005301931A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5633139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350