JP5622030B2 - 電力変換システム - Google Patents
電力変換システム Download PDFInfo
- Publication number
- JP5622030B2 JP5622030B2 JP2010127559A JP2010127559A JP5622030B2 JP 5622030 B2 JP5622030 B2 JP 5622030B2 JP 2010127559 A JP2010127559 A JP 2010127559A JP 2010127559 A JP2010127559 A JP 2010127559A JP 5622030 B2 JP5622030 B2 JP 5622030B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage drop
- virtual
- value
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Description
第1の電力変換装置101は、直流電圧源201の直流電圧をインバータ202によって交流電圧に変換する。インバータ202の交流出力側は、フィルタリアクトル203,204、フィルタコンデンサ206及びフィルタ抵抗器205から構成される出力フィルタ回路231を介して母線105に接続されており、この出力フィルタ回路231によってインバータ202の出力高調波を除去している。
なお、第2の電力変換装置102の内部構成は、第1の電力変換装置101と同一である。
この制御装置221において、電力変換装置101,102の制御演算は、直交回転座標であるd−q軸上にて実施する。図4はd−q軸の定義を示す図であり、母線電圧指令値の方向をd軸と定義し、d軸から90°進み方向をq軸と定義する。なお、d−q軸の回転角周波数はインバータ202の角周波数指令値ω*である。
図3において、座標変換器11は、角周波数指令値ω*を積分して求めた位相θを用いて、三相の電流検出値iR,iS,iTをd,q軸電流検出値id,iqに座標変換する。ここで、電流検出値iR,iS,iTは図2の電流検出器212により検出される。
また、座標変換器12は、位相θを用いて三相の母線電圧検出値vsR,vsS,vsTを d,q軸母線電圧検出値vsd,vsqに座標変換する。ここで、母線電圧検出値vsR,vsS,vsTは図2の電圧検出器213により検出される。
前述の図4に示したd−q軸の定義より、d軸電流検出値idは母線電圧指令値と平行な電流であることから、有効電流である。また、q軸電流検出値iqは母線電圧指令値と直交する電流であることから無効電流であり、遅れ力率で負の値となる。
ここで、d軸電流指令値(有効電流指令値)id *とd軸電流検出値(有効電流検出値)idとの偏差は横流の有効分に相当しており、上述した制御によって横流の有効分を低減させるように角周波数指令値ω*を制御することができる。
q軸電流指令値(無効電流指令値)iq *とq軸電流検出値(無効電流検出値)iqとの偏差は横流の無効分に相当しており、上述した制御によって横流の無効分を低減させるようにd軸母線電圧指令値vsd *を制御することができる。
また、q軸母線電圧指令値vsq *(=0)とq軸母線電圧検出値vsqとの偏差が減算器34bにより演算され、この偏差はq軸電圧調節器35bにより増幅されて電圧vqAVRとなり、この電圧vqAVRはそのままq軸電圧指令値vq *として設定される。
上述した制御により、母線105の電圧を指令値に制御するためのd,q軸電圧指令値vd *,vq *が演算され、これらの電圧指令値vd *,vq *が座標変換器13に入力されることになる。
図3等の従来技術による横流制御の原理は、横流の有効分を制御する角周波数制御系の応答、及び、横流の無効分を制御する電圧制御系の応答よりも、電流の応答が十分速いことを前提としている。しかしながら、図2に示したインバータ202の出力フィルタ回路231にはダンピング要素がほとんどないので、実際の電流(d,q軸電流検出値id,iq)の応答は振動的である。従って、比例ゲインKPP,KPQを大きくすると、結果的に角周波数指令値ω*やd軸母線電圧指令値vsd *が変動し、制御系の安定性が低下する。
出力フィルタ回路231のリアクトル203,204のインダクタンスは、一般にパーセントインピーダンスで数%程度の小さな値であることから、インバータ出力電圧の位相の変動に対する横流の有効分の変動が大きい。一方、図3の制御装置では、横流の有効分を制御するために角周波数指令値ω*を制御し、これを積分してd−q軸の位相θを演算している。
これらのことから、角周波数指令値ω*を僅かに変化させただけでも、位相θを介して横流の有効分が大きく変動するので、周波数制御系の安定性の制約から、比例ゲインKPPを大きく設計することができない。
前記制御装置は、
前記電力変換器の出力電流、出力電圧及び母線電圧をベクトルとしてとらえるとともに、
前記電力変換器の有効電流指令値と有効電流検出値との偏差を増幅して角周波数指令値を演算する手段と、
前記電力変換器の無効電流指令値と無効電流検出値との偏差を増幅して母線電圧指令値を演算する手段と、
前記母線電圧指令値と母線電圧検出値との偏差を増幅して第1の出力電圧指令値を演算する手段と、
前記電力変換器の出力電流に比例する仮想抵抗電圧降下を演算する手段と、
前記出力電流を90°回転させたベクトルに比例する仮想リアクタンス電圧降下を演算する手段と、
前記第1の出力電圧指令値から、電圧補償値としての前記仮想抵抗電圧降下及び前記仮想リアクタンス電圧降下を減算して第2の出力電圧指令値を演算する手段と、
前記電力変換器の出力電圧を前記第2の出力電圧指令値に制御する手段と、を備えたものである。
これにより、電力変換装置の出力側の見かけの抵抗及び見かけのインダクタンスを大きくして制御系を安定化させることができる。
これにより、電流の過渡状態にも電圧補償値の作用によって見かけのインダクタンスを大きくでき、制御系をより安定化させることができる。
これにより、定常状態における母線電圧の制御精度を改善するとともに、過渡状態における安定性を改善することができる。
これにより、電力変換器と母線とをトランスを介して接続するときのように電力変換器と母線との間のインダクタンスが大きい場合に、定常状態における母線電圧の制御精度を改善するとともに、過渡状態における安定性を改善することができる。
これにより、角周波数指令値の変動が大きい場合にも見かけのインダクタンスを正確に制御することができる。
図1はこの実施形態における制御装置の構成を示すブロック図であり、この制御装置を備えた電力変換装置の構成、及び、複数台の電力変換装置を並列に接続した電力変換システムの構成は、図2に示したとおりである。
図1に係る制御装置では、座標変換器11から出力されるd,q軸電流検出値id,iqに基づいてd,q軸電圧補償値vdcmp,vqcmpを生成する電圧補償器41と、元のd,q軸電圧指令値(第1のd,q軸電圧指令値という)vd *,vq *からd,q軸電圧補償値vdcmp,vqcmpをそれぞれ減算して第2のd,q軸電圧指令値vd **,vq **を求める減算器37a,37bが追加されており、第2のd,q軸電圧指令値vd **,vq **が座標変換器13に入力されている。
次に、減算器37a,37bはd,q軸電圧指令値vd *,vq *からd,q軸電圧補償値vdcmp,vqcmpをそれぞれ減算して第2のd,q軸電圧指令値vd **,vq **を求め、座標変換器13は、位相θを用いて第2のd,q軸電圧指令値vd **,vq **を三相の電圧指令値vR *,vS *,vT *に座標変換する。
図2に示した出力フィルタ回路231のフィルタ抵抗器205、フィルタコンデンサ206に流れる電流が十分小さいと近似した場合、インバータ202の交流出力回路の電圧方程式は数式1によって表すことができる。
数式1の左辺を整理してd−q軸電圧指令値ベクトルvdq *の関係式を導出すると、数式2となる。
つまり、これらの抵抗補償値rlcmp及びインダクタンス補償値Llcmpを用いて数式3によりd−q軸電圧補償値ベクトルvdqcmpを演算し、その成分(d,q軸電圧補償値vdcmp,vqcmp)を元のd,q軸電圧指令値vd *,vq *からそれぞれ減算して第2のd,q軸電圧指令値vd **,vq **を生成することにより、制御の安定化が可能である。
見かけのインダクタンスLlMは、インバータ202の出力電流が定常状態になったときにのみ大きくするだけでも、周波数制御系を安定化することができる。また、定常状態では、数式2の右辺第2項の過渡電圧降下は零になる。
そこで、d−q軸電圧補償値ベクトルvdqcmpを、数式3の右辺から仮想過渡電圧降下(pLlcmpidq)を除いた下記の数式7により演算する。すなわち、電圧補償器41では、仮想抵抗電圧降下(rlcmpidq)と仮想リアクタンス電圧降下(ω*LlcmpJidq)との和であるd−q軸電圧補償値ベクトルvdqcmpを演算し、そのd,q軸成分vdcmp,vqcmpを元のd,q軸電圧指令値vd *,vq *からそれぞれ減算して第2のd,q軸電圧指令値vd **,vq **を生成するものである。
角周波数指令値ω*は、定常状態では定格角周波数ωNにほぼ等しくなる。このため、数式2の右辺第3項のリアクタンス電圧降下は、電流ベクトルidqだけに依存する。このことを利用し、d−q軸電圧補償値ベクトルvdqcmpを数式8により演算する。
数式4〜数式6により、見かけの抵抗RlM及び見かけのインダクタンスLlMを大きくすると、インバータ202の出力電流の増加とともに電圧降下が増加し、母線電圧の制御精度が低下する。母線電圧の制御精度は、図1におけるd軸電圧調節器35aやq軸電圧調節器35bのゲインを大きくすればある程度低減できるが、安定性や制御装置の制約から、これらのゲインを大きく設計できない場合がある。
図2における電力変換装置101,102の交流出力側と母線105とをトランスを介して接続する場合、トランスの漏れインダクタンスに起因した電圧降下により、重負荷時に母線電圧の電圧制御精度が低下する。この場合、定常状態では電圧制御精度を改善するために見かけのインダクタンスを積極的に小さく制御し、過渡状態では安定性を改善するために見かけのインダクタンスを大きく制御するのがよい。
そこで、電圧補償器41では、電流ベクトルidq、及び、この電流ベクトルidqのハイパスフィルタ出力idqHの両方を用いて、d−q軸電圧補償値ベクトルvdqcmpを数式11により演算する。
こうして求めたd−q軸電圧補償値ベクトルvdqcmpのd,q軸成分vdcmp,vqcmpを元のd,q軸電圧指令値vd *,vq *からそれぞれ減算して第2のd,q軸電圧指令値vd **,vq **を生成することにより、トランスの漏れインダクタンスに影響されることなく母線電圧の制御精度を改善することができる。
14 PWM回路
21,31,33,34a,34b,37a,37b 減算器
22,32 ゲイン乗算器
23,36 加算器
24 積分器
35a d軸電圧調節器
35b q軸電圧調節器
41 電圧補償器
101,102 電力変換装置
103 統括制御装置
104 負荷
105 母線
201 直流電圧源
202 インバータ
203,204 フィルタリアクトル
205 フィルタ抵抗器
206 フィルタコンデンサ
211,213 電圧検出器
212 電流検出器
221 制御装置
231 出力フィルタ回路
301 加算器
302 ゲイン乗算器
11,12,13 座標変換器
Claims (5)
- 電力変換器及びその制御装置からなる電力変換装置が複数台並列に接続され、すべての前記電力変換器の出力側が母線を介して負荷に接続される電力変換システムにおいて、
前記制御装置は、
前記電力変換器の出力電流、出力電圧及び母線電圧をベクトルとしてとらえるとともに、
前記電力変換器の有効電流指令値と有効電流検出値との偏差を増幅して角周波数指令値を演算する手段と、
前記電力変換器の無効電流指令値と無効電流検出値との偏差を増幅して母線電圧指令値を演算する手段と、
前記母線電圧指令値と母線電圧検出値との偏差を増幅して第1の出力電圧指令値を演算する手段と、
前記電力変換器の出力電流に比例する仮想抵抗電圧降下を演算する手段と、
前記出力電流を90°回転させたベクトルに比例する仮想リアクタンス電圧降下を演算する手段と、
前記第1の出力電圧指令値から、電圧補償値としての前記仮想抵抗電圧降下及び前記仮想リアクタンス電圧降下を減算して第2の出力電圧指令値を演算する手段と、
前記電力変換器の出力電圧を前記第2の出力電圧指令値に制御する手段と、
を備えたことを特徴とする電力変換システム。 - 請求項1に記載した電力変換システムにおいて、
前記制御装置は、
前記電流検出値の微分値に比例する仮想過渡電圧降下を演算する手段を更に備え、
前記第1の出力電圧指令値から減算される前記電圧補償値が、前記仮想抵抗電圧降下及び前記仮想リアクタンス電圧降下のほかに前記仮想過渡電圧降下を含むことを特徴とする電力変換システム。 - 請求項1または2に記載した電力変換システムにおいて、
前記制御装置は、
前記仮想抵抗電圧降下、前記仮想リアクタンス電圧降下及び前記仮想過渡電圧降下を、前記有効電流検出値及び無効電流検出値のハイパスフィルタ出力を用いて演算することを特徴とする電力変換システム。 - 請求項1または2に記載した電力変換システムにおいて、
前記制御装置は、
前記仮想抵抗電圧降下、前記仮想リアクタンス電圧降下及び前記仮想過渡電圧降下を、前記有効電流検出値及び無効電流検出値とこれらの電流検出値のハイパスフィルタ出力とを用いて演算することを特徴とする電力変換システム。 - 請求項1〜4のいずれか1項に記載した電力変換システムにおいて、
前記制御装置は、
前記角周波数指令値に比例して前記仮想リアクタンス電圧降下を演算することを特徴とする電力変換システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010127559A JP5622030B2 (ja) | 2010-06-03 | 2010-06-03 | 電力変換システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010127559A JP5622030B2 (ja) | 2010-06-03 | 2010-06-03 | 電力変換システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011254645A JP2011254645A (ja) | 2011-12-15 |
JP5622030B2 true JP5622030B2 (ja) | 2014-11-12 |
Family
ID=45418076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010127559A Active JP5622030B2 (ja) | 2010-06-03 | 2010-06-03 | 電力変換システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5622030B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6647154B2 (ja) * | 2016-06-23 | 2020-02-14 | ニチコン株式会社 | 交流電源システム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2933640B2 (ja) * | 1989-07-28 | 1999-08-16 | 三菱電機株式会社 | 交流電力変換器制御装置 |
JP2887013B2 (ja) * | 1991-04-25 | 1999-04-26 | 三菱電機株式会社 | 3相交流出力変換器の並列運転制御装置 |
JPH0876866A (ja) * | 1994-07-08 | 1996-03-22 | Shinko Electric Co Ltd | 無効電力補償装置 |
JP3241252B2 (ja) * | 1995-12-21 | 2001-12-25 | 株式会社日立製作所 | 交流モータ制御装置 |
JP3583586B2 (ja) * | 1997-07-22 | 2004-11-04 | 株式会社東芝 | 電力変換装置の制御装置 |
JP3798894B2 (ja) * | 1997-09-29 | 2006-07-19 | 東京電力株式会社 | 高調波補償方式 |
JP3821270B2 (ja) * | 2000-06-08 | 2006-09-13 | 富士電機システムズ株式会社 | Pwm整流装置 |
JP5332305B2 (ja) * | 2008-05-19 | 2013-11-06 | 富士電機株式会社 | 永久磁石形同期電動機の制御装置 |
-
2010
- 2010-06-03 JP JP2010127559A patent/JP5622030B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011254645A (ja) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5542609B2 (ja) | 無効電力補償装置 | |
JP4750553B2 (ja) | 電動機制御装置 | |
AU2009237116B2 (en) | Converter control method | |
JP5003819B2 (ja) | 系統安定化装置 | |
JP2015195678A (ja) | 電力変換装置、発電システム、制御装置および電力変換方法 | |
JP5952087B2 (ja) | 電力変換装置 | |
EP3109993A1 (en) | Power conversion device control method | |
CN103493364B (zh) | 交流电动机的控制装置 | |
JP2933640B2 (ja) | 交流電力変換器制御装置 | |
JP2018182811A (ja) | 電力変換器及びその制御装置 | |
US7940539B2 (en) | Single-phase full bridge boost converter systems and methods | |
JP5351390B2 (ja) | 電力変換装置 | |
EP1811644B1 (en) | Converter control method and converter control device | |
JP6379978B2 (ja) | 電力変換器制御装置 | |
JP5622030B2 (ja) | 電力変換システム | |
JP2002291298A (ja) | モータ制御装置及び電気車用制御装置 | |
JP5078144B2 (ja) | 電力変換方法および電力変換装置 | |
JP6392708B2 (ja) | 自励式電力変換装置 | |
CN111711372B (zh) | 一种lcl型并网逆变器的控制方法、装置、设备及介质 | |
KR102142288B1 (ko) | 분산전원 계통연계 장치의 제어 시스템 | |
CA3028337A1 (en) | Motor control device and control method | |
JP6627702B2 (ja) | 電力変換器の制御装置 | |
JP5731920B2 (ja) | 交流電源装置とその制御装置 | |
JP2023062519A (ja) | 電力変換装置 | |
JP2004064980A (ja) | 自励式変換器の制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5622030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |