JP2004064980A - 自励式変換器の制御方式 - Google Patents
自励式変換器の制御方式 Download PDFInfo
- Publication number
- JP2004064980A JP2004064980A JP2002224106A JP2002224106A JP2004064980A JP 2004064980 A JP2004064980 A JP 2004064980A JP 2002224106 A JP2002224106 A JP 2002224106A JP 2002224106 A JP2002224106 A JP 2002224106A JP 2004064980 A JP2004064980 A JP 2004064980A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- fundamental wave
- order
- converter
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/50—Arrangements for eliminating or reducing asymmetry in polyphase networks
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
【解決手段】連系点における電圧・電流を検出する連系点電圧電流検出手段と、前記連系点電圧電流検出手段と出力電流指令値設定手段からの出力とを入力とし、これらをα−β変換してDFT(離散フーリエ変換)等の処理にて、連系点電圧・出力電流の基本波および高調波の各次数の正相分・逆相分を夫々分離して検出すると共に、各成分に対する入出力関係を司る回路方程式を用いて、前記分離して検出した夫々を個別に補償するように処理する制御手段とを備えた。
【選択図】 図5
Description
【発明の属する技術分野】
本発明は各相ごとに任意のインピーダンスを持つ三相変圧器若しくは連系リアクトルなどの装置を介して三相交流電源系統または三相交流負荷系統に連系する自励式変換器における、インピーダンス不平衡を考慮した自励式変換器の制御方式に関する。
【0002】
【従来の技術】
近年パワーエレクトロニクス技術の進展に伴い、電力系統へ連系される自励式変換器が増加してきている。通常自励式変換器は変換器用変圧器を介して系統に接続されるが、この変圧器は通常の交流用変圧器とは異なって事故電流抑制のために漏れインダクタンスを大きくする。又、三相各相で漏れインダクタンスが同じ値となるように設計・製作されている。
【0003】
変圧器の漏れインダクタンスを三相平衡とするためには、一般的に変圧器鉄心及び巻線を特別に設計・調整した単相変圧器を3台用いるか、又は三相変圧器を用いている。即ち、従来の変換器制御系では変圧器の漏れインダクタンスが三相平衡であることを前提として設計をしており、三相不平衡である漏れインダクタンスを有する変圧器の使用は考慮されていない。また、連系リアクトルを用いる場合もあるが、その場合でも三相平衡したインダクタンスとなるように設計することが前提となっている。
【0004】
また、電力系統側で発生する高調波を自励式変換器によって抑制するための種々の提案がなされており、これには基本波以外の高調波を一括して補償する方法と次数別に高調波を補償する方法がある。また、系統事故時等の系統側の電圧不平衡を補償する方法も提案されており、これは基本波の正相逆相別の電圧補償方式である。そして高調波の補償・不平衡の補償を行うに際しては従来は以下のような制御を行なっていた。
【0005】
先ず、位相の検出にはPLL(Phase Locked Loop)を使用し、基本波の分離にはローパスフィルタ、各次数の高調波の分離には各次数毎のバンドパスフィルタを用いる。又、正相分逆相分の分離には回転座標変換後、ローパスフィルタにより正相分を検出し、2倍の周波数のバンドパスフィルタにより逆相分を検出する。又は逆相回転の回転座標変換後、ローパスフィルタにより逆相分を検出する。
【0006】
高調波の分離についても、n次の高調波に対しては基本波のn倍の速度で正回転・逆回転する回転座標変換によりその成分を直流として出力し、その他の成分をローパスフィルタで遮断する方法もある。また、位相検出にDFTを用いる例もあるが、それは単なるPLLの代替手段として位相のみを検出している。
【0007】
【発明が解決しようとする課題】
上記従来方式において、PLLを用いた位相検出の場合、基本波の正相分のみの位相検出となり、ローパスフィルタやバンドパスフィルタなしでは逆相分や高調波成分の検出はできない。又、同期するまでに2〜3サイクルかかることがあり、変換器に使用した場合、事故時などの位相急変時に追従できず、過電流を発生する可能性がある。
【0008】
また、従来のPLLを用いた制御系では、ローパスフィルタやバンドパスフィルタと組合せても、検出した基本波正相分の位相を基準にして、逆相の位相は正相の逆符号位相として、n次の高調波はn倍の位相として、またn次の逆相はn倍の逆符号位相としてしか扱うことができず、各次数正相逆相の位相を独立して扱うことはできない。
【0009】
又、制御回路にバンドパスフィルタやローパスフィルタが入り、フィルタ特性は正相,逆相、各次数に応じて変わるため、制御の即応性や安定性の面で問題が生じ易く、制御系の設計が難しくなる。
【0010】
又、正相を基準にして逆相を検出するものであるため、逆相の位相基準が正相分と一致していなければならない。すなわち、基本波位相の逆符号位相として逆相を扱うために、逆相出力電流を0以外の任意のd−q軸の値に設定することは、位相基準が異なるため不可能である。
【0011】
又、従来の逆相電圧補償回路による不平衡インピーダンスの補償を考えた場合、連系点電圧に逆相成分があった場合しか逆相出力ができないため、任意の逆相分を出力することができず、不平衡漏れインダクタンスの補償ができない。更に、連系用変圧器の漏れインダクタンスは平衡を仮定しているため、漏れインダクタンスを正確に平衡にするために鉄心及び巻線を特別に設計・調整するなどの、変圧器製作費に多大なコストがかかる。
【0012】
又、製作誤差,経年劣化に起因する漏れインダクタンス不平衡や、コスト削減のために許容された漏れインダクタンス不平衡を補償できず、高調波の補償に際しても誤差が発生する。
【0013】
本発明は上記事情に鑑みてなされたものであり、不平衡な漏れインダクタンスを有する変換器用変圧器により連系することをはじめとする不平衡インピーダンスによって連系することの可能な自励式変換器の制御方式を提供することを目的としている。
【0014】
【課題を解決するための手段】
本発明の請求項1に係る自励式変換器の制御方式は、各相毎に任意のインピーダンスを持つ三相変圧器若しくは連系リアクトルなどの装置を介して三相交流電源系統または三相交流負荷系統に連系する自励式変換器の制御方式において、連系点における電圧・電流を検出する連系点電圧電流検出手段と、前記連系点電圧電流検出手段と出力電流指令値設定手段からの出力とを入力とし、これらをα−β変換し、前記α−β変更した各々の値に対して基本波および各次数のDFT(離散フーリエ変換)処理を施し、基本波および各次数のベクトルとして算出し、前記算出された基本波および各次数のベクトルを元に夫々対称座標変換を行って基本波および各次数の正相逆相を各々ベクトルとして算出分離し、基本波および各次数の正相逆相ごとに夫々を個別に補償するように処理する制御手段とを備えたことを特徴とする。
【0015】
本発明の請求項2に係る自励式変換器の制御方式は、請求項1において、DFTによる計算アルゴリズムは、蓄積する数値誤差を定期的にクリアする方法を具備した再帰的アルゴリズムを採用することを特徴とする。
【0016】
本発明の請求項3に係る自励式変換器の制御方式は、請求項1において、前記算出分離された基本波および各次数の正相逆相ごとのベクトルを元にし、前記基本波および各次数のDFT処理の結果から算出した基本波および各次数の電圧位相に基づき、前記算出分離された基本波および各次数の正相逆相夫々に対して相回転の同じ方向に回転する座標系によりこれをd−q変換し、前記d−q変換により得られた基本波および各次数の正相逆相ごとのd軸q軸成分に対して、基本波および各次数の正相逆相ごとに、同じ相回転の成分による制御系と、逆の相回転の成分による制御系の出力を合成して、連系用変圧器等の系統との連系手段の不平衡インピーダンスを補償し、所望の変換器出力電流及び連系点電圧が得られる変換器出力電圧を算出・制御することを特徴とする。
【0017】
本発明の請求項4に係る自励式変換器の制御方式は、請求項1又は3において、前記DFTによる処理の部分をPLL等の位相検出手段とローパスフィルタまたはバンドパスフィルタの組み合わせに置き換えて算出分離された基本波および各次数の正相逆相ごとのベクトルを元にし、前記基本波および各次数の電圧位相に基づき、前記算出分離された基本波および各次数の正相逆相夫々に対して相回転の同じ方向に回転する座標系によりこれをd−q変換し、前記d−q変換により得られた基本波および各次数の正相逆相ごとのd軸q軸成分に対して、基本波および各次数の正相逆相ごとに、同じ相回転の成分による制御系と、逆の相回転の成分による制御系の出力を合成して、連系用変圧器等の系統との連系手段の不平衡インピーダンスを補償し、所望の変換器出力電流及び連系点電圧が得られる変換器出力電圧を算出・制御することを特徴とする。
【0018】
【発明の実施の形態】
図1は発明による自励式変換器の制御方式の実施の形態を示す全体構成図である。図1において1は電力系統もしくは負荷系統であり、連系点電圧電流検出部2を介して連系用変圧器もしくは連系リアクトル3が接続され、前記連系用変圧器もしくは連系用リアクトルはインバータ4に接続している。なお5は直流電源,他端子変換器,直流コンデンサ等の直流回路である。
【0019】
上記システムに対してインバータ制御部6が設けられ、これに対して連系点電圧電流検出部2からの電圧電流検出値と、出力電流指令値設定部7からの出力とが入力され、後述する所定の演算がなされてその出力がPWM信号生成部8に入力される。その結果としてのインバータ制御信号がインバータ4に入力され、前記制御信号に応じたSW処理がなされることとなる。
【0020】
以上が全体構成と一連の制御処理の概要であるが、本発明がねらっている制御方式はインバータ制御部6にて行なわれるものである。
上記構成において連系点の電圧が三相平衡であっても、変圧器の漏れインダクタンスが不平衡であれば、変換器出力電圧を不平衡にしなければ、平衡な出力を得ることができないこととなる。
【0021】
このためには、先ず連系点電圧と変換器電圧・電流の関係式を導出する。変換器の制御系には正相・逆相成分の算出が容易に行なえる実時間DFT(Discrete Fourier Transform)を適用し、導出した関係式を基にして不平衡な漏れインダクタンスを有する変圧器にも対応した変換器制御系を提案する。最後に今回提案の制御方式が理論通りに不平衡な変圧器漏れインダクタンスで動作することを計算機シミュレーションにより確認する。また、従来のPLLを用いた制御についても、基本波成分のみを対象とした場合補償可能であることを示す。
【0022】
図2は自励式変換器の等価回路であり、図2の符号は図1に対応している。図2では各相毎に任意の漏れインダクタンス(La,Lb,Lc)および抵抗(Ra,Rb,Rc)を有する三相変圧器を用いて自励式変換器を連系した場合の、変換器の電圧・電流の関係式を導出し、変換器制御に適用する方法について説明する。
【0023】
ここでは連系点電圧と変換器電圧・電流関係式を導出する。図2に示した変換器の出力電圧(va,vb,vc),出力電流(ia,ib,ic)と連系点電圧(ea,eb,ec)との間にはキルヒホッフの電圧則により、各相毎に式(1)の回路方程式が成り立つ。
【0024】
(1)式に示した相座標での回路方程式に(2)式で示す対称座標変換を適用すると、(3)式となる。
ここで各相の漏れインダクタンスが平衡していて抵抗が無視できる場合(La=Lb=Lc=L,Ra=Rb=Rc=0)は、(4)式のように簡略化される。
【0025】
【数1】
【0026】
(4)式の正相成分をフェーザ表示すると、v1=jωLi1となり、従来変換器の非干渉瞬時電流制御で用いられている変換器電圧・電流関係式となる。即ち、各相の漏れインダクタンスが平衡である時は、連系点電圧と変換器出力電圧の正相分で変換器の正相電流出力が制御できる。これはR=Ra+Rb+Rcとしても同様である。
【0027】
次に、各相の漏れインダクタンスが不平衡である場合を検討する。変換器用変圧器は中性点電位変動を考慮しなくて済むように、通常変換器側である2次側巻線をΔ結線としている。したがって変圧器巻線にΔ結線を含む場合、零相電流は巻線内で打消されるため変換器は零相電流を出力することができない。なおY結線の場合において零相成分を考慮する場合は、(3)式の零相成分を残しておけばよい。
【0028】
但し、電力回路では一般的にΔ結線を用いるため、以下の議論は零相を省略して行なう。このため、以下では正・逆相成分についてのみ考える。正相・逆相の電圧・電流各成分を回転ベクトルとして考えると、(3)式の正相・逆相成分は(5)式で表される。
【0029】
【数2】
【0030】
ここでE1d=0,E1q=E1,E2d=0,E2q=E2となるよう(5)式を、正相・逆相成分が各々角速度ω,−ωで回転する回転座標系へd−q変換すると、正相・逆相各々の直軸・横軸成分は(6)式となる。
即ち、変換器出力電圧の各成分は、対応する連系点電圧及び相回転が同じ変換器電流の成分と、相回転が異なる変換器電流の成分で表わされることが分かる。ここで抵抗分を考慮しなければ、変換器出力電圧の各成分は、対応する連系点電圧及び相回転は同じであるが軸を異にする変換器電流の成分と、相回転が異なる変換器電流の成分で表される。
【0031】
【数3】
【0032】
上記で導出した各式を制御に適用するには、連系点電圧等の正相・逆相各々の直軸・横軸成分と、d−q変換するための回転角を求める必要がある。
ここでは実時間計算を行なうDFTを用いて、交流連系点電圧の正相・逆相各々に対する直軸・横軸成分を求める方法を説明する。
【0033】
サンプリング間隔がTs(Sec)、交流電圧の基本波1周期がNサンプルに相当する場合の実時間DFT処理において、サンプル点kで蓄積している交流電圧のデータサンプルv(k),v(k−1)……を離散フーリエ変換して得られる基本波成分のフーリエ係数(a(k),b(k))は下記(7)式で示される。
【0034】
(7)式で示した通常のDFT計算アルゴリズムでは、計算量が多く高速サンプリング化が困難であるため、下記(8)式のようにフーリエ変換を行うサンプル点kに対して乗算値を時変させ、積和計算量の削減を図る再帰的アルゴリズムを適用する。再帰的アルゴリズムでは通常のDFT計算アルゴリズムに対して積和演算量は1/Nとなり、高速サンプリングが要求される制御系への適用が容易となる。但し、再帰的アルゴリズムは数値誤差が蓄積して検出誤差となる欠点があり、蓄積する数値誤差を以下に記述するように定期的にリセットすることにより、制御サンプル毎に加算処理が一回分増えるだけで、計算負荷を殆ど増加させずに検出誤差を解消することができる。
【0035】
【数4】
【0036】
ここで数値誤差蓄積のリセット方法について説明する。
再帰的アルゴリズムを適用したDFTでは、前サンプル時点のフーリエ係数に対して、新たにサンプルしたデータと乗数との積と、iNサンプル前に求めた積算結果を各々加減算することにより、現サンプルに対するフーリエ係数の値を得る。加減算を繰り返すことで数値誤差が蓄積するため、適当な間隔でこれをリセットする必要がある。特に固定小数点や仮数部のビット数の少ない浮動小数点のプロセッサを使用する場合、入力信号に重畳されたノイズが大きい場合及び、DFT計算を行う交流電圧基本波の周期数iが大きい場合には不可欠となる。提案数値誤差蓄積のリセット方法は以下のようになる。
【0037】
再帰的アルゴリズムを適用したDFTによる位相検出に対し、DFT計算の基準点での交流電圧の位相は、検出誤差の発生に対して時間軸上では影響するが、誤差の極値に対しては影響しない。また、周波数を用いた検出位相の誤差補正及び、検出位相を用いた周波数の検出に対しても影響を及ぼさない。従って、検出誤差への影響無しにDFT計算の基準点として任意の時点を用いることが出来るため、DFTの動作を基準とした数値誤差蓄積のリセットアルゴリズムを考案した。但し、リセットの周期も任意の値を選ぶことが可能であるが、リセット時には新たなフーリエ係数を用意する必要があり、これを容易にするためDFTの処理サイクルに同期したリセット周期を設定する。
【0038】
図3は本提案リセットアルゴリズムを組み込んだ、i周期の交流電圧に対する再帰的アルゴリズムによるDFT処理のフローチャートを示す。図中のkは、サンプル点を示すサンプリング毎に1増えるカウンタであり、値は0〜iN−1をとる。k=iN−1となった時、i周期に一回のリセット動作を行う。リセット動作のために、各サンプリング毎にリセット用の位相情報のためのデータXresに、サンプルデータvと乗数exp(j2πk/N)の積Xnowを加算しており、リセット時にその時点までのDFT算出結果X1と入れ替え、Xresの方は0クリアする構成となっている。
【0039】
リセット動作のために各サンプルに対して新たに必要となる処理は、Xres=Xres+Xnowの部分だけであり、処理の増加量は非常に少ない。なお、k=iN−1の条件判断を一方にまとめることは可能であるが、処理の流れを分かりやすくするため両者を分離して表示している。
上記の方法を用いることにより、電圧零クロス点検出等を用いないでも容易に数値誤差蓄積のリセットが可能となる。
【0040】
図4は、本提案した数値誤差蓄積リセットアルゴリズムを組み込んだ場合に必要となる計算機の処理能力を示す図である。
高速サンプリング化した場合でも、リセット動作に関わる計算増加量は小さく抑えられる。
【0041】
一方、零クロス点等のタイミングを用いてリセットを行う場合、リセット間隔が一定になる保証が無いため提案手法が使用できない。
従って、リセット時には、iN回の積和計算を行い、その時点の正確な位相を求めなおす必要があるために、ピークの計算機処理能力は通常のDFT計算アルゴリズムと同等になり、再帰的アルゴリズムを適用する利点が小さくなる。換言すれば、提案リセット方式は、リセットに要する演算を各サンプリング時に均等に配分させる方式であり、零クロス点等のタイミングを用いてリセットを行う方式に比べ、再帰的アルゴリズムによるDFTに適した方式であるといえる。
【0042】
既に説明したように、本実施の形態では変換器用変圧器2次側巻線をΔ結線としたため、零相分を計算しなくてもよい。又、DFTの演算量を減ずるようにしているため、3相の各相電圧を(9)式のα−β変換して得られた電圧に対してDFT処理を行う。eα,eβを(8)式でDFT計算して得られた基本波成分のα,β相電圧ベクトル*を(10)式のようにおく。
なお、**は下記を意味する。
記
【0043】
【数5】
【0044】
このα,β相電圧ベクトルより正相・逆相電圧は(11)式になる。
d−q変換では、E1d=0,E1q=E1,E2d=0,E2q=E2となるようにするため、正相・逆相各々のd−q変換に用いる回転角θ1,θ2は(12)式で求められる。変換器電流の正相・逆相分も、電圧と同様にして求めることができる。なお、電流の正相・逆相各々のd−q変換に用いる回転角θ1,θ2は、電圧ベクトルにより算出されたものを用いる。
【0045】
【数6】
【0046】
上記したように、導出した変換器電圧・電流,連系点電圧の関係式である(6)式と、実時間で検出できる連系点電圧,変換器電流の正相・逆相成分及び、d−q変換の回転角を用いて、変換器用変圧器の漏れインピーダンスが不平衡な場合においても、対応できる自励式変換器の出力電流制御系を作成する。なお、基本波のみを対象とした場合で、逆相出力電流を0とする場合には、従来のPLLによる位相を用いてd−q変換することも可能である。
【0047】
先ず、(6)式に示した変換器出力電圧の右辺を、(13),(14)式に示すように、左辺の変換器出力電圧の相回転と同じ回転方向となる成分と、回転方向が異なる成分とに分けて考える。
【0048】
【数7】
【0049】
n次対称分を実時間DFTを基にして抽出し、変換器制御に用いる場合を説明する。(1)式より、n次正相分を抽出すると(15)式のように表される。同様に、n次逆相分を抽出すると(16)式のように表される。
ここで(17)式に示すように、n次対称分位相(θn1,θn2)を用いて、各々のd−q座標系へ変換することを考える。
【0050】
【数8】
【0051】
(15),(16)式より、n次対称分の変換器電圧・電流方程式は(18)式で表される。対称分の混在する周波数領域では微分項の影響が残っている。しかし、実時間DFTの解析対象とする周波数成分に対して、正相分・逆相分を異なる周波数成分としてとらえて分離することにより、微分項の影響は消去される
。
【0052】
図5は制御部内にある周波数・対称分領域での変換器制御系の構成例を示し、ここでは周波数・対称分領域での変換電圧・電流方程式と,実時間DFTで検出できる連系点電圧ea,eb,ecと変換器電流ia,ib,icの各周波数・対応分を用いる。図5において、31はα−β変換回路,32は処理部,33は変換器電流制御系,PWM指令値Va ref,Vb ref,Vc refを示す。零相補償を行う場合は、図5の31はα−β−0変換とする。また、従来のPLLを用いた自励式変換器制御系の拡張として適用する場合は図5の32のDFTの部分はPLLとし、PLLの検出位相を用いて対称座標変換後を行う。
【0053】
即ち、連系点電圧・変換器電流の各次対称分をDFT処理により抽出し、各々で電流制御を行った後、出力合成することで指令値が得られる。又、ある周波数・対称分の検出系・電流制御系ブロックを並列(点線)に接続することで、制御対称とする高調波成分の数を増加させることが可能である。なお、PLLを用いる場合は、対称座標変換した後にローパスフィルタ等を用いた処理により、各次対称分を抽出する。
【0054】
なお、上記実時間DFT処理において、フーリエ変換を行うサンプル点kに対して乗数を時変させるために、再帰的アルゴリズムを適用し、積和計算量を削減すると共に、この時生じる数値誤差蓄積を定期的にクリアすることにより、演算量を殆ど増加させずに検出誤差を解消したことは既に説明した通りである。
【0055】
図6は、図5の変換器電流制御系の構成例である。各次対称成分に対する変換器電圧・電流方程式に基づいた、入力の相回転と同じ相回転の出力に対する制御部となっている。又、変圧器を含む変換器のモデル化や検出系の精度が悪い場合は制御の定常誤差が発生するため、このモデル化誤差を補償するためにPI制御も考慮した。
【0056】
各次周波数成分毎に*→1:正相用,*→2:逆相用とすることで、各周波数・対称分での出力が得られる。(18)式での制御出力電圧はd軸,q軸電圧で出力されるため、逆d−q変換することによりPWM制御に用いる3相信号波を生成する。インピーダンスが平衡な場合は、図5の電流制御だけで平衡出力を得ることが可能であり、たとえ連系点の電圧が不平衡な場合でも、不平衡電圧を抑制するための不平衡電流を出力することが可能である。インピーダンスが不平衡な場合は、図5の電流制御だけで平衡出力を得ることはできず、連系点の不平衡電圧の抑制もできない。
【0057】
図7は不平衡インダクタンスに対する補償項を説明する図であり、この場合の補償項は(14)式に記載されている。なお、(14)式に関しては変換器出力電圧の正相・逆相成分について各々変換器の逆相・正相電流指令値で補償分を算出するため、一つの相回転系に対して図7に示す制御系を構成する。また、各相回転成分は、逆d−q変換により相座標系に変換し、各相に対する補正用のPWM信号波を生成する。なお、本補償方式によると不平衡な抵抗成分の補償も可能であるが、簡略化のため図には抵抗成分を記入していない。不平衡な抵抗成分を考慮する場合は、制御系にリアクタンスの他に抵抗値を制御系に付加すればよい。本補償方式は、連系点の電圧が不平衡な場合に、不平衡電圧を抑制するために不平衡電流を出力する場合にも当然有効である。
【0058】
重複して再度説明すれば(13),(14)式を合わせて、n次について一般化したものが(18)式であり、基本波については後述する図8の上半分に示すような制御ブロックを構成する。制御に用いる連系点電圧,変換器電流の正相・逆相分は、既に説明した実時間DFTを用いた演算処理により求める。図8の変換器電流制御系(基本波分)において、正相分・逆相分電流制御系(平衡用)は各々図6に示した変換器電流制御系を*→1:正相用,*→2:逆相用としたものである。正相・逆相分不平衡補償は各々図7に示した変換器電流制御系不平衡インダクタンス補償ブロックを◎→2,*→1:正相用,◎→1,*→2:逆相用としたものである。これから得られる出力を加算することで、変換器出力電圧であるPMW制御の信号波を合成する。但し、PLLで検出した位相をd−q変換に用いることも可能である。
【0059】
前項で基本波成分についての不平衡漏れリアクタンスの補償方式について記述したが、基本波成分だけでなくn次の高調波成分についても、同様の制御方式を採用することにより、変圧器の漏れリアクタンスが不平衡であっても、その影響を補償し平衡な出力を得ること若しくは高調波を平衡させて零に抑制することが可能である。
【0060】
図8は他の実施の形態を説明する構成図であり、図8において図5と同一機能部分については同一符号を付してその説明を省略する。図8によって詳しく説明すれば、図8において、α−β変換後のα相,β相の信号を点線で示すようにn次成分の制御系の入力とし、n次DFTによる演算処理を行う以外は基本波成分の場合と同様の制御系を構成し、その出力を別の点線で示すように基本波成分および他の調波成分の制御系の出力に加えることで、変換器出力電圧であるPWM制御の信号波を合成する。これにより、n次の高調波成分についても、基本波成分と同様の効果を得ることができる。以上の効果は連系点のn次高調波電圧が不平衡な場合に、不平衡電圧を抑制したりまたは平衡させて零出力としたりするために不平衡電流を出力する場合にも当然有効である。
【0061】
上記構成になる不平衡は漏れインダクタンスを持つ変換器用変圧器に対応した変換器制御系について、電磁過渡現象解析プログラムのATP(Alternative Transients Program)を用いた計算機シミュレーションにて制御効果の検証を行なった。
【0062】
図9は計算機シミュレーションでモデル化した回路構成図を示す。自励式変圧器は漏れインダクタンスLa,Lb,Lcを持つ理想変圧器を介して交流系統に連系されている。そして交流系統は、変換器定格に対する短絡容量比(SCR)が5となる線路リアクタンスLsを介して無限大母線に接続されている。
又、計算機シミュレーションを解析するケースとして以下の4つのケースを考えた。
【0063】
【表1】
【0064】
図10に示したcase1のシミュレーション結果より、変圧器漏れインダクタンスが三相平衡な場合、図10(b),(c)に示すように正相電流成分の指令値変更に対して、d軸・q軸共に3サイクルでこれに追従し定常誤差も殆んど発生しない。又、図10(d),(e)に示すように、d軸・q軸各々について正相電流指令値を変化させた時、過渡的に逆相電流も発生するが、定常誤差は発生しない。
【0065】
一方、不平衡なインピーダンスに対しては、図11(b),(c)に示すように、正相d軸・q軸の指令変更に対して、同様サイクルで定常値になるが、定常誤差を生じる。同様に図11(d),(e)に示すように、逆相電流の指令値が0であるのにも関わらず、逆相電流が生じている。これは本ケースでは変換器制御系は正相分の電圧のみ出力させるため、(6)式にも示したように、不平衡インダクタンスの成分により逆相成分の電流が必然的に発生するためである。これにより、不平衡インピーダンスに対してこれを補償することなしには平衡出力を得ることができないことが分る。
【0066】
本願の制御方式は、変圧器漏れインダクタンスと連系点電圧に基づいたフィード・フォワード制御が主体となっており、制御に用いるモデル及び検出系の精度が悪い場合、制御誤差が発生する恐れがある。PI制御等によりフィードバック補償を行うことにより、モデル化誤差が補正できるため、不平衡なインダクタンスにより生ずる誤差を、モデル化誤差と同様にPIのフィードバック制御により補正しようとしたのが図12である。
【0067】
図12(b),(c)に示すように、PI制御により正相成分電流は定常誤差を制御することができるが、ベースとなるフィード・フォワード制御に要する3サイクルに加え、PI制御による追従が必要となるため制御の応答速度が低下し、追従までに6サイクル程度要している。
【0068】
又、図11(d)に比べ、図12(d)は制御指令値に近づいているが、特に正相電流を定格出力させている場合に完全に誤差を補償するには至らず、変圧器の漏れインダクタンスの不平衡成分を、モデル化誤差としてPIのフィードバック制御により補償することは現実的に難しいことが分かる。
【0069】
図13は本願で示した漏れインダクタンスの不平衡成分の補償ブロックを変換器電流制御系に適用した場合の結果である。図13(b),(c)に示す正相分の電流はd軸・q軸共、漏れインダクタンスが平衡な場合と同時に、指令値変更に対して3サイクルで追従して定常値を得ている。
【0070】
又、定常値には誤差を生じていない。更に逆相電流についても図13(d),(e)に示すように、指令値の変更時に過渡的に制御誤差が発生するものの、速やかに収束し、誤差なく指令値の0に追従している。以上のシミュレーション結果で示したように、本願による不平衡インダクタンス成分の補償制御を行うことにより、変圧器の漏れインダクタンスが平衡・不平衡に関らず、同等の制御性能が得られるようになった。
【0071】
【発明の効果】
以上説明したように、本発明によれば連系点電圧と変換器電圧・電流の関係を導出し、DFT(離散フーリエ変換)によって基本波及び各次数の高調波の正相分・逆相分を分離して検出し、夫々を個別に補償するように構成したので、以下に列挙する効果を奏する。
1. 従来の回転座標変換では、PLL等より得た位相を用いて回転座標変換していたため、正相・逆相,高調波成分の分離が難しかったが、DFTを用いて直接回転座標変換を行うので、DFTにより対称周波数成分の位相と振幅を同時に検出できて、高速な応答が可能である。
2. DFTの演算回路に再帰的アルゴリズムを採用したので積和演算量を削減でき、高速サンプリングが可能となる。また、DFT演算の前に、α−β変換を行うことによりさらに演算量の削減を図っている。なお、再帰的アルゴリズムを使用する場合に発生する数値誤差の蓄積も、本願で示したアルゴリズムを用いることで演算量の増加が殆どなく定期的に解消できる。
3. 基本波及び各次数の高調波の正相分・逆相分を分離して制御するため、逆相分による制御誤差は発生せず、各成分を個別に制御可能である。このため、系統側の不平衡を補償することも可能である。
4. 正相分・逆相分それぞれについて、相回転と同じ方向に回転する座標系によるd−q変換を行い、同じ相回転の成分による制御系と逆の相回転の成分による制御系の出力を合成することにより、漏れリアクタンスの不平衡を補償できる。
5. 系統側が不平衡な状態かつ、不平衡なインピーダンスの場合においても、所望の指令値どおりの出力を得ることができる。
6. DFTを用いない、PLLによる位相検出を用いた通常の制御系に提案制御方法を適用することも可能である。但しこの場合、正相・逆相,高調波検出にフィルターを適用し、各成分を分離しなければならない。
以上の効果は、各相ごとに任意のインピーダンスを持つ三相変圧器若しくは連系リアクトルなどの装置を介して三相交流電源系統または三相交流負荷系統に連系する自励式変換器一般に及ぶ。適用例としては、発電機の系統連系用インバータへの不平衡高調波補償機能の付加、不平衡補償機能付きアクティブフィルタ、不平衡補償付きSTATCOM、インバータ駆動型のモータ(誘導電動機など)でのトルク変動抑制制御などが考えられる。
【図面の簡単な説明】
【図1】本発明による自励式変換器の制御方式の実施の形態を示す全体構成図
【図2】自励式変換器の等価回路
【図3】本実施の形態で使用するリセットアルゴリズムを組込んだi周期の交流電圧に対する再帰的アルゴリズムによるDFT処理のフローチャート
【図4】本実施の形態で使用する数値誤差蓄積リセットアルゴリズムを組込んだ場合に必要となる計算機処理能力を示す図
【図5】制御部内にある周波数・対称分領域での変換器制御系の構成例図
【図6】図5に示す変換器電流制御系の構成例図
【図7】不平衡インダクタンスに対する補償項を説明する図
【図8】不平衡インピーダンスに対する補償項を含む、制御部内にある周波数・対称分領域での変換器制御系の構成図
【図9】効果を確認するためのシミュレーション回路図
【図10】ケース1のシミュレーション結果図
【図11】ケース2のシミュレーション結果図
【図12】ケース3のシミュレーション結果図
【図13】ケース4(本発明)のシミュレーション結果図
【符号の説明】
1:電力系統
2:連系点電圧電流検出部
3:連系用変圧器
4:インバータ
5:直流電源
6:インバータ制御部
7:出力電流指令値設定部
8:PWM信号生成部
Claims (4)
- 各相毎に任意のインピーダンスを持つ三相変圧器若しくは連系リアクトルなどの装置を介して三相交流電源系統または三相交流負荷系統に連系する自励式変換器の制御方式において、連系点における電圧・電流を検出する連系点電圧電流検出手段と、前記連系点電圧電流検出手段と出力電流指令値設定手段からの出力とを入力とし、これらをα−β変換し、前記α−β変更した各々の値に対して基本波および各次数のDFT(離散フーリエ変換)処理を施し、基本波および各次数のベクトルとして算出し、前記算出された基本波および各次数のベクトルを元に夫々対称座標変換を行って基本波および各次数の正相逆相を各々ベクトルとして算出分離し、基本波および各次数の正相逆相ごとに夫々を個別に補償するように処理する制御手段とを備えたことを特徴とする自励式変換器の制御方式。
- 請求項1記載の自励式変換器の制御方式において、DFTによる計算アルゴリズムは、蓄積する数値誤差を定期的にクリアする方法を具備した再帰的アルゴリズムを採用することを特徴とする自励式変換器の制御方式。
- 請求項1記載の自励式変換器の制御方式において、前記算出分離された基本波および各次数の正相逆相ごとのベクトルを元にし、前記基本波および各次数のDFT処理の結果から算出した基本波および各次数の電圧位相に基づき、前記算出分離された基本波および各次数の正相逆相夫々に対して相回転の同じ方向に回転する座標系によりこれをd−q変換し、前記d−q変換により得られた基本波および各次数の正相逆相ごとのd軸q軸成分に対して、基本波および各次数の正相逆相ごとに、同じ相回転の成分による制御系と、逆の相回転の成分による制御系の出力を合成して、連系用変圧器等の系統との連系手段の不平衡インピーダンスを補償し、所望の変換器出力電流及び連系点電圧が得られる変換器出力電圧を算出・制御することを特徴とする自励式変換器の制御方式。
- 請求項1又は3記載の自励式変換器の制御方法において、前記DFTによる処理の部分をPLL等の位相検出手段とローパスフィルタまたはバンドパスフィルタの組み合わせに置き換えて算出分離された基本波および各次数の正相逆相ごとのベクトルを元にし、前記基本波および各次数の電圧位相に基づき、前記算出分離された基本波および各次数の正相逆相夫々に対して相回転の同じ方向に回転する座標系によりこれをd−q変換し、前記d−q変換により得られた基本波および各次数の正相逆相ごとのd軸q軸成分に対して、基本波および各次数の正相逆相ごとに、同じ相回転の成分による制御系と、逆の相回転の成分による制御系の出力を合成して、連系用変圧器等の系統との連系手段の不平衡インピーダンスを補償し、所望の変換器出力電流及び連系点電圧が得られる変換器出力電圧を算出・制御することを特徴とする自励式変換器の制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224106A JP4107570B2 (ja) | 2002-07-31 | 2002-07-31 | 自励式変換器の制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224106A JP4107570B2 (ja) | 2002-07-31 | 2002-07-31 | 自励式変換器の制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004064980A true JP2004064980A (ja) | 2004-02-26 |
JP4107570B2 JP4107570B2 (ja) | 2008-06-25 |
Family
ID=31943691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002224106A Expired - Fee Related JP4107570B2 (ja) | 2002-07-31 | 2002-07-31 | 自励式変換器の制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4107570B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006276006A (ja) * | 2005-03-01 | 2006-10-12 | Nagoya Institute Of Technology | 電力系統における高調波解析法 |
JP2009247136A (ja) * | 2008-03-31 | 2009-10-22 | Hitachi Ltd | 電力変換装置およびその高調波電流抑制方法 |
JP2011211875A (ja) * | 2010-03-30 | 2011-10-20 | Daihen Corp | 系統連系インバータ装置 |
JP2013085435A (ja) * | 2011-09-29 | 2013-05-09 | Daihen Corp | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム |
CN111953225A (zh) * | 2020-07-10 | 2020-11-17 | 中冶赛迪电气技术有限公司 | 一种pwm整流器系统参数辨识的方法 |
-
2002
- 2002-07-31 JP JP2002224106A patent/JP4107570B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006276006A (ja) * | 2005-03-01 | 2006-10-12 | Nagoya Institute Of Technology | 電力系統における高調波解析法 |
JP2009247136A (ja) * | 2008-03-31 | 2009-10-22 | Hitachi Ltd | 電力変換装置およびその高調波電流抑制方法 |
JP2011211875A (ja) * | 2010-03-30 | 2011-10-20 | Daihen Corp | 系統連系インバータ装置 |
JP2013085435A (ja) * | 2011-09-29 | 2013-05-09 | Daihen Corp | 電力変換回路の制御回路、この制御回路を用いた系統連系インバータシステムおよび三相pwmコンバータシステム |
CN111953225A (zh) * | 2020-07-10 | 2020-11-17 | 中冶赛迪电气技术有限公司 | 一种pwm整流器系统参数辨识的方法 |
CN111953225B (zh) * | 2020-07-10 | 2024-03-12 | 中冶赛迪电气技术有限公司 | 一种pwm整流器系统参数辨识的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4107570B2 (ja) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3338159B2 (ja) | 振幅・位相検出装置 | |
JP2001286150A (ja) | 電力変換装置 | |
CN103441502B (zh) | 并联单相h桥级联型有源电力滤波器控制装置及其方法 | |
CN111600318A (zh) | 一种实现目标三相不平衡度的电流检测方法 | |
JPH11103527A (ja) | 高調波補償方式 | |
CN109358228B (zh) | 基于双增强型锁相环的电网电压正负序分量实时估计方法 | |
JPH09233701A (ja) | アクティブフィルタの制御装置 | |
JP4107570B2 (ja) | 自励式変換器の制御方式 | |
CN102916597B (zh) | 电压不对称时pwm整流器输入输出功率补偿控制方法 | |
JP2009247136A (ja) | 電力変換装置およびその高調波電流抑制方法 | |
JP7322566B2 (ja) | モジュラー・マルチレベル・カスケード変換器 | |
Silva et al. | A robust phase-locked loop against fundamental frequency deviations and harmonic distortions | |
JP4523950B2 (ja) | 無効電力補償装置、無効電力補償システム、及び無効電力補償方法 | |
KR20200136659A (ko) | 계통 전압 위상 검출 장치 | |
Chattopadhyay et al. | Phase-angle balance control for harmonic filtering of a three-phase shunt active filter system | |
CN114709840A (zh) | 一种基于有源滤波器的三相不平衡补偿控制方法 | |
JP3266966B2 (ja) | 三相電気量の正相/逆相成分検出回路 | |
CN102916598A (zh) | 电网不对称故障下电压型pwm整流器功率补偿控制方法 | |
CN109067223B (zh) | 基于高精度通用控制器的换流站电流波动抑制方法 | |
JP2000059995A (ja) | 電力用高調波・無効電力補償装置 | |
CN111654219A (zh) | 一种异步电机容错控制方法及设备 | |
JPH10178741A (ja) | パワーラインコンディショナ | |
JPH10111725A (ja) | パワーラインコンディショナの補償電力分担方式 | |
Philip | Synchronous reference frame detection and hysteresis control for active power filters | |
JP3505626B2 (ja) | 電力変換装置と電力変換器の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080328 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |